JP2003152007A - バンプ形成方法および半導体装置の実装構造体 - Google Patents
バンプ形成方法および半導体装置の実装構造体Info
- Publication number
- JP2003152007A JP2003152007A JP2001345570A JP2001345570A JP2003152007A JP 2003152007 A JP2003152007 A JP 2003152007A JP 2001345570 A JP2001345570 A JP 2001345570A JP 2001345570 A JP2001345570 A JP 2001345570A JP 2003152007 A JP2003152007 A JP 2003152007A
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal
- forming step
- metal layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
- H10W72/01251—Changing the shapes of bumps
- H10W72/01257—Changing the shapes of bumps by reflowing
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【課題】ＬＳＩ等の高密度化、高集積化に伴う電極パッ
ドの狭ピッチ化に対応でき、しかもＰｂフリーを用い
て、短時間に電極パッドの径程度の高さを有するバンプ
を形成できるようにしたバンプ形成方法および半導体装
置の実装構造体を提供することにある。 【解決手段】本発明は、電極パッドが配列され、該電極
パッドの周囲を保護膜もしくは絶縁膜で被覆された対象
表面に対して薄膜金属層を成膜する第１の成膜工程と、
該第１の成膜工程で成膜された薄膜金属層を通電膜とし
て利用して前記薄膜金属層上の前記電極パッドに対応す
る部分にＰｂフリーの金属を電解メッキして金属パッド
部として成膜する第２の成膜工程と、前記第１の成膜工
程で成膜した薄膜金属層における少なくとも前記金属パ
ッド部から食み出した部分を除去する除去工程と、該除
去工程後、前記第２の成膜工程で成膜された金属パッド
部を溶融することによって前記電極パッド上に接合した
球状化したＰｂフリーの金属パッドを形成する金属パッ
ド形成工程とを有することを特徴とするバンプ形成方法
である。
ドの狭ピッチ化に対応でき、しかもＰｂフリーを用い
て、短時間に電極パッドの径程度の高さを有するバンプ
を形成できるようにしたバンプ形成方法および半導体装
置の実装構造体を提供することにある。 【解決手段】本発明は、電極パッドが配列され、該電極
パッドの周囲を保護膜もしくは絶縁膜で被覆された対象
表面に対して薄膜金属層を成膜する第１の成膜工程と、
該第１の成膜工程で成膜された薄膜金属層を通電膜とし
て利用して前記薄膜金属層上の前記電極パッドに対応す
る部分にＰｂフリーの金属を電解メッキして金属パッド
部として成膜する第２の成膜工程と、前記第１の成膜工
程で成膜した薄膜金属層における少なくとも前記金属パ
ッド部から食み出した部分を除去する除去工程と、該除
去工程後、前記第２の成膜工程で成膜された金属パッド
部を溶融することによって前記電極パッド上に接合した
球状化したＰｂフリーの金属パッドを形成する金属パッ
ド形成工程とを有することを特徴とするバンプ形成方法
である。
Description
【０００１】
【発明の属する技術分野】本発明は、ＬＳＩ等の高密度
化、高集積化に伴う電極パッドの狭ピッチ化に対応で
き、しかもＰｂフリーを用いて、ＬＳＩ等の電子部品を
基板上に接続するバンプを短時間に形成できるバンプ形
成方法および半導体装置の実装構造体に関するものであ
る。
化、高集積化に伴う電極パッドの狭ピッチ化に対応で
き、しかもＰｂフリーを用いて、ＬＳＩ等の電子部品を
基板上に接続するバンプを短時間に形成できるバンプ形
成方法および半導体装置の実装構造体に関するものであ
る。
【０００２】
【従来の技術】従来のＬＳＩ等へのバンプ形成方法とし
ては、はんだによる接続の場合はんだペーストによる印
刷（従来技術１）やはんだボールによる形成（従来技術
２）が主流である。
ては、はんだによる接続の場合はんだペーストによる印
刷（従来技術１）やはんだボールによる形成（従来技術
２）が主流である。
【０００３】また、従来技術３としては、第１２回回路
実装学術講演大会講演論文集Ｐ．２０９−Ｐ．２１０が
知られている。この従来技術３は、３０μｍピッチのデ
ィップによるバンプ形成方法である。
実装学術講演大会講演論文集Ｐ．２０９−Ｐ．２１０が
知られている。この従来技術３は、３０μｍピッチのデ
ィップによるバンプ形成方法である。
【０００４】また、従来技術４としては、特開平１０−
５０７１３号公報が知られている。この従来技術５に
は、基板上の予め定められた位置に形成された下地電極
上に膜形成技術であるリフトオフ法を利用した蒸着を用
いて該下地電極よりも面積が広い第１のはんだを食み出
し形成し、その後、上記第１のはんだの上側に第１のは
んだよりも低い融点を持つ第２のはんだをディップはん
だ付け手法を用いて積層形成し、然る後、上記第１のは
んだの融点よりも高温で上記第１と第２のはんだを加熱
し、第１と第２のはんだを溶融・凝集（表面張力により
球状化）して高くしたはんだバンプを形成することが記
載されている。
５０７１３号公報が知られている。この従来技術５に
は、基板上の予め定められた位置に形成された下地電極
上に膜形成技術であるリフトオフ法を利用した蒸着を用
いて該下地電極よりも面積が広い第１のはんだを食み出
し形成し、その後、上記第１のはんだの上側に第１のは
んだよりも低い融点を持つ第２のはんだをディップはん
だ付け手法を用いて積層形成し、然る後、上記第１のは
んだの融点よりも高温で上記第１と第２のはんだを加熱
し、第１と第２のはんだを溶融・凝集（表面張力により
球状化）して高くしたはんだバンプを形成することが記
載されている。
【０００５】
【発明が解決しようとしている課題】ところで、ＬＳＩ
等の高密度化、高集積化に伴って、ＬＳＩ等の電極パッ
ドは０．１ｍｍ以下と狭ピッチ化してきていると共に、
バンプとしてはＰｂフリー化が要求されてきている。
等の高密度化、高集積化に伴って、ＬＳＩ等の電極パッ
ドは０．１ｍｍ以下と狭ピッチ化してきていると共に、
バンプとしてはＰｂフリー化が要求されてきている。
【０００６】このように、狭ピッチ化に対しては、上記
従来技術１のはんだペーストによる印刷では印刷性が悪
く、また、上記従来技術２のはんだボールによる形成で
はボールの位置決めが困難となる。
従来技術１のはんだペーストによる印刷では印刷性が悪
く、また、上記従来技術２のはんだボールによる形成で
はボールの位置決めが困難となる。
【０００７】そこで、狭ピッチ化に対応できる従来技術
３を用いようとした場合、ディップによるバンプ形成で
あるため、バンプ高さが低く、ＣＯＧ（Chip on Glas
s）など、そりの小さい基板への接続に限定されること
や、バンプ体積の体積ばらつきが大きいことから搭載接
続時の未接続が発生しやすいという課題を有している。
さらに、基板への搭載接続が可能な場合でも、接続後の
ＬＳＩと基板間の距離が短くなるため、ＬＳＩと基板と
の線膨張係数のミスマッチによりはんだのせん断歪みが
増大するため、長期接続信頼性が低下するという課題が
考えられる。
３を用いようとした場合、ディップによるバンプ形成で
あるため、バンプ高さが低く、ＣＯＧ（Chip on Glas
s）など、そりの小さい基板への接続に限定されること
や、バンプ体積の体積ばらつきが大きいことから搭載接
続時の未接続が発生しやすいという課題を有している。
さらに、基板への搭載接続が可能な場合でも、接続後の
ＬＳＩと基板間の距離が短くなるため、ＬＳＩと基板と
の線膨張係数のミスマッチによりはんだのせん断歪みが
増大するため、長期接続信頼性が低下するという課題が
考えられる。
【０００８】この課題を解決するために、上記従来技術
４を用いようとする場合、第１のはんだの上側に第１の
はんだよりも低い融点を持つ第２のはんだをディップは
んだ付け手法を用いて積層形成しているため、従来技術
３と同様に、バンプ体積の体積ばらつきが大きいことか
ら搭載接続時の未接続が発生しやすいと課題を有すると
共に、従来技術４には、Ｐｂフリー化については考慮さ
れていない。
４を用いようとする場合、第１のはんだの上側に第１の
はんだよりも低い融点を持つ第２のはんだをディップは
んだ付け手法を用いて積層形成しているため、従来技術
３と同様に、バンプ体積の体積ばらつきが大きいことか
ら搭載接続時の未接続が発生しやすいと課題を有すると
共に、従来技術４には、Ｐｂフリー化については考慮さ
れていない。
【０００９】本発明の目的は、上記課題を解決すべく、
ＬＳＩ等の高密度化、高集積化に伴う電極パッドの狭ピ
ッチ化に対応でき、しかもＰｂフリーを用いて、短時間
に電極パッドの径程度の高さを有するバンプを形成でき
るようにしたバンプ形成方法および半導体装置の実装構
造体を提供することにある。
ＬＳＩ等の高密度化、高集積化に伴う電極パッドの狭ピ
ッチ化に対応でき、しかもＰｂフリーを用いて、短時間
に電極パッドの径程度の高さを有するバンプを形成でき
るようにしたバンプ形成方法および半導体装置の実装構
造体を提供することにある。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、電極パッドが配列され、該電極パッドの
周囲を保護膜もしくは絶縁膜で被覆された対象表面に対
して薄膜金属層を成膜する第１の成膜工程と、該第１の
成膜工程で成膜された薄膜金属層を通電膜として利用し
て前記薄膜金属層上の前記電極パッドに対応する部分に
Ｐｂフリーの金属を電解メッキして金属パッド部として
成膜する第２の成膜工程と、前記第１の成膜工程で成膜
した薄膜金属層における少なくとも前記金属パッド部か
ら食み出した部分を除去する除去工程と、該除去工程
後、前記第２の成膜工程で成膜された金属パッド部を溶
融することによって前記電極パッド上に接合した球状化
したＰｂフリーの金属パッドを形成する金属パッド形成
工程とを有することを特徴とするバンプ形成方法であ
る。
に、本発明は、電極パッドが配列され、該電極パッドの
周囲を保護膜もしくは絶縁膜で被覆された対象表面に対
して薄膜金属層を成膜する第１の成膜工程と、該第１の
成膜工程で成膜された薄膜金属層を通電膜として利用し
て前記薄膜金属層上の前記電極パッドに対応する部分に
Ｐｂフリーの金属を電解メッキして金属パッド部として
成膜する第２の成膜工程と、前記第１の成膜工程で成膜
した薄膜金属層における少なくとも前記金属パッド部か
ら食み出した部分を除去する除去工程と、該除去工程
後、前記第２の成膜工程で成膜された金属パッド部を溶
融することによって前記電極パッド上に接合した球状化
したＰｂフリーの金属パッドを形成する金属パッド形成
工程とを有することを特徴とするバンプ形成方法であ
る。
【００１１】また、本発明は、前記バンプ形成方法の第
２の成膜工程において、前記金属パッド部の面積もしく
は径を、前記電極パッドの面積もしくは径よりも大きく
することを特徴とする。また、本発明は、前記バンプ形
成方法の第２の成膜工程において、前記Ｐｂフリーの金
属として、ＳｎもしくはＳｎ合金であることを特徴とす
る。また、本発明は、前記バンプ形成方法の第１の成膜
工程において、前記薄膜金属層として、Ｃｕ、Ａｇもし
くはＡｕを主成分として含有することを特徴とする。ま
た、本発明は、前記バンプ形成方法の除去工程におい
て、前記電極パッドの周囲の前記薄膜金属層も除去する
ことを特徴とする。また、本発明は、電極パッドが配列
され、該電極パッドの周囲を保護膜もしくは絶縁膜で被
覆された表面に対して薄膜金属層を成膜する第１の成膜
工程と、該第１の成膜工程で成膜された薄膜金属層上
に、前記電極パッドに対応する部分を前記電極パッドの
面積もしくは径よりも大きな面積もしくは径を有する金
属パット部形成エリアとして開口させたレジスト膜を形
成するレジスト膜形成工程と、前記第１の成膜工程で成
膜された薄膜金属層を通電膜として利用して前記レジス
ト膜形成工程で形成されたレジスト膜の金属パッド部形
成エリアにＳｎもしくはＳｎ合金からなる金属を電解メ
ッキして金属パッド部として成膜する第２の成膜工程
と、前記レジスト膜を除去し、更に前記第１の成膜工程
で成膜した薄膜金属層における少なくとも前記金属パッ
ド部から食み出した部分を除去する除去工程と、該除去
工程後、前記第２の成膜工程で成膜された金属パッド部
を溶融することによって残された薄膜金属層を前記金属
パッド部に溶解させて前記電極パッド上に接合した球状
化した金属パッドを形成する金属パッド形成工程とを有
することを特徴とするバンプ形成方法である。
２の成膜工程において、前記金属パッド部の面積もしく
は径を、前記電極パッドの面積もしくは径よりも大きく
することを特徴とする。また、本発明は、前記バンプ形
成方法の第２の成膜工程において、前記Ｐｂフリーの金
属として、ＳｎもしくはＳｎ合金であることを特徴とす
る。また、本発明は、前記バンプ形成方法の第１の成膜
工程において、前記薄膜金属層として、Ｃｕ、Ａｇもし
くはＡｕを主成分として含有することを特徴とする。ま
た、本発明は、前記バンプ形成方法の除去工程におい
て、前記電極パッドの周囲の前記薄膜金属層も除去する
ことを特徴とする。また、本発明は、電極パッドが配列
され、該電極パッドの周囲を保護膜もしくは絶縁膜で被
覆された表面に対して薄膜金属層を成膜する第１の成膜
工程と、該第１の成膜工程で成膜された薄膜金属層上
に、前記電極パッドに対応する部分を前記電極パッドの
面積もしくは径よりも大きな面積もしくは径を有する金
属パット部形成エリアとして開口させたレジスト膜を形
成するレジスト膜形成工程と、前記第１の成膜工程で成
膜された薄膜金属層を通電膜として利用して前記レジス
ト膜形成工程で形成されたレジスト膜の金属パッド部形
成エリアにＳｎもしくはＳｎ合金からなる金属を電解メ
ッキして金属パッド部として成膜する第２の成膜工程
と、前記レジスト膜を除去し、更に前記第１の成膜工程
で成膜した薄膜金属層における少なくとも前記金属パッ
ド部から食み出した部分を除去する除去工程と、該除去
工程後、前記第２の成膜工程で成膜された金属パッド部
を溶融することによって残された薄膜金属層を前記金属
パッド部に溶解させて前記電極パッド上に接合した球状
化した金属パッドを形成する金属パッド形成工程とを有
することを特徴とするバンプ形成方法である。
【００１２】また、本発明は、前記バンプ形成方法で金
属バンプが形成された半導体装置を、基板に実装して構
成したことを特徴とする半導体装置の実装構造体であ
る。また、本発明は、前記バンプ形成方法で金属バンプ
が形成された半導体装置をインターポーザに実装し、更
にＰｂフリーのはんだを用いてメインボードに実装して
構成したことを特徴とする半導体装置の実装構造体であ
る。
属バンプが形成された半導体装置を、基板に実装して構
成したことを特徴とする半導体装置の実装構造体であ
る。また、本発明は、前記バンプ形成方法で金属バンプ
が形成された半導体装置をインターポーザに実装し、更
にＰｂフリーのはんだを用いてメインボードに実装して
構成したことを特徴とする半導体装置の実装構造体であ
る。
【００１３】
【発明の実施の形態】本発明に係るバンプ形成方法の実
施の形態について図面を用いて説明する。
施の形態について図面を用いて説明する。
【００１４】本発明は、図１（ａ）（ｂ）に示すよう
に、ＬＳＩチップ（半導体装置）等の電子部品に配設さ
れた電極パッド４上に０．１〜０．５μｍ程度の薄膜金
属層（Ｃｕ，Ａｇ，Ａｕ等）２を無電解、蒸着若しくは
スパッタによって成膜し、その金属層２上に電極バッド
４の径よりも径を大きく形成された２０〜５０μｍ程度
の厚さのＰｂフリーである金属バンプ部（ＳｎまたはＳ
ｎ−Ａｇ，Ｓｎ−Ｂｉ，Ｓｎ−Ｃｕ等のＳｎ合金）１を
電解メッキし、上記薄膜金属層２の不要部分をエッチャ
ントによって除去した後、残された薄膜金属層６の上の
電解メッキ金属バンプ１を溶融することによって上記薄
膜金属層６を金属バンプ部１中に溶解させ、この溶融バ
ンプを、表面張力によって、電子部品上の樹脂（ＳｉＯ
2、ＳｉＮ等）３より後退させて球状化をはかることによ
りバンプ高さを高くするＰｂフリーで狭ピッチ化に対応
したバンプの形成方法である。このように、薄膜金属層
２を通電膜として利用することにより、２０〜５０μｍ
程度の厚さのＰｂフリーである金属バンプ部（Ｓｎまた
はＳｎ−Ａｇ，Ｓｎ−Ｂｉ，Ｓｎ−Ｃｕ等のＳｎ合金）
１を短時間の間に電解メッキすることが可能となり、し
かも溶融バンプを、表面張力によって、電子部品上の樹
脂（ＳｉＯ2、ＳｉＮ等）３より後退させて球状化をはか
ることにより、電極パッド４の径とほぼ等しい高さのＰ
ｂフリーの金属バンプ７を形成することができる。
に、ＬＳＩチップ（半導体装置）等の電子部品に配設さ
れた電極パッド４上に０．１〜０．５μｍ程度の薄膜金
属層（Ｃｕ，Ａｇ，Ａｕ等）２を無電解、蒸着若しくは
スパッタによって成膜し、その金属層２上に電極バッド
４の径よりも径を大きく形成された２０〜５０μｍ程度
の厚さのＰｂフリーである金属バンプ部（ＳｎまたはＳ
ｎ−Ａｇ，Ｓｎ−Ｂｉ，Ｓｎ−Ｃｕ等のＳｎ合金）１を
電解メッキし、上記薄膜金属層２の不要部分をエッチャ
ントによって除去した後、残された薄膜金属層６の上の
電解メッキ金属バンプ１を溶融することによって上記薄
膜金属層６を金属バンプ部１中に溶解させ、この溶融バ
ンプを、表面張力によって、電子部品上の樹脂（ＳｉＯ
2、ＳｉＮ等）３より後退させて球状化をはかることによ
りバンプ高さを高くするＰｂフリーで狭ピッチ化に対応
したバンプの形成方法である。このように、薄膜金属層
２を通電膜として利用することにより、２０〜５０μｍ
程度の厚さのＰｂフリーである金属バンプ部（Ｓｎまた
はＳｎ−Ａｇ，Ｓｎ−Ｂｉ，Ｓｎ−Ｃｕ等のＳｎ合金）
１を短時間の間に電解メッキすることが可能となり、し
かも溶融バンプを、表面張力によって、電子部品上の樹
脂（ＳｉＯ2、ＳｉＮ等）３より後退させて球状化をはか
ることにより、電極パッド４の径とほぼ等しい高さのＰ
ｂフリーの金属バンプ７を形成することができる。
【００１５】具体的な第１の実施の形態について、図２
〜図４を用いて説明する。
〜図４を用いて説明する。
【００１６】第１の実施の形態では、まず、図２（ａ）
に示すように、Ａｌ等の電極パッド４が形成されてお
り、ＳｎやＣｕなどにぬれにくい保護膜もしくは絶縁膜
（ＳｉＯ2、ＳｉＮ等の保護膜）３ａが電極部以外に形成
されている基板（ＬＳＩチップ等の電子部品）を用意し
た。このとき、電子部品に配列された電極パッド４は、
ピッチが１００μｍ程度で、径が５０μｍ程度で、狭ピ
ッチで構成した。
に示すように、Ａｌ等の電極パッド４が形成されてお
り、ＳｎやＣｕなどにぬれにくい保護膜もしくは絶縁膜
（ＳｉＯ2、ＳｉＮ等の保護膜）３ａが電極部以外に形成
されている基板（ＬＳＩチップ等の電子部品）を用意し
た。このとき、電子部品に配列された電極パッド４は、
ピッチが１００μｍ程度で、径が５０μｍ程度で、狭ピ
ッチで構成した。
【００１７】次に、図２（ｂ）に示すように、この基板に
対し、無電解Ｃｕメッキにより０．２μｍ程度の薄膜Ｃ
ｕ層２ａを形成し、その後、バンプ形成のエリアのみＣ
ｕが露出するようにレジスト膜５を形成した。Ｃｕの露
出するバンプ形成エリアは電極径５０μｍ程度に対し、
溶融後のバンプ高さとして約５０μｍを得るために約７
０μｍとした。なお、０．１〜０．５μｍ程度の厚さの
薄膜金属層２として無電解メッキによるＣｕ層を用いた
のは、電極パッド４との結合がとれ、しかもその上のＳ
ｎなどのバンプ金属１ａとの溶融が可能であり、更にＳ
ｎバンプ金属１ａを電解メッキする際の通電膜として利
用でき、さらに保護膜もしくは絶縁膜（ＳｉＯ2、ＳｉＮ
等の保護膜）３ａとの密着性が少ないことによる。従っ
て、薄膜金属層２としては、無電解Ｃｕメッキの外、無
電解Ａｇメッキ、蒸着Ｃｕ、蒸着Ａｇ、蒸着Ａｕ、スパ
ッタＣｕ、スパッタＡｕなどを用いることができる。ス
パッタの場合、原子が保護膜もしくは絶縁膜３ａに密着
しないようにスパッタ条件等を適正化する必要がある。
対し、無電解Ｃｕメッキにより０．２μｍ程度の薄膜Ｃ
ｕ層２ａを形成し、その後、バンプ形成のエリアのみＣ
ｕが露出するようにレジスト膜５を形成した。Ｃｕの露
出するバンプ形成エリアは電極径５０μｍ程度に対し、
溶融後のバンプ高さとして約５０μｍを得るために約７
０μｍとした。なお、０．１〜０．５μｍ程度の厚さの
薄膜金属層２として無電解メッキによるＣｕ層を用いた
のは、電極パッド４との結合がとれ、しかもその上のＳ
ｎなどのバンプ金属１ａとの溶融が可能であり、更にＳ
ｎバンプ金属１ａを電解メッキする際の通電膜として利
用でき、さらに保護膜もしくは絶縁膜（ＳｉＯ2、ＳｉＮ
等の保護膜）３ａとの密着性が少ないことによる。従っ
て、薄膜金属層２としては、無電解Ｃｕメッキの外、無
電解Ａｇメッキ、蒸着Ｃｕ、蒸着Ａｇ、蒸着Ａｕ、スパ
ッタＣｕ、スパッタＡｕなどを用いることができる。ス
パッタの場合、原子が保護膜もしくは絶縁膜３ａに密着
しないようにスパッタ条件等を適正化する必要がある。
【００１８】次に、図２（ｃ）に示すように、バンプ形
成エリアに電解ＳｎメッキによりＰｂフリーであるＳｎ
バンプ部１ａを形成した。バンプ部厚さは約３０μｍと
した。メッキ液は硫酸酸性Ｓｎメッキ浴を用いた。液組
成および電解メッキ条件を図３に示す。このように、Ｐ
ｂフリーである金属バンプ部１を電解メッキで成膜した
ことにより、３０μｍ程度の厚さを６０分程度の短時間
で、しかもディップ方式に比べて体積ばらつきの少ない
成膜をすることが可能となる。なお、金属バンプ部１の
材料としては、Ｓｎの外、Ｓｎを主成分とするＳｎ−Ａ
ｇ、Ｓｎ−Ｂｉ、またはＳｎ−ＣｕなどのＳｎ合金を使
用することが可能である。しかし、何れの材料も、電解
メッキにより成膜する。
成エリアに電解ＳｎメッキによりＰｂフリーであるＳｎ
バンプ部１ａを形成した。バンプ部厚さは約３０μｍと
した。メッキ液は硫酸酸性Ｓｎメッキ浴を用いた。液組
成および電解メッキ条件を図３に示す。このように、Ｐ
ｂフリーである金属バンプ部１を電解メッキで成膜した
ことにより、３０μｍ程度の厚さを６０分程度の短時間
で、しかもディップ方式に比べて体積ばらつきの少ない
成膜をすることが可能となる。なお、金属バンプ部１の
材料としては、Ｓｎの外、Ｓｎを主成分とするＳｎ−Ａ
ｇ、Ｓｎ−Ｂｉ、またはＳｎ−ＣｕなどのＳｎ合金を使
用することが可能である。しかし、何れの材料も、電解
メッキにより成膜する。
【００１９】その後、図２（ｄ）に示すように、レジス
ト膜５のはく離処理を行い、アンモニア系のエッチャン
トを用いてレジストはく離後の露出した（Ｓｎバンプ部
１ａより食み出した）Ｃｕを除去して薄膜Ｃｕ層６ａを
残した。
ト膜５のはく離処理を行い、アンモニア系のエッチャン
トを用いてレジストはく離後の露出した（Ｓｎバンプ部
１ａより食み出した）Ｃｕを除去して薄膜Ｃｕ層６ａを
残した。
【００２０】次に、図２（ｅ）に示すように、上記のよ
うに形成した電極パッド４よりも径の大きい薄膜Ｃｕ層
６ａ上のＳｎバンプ部（Ｓｎの電解メッキ成膜部）１ａ
を溶融させ、薄膜Ｃｕ層２ａをＳｎバンプ部１ａ中に溶
解させることにより表面張力によりＳｎバンプ部１ａを
後退させて球状化することによって、電極パッド４上
に、ディップ方式に比べて高さばらつきが少ない金属バ
ンプ（Ｃｕが膜厚分混入したＳｎからなる金属バンプ）
７ａが電極パッド４上に形成できた。しかも、この金属
バンプ７ａの高さは約５０μｍとなり、要求されるバン
プ高さも得ることができた。
うに形成した電極パッド４よりも径の大きい薄膜Ｃｕ層
６ａ上のＳｎバンプ部（Ｓｎの電解メッキ成膜部）１ａ
を溶融させ、薄膜Ｃｕ層２ａをＳｎバンプ部１ａ中に溶
解させることにより表面張力によりＳｎバンプ部１ａを
後退させて球状化することによって、電極パッド４上
に、ディップ方式に比べて高さばらつきが少ない金属バ
ンプ（Ｃｕが膜厚分混入したＳｎからなる金属バンプ）
７ａが電極パッド４上に形成できた。しかも、この金属
バンプ７ａの高さは約５０μｍとなり、要求されるバン
プ高さも得ることができた。
【００２１】次に、同様に、電極パッドピッチを５０μ
ｍ、７０μｍ、１２０μｍ、１５０μｍとし、電極パッ
ド径を２５μｍ、３５μｍ、６０μｍ、７５μｍ（パッ
ドピッチの１／２）とした場合について実験を行った。
その他、ソルダレジスト３ａ、電解Ｓｎメッキ浴、レジ
スト膜５、エッチャントは同じものを用いて、形成プロ
セスも図２に示す工程と同様に行った。電解Ｓｎメッキ
膜厚(溶融前バンプ高さ)としては、約１７μｍ、約２３
μｍ、約４０μｍ、約５０μｍを施した。なお、電解Ｓ
ｎメッキ時間としては、膜厚約１０μｍ当たり２０分程
度の約３４分、約４６分、約８０分、約１００分で、バ
ンプ７ａの高さを全て電解メッキするのに比べて、約２
／３の比率で、比較的短時間で成膜することができた。
更に、薄膜Ｃｕ層６ａ上のＳｎバンプ部１ａを溶融さ
せ、薄膜Ｃｕ層２ａをＳｎバンプ部１ａ中に溶解させる
ことにより、溶融後の金属バンプ７ａの高さとしては、
図４に示す結果が得られた。このように、いずれの条件
においても、バンプ形成後に電極パッド径程度の金属バ
ンプ（Ｃｕが混入したＳｎからなる金属バンプ）７ａの
高さを得ることができた。要するに、薄膜Ｃｕ層２ａを
通電膜として利用してＳｎバンプ部１ａについて比較的
短時間で電解メッキをし、その後、Ｓｎバンプ部１ａを
溶融するだけで、電極パッド径程度の高さを有する球状
化されたＰｂフリーの金属バンプ７ａを形成することが
可能となる。
ｍ、７０μｍ、１２０μｍ、１５０μｍとし、電極パッ
ド径を２５μｍ、３５μｍ、６０μｍ、７５μｍ（パッ
ドピッチの１／２）とした場合について実験を行った。
その他、ソルダレジスト３ａ、電解Ｓｎメッキ浴、レジ
スト膜５、エッチャントは同じものを用いて、形成プロ
セスも図２に示す工程と同様に行った。電解Ｓｎメッキ
膜厚(溶融前バンプ高さ)としては、約１７μｍ、約２３
μｍ、約４０μｍ、約５０μｍを施した。なお、電解Ｓ
ｎメッキ時間としては、膜厚約１０μｍ当たり２０分程
度の約３４分、約４６分、約８０分、約１００分で、バ
ンプ７ａの高さを全て電解メッキするのに比べて、約２
／３の比率で、比較的短時間で成膜することができた。
更に、薄膜Ｃｕ層６ａ上のＳｎバンプ部１ａを溶融さ
せ、薄膜Ｃｕ層２ａをＳｎバンプ部１ａ中に溶解させる
ことにより、溶融後の金属バンプ７ａの高さとしては、
図４に示す結果が得られた。このように、いずれの条件
においても、バンプ形成後に電極パッド径程度の金属バ
ンプ（Ｃｕが混入したＳｎからなる金属バンプ）７ａの
高さを得ることができた。要するに、薄膜Ｃｕ層２ａを
通電膜として利用してＳｎバンプ部１ａについて比較的
短時間で電解メッキをし、その後、Ｓｎバンプ部１ａを
溶融するだけで、電極パッド径程度の高さを有する球状
化されたＰｂフリーの金属バンプ７ａを形成することが
可能となる。
【００２２】次に、具体的な第２の実施の形態につい
て、図５を用いて説明する。第２の実施の形態におい
て、第１の実施の形態と相違する点は、図５（ｄ）に示
すように、Ｓｎの電解メッキによりＰｂフリーであるＳ
ｎバンプ部１ａを形成した後、レジスト５の剥離処理を
行い、アンモニア系のエッチャントを用いてレジスト剥
離後の露出したＣｕ等の薄膜金属層及びバンプ周辺下部
の薄膜Ｃｕ層２ａを除去して金属バンプ部１ａの径より
も小さい径の薄膜Ｃｕ層６ａ’を残すことにある。この
ように、アンモニア系のエッチャントを用いてバンプ周
辺下部の薄膜Ｃｕ層も除去することによって、薄膜ＣＵ
層２ａとして、例えばスパッタなどのように、保護膜も
しくは絶縁膜３ａとの間において密着性を有する条件で
成膜しても良いことになる。なお、薄膜Ｃｕ層２ａとし
て、前述した薄膜金属層２を用いることができ、さら
に、Ｓｎバンプ部１ａとして、前述したように、電解メ
ッキによって形成されたＰｂフリーのＳｎまたはＳｎ合
金からなる金属バンプ部１を用いることができる。
て、図５を用いて説明する。第２の実施の形態におい
て、第１の実施の形態と相違する点は、図５（ｄ）に示
すように、Ｓｎの電解メッキによりＰｂフリーであるＳ
ｎバンプ部１ａを形成した後、レジスト５の剥離処理を
行い、アンモニア系のエッチャントを用いてレジスト剥
離後の露出したＣｕ等の薄膜金属層及びバンプ周辺下部
の薄膜Ｃｕ層２ａを除去して金属バンプ部１ａの径より
も小さい径の薄膜Ｃｕ層６ａ’を残すことにある。この
ように、アンモニア系のエッチャントを用いてバンプ周
辺下部の薄膜Ｃｕ層も除去することによって、薄膜ＣＵ
層２ａとして、例えばスパッタなどのように、保護膜も
しくは絶縁膜３ａとの間において密着性を有する条件で
成膜しても良いことになる。なお、薄膜Ｃｕ層２ａとし
て、前述した薄膜金属層２を用いることができ、さら
に、Ｓｎバンプ部１ａとして、前述したように、電解メ
ッキによって形成されたＰｂフリーのＳｎまたはＳｎ合
金からなる金属バンプ部１を用いることができる。
【００２３】第２の実施の形態において、他の点につい
ては、図２に示す第１の実施の形態と同様である。
ては、図２に示す第１の実施の形態と同様である。
【００２４】このように形成した電極パッド４の径より
も径が大きくかつＳｎバンプ部１の径よりも径が小さい
薄膜Ｃｕ層６ａ’上のＳｎバンプ部１ａを溶融させ、電
極パッド４上にバンプ７ａを形成した。形成後のバンプ
７ａの高さは約５０μｍとなり、要求されるバンプ高さ
を得ることができた。
も径が大きくかつＳｎバンプ部１の径よりも径が小さい
薄膜Ｃｕ層６ａ’上のＳｎバンプ部１ａを溶融させ、電
極パッド４上にバンプ７ａを形成した。形成後のバンプ
７ａの高さは約５０μｍとなり、要求されるバンプ高さ
を得ることができた。
【００２５】次に、本発明に係るバンプ形成方法でバン
プを形成したＬＳＩチップ（半導体装置）等の電子部品
の実装について図６を用いて説明する。即ち、図６
（ａ）（ｂ）に示すように、ＬＳＩチップ１０に配列さ
れた多数のＡｌ等の電極パッド４上にＣｕ等の薄膜金属
層６を設け、該薄膜金属層６の上に電極パッド４の径よ
りも大きい径（内接する径も含む）を有する正方形、多
角形もしくは円形のＳｎ等の金属バンプ部１を電解メッ
キによって形成する。
プを形成したＬＳＩチップ（半導体装置）等の電子部品
の実装について図６を用いて説明する。即ち、図６
（ａ）（ｂ）に示すように、ＬＳＩチップ１０に配列さ
れた多数のＡｌ等の電極パッド４上にＣｕ等の薄膜金属
層６を設け、該薄膜金属層６の上に電極パッド４の径よ
りも大きい径（内接する径も含む）を有する正方形、多
角形もしくは円形のＳｎ等の金属バンプ部１を電解メッ
キによって形成する。
【００２６】次に、図６（ｃ）に示すように、Ｓｎ等の
金属バンプ部１を溶融することによって、Ｃｕ等の薄膜
金属層６も溶融混合して、表面張力により球状化してＰ
ｂフリーのＳｎ等の金属バンプ７を形成する。
金属バンプ部１を溶融することによって、Ｃｕ等の薄膜
金属層６も溶融混合して、表面張力により球状化してＰ
ｂフリーのＳｎ等の金属バンプ７を形成する。
【００２７】次に、ＰｂフリーのＳｎ等の金属バンプ７
を形成したＬＳＩチップ１０を、インターポーザ１１上
の電極パッド１２に載せて加熱することによって、上記
ＬＳＩチップ１０は、インターポーザ１１との間でＰｂ
フリーのＳｎ等の金属バンプ７によって距離を離した状
態で電気的に接続される。そして、ＬＳＩチップ１０と
インターポーザ１１との間に、アンダーフィル１３を充
填して硬化させて形成する。このように、ＬＳＩチップ
１０が実装されたインターポーザ１１も、本発明に係る
半導体装置と称する。更に、インターポーザ１１の表面
には、同様にＰｂフリーのＳｎ等の金属バンプ７を形成
した他の電子部品２０を、インターポーザの表面の電極
パッド１２に載せて加熱することによって、上記他の電
子部品２０が実装されることになる。
を形成したＬＳＩチップ１０を、インターポーザ１１上
の電極パッド１２に載せて加熱することによって、上記
ＬＳＩチップ１０は、インターポーザ１１との間でＰｂ
フリーのＳｎ等の金属バンプ７によって距離を離した状
態で電気的に接続される。そして、ＬＳＩチップ１０と
インターポーザ１１との間に、アンダーフィル１３を充
填して硬化させて形成する。このように、ＬＳＩチップ
１０が実装されたインターポーザ１１も、本発明に係る
半導体装置と称する。更に、インターポーザ１１の表面
には、同様にＰｂフリーのＳｎ等の金属バンプ７を形成
した他の電子部品２０を、インターポーザの表面の電極
パッド１２に載せて加熱することによって、上記他の電
子部品２０が実装されることになる。
【００２８】以上、ＬＳＩチップ１０や他の電子部品２
０が実装されたインターポーザ１１の裏面の電極パッド
１４に、例えば、前述したようなＰｂフリーの球状化し
たＳｎ等の金属バンプ１５を形成してもよい。そして、
裏面に金属パッド１４が形成されたインターポーザ１１
を、メインボード１７上の電極パッド１６に載せて加熱
することによって、上記インターポーザ１１は、メイン
ボード１７との間でＰｂフリーのＳｎ等の金属バンプ１
５によって距離を離した状態で電気的に接続されて実装
される。図６に示すＬＳＩチップなどの電子部品の実装
構造は、メインボード１７にインターポーザ１１を介し
て実装する構造であるが、ＬＳＩチップ（半導体装置）
などの電子部品をメインボードなどの基板に実装する構
造にも、本発明に係るバンプ形成方法を適用することが
可能である。
０が実装されたインターポーザ１１の裏面の電極パッド
１４に、例えば、前述したようなＰｂフリーの球状化し
たＳｎ等の金属バンプ１５を形成してもよい。そして、
裏面に金属パッド１４が形成されたインターポーザ１１
を、メインボード１７上の電極パッド１６に載せて加熱
することによって、上記インターポーザ１１は、メイン
ボード１７との間でＰｂフリーのＳｎ等の金属バンプ１
５によって距離を離した状態で電気的に接続されて実装
される。図６に示すＬＳＩチップなどの電子部品の実装
構造は、メインボード１７にインターポーザ１１を介し
て実装する構造であるが、ＬＳＩチップ（半導体装置）
などの電子部品をメインボードなどの基板に実装する構
造にも、本発明に係るバンプ形成方法を適用することが
可能である。
【００２９】以上説明したように、第１および第２の実
施の形態によれば、狭ピッチの電極パッドに対してＰｂ
フリー化したＳｎもしくはＳｎ合金バンプ部を電解メッ
キで形成することにより、比較的短時間で、ディップ方
式に比べて体積ばらつきを少なくして厚く形成でき、し
かも金属パッド部の径を電極パッドの径よりも大きくす
ることによって、上記金属バンプ部を溶融するだけで、
電極パッドの径とほぼ等しい高さを有する球状化金属バ
ンプを形成することが可能となり、その結果、ＬＳＩチ
ップ等の電子部品と該電子部品を実装する基板との間の
接続信頼性を確保することが可能となる。
施の形態によれば、狭ピッチの電極パッドに対してＰｂ
フリー化したＳｎもしくはＳｎ合金バンプ部を電解メッ
キで形成することにより、比較的短時間で、ディップ方
式に比べて体積ばらつきを少なくして厚く形成でき、し
かも金属パッド部の径を電極パッドの径よりも大きくす
ることによって、上記金属バンプ部を溶融するだけで、
電極パッドの径とほぼ等しい高さを有する球状化金属バ
ンプを形成することが可能となり、その結果、ＬＳＩチ
ップ等の電子部品と該電子部品を実装する基板との間の
接続信頼性を確保することが可能となる。
【００３０】
【発明の効果】本発明によれば、Ｐｂフリー化に対応で
きるＳｎもしくはＳｎ合金を成膜する時間を短縮し、し
かも、体積ばらつきの少ない球状化バンプを形成するこ
とが可能となり、その結果、狭ピッチ化に対応すること
ができ、更に電子部品と該電子部品を実装する基板との
間の接続信頼性を確保することができる効果を奏する。
きるＳｎもしくはＳｎ合金を成膜する時間を短縮し、し
かも、体積ばらつきの少ない球状化バンプを形成するこ
とが可能となり、その結果、狭ピッチ化に対応すること
ができ、更に電子部品と該電子部品を実装する基板との
間の接続信頼性を確保することができる効果を奏する。
【図１】本発明に係るバンプ形成方法の基本構成を示し
た断面概略図である。
た断面概略図である。
【図２】本発明に係るバンプ形成方法の第１の実施の形
態において、電極パッド上の薄い金属層成膜から溶融に
よるバンプ形成までのプロセスを示した断面概略図であ
る。
態において、電極パッド上の薄い金属層成膜から溶融に
よるバンプ形成までのプロセスを示した断面概略図であ
る。
【図３】本発明に係るバンプ形成方法の第１の実施の形
態において、バンプ形成に用いた電解Ｓｎメッキ浴の組
成と作業条件を示した図である。
態において、バンプ形成に用いた電解Ｓｎメッキ浴の組
成と作業条件を示した図である。
【図４】本発明に係るバンプ形成方法の第１の実施の形
態において、電解Ｓｎメッキにより作成したバンプの溶
融前後の高さを示したグラフである。
態において、電解Ｓｎメッキにより作成したバンプの溶
融前後の高さを示したグラフである。
【図５】本発明に係るバンプ形成方法の第２の実施の形
態において、電極パッド上の薄い金属層成膜から溶融に
よるバンプ形成までのプロセスを示した断面概略図であ
る。
態において、電極パッド上の薄い金属層成膜から溶融に
よるバンプ形成までのプロセスを示した断面概略図であ
る。
【図６】本発明に係るバンプ形成において、ＬＳＩチッ
プやインターポーザ上にバンプ形成を行い、メインボー
ドに接続するまでの実装プロセスを示した断面概略図で
ある。
プやインターポーザ上にバンプ形成を行い、メインボー
ドに接続するまでの実装プロセスを示した断面概略図で
ある。
１…金属バンプ部（電解メッキ部）、１ａ…Ｓｎバンプ
部（Ｓｎ電解メッキ部）、２…薄膜金属層、２ａ…薄膜
Ｃｕ層、３…保護膜または絶縁膜、４…電極パッド、５
…レジスト、６…残された薄膜金属層、６ａ、６ａ’…
残された薄膜Ｃｕ層、７、７ａ…球状化金属バンプ、１
０…ＬＳＩチップ（半導体装置）、１１…インターポー
ザ、１２…電極パッド、１３…アンダーフィル、１４…
電極パッド、１５…金属バンプ、１６…電極パッド、１
７…メインボード。
部（Ｓｎ電解メッキ部）、２…薄膜金属層、２ａ…薄膜
Ｃｕ層、３…保護膜または絶縁膜、４…電極パッド、５
…レジスト、６…残された薄膜金属層、６ａ、６ａ’…
残された薄膜Ｃｕ層、７、７ａ…球状化金属バンプ、１
０…ＬＳＩチップ（半導体装置）、１１…インターポー
ザ、１２…電極パッド、１３…アンダーフィル、１４…
電極パッド、１５…金属バンプ、１６…電極パッド、１
７…メインボード。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 山口 欣秀
神奈川県横浜市戸塚区吉田町292番地 株
式会社日立製作所生産技術研究所内
Ｆターム(参考） 5E319 AA03 AB05 AC01 BB04 CC33
CD26 GG15
5E336 AA04 AA16 CC32 CC34 CC43
CC55 DD12 EE03 GG05
Claims (9)
- 【請求項１】電極パッドが配列され、該電極パッドの周
囲を保護膜もしくは絶縁膜で被覆された対象表面に対し
て薄膜金属層を成膜する第１の成膜工程と、 該第１の成膜工程で成膜された薄膜金属層を通電膜とし
て利用して前記薄膜金属層上の前記電極パッドに対応す
る部分にＰｂフリーの金属を電解メッキして金属パッド
部として成膜する第２の成膜工程と、 前記第１の成膜工程で成膜した薄膜金属層における少な
くとも前記金属パッド部から食み出した部分を除去する
除去工程と、 該除去工程後、前記第２の成膜工程で成膜された金属パ
ッド部を溶融することによって前記電極パッド上に接合
した球状化したＰｂフリーの金属パッドを形成する金属
パッド形成工程とを有することを特徴とするバンプ形成
方法。 - 【請求項２】前記第２の成膜工程において、前記金属パ
ッド部の面積もしくは径を、前記電極パッドの面積もし
くは径よりも大きくすることを特徴とする請求項１記載
のバンプ形成方法。 - 【請求項３】前記第２の成膜工程において、前記Ｐｂフ
リーの金属として、ＳｎもしくはＳｎ合金であることを
特徴とする請求項１または２記載のバンプ形成方法。 - 【請求項４】前記第１の成膜工程において、前記薄膜金
属層として、Ｃｕ、ＡｇもしくはＡｕを主成分として含
有することを特徴とする請求項１または２または３記載
のバンプ形成方法。 - 【請求項５】前記除去工程において、前記電極パッドの
周囲の前記薄膜金属層も除去することを特徴とする請求
項１または２または３記載のバンプ形成方法。 - 【請求項６】電極パッドが配列され、該電極パッドの周
囲を保護膜もしくは絶縁膜で被覆された表面に対して薄
膜金属層を成膜する第１の成膜工程と、 該第１の成膜工程で成膜された薄膜金属層を通電膜とし
て利用して前記薄膜金属層上の前記電極パッドに対応す
る部分にＳｎもしくはＳｎ合金からなる金属を電解メッ
キして前記金属パッド部の面積もしくは径を、前記電極
パッドの面積もしくは径よりも大きく金属パッド部とし
て成膜する第２の成膜工程と、 前記第１の成膜工程で成膜した薄膜金属層における少な
くとも前記金属パッド部から食み出した部分を除去する
除去工程と、 該除去工程後、前記第２の成膜工程で成膜された金属パ
ッド部を溶融することによって残された薄膜金属層を前
記金属パット部に溶解させて前記電極パッド上に接合し
た球状化した金属パッドを形成する金属パッド形成工程
とを有することを特徴とするバンプ形成方法。 - 【請求項７】電極パッドが配列され、該電極パッドの周
囲を保護膜もしくは絶縁膜で被覆された表面に対して薄
膜金属層を成膜する第１の成膜工程と、 該第１の成膜工程で成膜された薄膜金属層上に、前記電
極パッドに対応する部分を前記電極パッドの面積もしく
は径よりも大きな面積もしくは径を有する金属パット部
形成エリアとして開口させたレジスト膜を形成するレジ
スト膜形成工程と、前記第１の成膜工程で成膜された薄
膜金属層を通電膜として利用して前記レジスト膜形成工
程で形成されたレジスト膜の金属パッド部形成エリアに
ＳｎもしくはＳｎ合金からなる金属を電解メッキして金
属パッド部として成膜する第２の成膜工程と、 前記レジスト膜を除去し、更に前記第１の成膜工程で成
膜した薄膜金属層における少なくとも前記金属パッド部
から食み出した部分を除去する除去工程と、 該除去工程後、前記第２の成膜工程で成膜された金属パ
ッド部を溶融することによって残された薄膜金属層を前
記金属パッド部に溶解させて前記電極パッド上に接合し
た球状化した金属パッドを形成する金属パッド形成工程
とを有することを特徴とするバンプ形成方法。 - 【請求項８】請求項１または２または３または６または
７記載のバンプ形成方法で金属バンプが形成された半導
体装置を、基板に実装して構成したことを特徴とする半
導体装置の実装構造体。 - 【請求項９】請求項１または２または３または６または
７記載のバンプ形成方法で金属バンプが形成された半導
体装置をインターポーザに実装し、更にＰｂフリーのは
んだを用いてメインボードに実装して構成したことを特
徴とする半導体装置の実装構造体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001345570A JP3813497B2 (ja) | 2001-11-12 | 2001-11-12 | バンプ形成方法および半導体装置の実装構造体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001345570A JP3813497B2 (ja) | 2001-11-12 | 2001-11-12 | バンプ形成方法および半導体装置の実装構造体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003152007A true JP2003152007A (ja) | 2003-05-23 |
| JP3813497B2 JP3813497B2 (ja) | 2006-08-23 |
Family
ID=19158885
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001345570A Expired - Fee Related JP3813497B2 (ja) | 2001-11-12 | 2001-11-12 | バンプ形成方法および半導体装置の実装構造体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3813497B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7361996B2 (en) | 2004-09-08 | 2008-04-22 | Denso Corporation | Semiconductor device having tin-based solder layer and method for manufacturing the same |
| JP2010056394A (ja) * | 2008-08-29 | 2010-03-11 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
| JP2011199029A (ja) * | 2010-03-19 | 2011-10-06 | Fujitsu Ltd | 回路基板、電子機器、回路基板の製造方法、及び半導体装置の交換方法 |
| WO2012049954A1 (ja) | 2010-10-12 | 2012-04-19 | 株式会社安川電機 | 電子装置及び電子部品 |
| CN111341680A (zh) * | 2020-03-16 | 2020-06-26 | 中国电子科技集团公司第三十六研究所 | 一种bga植球方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101836218B1 (ko) * | 2011-04-08 | 2018-04-19 | 엘지이노텍 주식회사 | 인쇄회로기판 및 그의 제조 방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000260801A (ja) * | 1999-03-11 | 2000-09-22 | Toshiba Corp | 半導体素子およびその製造方法 |
| JP2001308129A (ja) * | 2000-04-19 | 2001-11-02 | Advanced Interconnect Technology Ltd | 鉛フリーバンプの形成方法 |
-
2001
- 2001-11-12 JP JP2001345570A patent/JP3813497B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000260801A (ja) * | 1999-03-11 | 2000-09-22 | Toshiba Corp | 半導体素子およびその製造方法 |
| JP2001308129A (ja) * | 2000-04-19 | 2001-11-02 | Advanced Interconnect Technology Ltd | 鉛フリーバンプの形成方法 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7361996B2 (en) | 2004-09-08 | 2008-04-22 | Denso Corporation | Semiconductor device having tin-based solder layer and method for manufacturing the same |
| US7579212B2 (en) | 2004-09-08 | 2009-08-25 | Denso Corporation | Semiconductor device having tin-based solder layer and method for manufacturing the same |
| JP2010056394A (ja) * | 2008-08-29 | 2010-03-11 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
| US8242597B2 (en) | 2008-08-29 | 2012-08-14 | Kabushiki Kaisha Toshiba | Crystal structure of a solder bump of flip chip semiconductor device |
| JP2011199029A (ja) * | 2010-03-19 | 2011-10-06 | Fujitsu Ltd | 回路基板、電子機器、回路基板の製造方法、及び半導体装置の交換方法 |
| WO2012049954A1 (ja) | 2010-10-12 | 2012-04-19 | 株式会社安川電機 | 電子装置及び電子部品 |
| CN103180936A (zh) * | 2010-10-12 | 2013-06-26 | 株式会社安川电机 | 电子装置和电子部件 |
| CN111341680A (zh) * | 2020-03-16 | 2020-06-26 | 中国电子科技集团公司第三十六研究所 | 一种bga植球方法 |
| CN111341680B (zh) * | 2020-03-16 | 2023-02-28 | 中国电子科技集团公司第三十六研究所 | 一种bga植球方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3813497B2 (ja) | 2006-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6281106B1 (en) | Method of solder bumping a circuit component | |
| JP5808402B2 (ja) | はんだ合金堆積物を基板上に形成する方法 | |
| KR100545008B1 (ko) | 반도체소자와 그 제조방법 및 반도체장치와 그 제조방법 | |
| JP4237325B2 (ja) | 半導体素子およびその製造方法 | |
| KR100514230B1 (ko) | 범프의 형성방법 및 반도체장치의 제조방법 | |
| US5480835A (en) | Electrical interconnect and method for forming the same | |
| JP5808403B2 (ja) | はんだ堆積物を基板上に形成する方法 | |
| US6375062B1 (en) | Surface bumping method and structure formed thereby | |
| JPH09283878A (ja) | パッドを備えるセラミック基板、端子部材を備えるセラミック基板およびそれらの製造方法 | |
| JP2005235905A (ja) | 半導体装置とその製造方法 | |
| TWI462204B (zh) | 半導體結構及其製造方法 | |
| JP2009239278A (ja) | 電子部品搭載用基板、及び、その製造方法 | |
| US6893799B2 (en) | Dual-solder flip-chip solder bump | |
| JP3297177B2 (ja) | 半導体装置の製造方法 | |
| CN1316581C (zh) | 用于改良晶片可靠性的密封针脚结构 | |
| JP2003152007A (ja) | バンプ形成方法および半導体装置の実装構造体 | |
| JPH09205096A (ja) | 半導体素子およびその製造方法および半導体装置およびその製造方法 | |
| JP3412969B2 (ja) | 半導体装置及びその製造方法 | |
| JP4520665B2 (ja) | プリント配線板及びその製造方法並びに部品実装構造 | |
| CN100499055C (zh) | 凸点制作方法 | |
| US7701069B2 (en) | Solder interface locking using unidirectional growth of an intermetallic compound | |
| JPH0137876B2 (ja) | ||
| JP3544439B2 (ja) | 接続ピンと基板実装方法 | |
| JP2721580B2 (ja) | 半導体装置の製造方法 | |
| TW201001578A (en) | Method of applying a bump to a substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041105 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050726 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050802 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051003 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20051003 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051025 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051222 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060124 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060327 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060407 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060530 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060531 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |