JP2000267943A - データ書込み管理方式 - Google Patents

Abstract

(57)【要約】 【課題】データ書込みに時間にばらつきのあるメモリを
使用した外部記憶装置において、一部のバイト書込みで
は時間がかかるような場合でも、セクタ全体でみた場合
には規定時間以内にデータ書込みが可能な場合は書込み
タイムアウトエラー発生セクタと判定せず、一部のデー
タの書込み時間超過による使用不可能領域を増やさない
ことを課題とする。 【解決手段】データ書込みに時間にばらつきのあるメモ
リを使用している外部記憶装置のセクタ単位でのデータ
ライトアクセスにおいて、バイト単位での書込み時間規
定値ではなく、ホストのアクセスする単位であるセクタ
あたりのデータ書込み時間規定値を設定し、セクタの書
込みでデータ書込み時間規定値以内ならば不良セクタと
判定しない。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はフラッシュメモリ等
のような、データ書込みに時間のかかるメモリを使用し
た外部記憶装置のデータの書込み方式に係り、データの
書込み時間を管理し、使用可能領域を確保する技術分野
に属する。

【０００２】

【従来の技術】最近、書換回数に制限はあるが、電気的
に書換可能な不揮発性メモリとしてフラッシュメモリが
注目されており、携帯用機器や、メモリカード等に使用
されてきている。フラッシュメモリはデータのリードア
クセスは高速なものの、データ書込み時間に時間がかか
り、１バイトあたり８μＳ〜２ｍｓとばらつきがある。
また、フラッシュメモリは消去回数に制限があり、消去
回数が増えることにより劣化が進むとデータ書込み時間
は更に遅くなる。

【０００３】そのため、１バイト書込みにおいて規定値
を設け、規定値以上に長い書込み時間がかかる場合には
タイムアウトエラーを設けていた。

【０００４】しかし、フラッシュメモリを外部記憶装置
として使用する場合、ホストはセクタ単位で外部記憶装
置にアクセスを行い、バイト単位ではデータアクセスを
行わない。そのため、１セクタのあるバイトの書込みで
時間がかかった場合、そのセクタはそれ以外の書込みで
は規定書込み時間以内であっても不良発生セクタとして
使用されないセクタとなり、外部記憶装置としての使用
不可能領域が増加する原因となっていた。

【０００５】

【発明が解決しようとする課題】データ書込みに時間に
ばらつきのあるメモリを使用した外部記憶装置におい
て、ホストがアクセスする単位であるセクタのセクタの
一部のデータの書込み時間が超過しても、セクタ書込み
時間が規定値以内ならば使用可能領域にすることにより
使用不可能領域と判定せず使用可能領域を確保すること
を課題とする。

【０００６】

【課題を解決するための手段】本発明の目的は上記の問
題点を解消して、フラッシュメモリを使用した外部記憶
装置において、セクタの一部でデータ書込み時間がかか
ってもセクタ全体としてセクタの書込み時間規定値以内
ならば、不良発生セクタと判定しないデータ書込み管理
方式を提供することにある。

【０００７】そのため、本発明のデータ書込み管理方式
は、ホストとのインタフェースと、実際にデータを記憶
するフラッシュメモリと、ＣＰＵと、ＣＰＵとフラッシ
ュメモリへのアクセスを制御する制御回路と、ホストと
インタフェースを結ぶインタフェースバスと、インタフ
ェースと制御回路を結ぶ制御用データバスと、制御回路
とＣＰＵを結ぶＣＰＵ制御バスと制御信号，制御回路と
フラッシュメモリを結ぶデータバスとメモリ制御線から
構成される。

【０００８】フラッシュメモリへのセクタ書込み時間を
ＣＰＵ内のタイマで測定し、セクタ単位のデータ書込み
時間がセクタの書込み規定値以内ならば不良セクタと判
定せず、使用可能な領域とみなす。

【０００９】

【発明の実施の形態】本発明の実施例を図面を参照して
説明する。

【００１０】例として、外部記憶装置はフラッシュメモ
リをメモリとし、セクタサイズは５１２バイトの仕様の
もので説明する。

【００１１】（実施例１）図１はセクタ単位書込みのフ
ローチャート図である。

【００１２】データライトアクセスがホストからおきる
と、ＣＰＵ２内のタイマを起動し、セクタ単位の書込み
時間測定を開始する。ＣＰＵ２にはセクタ書込み時間規
定値が設定されており、セクタ書込み時間規定値はバイ
ト書込み時間規定値×１セクタ分のバイト数である。

【００１３】フラッシュメモリに対し１セクタ分（５１
２バイト）のデータライトが終了するとＣＰＵ２内のタ
イマを終了して１セクタ分のライトアクセスにかかった
時間を測定する。１セクタ分のライトアクセスにかかっ
た時間が、セクタ書込み時間規定値以内で、書込みタイ
ムアウトエラーが発生しなければ、セクタ単位のライト
アクセスを引き続き指定セクタ分を繰り返し、全てのデ
ータの書込みが終了した時点で処理を終了する。

【００１４】セクタの書込み時間がセクタ書込み時間規
定値以上であれば、ホストにはエラー発生報告を行い、
エラーの発生したセクタをエラー登録し、書込みを終了
する。

【００１５】図２は外部記憶装置構成図である。

【００１６】図１を実行するライトアクセス方式を説明
する。ホスト１からインタフェースバス７，インタフェ
ース２を介してデータライトアクセスが来ると、ＣＰＵ
２は制御回路４を介してフラッシュメモリ５にデータラ
イトアクセスを行う。データライトが始まる時点でＣＰ
Ｕ２はＣＰＵ２内のタイマで、書込み時間の測定を開始
し１セクタ分のデータ書込み時間を測定する構成であ
る。

【００１７】図３はデータ書込みにおいて従来案のバイ
ト書込み時間規定値を設けた場合と、本方式によるセク
タ書込み時間規定値を設けた場合のタイムアウトエラー
検出の比較である。

【００１８】従来提案のデータ書込みにおいてバイト書
込み時間規定値を設けた場合、バイト単位でデータを書
込んでいき、データ一部のあるバイトでバイト書込み時
間規定値を超過した場合、そのセクタは使用不可能な書
込みタイムアウトエラー発生セクタとして登録される。

【００１９】本方式による、データ書込みにおいてセク
タ書込み時間規定値を設けた場合では、セクタ１部分の
バイト書込み時間に時間がかかっても、１セクタ分（５
１２バイト）のデータ書込み時間が短ければ書込みタイ
ムアウトエラーとして登録されない。

【００２０】即ち、１部のバイト書込みに時間がかかっ
ても、全体として書込み時間規定値以内ならば、エラー
として登録されないので、従来案ならば使用不可能な書
込みタイムアウトエラー発生領域と判定される領域が使
用可能領域となる。

【００２１】セクタの１部のデータでバイト書込み時間
がかかっても、エラーとして登録されないことで、使用
不可能な領域を増やさないことが出来る。

【００２２】（実施例２）図４はデータアクセス高速化
時の外部記憶装置構成図である。

【００２３】各々のフラッシュメモリ５ａ〜５ｄにはメ
モリデータバス１３がありメモリデータバス１３はデー
タバス１１を介して制御回路とアクセスを行う。ＣＰＵ
２のタイマに設定されるセクタ書込み時間規定値は、バ
イト書込み時間規定値×１セクタ分のバイト数をフラッ
シュメモリに同時にアクセスする個数である４で割った
値に設定する。並列アクセスを行うため、その分セクタ
書込み時間が短くなるためである。

【００２４】図５は１セクタのフラッシュメモリへのデ
ータ書込みを示している。

【００２５】メモリデータバスが８ビットである時、デ
ータバスは３２ビットデータバスとし、４バイト並行で
フラッシュメモリ４個に同時にアクセスを行う。

【００２６】図６はデータアクセス高速化時のデータ書
込みにおいて、従来案のバイト書込み時間規定値を設け
た場合と、本方式によるセクタ書込み時間規定値を設け
た場合のタイムアウト検出の比較である。

【００２７】データ書込みにおいて、バイト書込み時間
規定値を設けた場合にはフラッシュメモリ５ａ〜５ｃの
間でバイト書込み時間規定値にデータ書込み時間が収ま
っても、フラッシュメモリ５ｄでバイト書込み時間規定
値を超過した場合、フラッシュメモリ５ａ〜５ｃの同一
セクタを書込んでいた領域と、５ｄの書込みタイムアウ
トエラーの発生した領域はエラー発生領域として登録さ
れ、使用不可能領域となる。

【００２８】データ書込みにおいて、セクタ書込み時間
規定値を設けた場合、フラッシュメモリ５ｄでデータラ
イトアクセスに時間がかかってもフラッシュメモリ５ａ
〜５ｃの間ではデータ待ち時間を設けて、フラッシュメ
モリ５ｄのデータ書込みが終了するまでを待たせてお
き、フラッシュメモリ５ｄの書込みが終了したらデータ
バス，フラッシュメモリ５ａ〜５ｄのメモリデータバス
を通して新たにフラッシュメモリに３２ビットデータの
書込みを続行する。

【００２９】同時にアクセスするフラッシュメモリ間で
書込み時間にばらつきがあり、例えば一つのフラッシュ
メモリで書込み時間がかかっても、セクタ書込み時間規
定値以内ならばエラーの発生したセクタとして登録され
ないことで、使用不可能な書込みタイムアウトエラー発
生領域となる領域と判定されない。またセクタ書込み時
間規定値を４分の１に設定でき、３２ビットでアクセス
することでデータのライトアクセス高速化が可能で、更
に、データ書込みにおいてエラーが発生し、交代セクタ
にデータを待避したい場合においても、待避にかかる時
間は４分の１に設定でき、外部記憶装置全体としてアク
セス時間短縮を図れる構成となる。

【００３０】本方式においてはフラッシュメモリが８ビ
ット、ホストのアクセスを３２ビット、セクタサイズを
５１２バイトで説明したが、フラッシュメモリ，ホスト
のデータ幅，セクタサイズが変わっても、並列アクセス
するフラッシュメモリの数等を変えることによって同様
な方式を取ることができる。

【００３１】

【発明の効果】セクタ単位にセクタ書込み時間規定値を
設けることでセクタの一部でバイト書込みに時間がかか
っても、データの書込み時間がセクタ書込み時間規定値
以内ならばタイムアウトエラー発生セクタとせず、書込
みタイムアウトエラーと判定せず、不良セクタの増加を
減らすことができる。

【図面の簡単な説明】

【図１】本発明における外部記憶装置のセクタ単位書込
みフローチャート図である。

【図２】本発明における外部記憶装置構成図である。

【図３】本発明と従来例のタイムアウト検出との比較を
示す図である。

【図４】本発明におけるデータアクセス高速化時の外部
記憶装置構成図である。

【図５】本発明におけるデータアクセス高速化時の１セ
クタ分のフラッシュメモリへのデータ書込みを示す図で
ある。

【図６】本発明と従来例のデータアクセス高速化時のタ
イムアウト検出の比較を示す図である。

【符号の説明】

１…ホスト、２…ＣＰＵ、３…インタフェース、４…制
御回路、５…フラッシュメモリ、６…外部記憶装置、７
…インタフェースバス、８…制御用データバス、９…Ｃ
ＰＵバス、１０…制御信号、１１…データバス、１２…
メモリ制御線、１３…メモリデータバス。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 菅谷 祐二 茨城県ひたちなか市大字市毛882番地 株 式会社日立製作所計測器事業部内 (72)発明者 大部 一博 茨城県ひたちなか市大字市毛1040番地 株 式会社日立サイエンスシステムズ内 Ｆターム(参考） 5B018 GA01 GA05 HA31 KA01 NA06 QA15 5B060 CB00

Claims (2)

【特許請求の範囲】
1. 【請求項１】データのバイト書込み時間がばらついてい
   るメモリを媒体とした外部記憶装置で、ホストの読込
   み、又は書込み単位が一定のバイト数のセクタ単位であ
   る時、バイト書込み時間規定値を設定し、書込みタイム
   アウトを設けた場合には、セクタの１部でバイト書込み
   時間がかかり書込みタイムアウトエラーとなり不良セク
   タとなってしまう場合でも、セクタのバイト数分のデー
   タを書込んだ時に、セクタの全部のデータのバイト書込
   み時間の和であるセクタ書込み時間が、バイト単位で書
   込みエラーを設けた時のバイト書込み時間規定値のセク
   タバイト数分の和とするセクタ書込み時間規定値よりも
   小さければ、書込みタイムアウトエラーとしないこと
   で、セクタの一部でデータ書込み時間がかかる場合で
   も、不良セクタと判定しないデータ書込み管理方式。
2. 【請求項２】請求項１記載のデータ管理方式において、
   データバスを拡張してメモリ複数個に並行にアクセス可
   能にし、又、バイト書込み時間規定値のセクタバイト数
   分の和を並行にアクセスするフラッシュメモリの個数で
   割った値に、セクタ書込み時間規定値を設定し、データ
   書込み時には、複数あるフラッシュメモリを並行にアク
   セスし、それぞれのフラッシュメモリにデータ書込みを
   行い、フラッシュメモリ毎のバイト書込み時間がばらつ
   く場合でも一番バイト書込みが遅くなったメモリにあわ
   せてセクタのデータの書込みが終了するまでバイト書込
   みを繰り返し、ホストとメモリ間の高速アクセスを可能
   にするデータ書込み管理方式。