JP2000268593A

JP2000268593A - 不揮発性半導体メモリ

Info

Publication number: JP2000268593A
Application number: JP7284799A
Authority: JP
Inventors: Yoichi Nishida; 要一西田; Tomonori Kataoka; 知典片岡; Ikuo Fuchigami; 郁雄渕上; Tomoo Kimura; 智生木村
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1999-03-18
Filing date: 1999-03-18
Publication date: 2000-09-29

Abstract

(57)【要約】【課題】リード、プログラムベリファイ、イレーズベ
リファイ時ワード線に様々な電圧を印加し、そのため多
くの電源が必要になり、チップ面積が増大するばかり
か、それぞれの電源の制御が煩雑になるといった問題を
解消する。【解決手段】ＭＯＳ型メモリセルＭのセル電流と基準
電流Ｉｒｅｆを基にして作成した判定用しきい値電流と
を比較することによりセンス動作を行う少なくとも１個
のセンスアンプ１を備え、センスアンプ１はスイッチＳ
０〜Ｓ３を切り替えることで判定用しきい値電流の値が
可変で、リード／プログラムベリファイ／イレーズベリ
ファイの各モードのうち少なくとも１つのモードは他の
モードとは判定用しきい値電流の値が異なる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、フローティングゲ
ートを有するＭＯＳ型メモリセルを有する不揮発性半導
体メモリに関するものである。特に、センスアンプの回
路構成に関するものである。

【０００２】

【従来の技術】図１４は不揮発性半導体メモリのうち、
従来のフラッシュＥＥＰＲＯＭに関する概略図を示して
いる。図１４に示すように、ＭＯＳ型メモリセルＭ００
０〜Ｍｍｎｋは、フローティングゲートを有し、格子状
に配置されている（以下、メモリセルアレイと呼ぶ）。

【０００３】全ＭＯＳ型メモリセルＭ０００〜Ｍｍｎｋ
のソースは電位Ｖｓに接続され、ドレインはビット線Ｂ
Ｌ００〜ＢＬｎｋとカラムゲートであるＮチャネルトラ
ンジスタＣＧ００〜ＣＧｎｋを介して電流比較型のセン
スアンプ１０〜１ｎに接続されている。ＭＯＳ型メモリ
セルＭ０００〜Ｍｍｎｋのコントロールゲートにつなが
るワード線ＷＬ０〜ＷＬｍはメモリセルアレイの行方向
を選択する行デコーダ４２に接続されている。また、カ
ラムゲートであるＮチャネルトランジスタＣＧ００〜Ｃ
Ｇｎｋのゲートにつながるカラム線ＣＬ０〜ＣＬｋは、
列方向を選択する列デコーダ４１に接続されている。さ
らに、センスアンプ１０〜１ｎは、基準電流生成部２２
で生成された基準電流と同じ値の判定用しきい値電流と
セル電流とを比較することによりセンス動作を行い、そ
の出力信号は出力バッファ５０〜５ｎを介して信号Ｄｏ
ｕｔ１〜Ｄｏｕｔｎとして出力される。なお、チップ全
体は制御部２１で制御される。なお、基準電流生成部２
２からセンスアンプ１０〜１ｎに対する基準電流の伝達
は、例えばカレントミラーを用いて行い、基準電流生成
部２２におけるドレインとベースを共通接続したトラン
ジスタのゲート電圧がセンスアンプ１０〜１ｎにおける
判定用しきい値電流供給用のトランジスタのゲートにバ
イアス電圧として加えられることになる。

【０００４】上記した構成の従来からのフラッシュＥＥ
ＰＲＯＭにおける動作の一例について説明する。

【０００５】データの読み出し（リード）は以下のよう
にして行われる。すなわち、電位Ｖｓが接地され、１本
のカラム線（例えばＣＬ０）が選択され、各センスアン
プ１０〜１ｎにつながるカラムゲートのうちの１個、例
えばＮチャネルトランジスタＣＧ００，ＣＧ１０，ＣＧ
２０〜ＣＧｎ０がオン状態となり、センスアンプ１０〜
１ｎからビット線ＢＬ００，ＢＬ１０，ＢＬ２０〜ＢＬ
ｎ０に１Ｖの電圧が供給される。また、１本のワード
線、例えばＷＬ０が選択されて電源電圧ＶＤＤ（＝３
Ｖ）が印加される。

【０００６】そこで、ＭＯＳ型メモリセルＭ０００，Ｍ
０１０〜Ｍ０ｎ０が選択され、基準電流生成部２２で生
成される基準電流と同じ値の判定用しきい値電流と、選
択されたＭＯＳ型メモリセルＭ０００，Ｍ０１０〜Ｍ０
ｎ０のメモリセル電流とがセンスアンプ１０〜１ｎで比
較判定され、判定結果が出力される。例えば、判定用し
きい値電流よりメモリセル電流が多く流れるとプログラ
ムされたセルであり、判定結果が「１」となり、逆に電
流が少ないか、または流れないとイレーズされたセルで
あり、判定結果が「０」となる。

【０００７】データの消去（イレーズ）は、ＦＮ（Ｆｏ
ｗｌｅｒ−Ｎｏｒｄｈｅｉｍ）トンネル電流によりＭＯ
Ｓ型メモリセルＭ０００〜Ｍｍｎｋのソースからフロー
ティングゲートに電子を注入することにより行う。その
ためには、選択されたワード線（ここでは、全ワード
線）に正の高電圧（約４．５Ｖ）を与え、電位Ｖｓとし
て負の高電圧（約−９Ｖ）を与え、カラムゲートである
ＮチャネルトランジスタＣＧ００〜ＣＧｎｋを全てカッ
トオフし、ビット線ＢＬ００〜ＢＬｎｋ（ＭＯＳ型メモ
リセルのドレイン）をオープンとする。

【０００８】データの書き込み（プログラム）は、選択
されプログラムを行いたいＭＯＳ型メモリセルのフロー
ティングゲートに蓄えられた電子を引き抜くことにより
行う。そのためには、リードと同じように、１本のカラ
ム線と１本のワード線を選択し、選択されたワード線に
は負の高電圧（約−９Ｖ）を印加し、プログラムを行い
たいＭＯＳ型メモリセルのドレイン（ビット線）には正
の高電圧（約４．５Ｖ）を印加し、ソースをオープンと
する。

【０００９】ここで、イレーズもしくはプログラムが十
分に行われているか、つまりリード時に誤読み出しをし
ないかどうか、また十分なマージンがあるかどうかを判
定する必要がある。それぞれ、イレーズベリファイ、プ
ログラムベリファイと呼ぶ。イレーズベリファイはワー
ド線電位をリード時の３Ｖよりも高い電位（例えば４
Ｖ）にしてリードを行う。逆に、プログラムベリファイ
はリード時のワード線電位より低い電位（例えば２Ｖ）
にてリードを行う。

【００１０】以上のことにより、各ベリファイ後のＭＯ
Ｓ型メモリセルの電流特性は図９のようになり、リード
を行う場合、例えば選択ワード線の電位がＶＤＤ±１０
％（２．７Ｖ〜３．３Ｖ）ばらついた場合でも誤読み出
しすることはない。

【００１１】また、以上の動作はＦＮプログラム、ＦＮ
イレーズについての説明であるが、プログラムしたいＭ
ＯＳ型メモリセルのコントロールゲートとドレインを正
の高電圧としＣＨＥ（チャネルホットエレクトロン）に
よりフローティングゲートに電子を注入してプログラム
を行い、ＦＮイレーズを行うものもあり、この場合プロ
グラムセルとイレーズセルの特性は逆転する。

【００１２】また、図１５に従来の電流比較型のセンス
アンプ（破線で囲った部分で、符号１Ｘを付している）
の一例の回路図を示す。図１５に示すように、第１のＮ
チャネルトランジスタＮ１のドレインとゲートが短絡さ
れ、ソースが接地されている。第１のＰチャネルトラン
ジスタＰ１のソースには電源電圧ＶＤＤが印加され、ド
レインは第１のＮチャネルトランジスタＮ１のドレイン
に接続されている。第２のＮチャネルトランジスタＮ２
のソースは接地され、ゲートは第１のＮチャネルトラン
ジスタＮ１のゲートと接続されている。第２のＰチャネ
ルトランジスタＰ２のソースには電源電圧ＶＤＤが印加
され、ドレインは第２のＮチャネルトランジスタＮ２の
ドレインと接続されている。

【００１３】以上のようにして、第１および第２のＰチ
ャネルトランジスタＰ１，Ｐ２および第１および第２の
ＮチャネルトランジスタＮ１，Ｎ２により、第１および
第２のＰチャネルトランジスタＰ１，Ｐ２のゲートを入
力とする差動増幅回路が構成される。

【００１４】第３のＰチャネルトランジスタＰ３のソー
スには電源電圧ＶＤＤが印加され、第３のＰチャネルト
ランジスタＰ３のゲートとドレインは短絡され、第１の
ＰチャネルトランジスタＰ１のゲートに接続されてい
る。同様に、第４のＰチャネルトランジスタＰ４のソー
スには電源電圧ＶＤＤが印加され、第４のＰチャネルト
ランジスタＰ４のゲートとドレインは短絡され第２のＰ
チャネルトランジスタＰ２のゲートに接続されている。

【００１５】ＭＯＳ型メモリセルＭのソースは接地さ
れ、ゲートはワード線ＷＬに接続され、ドレインはカラ
ムゲートであるＮチャネルトランジスタＣＧと第４のＮ
チャネルトランジスタＮ４を介して第４のＰチャネルト
ランジスタＰ４のドレインと接続されている。カラムゲ
ートであるＮチャネルトランジスタＣＧのゲートはカラ
ム線ＣＬと接続され、インバータＩＮＶはカラムゲート
であるＮチャネルトランジスタＣＧと第４のＮチャネル
トランジスタＮ４との間のノードを入力とし第４のＮチ
ャネルトランジスタＮ４のゲートへ反転信号を出力す
る。

【００１６】ダミーセルＤＭのソースは接地され、ゲー
トには電源電圧ＶＤＤが印加され、ドレインはダミーカ
ラムゲートであるＮチャネルトランジスタＤＣＧと第３
のＮチャネルトランジスタＮ３を介して第３のＰチャネ
ルトランジスタＰ３のドレインと接続されている。ダミ
ーカラムゲートであるＮチャネルトランジスタＤＣＧの
ゲートには電源電圧ＶＤＤが印加され、第３のＮチャネ
ルトランジスタＮ３のゲートは電位Ｖｂｉａｓが印加さ
れている。この第３のＮチャネルトランジスタＮ３は、
基準電流生成部２２におけるドレインおよびゲート共通
接続したトランジスタとともにカレントミラー回路を構
成し、電位Ｖｂｉａｓとしては、基準電流生成部２２に
おける上記のトランジスタのゲート電圧が加えられる。

【００１７】また、第２のＰチャネルトランジスタＰ２
のドレインに、出力信号Ｄｏｕｔを外部に出力するため
の出力バッファ５が接続されている。

【００１８】以上のように構成されたセンスアンプ１Ｘ
は、センス動作を行う場合においては、以下のように動
作する。まず、電位Ｖｂｉａｓを電源電圧ＶＤＤとして
第３のＮチャネルトランジスタＮ３をオン状態とする
と、ダミーセルに電流（判定用しきい値電流）が流れ
る。一方、ＭＯＳ型メモリセルＭは選択されると、ワー
ド線ＷＬおよびカラム線ＣＬともに電源電圧ＶＤＤとな
り、かつ第４のＮチャネルトランジスタＮ４およびイン
バータＩＮＶから構成されるビット線クランプ回路によ
りセル電流Ｉｄｃｅｌｌが流れる。このダミーセル電流
とメモリセル電流Ｉｄｃｅｌｌが第１から第４のＰチャ
ネルトランジスタＰ１〜Ｐ４および第１および第２のＮ
チャネルトランジスタＮ１，Ｎ２で構成される差動増幅
回路で比較判定され、判定結果が出力バッファ５を介し
て出力信号Ｄｏｕｔとして出力される。

【００１９】

【発明が解決しようとする課題】以上のような構成の従
来の不揮発性半導体メモリでは、イレーズベリファイ時
またはプログラムベリファイ時に、ワード線に２Ｖや４
Ｖの電圧を供給する必要があり、そのため多くの電源が
必要になり、チップ面積が増大するばかりか、それぞれ
の電源の制御が煩雑になるといった問題がある。

【００２０】また、基準電流生成部２２により生成され
る基準電流の値が素子のばらつきや電源電圧（ＶＤＤ）
のばらつきなどでばらついた場合、これに対応してセン
スアンプ１０〜１ｎの判定用しきい値電流がばらつくこ
ととなり、プログラム（ＣＨＥプログラム、ＦＮ消去の
場合はイレーズ）時、プログラム（イレーズ）ベリファ
イのレベルがばらつき、フローティングゲートから電子
を引き抜き過ぎて、ＭＯＳ型メモリセルＭ０００〜Ｍｍ
ｎｋのしきい値電圧がマイナスとなる過プログラム（過
イレーズ）状態になる場合がある。この場合、リードを
行うと、非選択ＭＯＳ型メモリセルのワード線に０Ｖを
印加してもメモリセル電流が流れ、誤読み出しが発生す
るといった問題がある。

【００２１】また、センスアンプ１０〜１ｎの出力信号
を増幅する出力バッファ５０〜５ｎとしては、駆動能力
を確保するため、サイズの大きなトランジスタが用いら
れているが、全ての出力バッファ５０〜５ｎが同時に動
作するとピーク電流が数ｍＡ〜数十ｍＡに達し、電源ノ
イズを発生させるといった問題がある。

【００２２】本発明は、このような問題点を解消するも
ので、電源数を削減しチップ面積を削減すること、およ
びリード、プログラムベリファイ、イレーズベリファイ
を容易に制御可能とし安定動作を可能とすること、およ
び消費電流のピークを減少させ電源ノイズを抑えること
ができる不揮発性半導体メモリを提供することを目的と
する。

【００２３】

【課題を解決するための手段】上記課題を解決するため
に、本発明の請求項１記載の不揮発性半導体メモリは、
フローティングゲートを有するＭＯＳ型メモリセルが、
行および列方向に格子状に多数配置されてなるメモリセ
ルアレイと、メモリセルアレイの行方向を選択する行デ
コーダと、メモリセルアレイの列方向を選択する列デコ
ーダと、外部から入力されるモード信号に応じてメモリ
内部を制御するための制御信号を出力する制御部と、基
準電流を生成する基準電流生成部と、行デコーダおよび
列デコーダによって選択されたＭＯＳ型メモリセルのセ
ル電流と基準電流を基にして作成した判定用しきい値電
流とを比較することによりセンス動作を行う少なくとも
１個のセンスアンプと、センスアンプの出力信号を増幅
する出力バッファとを備えている。そして、センスアン
プは制御部からの制御信号に応じて判定用しきい値電流
が可変で、リード／プログラムベリファイ／イレーズベ
リファイの各モードのうち少なくとも１つのモードは他
のモードとは判定用しきい値電流が異なる。

【００２４】この構成によれば、ワード線に２Ｖや４Ｖ
の電圧を供給することなくプログラムベリファイやイレ
ーズベリファイをリードと同じセンスアンプで行うこと
が可能となる。つまり、２Ｖや４Ｖの電圧を生成する電
源が不要となり、チップ面積を削減することが可能であ
る。また、様々な電圧をワード線に供給する必要がなく
なったため、電源の制御が簡略化され、リード、プログ
ラムベリファイ、イレーズベリファイを容易に制御可能
とし、不揮発性半導体メモリの安定動作を実現すること
ができる。

【００２５】本発明の請求項２記載の不揮発性半導体メ
モリは、請求項１記載の不揮発性半導体メモリにおい
て、外部からデータ入力が可能な少なくとも１個のレジ
スタを設け、レジスタのデータをセンスアンプに対する
制御信号とし、センスアンプの判定用しきい値電流の値
を外部から可変としたことを特徴とする。

【００２６】この構成によれば、素子のばらつき等で判
定用しきい値電流の値がばらついた場合の対策として、
レジスタのデータをセットもしくはリセットすることに
より、スイッチの制御を変更させ、センスアンプの判定
用しきい値電流をより最適なレベルに調整することが可
能となり、不揮発性半導体メモリの安定動作を実現する
ことができる。その他の作用は、請求項１記載の不揮発
性半導体メモリと同様である。

【００２７】本発明の請求項３記載の不揮発性半導体メ
モリは、請求項２記載の不揮発性半導体メモリにおい
て、センスアンプが複数で、複数のセンスアンプの各々
にレジスタを個別に設け、複数のセンスアンプの判定用
しきい値電流の値を外部から各々独立に可変としたこと
を特徴とする。

【００２８】この構成によれば、素子のばらつき等で判
定用しきい値電流の値がばらついた場合の対策として、
レジスタのデータをセットもしくはリセットすることに
より、スイッチの制御を変更させ、各々のセンスアンプ
の判定用しきい値電流を独立に、より最適なレベルに調
整することが可能となり、不揮発性半導体メモリの安定
動作を実現することができる。その他の作用は、請求項
２記載の不揮発性半導体メモリと同様である。

【００２９】本発明の請求項４記載の不揮発性半導体メ
モリは、請求項２または３記載の不揮発性半導体メモリ
において、基準電流生成手段の基準電流またはセンスア
ンプの判定用しきい値電流の値を検出する電流検出手段
を設け、電流検出手段により検出された基準電流または
判定用しきい値電流の値に誤差が生じたときに、レジス
タをセットもしくはリセットすることにより、センスア
ンプの判定用しきい値電流の値を自動で調整するように
したことを特徴とする。

【００３０】この構成によれば、素子のばらつき等で基
準電流または判定用しきい値電流の値がばらついた場合
の対策として、基準電流または判定用しきい値電流の値
を検出し、基準値を上回るかまたは下回ると、自動でレ
ジスタのデータをセットもしくはリセットすることによ
り、スイッチの制御を変更させ、各々のセンスアンプの
判定用しきい値電流を、より最適なレベルに調整するこ
とが可能となり、不揮発性半導体メモリの安定動作を実
現することができる。その他の作用は請求項２または３
記載の不揮発性半導体メモリと同様である。

【００３１】本発明の請求項５記載の不揮発性半導体メ
モリは、請求項４記載の不揮発性半導体メモリにおい
て、レジスタのデータを外部に出力する出力手段を設
け、センスアンプの判定用しきい値電流の値の調整量を
外部でモニタできるようにしている。

【００３２】この構成によれば、外部へレジスタのデー
タを出力する機構を設けたので、容易にばらつき具合や
調整具合を推定できるようになり、センスアンプや基準
電流生成部の製造上のできばえ等を容易に推定すること
が可能となる。その他の作用は、請求項４記載の不揮発
性半導体メモリと同様である。

【００３３】本発明の請求項６記載の不揮発性半導体メ
モリは、請求項１，２，３，４，または５記載の不揮発
性半導体メモリにおいて、プログラムもしくはイレーズ
またはそれらの両方の回数をカウントしてカウント値を
出力するカウンタを設け、カウンタのカウント値をセン
スアンプに対する制御信号とし、センスアンプの判定用
しきい値電流の値をカウンタのカウント値に応じて可変
としている。

【００３４】この構成によれば、プログラムやイレーズ
を繰り返すことによるメモリセル特性の変化にも対応し
て安定リードを可能としたことにより、メモリの書き換
え回数を増加させることが可能となる。その他の作用
は、請求項１，２，３，４，または５記載の不揮発性半
導体メモリと同様である。

【００３５】本発明の請求項７記載の不揮発性半導体メ
モリは、請求項６記載の不揮発性半導体メモリにおい
て、カウンタに外部出力手段を設け、カウンタのカウン
ト値を出力してプログラムもしくはイレーズまたはそれ
らの両方の回数を外部でモニタできるようにしている。

【００３６】この構成によれば、外部へカウンタのカウ
ント値を出力する機構を設けたので、容易にプログラ
ム、イレーズ回数や調整具合を推定できるようになり、
残りのプログラム、イレーズ回数等を容易に推定するこ
とが可能となる。その他の作用は、請求項６記載の不揮
発性半導体メモリと同様である。

【００３７】本発明の請求項８記載の不揮発性半導体メ
モリは、請求項１，２，３，４，５，６または７記載の
不揮発性半導体メモリにおいて、センスアンプが複数
で、複数のセンスアンプのうちの一部と複数のセンスア
ンプのうちの一部の出力信号を増幅する出力バッファと
の間に、信号を遅延させる遅延素子を設けている。

【００３８】この構成によれば、遅延素子を設けて出力
バッファの動作タイミングをずらせることにより、出力
バッファで消費する電流のピークを抑えることができ、
電源ノイズを抑制することが可能となる。その他の作用
は、請求項１，２，３，４，５，６または７記載の不揮
発性半導体メモリと同様である。

【００３９】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら説明する。

【００４０】（第１の実施の形態）図１は本発明の第１
の実施の形態によるセンスアンプ周りの構成を示す回路
図である。図１において、図１４と同一符号は同一また
は相当部分を示す。この実施の形態では、第３のＰチャ
ネルトランジスタＰ３のドレインにスイッチＳ０〜Ｓ３
が並列に接続され、それぞれのスイッチＳ０〜Ｓ３を介
して第６のＮチャネルトランジスタＮ６と第７のＮチャ
ネルトランジスタＮ７と第８のＮチャネルトランジスタ
Ｎ８と第９のＮチャネルトランジスタＮ９のドレインが
接続されて、それぞれのソースは接地されている。スイ
ッチＳ０〜Ｓ３は制御部２１からの制御信号によって制
御される。なお、図１において、破線で囲んだ部分がセ
ンスアンプであり、図１４のセンスアンプ１０〜１ｎを
代表して符号１を付している。

【００４１】一方、電源電圧ＶＤＤから基準電流Ｉｒｅ
ｆを生成する電流源２３と第５のＮチャネルトランジス
タＮ５のドレインおよびゲートとが接続され、第５のＮ
チャネルトランジスタＮ５のソースは接地されている。
また、第５のＮチャネルトランジスタＮ５と第６から第
９までのＮチャネルトランジスタＮ６〜Ｎ９はゲートが
共通なカレントミラー接続となっている。なお、不揮発
性半導体メモリとしての構成は図１４に示したものと同
等である。

【００４２】以上のように構成された不揮発性半導体メ
モリの動作について、特にＦＮプログラム、ＦＮイレー
ズのメモリについて説明する。リード時は、制御部２１
は現在リード動作をするリードモードにあることを示す
ＲＥＡＤ信号を入力とし、スイッチＳ０およびＳ１をオ
ンにするように制御する。この時、電流源２３と第５の
ＮチャネルトランジスタＮ５からなる基準電流生成部２
２は基準電流Ｉｒｅｆ（３μＡ）を生成し、第６から第
９までのＮチャネルトランジスタＮ６〜Ｎ９に伝達す
る。また、スイッチＳ０，Ｓ１はオン状態にあるので、
第３のＰチャネルトランジスタＰ３には、基準電流Ｉｒ
ｅｆの２倍の６μＡの電流が流れ、この電流は差動増幅
回路の基準入力、つまりセンスアンプ１の判定用しきい
値電流となる。

【００４３】一方、ＭＯＳ型メモリセルではワード線Ｗ
Ｌおよびカラム線ＣＬが選択され、電源電圧ＶＤＤ＝３
Ｖが印加され、セル電流Ｉｄｃｅｌｌが流れる。ここ
で、セル電流Ｉｄｃｅｌｌが６μＡ以上流れると、イン
バータ５を介して「１」を出力する。逆に、６μＡ以下
の場合は「０」を出力する。

【００４４】プログラムベリファイ時は、制御部２１は
現在プログラムベリファイ動作をするプログラムベリフ
ァイモードにあることを示すＰ．Ｖ．信号を入力とし、
スイッチＳ０〜Ｓ３をオンにするように制御する。この
時、電流源２３と第５のＮチャネルトランジスタＮ５か
らなる基準電流生成部２２は、基準電流Ｉｒｅｆ（３μ
Ａ）を生成し、第６から第９までのＮチャネルトランジ
スタＮ６〜Ｎ９に伝達する。また、Ｓ０〜Ｓ３はオン状
態にあるので、ＰチャネルトランジスタＰ３には、基準
電流Ｉｒｅｆの４倍の１２μＡの電流が流れ、この電流
は差動増幅回路の基準入力、つまりセンスアンプ１の判
定用しきい値電流となる。

【００４５】一方、ＭＯＳ型メモリセルでは、ワード線
ＷＬおよびカラム線ＣＬが選択され、電源電圧ＶＤＤ＝
３Ｖが印加され、セル電流Ｉｄｃｅｌｌが流れる。ここ
で、セル電流Ｉｄｃｅｌｌが１２μＡ以上流れると、イ
ンバータ５を介して「１」を出力しプログラム完了と
し、逆に１２μＡ以下の場合は「０」を出力しプログラ
ム不十分でさらにプログラムを行うことになる。

【００４６】イレーズベリファイ時は、制御部２１は現
在イレーズベリファイ動作をするイレーズベリファイモ
ードにあることを示すＥ．Ｖ．信号を入力とし、スイッ
チＳ０をオンにするように制御する。この時、電流源２
３と第５のＮチャネルトランジスタＮ５からなる基準電
流生成部２２は、基準電流Ｉｒｅｆ（３μＡ）を生成
し、第６から第９までのＮチャネルトランジスタＮ６〜
Ｎ９に伝達する。また、スイッチＳ０はオン状態にある
ので、ＰチャネルトランジスタＰ３には、基準電流Ｉｒ
ｅｆの１倍の３μＡの電流が流れ、この電流は差動増幅
回路の基準入力、つまりセンスアンプ１の判定用しきい
値電流となる。

【００４７】一方、ＭＯＳ型メモリセルではワード線Ｗ
Ｌおよびカラム線ＣＬが選択され、電源電圧ＶＤＤ＝３
Ｖが印加され、セル電流Ｉｄｃｅｌｌが流れる。ここ
で、セル電流Ｉｄｃｅｌｌが３μＡ以下の場合、インバ
ータ５を介して「０」を出力しイレーズ完了とし、逆に
３μＡ以上の場合は「１」を出力しプログラム不十分で
さらにイレーズを行うことになる。

【００４８】図１０にプログラムまたはイレーズ後のＭ
ＯＳ型メモリセルの電流特性を示す。図１０でわかるよ
うにワード線電位が３Ｖ±１０％でリードを行った場
合、プログラムセルは２．７Ｖで約８μＡ流れ十分
「１」を出力することができ、イレーズセルは３．３Ｖ
で約５μＡなので十分「０」を出力できる。つまりマー
ジンも含めて誤読み出しを起こさない程度に分離されて
いることがわかる。

【００４９】以上のように、この第１の実施の形態によ
る不揮発性半導体メモリでは、ワード線に２Ｖや４Ｖを
供給することなくプログラムベリファイやイレーズベリ
ファイをリードと同じセンスアンプ１で行うことが可能
となる。つまり、２Ｖや４Ｖを生成する電源が不要とな
り、チップ面積を削減することが可能である。また、様
々な電圧をワード線に供給する必要がなくなったため、
電源の制御が簡略化され、リード、プログラムベリファ
イ、イレーズベリファイを容易に制御可能とし、不揮発
性半導体メモリの安定動作を実現することができる。

【００５０】なお、この第１の実施の形態ではＦＮプロ
グラム、ＦＮイレーズについて述べたが、ＣＨＥプログ
ラム、ＦＮイレーズのメモリに対しても特性が逆になる
だけで基本的な動作はかわらず実現可能である。また、
スイッチを含むカレントミラーの数を４つとし、リード
時２つ、プログラムベリファイ時４つ、イレーズベリフ
ァイ時１個のスイッチをオンしたが、カレントミラー数
もそれぞれオンするスイッチの個数もＭＯＳ型メモリセ
ルの特性に合わせて様々な組み合わせが存在することは
言うまでもない。さらに、リード、プログラムベリファ
イ、イレーズベリファイ全てを同一センスアンプで判定
したが、少なくとも２つの動作モードで使用すれば同様
の効果が得られる。

【００５１】（第２の実施の形態）図２は本発明の第２
の実施の形態によるセンスアンプ周りの構成を示す回路
図である。図２において、図１と同一符号は同一または
相当部分を示す。この実施の形態では、外部からデータ
ＲＥＧｉｎが入力可能なレジスタ６が設けられ、このレ
ジスタ６内のデータを制御部２１は取り込み、レジスタ
６内のデータも含めスイッチＳ０〜Ｓ３を制御する。な
お、不揮発性半導体メモリとしての構成は図１４に示し
たものと同等である。

【００５２】以上のように構成された不揮発性半導体メ
モリの動作について、特にＦＮプログラム、ＦＮイレー
ズのメモリについて説明する。第１の実施の形態では、
リード、プログラムベリファイ、イレーズベリファイの
３モードについて説明したが、この実施の形態ではプロ
グラムベリファイについては割愛する。

【００５３】第１の実施の形態でも示した通り、リード
時には、制御部２１はＲＥＡＤ信号を入力としスイッチ
Ｓ０およびＳ１をオンさせ、基準電流Ｉｒｅｆの２倍の
電流をセンスアンプ１の判定用しきい値電流として判定
を行う。また、イレーズベリファイ時には、制御部２１
はＥ．Ｖ．信号を入力としスイッチＳ０をオンさせ、基
準電流Ｉｒｅｆの１倍の電流をセンスアンプ１の判定用
しきい値電流として判定を行う。

【００５４】以上のように動作する不揮発性半導体メモ
リにおいて、外部からデータが入力可能なレジスタ６の
データが「０」の場合にはデフォルトの設定そのまま
に、また「１」がセットされた場合には、リード時はス
イッチＳ０〜Ｓ３をオンさせ、基準電流Ｉｒｅｆの４倍
の電流をセンスアンプ１の判定用しきい値電流に、イレ
ーズベリファイ時はスイッチＳ０およびＳ１をオンさ
せ、基準電流Ｉｒｅｆの２倍の電流をセンスアンプ１の
判定用しきい値電流にするように制御部２１は動作す
る。

【００５５】ここで、製造上のばらつきによる素子のば
らつきや、電源電圧の変動などで、基準電流源２３の基
準電流Ｉｒｅｆが変動し、例えば基準電流Ｉｒｅｆが３
μＡから１μＡに変動した場合、リード時の判定用しき
い値電流は２μＡ、イレーズベリファイの判定用しきい
値電流は１μＡという非常に小さな値となる。しかし、
メモリセル電流が流れない「０」データを読み出す時、
１μＡという電流は電源ノイズなどで流れる可能性があ
り、瞬時ではあるがセンスアンプ１が誤判定することも
あり、安定的な判定を行うことが難しくなる。その場合
にレジスタ６に外部から「１」をセットし、制御部２１
を介してスイッチＳ０〜Ｓ３のオンオフの制御を変更す
る。つまり、リード時はスイッチＳ０〜Ｓ３をオンさせ
ることで、判定用しきい値電流は４μＡに、またイレー
ズベリファイの判定用しきい値電流は２μＡと変更さ
れ、センスアンプ１がより安定動作できるレベルに調整
されることになる。

【００５６】以上のように、この第２の実施の形態によ
る不揮発性半導体メモリでは、ワード線に２Ｖや４Ｖを
供給することなくプログラムベリファイやイレーズベリ
ファイをリードと同じセンスアンプ１で行うことが可能
となる。つまり、２Ｖや４Ｖを生成する電源が不要とな
り、チップ面積を削減することが可能である。また、様
々な電圧をワード線に供給する必要がなくなったため、
電源の制御が簡略化され、リード、プログラムベリファ
イ、イレーズベリファイを容易に制御可能とし、不揮発
性半導体メモリの安定動作を実現することができる。ま
た、素子のばらつき等で基準電流Ｉｒｅｆがばらついた
場合の対策として、レジスタ６のデータをセットもしく
はリセットすることにより、スイッチＳ０〜Ｓ３の制御
を変更させ、センスアンプ１の判定用しきい値電流をよ
り最適なレベルに調整することが可能となり、不揮発性
半導体メモリの安定動作を実現することができる。

【００５７】なお、この第２の実施の形態ではＦＮプロ
グラム、ＦＮイレーズについて述べたが、ＣＨＥプログ
ラム、ＦＮイレーズのメモリに対しても特性が逆になる
だけで基本的な動作はかわらず実現可能である。また、
スイッチを含むカレントミラーの数を４つとしたが、カ
レントミラー数もそれぞれオンするスイッチの個数もＭ
ＯＳ型メモリセルの特性に合わせて様々な組み合わせが
存在することは言うまでもない。さらに、リード、プロ
グラムベリファイ、イレーズベリファイ全てを同一セン
スアンプで判定したが、少なくとも２つの動作モードで
使用すれば同様の効果が得られる。また、今回１ビット
について説明したが多ビットのレジスタを用い、より細
かなスイッチの制御を行うことも可能である。

【００５８】（第３の実施の形態）図３は本発明の第３
の実施の形態によるセンスアンプ周りの構成を示す回路
図である。図３において、図１と同一符号は同一または
相当部分を示す。この実施の形態では、外部からデータ
ＲＥＧｉｎ０〜ＲＥＧｉｎｎを入力可能なレジスタ６０
〜６ｎが各々のセンスアンプ１０〜１ｎ毎に設けられ、
このレジスタ６０〜６ｎ内のデータを制御部２１は取り
込み、レジスタ６０〜６ｎ内のデータも含めスイッチＳ
０〜Ｓ３を制御する。なお、不揮発性半導体メモリとし
ての構成は図１４に示したものと同等である。

【００５９】以上のように構成された不揮発性半導体メ
モリの動作について、特にＦＮプログラム、ＦＮイレー
ズのメモリについて説明する。第２の実施の形態と同様
に、この実施の形態ではプログラムベリファイについて
は割愛する。

【００６０】第１および第２の実施の形態でも示した通
り、リード時には、制御部２１はＲＥＡＤ信号を入力と
しスイッチＳ０およびＳ１をオンさせ、基準電流Ｉｒｅ
ｆの２倍の電流をセンスアンプ１０〜１ｎの判定用しき
い値電流として判定を行う。また、イレーズベリファイ
時には、制御部２１はＥ．Ｖ．信号を入力としスイッチ
Ｓ０をオンさせ、基準電流Ｉｒｅｆの１倍の電流をセン
スアンプ１０〜１ｎの判定用しきい値電流として判定を
行う。

【００６１】以上のように動作する不揮発性半導体メモ
リにおいて、外部からデータが入力可能なレジスタ６０
〜６ｎが全て「０」の場合はデフォルトの設定そのまま
に、また「１」がセットされた場合には、「１」がセッ
トされたレジスタと対をなすセンスアンプのリード時は
スイッチＳ０〜Ｓ３をオンさせ、基準電流Ｉｒｅｆの４
倍の電流をセンスアンプ１０〜１ｎの判定用しきい値電
流に、イレーズベリファイ時はスイッチＳ０およびＳ１
をオンさせ、基準電流Ｉｒｅｆの２倍の電流をセンスア
ンプ１０〜１ｎの判定用しきい値電流にするように制御
部２１は動作する。つまり、制御部２１は各センスアン
プを各々独立に制御可能となる。

【００６２】ここで、製造上のばらつきによる素子のば
らつきや、電源電圧の変動などで、センスアンプ１０の
み基準電流源２２のカレントミラー比が半減すると、例
えば基準電流Ｉｒｅｆが３μＡとした場合、リード時の
判定用しきい値電流は６μＡ、イレーズベリファイの判
定用しきい値電流は３μＡとなるが、カレントミラー比
が半減したセンスアンプ１０はリード時の判定用しきい
値電流が３μＡ、イレーズベリファイ時の判定用しきい
値電流は１．５μＡとなる。

【００６３】つまりセンスアンプ１０では、第２の実施
と形態と同じようにメモリセル電流が流れない時の
「０」データを読み出す時、１．５μＡという電流は電
源ノイズなどで流れる可能性があり、瞬時ではあるがセ
ンスアンプ１０が誤判定することもあり、安定的な判定
を行うことが難しくなる。

【００６４】その場合にレジスタ６０に外部から「１」
をセットし、制御部２１を介してセンスアンプ１０のみ
のスイッチＳ０〜Ｓ３のオンオフの制御を変更する。つ
まり、センスアンプ１０では、リード時はスイッチＳ０
〜Ｓ３をオンさせ判定用しきい値電流は６μＡに、また
イレーズベリファイの判定用しきい値電流は３μＡと変
更され、センスアンプ１０がより安定動作できるレベル
に調整される。

【００６５】以上のように、この第３の実施の形態によ
る不揮発性半導体メモリでは、ワード線に２Ｖや４Ｖを
供給することなくプログラムベリファイやイレーズベリ
ファイをリードと同じセンスアンプ１０〜１ｎで行うこ
とが可能となる。つまり、２Ｖや４Ｖを生成する電源が
不要となり、チップ面積を削減することが可能である。
また、様々な電圧をワード線に供給する必要がなくなる
ため、電源の制御が簡略化され、リード、プログラムベ
リファイ、イレーズベリファイを容易に制御可能とし、
不揮発性半導体メモリの安定動作を実現することができ
る。また、素子のばらつき等で基準電流Ｉｒｅｆがばら
ついた場合の対策として、レジスタ６０〜６ｎのデータ
をセットもしくはリセットすることにより、スイッチＳ
０〜Ｓ３の制御を変更させ、各々のセンスアンプ１０〜
１ｎの判定用しきい値電流を独立して最適なレベルに調
整することが可能となり、不揮発性半導体メモリの安定
動作を実現することができる。

【００６６】なお、この第３の実施の形態ではＦＮプロ
グラム、ＦＮイレーズについて述べたが、ＣＨＥプログ
ラム、ＦＮイレーズのメモリに対しても特性が逆になる
だけで基本的な動作はかわらず実現可能である。また、
スイッチを含むカレントミラーの数を４つとしたが、カ
レントミラー数もそれぞれオンするスイッチの個数もＭ
ＯＳ型メモリセルの特性に合わせて様々な組み合わせが
存在することは言うまでもない。さらに、リード、プロ
グラムベリファイ、イレーズベリファイ全てを同一セン
スアンプで判定したが、少なくとも２つの動作モードで
使用すれば同様の効果が得られる。また、今回１ビット
について説明したが、多ビットのレジスタを用いより細
かなスイッチの制御を行うことも可能である。また、レ
ジスタをセンスアンプに各々独立に持たせたが、いくつ
かのグループでレジスタを有し、グループ毎に調整をす
ることも可能である。

【００６７】（第４の実施の形態）図４は本発明の第４
の実施の形態によるセンスアンプ周りの構成を示す回路
図である。図４において、図１と同一符号は同一または
相当部分を示す。この実施の形態では、レジスタ６を設
け、このレジスタ６内のデータを制御部２１は取り込
み、レジスタ６内のデータも含めスイッチＳ０〜Ｓ３を
制御する。また、この実施の形態では、基準電流生成部
２２に流れる基準電流Ｉｒｅｆを入力とし基準電流Ｉｒ
ｅｆのレベルを検出し、あらかじめ設定しておいた基準
値を上回ったかまたは下回った場合にレジスタ６をセッ
トもしくはリセットする基準電流検出手段２５を有して
いる。

【００６８】上記の基準電流検出手段２５の具体例とし
ては、基準電流検出手段２５がカレントミラーの構成を
採用したものであるので、第５のＮチャネルトランジス
タＮ５のゲート電圧をモニタするものが考えられる。

【００６９】また、センスアンプの場合と同様に、図１
６に示すように、カレントミラーを用いて基準電流を伝
達し、その値を検出するようにしてもよい。図１６にお
いて、Ｎ１１はＮチャネルトランジスタＮ５とでカレン
トミラーを構成するＮチャネルトランジスタ、Ｐ１１は
Ｎチャネルトランジスタと直列接続されたＰチャネルト
ランジスタでゲートとドレインが共通接続されている。
そして、ＮチャネルトランジスタＮ１１とＰチャネルト
ランジスタＰ１１の接続点から電流検出信号を取り出す
ようにしている。

【００７０】なお、不揮発性半導体メモリとしての構成
は図１４に示したものと同等である。

【００７１】上記の構成では、基準電流Ｉｒｅｆのレベ
ルを検出しているが、これはセンスアンプ１の判定用し
きい値電流を間接的に検出するということになる。な
お、センスアンプ１における判定用しきい値電流を直接
的に検出してもよい。

【００７２】以上のように構成された不揮発性半導体メ
モリの動作について、特にＦＮプログラム、ＦＮイレー
ズのメモリについて説明する。第１の実施の形態ではリ
ード、プログラムベリファイ、イレーズベリファイの３
モードについて説明したが、この実施の形態ではプログ
ラムベリファイについては割愛する。

【００７３】第１の実施の形態でも示した通り、リード
時には、制御部２１はＲＥＡＤ信号を入力としスイッチ
Ｓ０およびＳ１をオンさせ、基準電流Ｉｒｅｆの２倍の
電流をセンスアンプ１の判定用しきい値電流として判定
を行う。また、イレーズベリファイ時には、制御部２１
はＥ．Ｖ．信号を入力としスイッチＳ０をオンさせ、基
準電流Ｉｒｅｆの１倍の電流をセンスアンプ１の判定用
しきい値電流とし判定を行う。

【００７４】以上のように動作する不揮発性半導体メモ
リにおいて、レジスタ６が「０」の場合はデフォルトの
設定そのままに、また「１」がセットされた場合には、
リード時はスイッチＳ０〜Ｓ３をオンさせ、基準電流Ｉ
ｒｅｆの４倍の電流をセンスアンプ１の判定用しきい値
電流に、イレーズベリファイ時はスイッチＳ０およびＳ
１をオンさせ、基準電流Ｉｒｅｆの２倍の電流をセンス
アンプ１の判定用しきい値電流にするように制御部２１
は動作する。

【００７５】ここで、製造上のばらつきによる素子のば
らつきや、電源電圧の変動などで、基準電流源２３の基
準電流Ｉｒｅｆが変動し、例えば基準電流Ｉｒｅｆが３
μＡから１μＡに変動した場合、リード時の判定用しき
い値電流は２μＡ、イレーズベリファイの判定用しきい
値電流は１μＡという非常に小さな値となる。

【００７６】しかし、メモリセル電流が流れない「０」
データを読み出す時、１μＡという電流は電源ノイズな
どで流れる可能性があり、瞬時ではあるがセンスアンプ
１が誤判定することもあり、安定的な判定を行うことが
難しくなる。この時、基準電流Ｉｒｅｆが２μＡを下回
ると、基準電流検出手段２５が自動でレジスタ６をセッ
トする。しかる後、レジスタ６に「１」がセットされる
と制御部２１はスイッチＳ０〜Ｓ３のオンオフの制御を
変更する。

【００７７】つまり、リード時はスイッチＳ０〜Ｓ３を
オンさせることで、判定用しきい値電流は４μＡに、ま
たイレーズベリファイの判定用しきい値電流は２μＡと
変更され、センスアンプ１がより安定動作できるレベル
に調整される。

【００７８】以上のように、この第４の実施の形態によ
る不揮発性半導体メモリでは、ワード線に２Ｖや４Ｖを
供給することなくプログラムベリファイやイレーズベリ
ファイをリードと同じセンスアンプ１で行うことが可能
となる。つまり、２Ｖや４Ｖを生成する電源が不要とな
り、チップ面積を削減することが可能である。また、様
々な電圧をワード線に供給する必要がなくなるため、電
源の制御が簡略化されリード、プログラムベリファイ、
イレーズベリファイを容易に制御可能とし、不揮発性半
導体メモリの安定動作を実現することができる。また、
素子のばらつき等で基準電流Ｉｒｅｆがばらついた場合
の対策として、基準電流Ｉｒｅｆを検出し基準値を上回
るかまたは下回ると、自動でレジスタ６のデータをセッ
トもしくはリセットすることにより、スイッチＳ０〜Ｓ
３の制御を変更させ、各々のセンスアンプ１の判定用し
きい値電流をより最適なレベルに調整することが可能と
なり、不揮発性半導体メモリの安定動作を実現すること
ができる。

【００７９】なお、この第４の実施の形態ではＦＮプロ
グラム、ＦＮイレーズについて述べたが、ＣＨＥプログ
ラム、ＦＮイレーズのメモリに対しても特性が逆になる
だけで基本的な動作はかわらず実現可能である。また、
スイッチを含むカレントミラーの数を４つとしたが、カ
レントミラー数もそれぞれオンするスイッチの個数もＭ
ＯＳ型メモリセルの特性に合わせて様々な組み合わせが
存在することは言うまでもない。さらに、リード、プロ
グラムベリファイ、イレーズベリファイ全てを同一セン
スアンプで判定したが、少なくとも２つの動作モードで
使用すれば同様の効果が得られる。また、今回１ビット
について説明したが、多ビットのレジスタを用いより細
かなスイッチの制御を行うことも可能である。また、レ
ジスタをセンスアンプに各々独立に持たせてスイッチを
制御することや、いくつかのグループでレジスタを有
し、グループ毎に調整をすることも可能である。また、
基準電流検出手段による基準電流の検出レベルは複数存
在し、それぞれのレベルでレジスタをセットもしくはリ
セットすることも当然可能である。

【００８０】（第５の実施の形態）図５は本発明の第５
の実施の形態によるセンスアンプ周りの構成を示す回路
図である。図５において、図４と同一符号は同一または
相当部分を示す。この実施の形態では、レジスタ６には
そのデータを出力ＲＥＧｏｕｔとして出力する手段を有
し、レジスタ６のデータを外部に出力する出力バッファ
８を有している。なお、不揮発性半導体メモリとしての
構成は図１４に示したものと同等である。

【００８１】以上のように構成された不揮発性半導体メ
モリの動作について、特にＦＮプログラム、ＦＮイレー
ズのメモリについて説明する。第１の実施の形態ではリ
ード、プログラムベリファイ、イレーズベリファイの３
モードについて説明したが、この実施の形態ではプログ
ラムベリファイについては割愛する。

【００８２】第１の実施の形態でも示した通り、リード
時には、制御部２１はＲＥＡＤ信号を入力としスイッチ
Ｓ０およびＳ１をオンさせ、基準電流Ｉｒｅｆの２倍の
電流をセンスアンプ１の判定用しきい値電流として判定
を行う。また、イレーズベリファイ時は、制御部２１は
Ｅ．Ｖ．信号を入力としスイッチＳ０をオンさせ、基準
電流Ｉｒｅｆの１倍の電流をセンスアンプ１の判定用し
きい値電流として判定を行う。

【００８３】以上のように動作する不揮発性半導体メモ
リにおいて、レジスタ６が「０」の場合はデフォルトの
設定そのままに、また「１」がセットされた場合には、
リード時はスイッチＳ０〜Ｓ３をオンさせ、基準電流Ｉ
ｒｅｆの４倍の電流をセンスアンプ１の判定用しきい値
電流に、イレーズベリファイ時はスイッチＳ０およびＳ
１をオンさせ、基準電流Ｉｒｅｆの２倍の電流をセンス
アンプ１の判定用しきい値電流にするように制御部２１
は動作する。

【００８４】ここで、製造上のばらつきによる素子のば
らつきや、電源電圧の変動などで、基準電流源２３の基
準電流Ｉｒｅｆが変動し、例えば基準電流Ｉｒｅｆが３
μＡから１μＡに変動した場合、リード時の判定用しき
い値電流は２μＡ、イレーズベリファイの判定用しきい
値電流は１μＡという非常に小さな値となる。

【００８５】しかし、メモリセル電流が流れない「０」
データを読み出す時、１μＡという電流は電源ノイズな
どで流れる可能性があり、瞬時ではあるがセンスアンプ
１が誤判定することもあり、安定的な判定を行うことが
難しくなる。この時、基準電流Ｉｒｅｆが２μＡを下回
ると基準電流検出手段２５が自動でレジスタ６をセット
する。しかる後、レジスタ６に「１」がセットされると
制御部２１はスイッチＳ０〜Ｓ３のオンオフの制御を変
更する。

【００８６】つまり、リード時はスイッチＳ０〜Ｓ３を
オンさせることで、判定用しきい値電流は４μＡに、ま
たイレーズベリファイの判定用しきい値電流は２μＡと
変更され、センスアンプがより安定動作できるレベルに
調整される。

【００８７】また、レジスタ６のデータを出力バッファ
８を介して外部に出力しているので簡単にモニタでき
る。よって、このレジスタ出力によりセンスアンプ１の
判定用しきい値電流の調整具合や基準電流Ｉｒｅｆのば
らつき具合を外部で容易に推定できる。

【００８８】以上のように、この第５の実施の形態によ
る不揮発性半導体メモリでは、ワード線に２Ｖや４Ｖを
供給することなくプログラムベリファイやイレーズベリ
ファイをリードと同じセンスアンプ１で行うことが可能
となる。つまり、２Ｖや４Ｖを生成する電源が不要とな
り、チップ面積を削減することが可能である。また、様
々な電圧をワード線に供給する必要がなくなるため、電
源の制御が簡略化され、リード、プログラムベリファ
イ、イレーズベリファイを容易に制御可能とし、不揮発
性半導体メモリの安定動作を実現することができる。ま
た、素子のばらつき等で基準電流Ｉｒｅｆがばらついた
場合の対策として、基準電流Ｉｒｅｆを検出し基準値を
上回るかまたは下回ると、自動でレジスタ６のデータを
セットもしくはリセットすることにより、スイッチＳ０
〜Ｓ３の制御を変更させ、各々のセンスアンプ１の判定
用しきい値電流をより最適なレベルに調整することが可
能となり、不揮発性半導体メモリの安定動作を実現する
ことができる。また、外部へレジスタ６のデータを出力
する機構を設けたので、容易にばらつき具合や調整具合
を推定できるようになり、センスアンプ１または基準電
流生成部２２の製造上のできばえ等を容易に推定するこ
とが可能となる。

【００８９】なお、この第５の実施の形態ではＦＮプロ
グラム、ＦＮイレーズについて述べたが、ＣＨＥプログ
ラム、ＦＮイレーズのメモリに対しても特性が逆になる
だけで基本的な動作はかわらず実現可能である。また、
スイッチを含むカレントミラーの数を４つとしたが、カ
レントミラー数もそれぞれオンするスイッチの個数もＭ
ＯＳ型メモリセルの特性に合わせて様々な組み合わせが
存在することは言うまでもない。さらに、リード、プロ
グラムベリファイ、イレーズベリファイ全てを同一セン
スアンプで判定したが、少なくとも２つの動作モードで
使用すれば同様の効果が得られる。また、今回１ビット
について説明したが、多ビットのレジスタを用いより細
かなスイッチの制御を行うことと各々のレジスタからデ
ータを外部に出力することも可能である。また、レジス
タをセンスアンプに各々独立に持たせてスイッチを制御
することや、いくつかのグループでレジスタを有し、グ
ループ毎に調整をすることも可能である。また、基準電
流検出手段による基準電流の検出レベルは複数存在し、
それぞれのレベルでレジスタをセットもしくはリセット
することも当然可能である。

【００９０】（第６の実施の形態）図６は本発明の第６
の実施の形態によるセンスアンプ周りの構成を示す回路
図である。図６において、図４と同一符号は同一または
相当部分を示す。この実施の形態では、プログラムとイ
レーズの回数をカウントし、そのカウント値により制御
部２１を制御するカウンタ２４を有している。なお、不
揮発性半導体メモリとしての構成は図１４に示したもの
と同等である。

【００９１】以上のように構成された不揮発性半導体メ
モリの動作について、特にＦＮプログラム、ＦＮイレー
ズのメモリについて説明する。第１の実施の形態でも示
した通り、リード時には、制御部２１はＲＥＡＤ信号を
入力としスイッチＳ０およびＳ１をオンさせ、基準電流
Ｉｒｅｆの２倍の電流をセンスアンプ１の判定用しきい
値電流として判定を行う。また、プログラムベリファイ
時は、制御部２１はＰ．Ｖ．信号を入力としスイッチＳ
０〜Ｓ３をオンさせ、基準電流Ｉｒｅｆの４倍の電流を
センスアンプ１の判定用しきい値電流とし判定を行う。
また、イレーズベリファイ時は、制御部２１はＥ．Ｖ．
信号を入力としスイッチＳ０をオンさせ、基準電流Ｉｒ
ｅｆの１倍の電流をセンスアンプ１の判定用しきい値電
流として判定を行う。

【００９２】つぎに、ＭＯＳ型メモリセルのプログラ
ム、イレーズ回数によるエンデュランス特性を図１１に
示す。横軸はプログラム、イレーズ回数、縦軸は各プロ
グラム、イレーズの時間を一定にした時のしきい値電圧
を示している。図１１を見ると分かるように回数を重ね
る度にＭＯＳ型メモリセルのプログラム、イレーズ特性
は悪化し分離が難しくなってくる。また、そのずれには
差異があり、この場合プログラムセルの特性悪化が顕著
である。また、この場合のＭＯＳ型メモリセルの電流特
性を図１２に示す。図１２を見ると分かるようにプログ
ラム、イレーズの回数が増すと、太い矢印で示すように
特性が変化し、特にプログラムセルのリードにおいて誤
読み出しが発生する場合がある。

【００９３】そこで、カウンタ２４でのプログラム、イ
レーズ回数のカウント値が予め設定された回数を超える
と、スイッチＳ０のみをオンさせリードを行うように制
御部２１を制御する。つまり、判定用しきい値電流が６
μＡのままだとプログラムセルで誤読み出しを起こして
しまう。そこで判定用しきい値電流を６μＡから３μＡ
にする。以上のことで、プログラムが浅いセルに対して
も、ワード線電圧のばらつきを含め確実に読み出しが行
われる。つまり、プログラムセルとイレーズセルを確実
に読み出しができるようにセンスアンプ１の判定用しき
い値電流を調整する。

【００９４】以上のように、この第６の実施の形態によ
る不揮発性半導体メモリでは、ワード線に２Ｖや４Ｖを
供給することなくプログラムベリファイやイレーズベリ
ファイをリードと同じセンスアンプ１で行うことが可能
となる。つまり、２Ｖや４Ｖを生成する電源が不要とな
り、チップ面積を削減することが可能である。また、様
々な電圧をワード線に供給する必要がなくなるため、電
源の制御が簡略化され、リード、プログラムベリファ
イ、イレーズベリファイを容易に制御可能とし、不揮発
性半導体メモリの安定動作を実現することができる。ま
た、素子のばらつき等で基準電流Ｉｒｅｆがばらついた
場合の対策として、基準電流Ｉｒｅｆを検出し基準値を
上回るかまたは下回ると、自動でレジスタのデータをセ
ットもしくはリセットすることにより、スイッチＳ０〜
Ｓ３の制御を変更させ、各々のセンスアンプ１の判定用
しきい値電流をより最適なレベルに調整することが可能
となり、不揮発性半導体メモリの安定動作を実現するこ
とができる。また、プログラムやイレーズを繰り返すこ
とによるメモリセル特性の変化にも対応して安定リード
を可能としたことにより、メモリの書き換え回数を増加
させることが可能となる。

【００９５】なお、この第６の実施の形態ではＦＮプロ
グラム、ＦＮイレーズについて述べたが、ＣＨＥプログ
ラム、ＦＮイレーズのメモリに対しても特性が逆になる
だけで基本的な動作はかわらず実現可能である。また、
スイッチを含むカレントミラーの数を４つとしたが、カ
レントミラー数もそれぞれオンするスイッチの個数もＭ
ＯＳ型メモリセルの特性に合わせて様々な組み合わせが
存在することは言うまでもない。さらに、リード、プロ
グラムベリファイ、イレーズベリファイ全てを同一セン
スアンプで判定したが、少なくとも２つの動作モードで
使用すれば同様の効果が得られる。また、今回１ビット
について説明したが、多ビットのレジスタを用いより細
かなスイッチの制御を行うことと各々のレジスタからデ
ータを外部に出力することも可能である。また、レジス
タをセンスアンプに各々独立に持たせてスイッチを制御
することや、いくつかのグループでレジスタを有し、グ
ループ毎に調整をすることも可能である。また、基準電
流検出手段による基準電流の検出レベルは複数存在し、
それぞれのレベルでレジスタをセットもしくはリセット
することも当然可能である。また、カウンタによるスイ
ッチ制御をさらに細かく設定することも可能である。

【００９６】（第７の実施の形態）図７は本発明の第７
の実施の形態によるセンスアンプ周りの構成を示す回路
図である。図７において、図６と同一符号は同一または
相当部分を示す。この実施の形態では、カウンタ２４に
はそのカウント値を出力する手段を設け、カウンタ２４
のカウント値を外部に出力信号ＣＯＵＮＴｏｕｔとして
出力する出力バッファ７を設けている。なお、不揮発性
半導体メモリとしての構成は図１４に示したものと同等
である。

【００９７】以上のように構成された不揮発性半導体メ
モリの動作について、特にＦＮプログラム、ＦＮイレー
ズのメモリについて説明する。第１の実施の形態でも示
した通り、リード時には、制御部２１はＲＥＡＤ信号を
入力としスイッチＳ０およびＳ１をオンさせ、基準電流
Ｉｒｅｆの２倍の電流をセンスアンプ１の判定用しきい
値電流として判定を行う。また、プログラムベリファイ
時には、制御部２１はＰ．Ｖ．信号を入力としスイッチ
Ｓ０〜Ｓ３をオンさせ、基準電流Ｉｒｅｆの４倍の電流
をセンスアンプ１の判定用しきい値電流として判定を行
う。イレーズベリファイ時には、制御部２１はＥ．Ｖ．
信号を入力としスイッチＳ０をオンさせ、基準電流Ｉｒ
ｅｆの１倍の電流をセンスアンプ１の判定用しきい値電
流として判定を行う。

【００９８】つぎに、ＭＯＳ型メモリセルのプログラ
ム、イレーズ回数によるエンデュランス特性を図１１に
示す。横軸はプログラム、イレーズ回数、縦軸は各プロ
グラム、イレーズの時間を一定にした時のしきい値電圧
を示している。図１１を見ると分かるように回数を重ね
る度にＭＯＳ型メモリセルのプログラム、イレーズ特性
は悪化し分離が難しくなってくる。また、そのずれには
差異があり、この場合プログラムセルの特性悪化が顕著
である。また、プログラム、イレーズ回数を重ねた後の
ＭＯＳ型メモリセルの電流特性を図１２に示す。図１２
を見ると分かるようにプログラム、イレーズの回数が増
すと、特にプログラムセルのリードにおいて誤読み出し
が発生する場合がある。

【００９９】そこで、カウンタ９でのプログラム、イレ
ーズ回数のカウント値が予め設定された回数を超える
と、スイッチＳ０のみをオンさせリードを行うように制
御部２１を制御する。つまり、判定用しきい値電流が６
μＡのままだとプログラムセルで誤読み出しを起こして
しまう。そこで判定用しきい値電流を６μＡから３μＡ
にする。以上のことで、プログラムが浅いセルに対して
も、ワード線電圧のばらつきを含め確実に読み出しが行
われる。つまり、プログラムセルとイレーズセルを確実
に読み出しができるようにセンスアンプ１の判定用しき
い値電流を調整する。また、カウンタ２４のカウント値
を出力バッファ７を介して外部に出力しているので簡単
にモニタできる。よって、このカウンタ２４の出力によ
り、現在までのプログラム、イレーズ回数やセンスアン
プ１の判定用しきい値電流の調整具合を外部で容易に推
定できる。

【０１００】以上のように、この第７の実施の形態によ
る不揮発性半導体メモリでは、ワード線に２Ｖや４Ｖを
供給することなくプログラムベリファイやイレーズベリ
ファイをリードと同じセンスアンプ１で行うことが可能
となる。つまり、２Ｖや４Ｖを生成する電源が不要とな
り、チップ面積を削減することが可能である。また、様
々な電圧をワード線に供給する必要がなくなるため、電
源の制御が簡略化され、リード、プログラムベリファ
イ、イレーズベリファイを容易に制御可能とし、不揮発
性半導体メモリの安定動作を実現することができる。ま
た、素子のばらつき等で基準電流Ｉｒｅｆがばらついた
場合の対策として、基準電流Ｉｒｅｆを検出し基準値を
上回るかまたは下回ると、自動でレジスタ６のデータを
セットもしくはリセットすることにより、スイッチＳ０
〜Ｓ３の制御を変更させ、各々のセンスアンプ１の判定
用しきい値電流をより最適なレベルに調整することが可
能となり、不揮発性半導体メモリの安定動作を実現する
ことができる。また、プログラムやイレーズを繰り返す
ことによるメモリセル特性の変化にも対応して安定リー
ドを可能としたことにより、メモリの書き換え回数を増
加させることが可能となる。また、外部へカウンタ２４
のカウント値を出力する機構を設けたので、容易にプロ
グラム、イレーズ回数や調整具合を推定できるようにな
り、残りのプログラム、イレーズ回数等を容易に推定す
ることが可能となる。

【０１０１】なお、この第７の実施の形態ではＦＮプロ
グラム、ＦＮイレーズについて述べたが、ＣＨＥプログ
ラム、ＦＮイレーズのメモリに対しても特性が逆になる
だけで基本的な動作はかわらず実現可能である。また、
スイッチを含むカレントミラーの数を４つとしたが、カ
レントミラー数もそれぞれオンするスイッチの個数もＭ
ＯＳ型メモリセルの特性に合わせて様々な組み合わせが
存在することは言うまでもない。さらに、リード、プロ
グラムベリファイ、イレーズベリファイ全てを同一セン
スアンプで判定したが、少なくとも２つの動作モードで
使用すれば同様の効果が得られる。また、今回１ビット
について説明したが、多ビットのレジスタを用いより細
かなスイッチの制御を行うことと各々のレジスタからデ
ータを外部に出力することも可能である。また、レジス
タをセンスアンプに各々独立に持たせてスイッチを制御
することや、いくつかのグループでレジスタを有し、グ
ループ毎に調整をすることも可能である。また、基準電
流検出手段による基準電流の検出レベルは複数存在し、
それぞれのレベルでレジスタをセットもしくはリセット
することも当然可能である。また、カウンタによるスイ
ッチ制御をさらに細かく設定することも可能である。

【０１０２】（第８の実施の形態）図８は本発明の第８
の実施の形態によるセンスアンプ周りの構成を示す回路
図である。図８において、図１と同一符号は同一または
相当部分を示す。この実施の形態では、奇数番のセンス
アンプの出力は、そのデータを出力を遅延させる遅延素
子９１〜９ｎを介して出力バッファ５１〜５ｎに入力し
ている。なお、不揮発性半導体メモリとしての構成は図
１４に示したものと同等である。

【０１０３】以上のように構成された不揮発性半導体メ
モリの動作について、特にＦＮプログラム、ＦＮイレー
ズのメモリについて説明する。第１の実施の形態ではリ
ード、プログラムベリファイ、イレーズベリファイの３
モードについて説明したが、この実施の形態ではプログ
ラムベリファイについては割愛する。

【０１０４】第１の実施の形態でも示した通り、リード
時には、制御部２１はＲＥＡＤ信号を入力としスイッチ
Ｓ０およびＳ１をオンさせ、基準電流Ｉｒｅｆの２倍の
電流をセンスアンプ１の判定用しきい値電流として判定
を行う。イレーズベリファイ時は、制御部２１はＥ．
Ｖ．信号を入力としスイッチＳ０をオンさせ、基準電流
Ｉｒｅｆの１倍の電流をセンスアンプ１の判定用しきい
値電流とし判定を行う。

【０１０５】以上のように動作する不揮発性半導体メモ
リにおいて、レジスタ６が「０」の場合はデフォルトの
設定そのままに、また「１」がセットされた場合には、
リード時はスイッチＳ０〜Ｓ３をオンさせ、基準電流Ｉ
ｒｅｆの４倍の電流をセンスアンプ１の判定用しきい値
電流に、イレーズベリファイ時はスイッチＳ０およびＳ
１をオンさせ、基準電流Ｉｒｅｆの２倍の電流をセンス
アンプ１の判定用しきい値電流にするように制御部２１
は動作する。

【０１０６】ここで、製造上のばらつきによる素子のば
らつきや、電源電圧の変動などで、基準電流源２３の基
準電流Ｉｒｅｆが変動し、例えば基準電流Ｉｒｅｆが３
μＡから１μＡに変動した場合、リード時の判定用しき
い値電流は２μＡ、イレーズベリファイの判定用しきい
値電流は１μＡという非常に小さな値となる。しかし、
メモリセル電流が流れない「０」データを読み出す時、
１μＡという電流は電源ノイズなどで流れる可能性があ
り、瞬時ではあるがセンスアンプ１が誤判定することも
あり、安定的な判定を行うことが難しくなる。その場合
にレジスタ６に外部から「１」をセットし制御部２１を
介してスイッチＳ０〜Ｓ３のオンオフの制御を変更す
る。つまり、リード時はスイッチＳ０〜Ｓ３をオンさせ
ることで、判定用しきい値電流は４μＡに、またイレー
ズベリファイの判定用しきい値電流は２μＡと変更さ
れ、センスアンプ１がより安定動作できるレベルに調整
される。

【０１０７】図１３に横軸が時間で縦軸に出力バッファ
５０〜５ｎに流れる電源電流（Ｉｄｄ）を示したグラフ
を示す。実際のセンスアンプ出力の出力バッファは駆動
能力を確保するためサイズの大きなトランジスタが用い
られている。よって、出力バッファ５０〜５ｎ全てが同
時に動作する度に図１３（Ａ）のように数ｍＡ〜数十ｍ
Ａ、場合によってはアンペアオーダーの大きなピーク電
流が流れ、電源ノイズとなりセンスアンプ１０〜１ｎの
みならず他の回路ブロックへ悪影響を与える。そこで、
奇数番のセンスアンプ１１，１３，‥‥‥の出力と出力
バッファ５１，５３，‥‥‥の間に遅延素子９１，９
３，‥‥‥を設けて、奇数番出力データのみ多少遅延さ
せて出力する。つまり、図１３（Ｂ）のように電流のピ
ークが２つに分かれ、それぞれピーク電流値も従来の半
分となる。

【０１０８】以上のように、この第８の実施の形態によ
る不揮発性半導体メモリでは、ワード線に２Ｖや４Ｖを
供給することなくプログラムベリファイやイレーズベリ
ファイをリードと同じセンスアンプ１０〜１ｎで行うこ
とが可能となる。つまり、２Ｖや４Ｖを生成する電源が
不要となり、チップ面積を削減することが可能である。
また、様々な電圧をワード線に供給する必要がなくなる
ため、電源の制御が簡略化され、リード、プログラムベ
リファイ、イレーズベリファイを容易に制御可能とし、
不揮発性半導体メモリの安定動作を実現することができ
る。また、素子のばらつき等で基準電流Ｉｒｅｆがばら
ついた場合の対策として、基準電流Ｉｒｅｆを検出し基
準値を上回るかまたは下回ると、自動でレジスタ６のデ
ータをセットもしくはリセットすることにより、スイッ
チＳ０〜Ｓ３の制御を変更させ、各々のセンスアンプ１
０〜１ｎの判定用しきい値電流をより最適なレベルに調
整することが可能となり、不揮発性半導体メモリの安定
動作を実現することができる。また、遅延素子を設けて
センスアンプ１１，１３，‥‥‥の出力バッファ５０〜
５ｎの動作タイミングをずらせることにより出力バッフ
ァ５０〜５ｎで消費する電流のピークを抑えることがで
き、電源ノイズを抑制することが可能となる。

【０１０９】なお、この第８の実施の形態ではＦＮプロ
グラム、ＦＮイレーズについて述べたが、ＣＨＥプログ
ラム、ＦＮイレーズのメモリに対しても特性が逆になる
だけで基本的な動作はかわらず実現可能である。また、
スイッチを含むカレントミラーの数を４つとしたが、カ
レントミラー数もそれぞれオンするスイッチの個数もＭ
ＯＳ型メモリセルの特性に合わせて様々な組み合わせが
存在することは言うまでもない。さらに、リード、プロ
グラムベリファイ、イレーズベリファイ全てを同一セン
スアンプで判定したが、少なくとも２つの動作モードで
使用すれば同様の効果が得られる。また、今回１ビット
について説明したが多ビットのレジスタを用いより細か
なスイッチの制御を行うことと、各々のレジスタからデ
ータを外部に出力することも可能である。また、レジス
タをセンスアンプに各々独立に持たせてスイッチを制御
することや、いくつかのグループでレジスタを有し、グ
ループ毎に調整をすることも可能である。また、基準電
流検出手段を設けることや、基準電流検出手段による基
準電流の検出レベルは複数存在し、それぞれのレベルで
レジスタをセットもしくはリセットすることも当然可能
である。また、カウンタを設けることや、カウンタによ
るスイッチ制御をさらに細かく設定することも可能であ
る。また、遅延素子を奇数番のセンスアンプと出力バッ
ファの間に設けたが、少なくとも１個のセンスアンプと
出力バッファの間に遅延素子を設けることでも実施は可
能で、様々な組み合わせにても実施可能である。

【０１１０】

【発明の効果】本発明の請求項１の不揮発性半導体メモ
リによれば、ワード線に２Ｖや４Ｖの電圧を供給するこ
となくプログラムベリファイやイレーズベリファイをリ
ードと同じセンスアンプで行うことが可能となる。つま
り、２Ｖや４Ｖの電圧を生成する電源が不要となり、チ
ップ面積を削減することが可能である。また、様々な電
圧をワード線に供給する必要がなくなったため、電源の
制御が簡略化され、リード、プログラムベリファイ、イ
レーズベリファイを容易に制御可能とし、不揮発性半導
体メモリの安定動作を実現することができる。

【０１１１】本発明の請求項２の不揮発性半導体メモリ
によれば、素子のばらつき等で判定用しきい値電流がば
らついた場合の対策として、レジスタのデータをセット
もしくはリセットすることにより、スイッチの制御を変
更させ、センスアンプの判定用しきい値電流をより最適
なレベルに調整することが可能となり、不揮発性半導体
メモリの安定動作を実現することができる。その他の効
果は請求項１記載の不揮発性半導体メモリと同様であ
る。

【０１１２】本発明の請求項３の不揮発性半導体メモリ
によれば、素子のばらつき等で判定用しきい値電流がば
らついた場合の対策として、レジスタのデータをセット
もしくはリセットすることにより、スイッチの制御を変
更させ、各々のセンスアンプの判定用しきい値電流を独
立により最適なレベルに調整することが可能となり、不
揮発性半導体メモリの安定動作を実現することができ
る。その他の効果は請求項２記載の不揮発性半導体メモ
リと同様である。

【０１１３】本発明の請求項４の不揮発性半導体メモリ
によれば、素子のばらつき等で判定用しきい値電流がば
らついた場合の対策として、基準電流または判定用しき
い値電流を検出し、基準値を上回るかまたは下回ると、
自動でレジスタのデータをセットもしくはリセットする
ことにより、スイッチの制御を変更させ、各々のセンス
アンプの判定用しきい値電流をより最適なレベルに調整
することが可能となり、不揮発性半導体メモリの安定動
作を実現することができる。その他の効果は請求項２ま
たは３記載の不揮発性半導体メモリと同様である。

【０１１４】本発明の請求項５の不揮発性半導体メモリ
によれば、外部へレジスタのデータを出力する機構を設
けたので、容易にばらつき具合や調整具合を推定できる
ようになり、センスアンプまたは基準電流生成部の製造
上のできばえ等を容易に推定することが可能となる。そ
の他の効果は請求項４記載の不揮発性半導体メモリと同
様である。

【０１１５】本発明の請求項６の不揮発性半導体メモリ
によれば、プログラムやイレーズを繰り返すことによる
メモリセル特性の変化にも対応して安定リードを可能と
したことによりメモリの書き換え回数を増加させること
が可能となる。その他の効果は請求項１，２，３，４ま
たは５記載の不揮発性半導体メモリと同様である。

【０１１６】本発明の請求項７の不揮発性半導体メモリ
によれば、外部へカウンタのカウント値を出力する機構
を設けたので、容易にプログラム、イレーズ回数や調整
具合を推定できるようになり、残りのプログラム、イレ
ーズ回数等を容易に推定することが可能となる。その他
の効果は請求項６記載の不揮発性半導体メモリと同様で
ある。

【０１１７】本発明の請求項８の不揮発性半導体メモリ
によれば、遅延素子を設けてセンスアンプの出力バッフ
ァの動作タイミングをずらせることにより、出力バッフ
ァで消費する電流のピークを抑えることができ、電源ノ
イズを抑制することが可能となる。その他の効果は請求
項１，２，３，４，５，６または７記載の不揮発性半導
体メモリと同様である。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態による不揮発性半導
体メモリのセンスアンプ周りの構成を示す回路図であ
る。

【図２】本発明の第２の実施の形態による不揮発性半導
体メモリのセンスアンプ周りの構成を示す回路図であ
る。

【図３】本発明の第３の実施の形態による不揮発性半導
体メモリのセンスアンプ周りの構成を示す回路図であ
る。

【図４】本発明の第４の実施の形態による不揮発性半導
体メモリのセンスアンプ周りの構成を示す回路図であ
る。

【図５】本発明の第５の実施の形態による不揮発性半導
体メモリのセンスアンプ周りの構成を示す回路図であ
る。

【図６】本発明の第６の実施の形態による不揮発性半導
体メモリのセンスアンプ周りの構成を示す回路図であ
る。

【図７】本発明の第７の実施の形態による不揮発性半導
体メモリのセンスアンプ周りの構成を示す回路図であ
る。

【図８】本発明の第８の実施の形態による不揮発性半導
体メモリのセンスアンプ周りの構成を示す回路図であ
る。

【図９】従来のベリファイ後のＭＯＳ型メモリセルの電
流特性を示す特性図である。

【図１０】本発明でのベリファイ後のＭＯＳ型メモリセ
ルの電流特性を示す特性図である。

【図１１】ＭＯＳ型メモリセルのプログラム、イレーズ
回数によるエンデュランス特性を示す特性図である。

【図１２】プログラム、イレーズ回数を重ねた後のＭＯ
Ｓ型メモリセルの電流特性を示す特性図である。

【図１３】出力バッファで流れる電源電流を示す波形図
である。

【図１４】従来の図揮発性半導体メモリの概略を示す回
路図である。

【図１５】従来の電流比較型センスアンプの周りの構成
を示す回路図である。

【図１６】基準電流検出手段の構成を示す回路図であ
る。

【符号の説明】

１，１０〜１ｎセンスアンプ２１制御部２２基準電流生成部２３基準電流源２４カウンタ２５基準電流検出手段４１列デコーダ４２行デコーダ５，５０〜５ｎセンスアンプの出力バッファ６，６０〜６ｎレジスタ７カウンタの出力バッファ８レジスタの出力バッファ９１〜９ｎ遅延素子ＣＬ０〜ＣＬｋカラム線ＷＬ０〜ＷＬｍワード線ＣＧ００〜ＣＧｎｋカラムゲートＭ０００〜ＭｍｎｋＭＯＳ型メモリセルＤＭダミーセル

フロントページの続き (72)発明者渕上郁雄大阪府門真市大字門真1006番地松下電器産業株式会社内 (72)発明者木村智生大阪府門真市大字門真1006番地松下電器産業株式会社内Ｆターム(参考） 5B025 AA03 AB01 AC01 AD00 AD06 AD09 AE01 AE08

Claims

【特許請求の範囲】

【請求項１】フローティングゲートを有する多数のＭ
ＯＳ型メモリセルからなるメモリセルアレイと、外部から入力されるモード信号に応じて制御信号を出力
する制御部と、基準電流を生成する基準電流生成部と、前記ＭＯＳ型メモリセルのセル電流と前記基準電流を基
にして作成した判定用しきい値電流とを比較することに
よりセンス動作を行う少なくとも１個のセンスアンプ
と、前記センスアンプの出力信号を増幅する出力バッファと
を備え、前記センスアンプは前記制御部からの制御信号に応じて
前記判定用しきい値電流の値が可変で、リード／プログ
ラムベリファイ／イレーズベリファイの各モードのうち
少なくとも１つのモードは他のモードとは前記判定用し
きい値電流の値が異なることを特徴とする不揮発性半導
体メモリ。
【請求項２】外部からデータ入力が可能な少なくとも
１個のレジスタを設け、前記レジスタのデータをセンス
アンプに対する制御信号とし、前記センスアンプの判定
用しきい値電流の値を外部から可変としたことを特徴と
する請求項１記載の不揮発性半導体メモリ。
【請求項３】センスアンプが複数で、複数のセンスア
ンプの各々にレジスタを個別に設け、前記複数のセンス
アンプの判定用しきい値電流の値を外部から各々独立に
可変としたことを特徴とする請求項２記載の不揮発性半
導体メモリ。
【請求項４】センスアンプの判定用しきい値電流の値
を検出する判定用しきい値電流検出手段を設け、前記判
定用しきい値電流検出手段により検出された判定用しき
い値電流の値に誤差が生じたときに、レジスタをセット
もしくはリセットすることにより、前記センスアンプの
判定用しきい値電流の値を自動で調整するようにしたこ
とを特徴とする請求項２または３記載の不揮発性半導体
メモリ。
【請求項５】レジスタのデータを外部に出力する出力
手段を設け、センスアンプの判定用しきい値電流の値の
調整量を外部でモニタできるようにしたことを特徴とす
る請求項４記載の不揮発性半導体メモリ。
【請求項６】プログラムもしくはイレーズまたはそれ
らの両方の回数をカウントしてカウント値を出力するカ
ウンタを設け、前記カウンタのカウント値をセンスアン
プに対する制御信号とし、前記センスアンプの判定用し
きい値電流の値を前記カウンタのカウント値に応じて可
変としたことを特徴とする請求項１，２，３，４または
５記載の不揮発性半導体メモリ。
【請求項７】カウンタに外部出力手段を設け、前記カ
ウンタのカウント値を出力してプログラムもしくはイレ
ーズまたはそれらの両方の回数を外部でモニタできるよ
うにしたことを特徴とする請求項６記載の不揮発性半導
体メモリ。
【請求項８】センスアンプが複数で、複数のセンスア
ンプのうちの一部と前記複数のセンスアンプのうちの一
部の出力信号を増幅する出力バッファとの間に、信号を
遅延させる遅延素子を設けたことを特徴とする請求項
１，２，３，４，５，６または７記載の不揮発性半導体
メモリ。