JP2000269231A - ヘテロ接合バイポーラトランジスタ - Google Patents
ヘテロ接合バイポーラトランジスタInfo
- Publication number
- JP2000269231A JP2000269231A JP11074477A JP7447799A JP2000269231A JP 2000269231 A JP2000269231 A JP 2000269231A JP 11074477 A JP11074477 A JP 11074477A JP 7447799 A JP7447799 A JP 7447799A JP 2000269231 A JP2000269231 A JP 2000269231A
- Authority
- JP
- Japan
- Prior art keywords
- collector
- bipolar transistor
- layer
- emitter
- contact layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【課題】現状のプロセス技術を用いてコレクタ抵抗を低
減することにより、動作特性がよく安定に動作するヘテ
ロ接合バイポーラトランジスタを提供する。 【解決手段】半導体基板１の上にコレクタコンタクト層
２０と、コレクタ層９と、コレクタ電極７と、ベース層
１１と、エミッタ層１５と、ベース電極１３と、エミッ
タコンタクト層１７と、エミッタ電極１９とを有するヘ
テロ接合バイポーラトランジスタにおいて、コレクタコ
ンタクト層２０とエミッタコンタクト層１７のうち少な
くとも一方を、半導体基板１と格子整合する窒素を含む
III−Ｖ族化合物半導体材料によって形成する。
減することにより、動作特性がよく安定に動作するヘテ
ロ接合バイポーラトランジスタを提供する。 【解決手段】半導体基板１の上にコレクタコンタクト層
２０と、コレクタ層９と、コレクタ電極７と、ベース層
１１と、エミッタ層１５と、ベース電極１３と、エミッ
タコンタクト層１７と、エミッタ電極１９とを有するヘ
テロ接合バイポーラトランジスタにおいて、コレクタコ
ンタクト層２０とエミッタコンタクト層１７のうち少な
くとも一方を、半導体基板１と格子整合する窒素を含む
III−Ｖ族化合物半導体材料によって形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、トランジスタに関
し、さらに詳しくはヘテロ接合バイポーラトランジスタ
に関するものである。
し、さらに詳しくはヘテロ接合バイポーラトランジスタ
に関するものである。
【０００２】
【従来の技術】近年、動作の高速性に優れる化合物半導
体を用いたヘテロ接合バイポーラトランジスタ（ＨＢ
Ｔ）の作成がなされつつある。ここで、ヘテロ接合バイ
ポーラトランジスタは、高電流駆動能力を有するととも
に高効率・高線形性を持ち、単一の電源で動作するもの
であるため、例えば携帯電話端末のパワーアンプとして
の用途などが期待されている。
体を用いたヘテロ接合バイポーラトランジスタ（ＨＢ
Ｔ）の作成がなされつつある。ここで、ヘテロ接合バイ
ポーラトランジスタは、高電流駆動能力を有するととも
に高効率・高線形性を持ち、単一の電源で動作するもの
であるため、例えば携帯電話端末のパワーアンプとして
の用途などが期待されている。
【０００３】従来のｎｐｎ型バイポーラトランジスタの
構造は図１に示される。図１に示されるように、このバ
イポーラトランジスタは、半絶縁性ＧａＡｓからなる半
導体基板１と、半導体基板１の上に形成されたｉ- Ｇａ
Ａｓからなるバッファ層３と、バッファ層３の上に形成
されたｎ+ - ＧａＡｓからなるコレクタコンタクト層
（サブコレクタ層ともいう。）５と、コレクタコンタク
ト層５の上に形成されたｎ- - ＧａＡｓからなるコレク
タ層９と、コレクタ層９の上に形成されたｐ+ -ＧａＡ
ｓからなるベース層１１と、ベース層１１の上に形成さ
れたｎ−ＡｌＧａＡｓからなるエミッタ層１５と、エミ
ッタ層１５の上に形成されたｎ+ - Ｉn ＧａＡｓからな
るエミッタコンタクト層１７と、コレクタコンタクト層
５の上に設けられたコレクタ電極７と、ベース層１１の
上に設けられたベース電極１３と、エミッタコンタクト
層１７の上に設けられたエミッタ電極１９とから構成さ
れる。そして、この縦型のバイポーラトランジスタをパ
ワーアンプとして用いた場合に高効率を得るためには、
動作時のオン抵抗の低減が必要不可欠となる。そこで、
従来はオン抵抗を低減するために、エミッタコンタクト
層１７に高濃度かつバンドギャップの小さいＩｎＧａＡ
ｓからなる半導体を用いてエミッタ抵抗を低減すると同
時に、コレクタコンタクト層５を高濃度にしてコレクタ
抵抗を低減していた。しかしながら、エミッタ抵抗は、
バイポーラトランジスタを用いたパワーアンプにおいて
増幅時の熱暴走を避けるための負のフィードバックとし
て機能するものでもあるため、安定動作を担保する必要
から、このエミッタ抵抗の値を低減するには限界があ
る。従って、オン抵抗の低減のためには、コレクタ抵抗
の低減が非常に重要になる。
構造は図１に示される。図１に示されるように、このバ
イポーラトランジスタは、半絶縁性ＧａＡｓからなる半
導体基板１と、半導体基板１の上に形成されたｉ- Ｇａ
Ａｓからなるバッファ層３と、バッファ層３の上に形成
されたｎ+ - ＧａＡｓからなるコレクタコンタクト層
（サブコレクタ層ともいう。）５と、コレクタコンタク
ト層５の上に形成されたｎ- - ＧａＡｓからなるコレク
タ層９と、コレクタ層９の上に形成されたｐ+ -ＧａＡ
ｓからなるベース層１１と、ベース層１１の上に形成さ
れたｎ−ＡｌＧａＡｓからなるエミッタ層１５と、エミ
ッタ層１５の上に形成されたｎ+ - Ｉn ＧａＡｓからな
るエミッタコンタクト層１７と、コレクタコンタクト層
５の上に設けられたコレクタ電極７と、ベース層１１の
上に設けられたベース電極１３と、エミッタコンタクト
層１７の上に設けられたエミッタ電極１９とから構成さ
れる。そして、この縦型のバイポーラトランジスタをパ
ワーアンプとして用いた場合に高効率を得るためには、
動作時のオン抵抗の低減が必要不可欠となる。そこで、
従来はオン抵抗を低減するために、エミッタコンタクト
層１７に高濃度かつバンドギャップの小さいＩｎＧａＡ
ｓからなる半導体を用いてエミッタ抵抗を低減すると同
時に、コレクタコンタクト層５を高濃度にしてコレクタ
抵抗を低減していた。しかしながら、エミッタ抵抗は、
バイポーラトランジスタを用いたパワーアンプにおいて
増幅時の熱暴走を避けるための負のフィードバックとし
て機能するものでもあるため、安定動作を担保する必要
から、このエミッタ抵抗の値を低減するには限界があ
る。従って、オン抵抗の低減のためには、コレクタ抵抗
の低減が非常に重要になる。
【０００４】ここで、コレクタシート抵抗やコレクタコ
ンタクト抵抗を低減するために、シリコンをドープした
コレクタコンタクト層５の高濃度化が図られているが、
５ｘ１０18ｃｍ-3の濃度を超えると逆にキャリアが減少
するため、かえって抵抗値の上昇を招くこととなる。ま
た、コレクタシート抵抗の低減はコレクタコンタクト層
５を厚くすることで実現されるが、あまり厚すぎるとイ
オン注入による素子間分離が困難になる。また、この場
合にメサで素子間分離を行うと、段差が大きくなって配
線の断線につながるなどの弊害が生じる。また、他のド
ーパントソースを使用するとさらに高濃度のドーピング
が可能であるが、Ｔｅの場合のようにコレクタコンタク
ト層５に高濃度にドーピングすることにより、結晶中に
欠陥が発生し、バイポーラトランジスタの特性が劣化す
る。以上より、従来の構造では更なるコレクタ抵抗の低
減は望めないこととなる。
ンタクト抵抗を低減するために、シリコンをドープした
コレクタコンタクト層５の高濃度化が図られているが、
５ｘ１０18ｃｍ-3の濃度を超えると逆にキャリアが減少
するため、かえって抵抗値の上昇を招くこととなる。ま
た、コレクタシート抵抗の低減はコレクタコンタクト層
５を厚くすることで実現されるが、あまり厚すぎるとイ
オン注入による素子間分離が困難になる。また、この場
合にメサで素子間分離を行うと、段差が大きくなって配
線の断線につながるなどの弊害が生じる。また、他のド
ーパントソースを使用するとさらに高濃度のドーピング
が可能であるが、Ｔｅの場合のようにコレクタコンタク
ト層５に高濃度にドーピングすることにより、結晶中に
欠陥が発生し、バイポーラトランジスタの特性が劣化す
る。以上より、従来の構造では更なるコレクタ抵抗の低
減は望めないこととなる。
【０００５】一方、エミッタコンタクト層１７には通常
ＩｎＧａＡｓを用いるが、ＩｎＧａＡｓは半導体基板１
のＧａＡｓとの格子不整合が大きく、成長中にこの不整
合に起因する転位が発生するため結晶表面が荒れる。こ
れにより、エミッタコンタクト層１７に付けるエミッタ
電極１９の接触抵抗が大きくなることから、一般にＩｎ
ＧａＡｓの成長温度を大きく下げて表面荒れを低減する
ことが行われる。しかしながら、この場合には結晶成長
工程が煩雑になるとともに、所望の結晶を得る成長条件
の範囲が狭いという問題が生じる。また、本質的には欠
陥のない結晶を用いてデバイスを作成することが望まし
い。
ＩｎＧａＡｓを用いるが、ＩｎＧａＡｓは半導体基板１
のＧａＡｓとの格子不整合が大きく、成長中にこの不整
合に起因する転位が発生するため結晶表面が荒れる。こ
れにより、エミッタコンタクト層１７に付けるエミッタ
電極１９の接触抵抗が大きくなることから、一般にＩｎ
ＧａＡｓの成長温度を大きく下げて表面荒れを低減する
ことが行われる。しかしながら、この場合には結晶成長
工程が煩雑になるとともに、所望の結晶を得る成長条件
の範囲が狭いという問題が生じる。また、本質的には欠
陥のない結晶を用いてデバイスを作成することが望まし
い。
【０００６】
【発明が解決しようとする課題】本発明は、上述の問題
点を解消するためになされたもので、現状のプロセス技
術を用いてコレクタ抵抗を低減することによって、より
動作特性がよく、かつ、安定に動作するバイポーラトラ
ンジスタを提供することを目的とする。
点を解消するためになされたもので、現状のプロセス技
術を用いてコレクタ抵抗を低減することによって、より
動作特性がよく、かつ、安定に動作するバイポーラトラ
ンジスタを提供することを目的とする。
【０００７】
【課題を解決するための手段】上記の目的は半導体基板
の上にコレクタコンタクト層と、該コレクタコンタクト
層の第一の領域に形成された第一導電型のコレクタ層
と、コレクタコンタクト層の第二の領域に形成されたコ
レクタ電極と、コレクタ層の上に形成された第二導電型
のベース層と、該ベース層の第一の領域に形成されたベ
ース電極と、ベース層の第二の領域に形成された第一導
電型のエミッタ層と、該エミッタ層の上に形成されたエ
ミッタコンタクト層と、該エミッタコンタクト層の上に
形成されたエミッタ電極とを有するヘテロ接合バイポー
ラトランジスタであって、コレクタコンタクト層とエミ
ッタコンタクト層のうち少なくとも一方は、半導体基板
と格子整合するIII−Ｖ族化合物半導体材料によって形
成され、該III−Ｖ族化合物半導体材料が窒素を含むこ
とを特徴とするヘテロ接合バイポーラトランジスタを提
供することにより達成される。
の上にコレクタコンタクト層と、該コレクタコンタクト
層の第一の領域に形成された第一導電型のコレクタ層
と、コレクタコンタクト層の第二の領域に形成されたコ
レクタ電極と、コレクタ層の上に形成された第二導電型
のベース層と、該ベース層の第一の領域に形成されたベ
ース電極と、ベース層の第二の領域に形成された第一導
電型のエミッタ層と、該エミッタ層の上に形成されたエ
ミッタコンタクト層と、該エミッタコンタクト層の上に
形成されたエミッタ電極とを有するヘテロ接合バイポー
ラトランジスタであって、コレクタコンタクト層とエミ
ッタコンタクト層のうち少なくとも一方は、半導体基板
と格子整合するIII−Ｖ族化合物半導体材料によって形
成され、該III−Ｖ族化合物半導体材料が窒素を含むこ
とを特徴とするヘテロ接合バイポーラトランジスタを提
供することにより達成される。
【０００８】また、本発明の目的は、さらに半導体基板
がＧａＡｓによって形成され、コレクタコンタクト層ま
たはエミッタコンタクト層のうち少なくともいずれか一
方の少なくとも一部はＧａＩｎＮＡｓによって形成され
たヘテロ接合バイポーラトランジスタを提供することに
より達成される。また、本発明の目的は、さらに上記の
ＧａＩｎＮＡｓによって形成された層にシリコンが１０
-19 ｃｍ-3以上ドーピングされたヘテロ接合バイポーラ
トランジスタを提供することによっても達成できる。
がＧａＡｓによって形成され、コレクタコンタクト層ま
たはエミッタコンタクト層のうち少なくともいずれか一
方の少なくとも一部はＧａＩｎＮＡｓによって形成され
たヘテロ接合バイポーラトランジスタを提供することに
より達成される。また、本発明の目的は、さらに上記の
ＧａＩｎＮＡｓによって形成された層にシリコンが１０
-19 ｃｍ-3以上ドーピングされたヘテロ接合バイポーラ
トランジスタを提供することによっても達成できる。
【０００９】以上の手段によれば、本発明において従来
のヘテロ接合バイポーラトランジスタのコレクタ抵抗ま
たはエミッタ抵抗が低減される。
のヘテロ接合バイポーラトランジスタのコレクタ抵抗ま
たはエミッタ抵抗が低減される。
【００１０】
【発明の実施の形態】以下において、本発明の実施の形
態を図面を参照して説明する。 ［実施の形態１］図２は、本発明の実施の形態１に係る
ヘテロ接合バイポーラトランジスタの構成を示す図であ
る。図２に示されるように、このヘテロ接合バイポーラ
トランジスタは、図１に示された従来のヘテロ接合バイ
ポーラトランジスタと同様な構成を有するが、コレクタ
コンタクト層２０がｎ+ - ＧａＩｎＮＡｓによって形成
される点で相違する。なお、エミッタ層１５はＩｎＧａ
Ｐその他によって形成しても良い。
態を図面を参照して説明する。 ［実施の形態１］図２は、本発明の実施の形態１に係る
ヘテロ接合バイポーラトランジスタの構成を示す図であ
る。図２に示されるように、このヘテロ接合バイポーラ
トランジスタは、図１に示された従来のヘテロ接合バイ
ポーラトランジスタと同様な構成を有するが、コレクタ
コンタクト層２０がｎ+ - ＧａＩｎＮＡｓによって形成
される点で相違する。なお、エミッタ層１５はＩｎＧａ
Ｐその他によって形成しても良い。
【００１１】ここで上記ｎ+ - ＧａＩｎＮＡｓの組成
は、半導体基板１のＧａＡｓにほぼ格子整合するような
ものとされる。具体的には、Ｇａ1-x Ｉｎx Ｎy Ａｓ
1-y のｘ, ｙをＧａＡｓに格子整合するように選ぶ。な
おこのｙは、０からわずかに増していくと、バンドギャ
ップが小さくなるとともにコンダクションバンド端が下
がる。そして、一般的にＧａＡｓとほぼ格子整合するＧ
ａＩｎＮＡｓ中のＩｎ, Ｎの組成とバンドギャップＥｇ
の関係は図３に示される。そして例えば、上記一般式に
おいてｘ＝0.０８, ｙ＝0.02５の組成を有するＧａＩｎ
ＮＡｓはＧａＡｓに格子整合し、この時のバンドギャッ
プは１.0ｅｖとなると共に、コンダクションバンド端は
ＧａＡｓより0.35ｅｖ下がる。バンドギャップが小さく
なるとシリコンのドーピング濃度の上限値が上がってい
くため、１ｘ１０19ｃｍ-3以上のドーピング濃度が可能
となる。また、コンダクションバンド端が下がってくる
と、ＧａＩｎＮＡｓに接触するコレクタ電極７のショッ
トキーバリアの高さが低くなって、コレクタコンタクト
抵抗が下がる効果がある。なお、コレクタコンタクト抵
抗率とコレクタ抵抗の関係は図４に示される。ここで、
図１に示される従来のヘテロ接合バイポーラトランジス
タにおけるコレクタ抵抗は、おおよそ３Ωである。
は、半導体基板１のＧａＡｓにほぼ格子整合するような
ものとされる。具体的には、Ｇａ1-x Ｉｎx Ｎy Ａｓ
1-y のｘ, ｙをＧａＡｓに格子整合するように選ぶ。な
おこのｙは、０からわずかに増していくと、バンドギャ
ップが小さくなるとともにコンダクションバンド端が下
がる。そして、一般的にＧａＡｓとほぼ格子整合するＧ
ａＩｎＮＡｓ中のＩｎ, Ｎの組成とバンドギャップＥｇ
の関係は図３に示される。そして例えば、上記一般式に
おいてｘ＝0.０８, ｙ＝0.02５の組成を有するＧａＩｎ
ＮＡｓはＧａＡｓに格子整合し、この時のバンドギャッ
プは１.0ｅｖとなると共に、コンダクションバンド端は
ＧａＡｓより0.35ｅｖ下がる。バンドギャップが小さく
なるとシリコンのドーピング濃度の上限値が上がってい
くため、１ｘ１０19ｃｍ-3以上のドーピング濃度が可能
となる。また、コンダクションバンド端が下がってくる
と、ＧａＩｎＮＡｓに接触するコレクタ電極７のショッ
トキーバリアの高さが低くなって、コレクタコンタクト
抵抗が下がる効果がある。なお、コレクタコンタクト抵
抗率とコレクタ抵抗の関係は図４に示される。ここで、
図１に示される従来のヘテロ接合バイポーラトランジス
タにおけるコレクタ抵抗は、おおよそ３Ωである。
【００１２】なお、それぞれ、バッファ層３の厚さは１
００ｎｍであり、コレクタコンタクト層の厚さは５００
ｎｍでキャリア濃度が２ｘ１０19ｃｍ-3であり、コレク
タ層９の厚さは６００ｎｍでキャリア濃度が３ｘ１０16
ｃｍ-3であり、ベース層１１の厚さは７０ｎｍでキャリ
ア濃度が４ｘ１０19ｃｍ-3であり、エミッタ層１５の厚
さは３０ｎｍでキャリア濃度が３ｘ１０17ｃｍ-3であ
り、エミッタコンタクト層１７の厚さは１００ｎｍでキ
ャリア濃度が３ｘ１０19ｃｍ-3である。また、図示はし
ていないが、エミッタ層１５とエミッタコンタクト層１
７との間には下から順に、ｎ- - ＧａＡｓからなり厚さ
１２０ｎｍでキャリア濃度が３ｘ１０16ｃｍ-3の層と、
ｎ+ - ＧａＡｓからなり厚さ１８０ｎｍでキャリア濃度
が３ｘ１０ 18ｃｍ-3の層とがある。
００ｎｍであり、コレクタコンタクト層の厚さは５００
ｎｍでキャリア濃度が２ｘ１０19ｃｍ-3であり、コレク
タ層９の厚さは６００ｎｍでキャリア濃度が３ｘ１０16
ｃｍ-3であり、ベース層１１の厚さは７０ｎｍでキャリ
ア濃度が４ｘ１０19ｃｍ-3であり、エミッタ層１５の厚
さは３０ｎｍでキャリア濃度が３ｘ１０17ｃｍ-3であ
り、エミッタコンタクト層１７の厚さは１００ｎｍでキ
ャリア濃度が３ｘ１０19ｃｍ-3である。また、図示はし
ていないが、エミッタ層１５とエミッタコンタクト層１
７との間には下から順に、ｎ- - ＧａＡｓからなり厚さ
１２０ｎｍでキャリア濃度が３ｘ１０16ｃｍ-3の層と、
ｎ+ - ＧａＡｓからなり厚さ１８０ｎｍでキャリア濃度
が３ｘ１０ 18ｃｍ-3の層とがある。
【００１３】次に、本発明の実施の形態に係るヘテロ接
合バイポーラトランジスタの製造工程を説明する。ま
ず、図５（ａ）に示されるように、半導体基板１の上に
バッファ層３、コレクタコンタクト層５、コレクタ層
９、ベース層１１、エミッタ層１５、エミッタコンタク
ト層１７を順次積層する。そして、エミッタ電極１９を
エミッタコンタクト層１７の上に蒸着あるいはスパッタ
などにより形成する。次に、図５（ｂ）に示されるよう
に、エミッタメサをウェットエッチングあるいはドライ
エッチングによって形成した後、素子間のコレクタコン
タクト層５をイオン注入によって不活性化させる。次
に、図６（ａ）に示されるように、ベース電極１３をベ
ース層１１の上に蒸着により形成する。次に、図６
（ｂ）に示されるように、ベースメサをウェットエッチ
ングあるいはドライエッチングにより形成する。そして
最後に、図６（ｃ）に示されるようにコレクタ電極７を
コレクタコンタクト層５の上に蒸着により形成する。な
お、こののち配線工程をへてデバイスが完成される。
合バイポーラトランジスタの製造工程を説明する。ま
ず、図５（ａ）に示されるように、半導体基板１の上に
バッファ層３、コレクタコンタクト層５、コレクタ層
９、ベース層１１、エミッタ層１５、エミッタコンタク
ト層１７を順次積層する。そして、エミッタ電極１９を
エミッタコンタクト層１７の上に蒸着あるいはスパッタ
などにより形成する。次に、図５（ｂ）に示されるよう
に、エミッタメサをウェットエッチングあるいはドライ
エッチングによって形成した後、素子間のコレクタコン
タクト層５をイオン注入によって不活性化させる。次
に、図６（ａ）に示されるように、ベース電極１３をベ
ース層１１の上に蒸着により形成する。次に、図６
（ｂ）に示されるように、ベースメサをウェットエッチ
ングあるいはドライエッチングにより形成する。そして
最後に、図６（ｃ）に示されるようにコレクタ電極７を
コレクタコンタクト層５の上に蒸着により形成する。な
お、こののち配線工程をへてデバイスが完成される。
【００１４】また、上記製造工程は、図７に示されるＭ
ＯＣＶＤ（Ｍetal- ＯrganicＣhemical ＶaporＤeposit
ion ）炉を使用することによって実現される。ここで例
えば、窒素は、ＤＭＨｙ（Ｄimethylhydrazine）を用い
ることにより反応器２５内の台２６上に置かれたウエー
ハ２７に供給される。そして、この窒素の供給量はＭＦ
Ｃ（mass flow controller）２１と圧力制御バルブ２３
によって調整される。
ＯＣＶＤ（Ｍetal- ＯrganicＣhemical ＶaporＤeposit
ion ）炉を使用することによって実現される。ここで例
えば、窒素は、ＤＭＨｙ（Ｄimethylhydrazine）を用い
ることにより反応器２５内の台２６上に置かれたウエー
ハ２７に供給される。そして、この窒素の供給量はＭＦ
Ｃ（mass flow controller）２１と圧力制御バルブ２３
によって調整される。
【００１５】上記のような本実施の形態１に係るヘテロ
接合バイポーラトランジスタによれば、コレクタ電極７
に接触するコレクタコンタクト層２０をＧａＩｎＮＡｓ
で形成することにより、格子不整合による転位の発生を
招くことなくコレクタ抵抗の低減を実現できる。そし
て、このコレクタ抵抗の低減によりヘテロ接合バイポー
ラトランジスタ動作時のオン抵抗を低減できるため、従
来よりも効率の良いパワーアンプを得ることができる。
ここで、図８はコレクタ抵抗（Ｒｃ）を低減した時の出
力電力（Ｐout ）とゲイン（Ｇａ）の増大を示す図であ
る。図８に示されるように、出力電力とゲインの双方と
も、Ｒｃが３Ωのときより１. ５Ωの時の方が大きい値
となっていることがわかる。また、コレクタ抵抗を変化
させた時の電力付加効率（ＰＡＥ）の変化が、図９に示
される。図９に示されるように、Ｒｃが３Ωのときより
１. ５Ωの時の方がＰＡＥも大きい値となっていること
がわかる。
接合バイポーラトランジスタによれば、コレクタ電極７
に接触するコレクタコンタクト層２０をＧａＩｎＮＡｓ
で形成することにより、格子不整合による転位の発生を
招くことなくコレクタ抵抗の低減を実現できる。そし
て、このコレクタ抵抗の低減によりヘテロ接合バイポー
ラトランジスタ動作時のオン抵抗を低減できるため、従
来よりも効率の良いパワーアンプを得ることができる。
ここで、図８はコレクタ抵抗（Ｒｃ）を低減した時の出
力電力（Ｐout ）とゲイン（Ｇａ）の増大を示す図であ
る。図８に示されるように、出力電力とゲインの双方と
も、Ｒｃが３Ωのときより１. ５Ωの時の方が大きい値
となっていることがわかる。また、コレクタ抵抗を変化
させた時の電力付加効率（ＰＡＥ）の変化が、図９に示
される。図９に示されるように、Ｒｃが３Ωのときより
１. ５Ωの時の方がＰＡＥも大きい値となっていること
がわかる。
【００１６】なお、ヘテロ接合バイポーラトランジスタ
動作時のオン抵抗を低減できることから、高周波動作に
おける動作特性の向上も見込まれる。 ［実施の形態２］図１０は、本発明の実施の形態２に係
るヘテロ接合バイポーラトランジスタの構成を示す図で
ある。図１０に示されるように、このヘテロ接合バイポ
ーラトランジスタは、図１に示された従来のヘテロ接合
バイポーラトランジスタと同様な構成を有するが、エミ
ッタコンタクト層３０がｎ+ - ＧａＩｎＮＡｓによって
形成される点で相違するものである。
動作時のオン抵抗を低減できることから、高周波動作に
おける動作特性の向上も見込まれる。 ［実施の形態２］図１０は、本発明の実施の形態２に係
るヘテロ接合バイポーラトランジスタの構成を示す図で
ある。図１０に示されるように、このヘテロ接合バイポ
ーラトランジスタは、図１に示された従来のヘテロ接合
バイポーラトランジスタと同様な構成を有するが、エミ
ッタコンタクト層３０がｎ+ - ＧａＩｎＮＡｓによって
形成される点で相違するものである。
【００１７】このヘテロ接合バイポーラトランジスタ
も、上記実施の形態１にかかるヘテロ接合バイポーラト
ランジスタと同様に製造されるが、エミッタ電極１９に
接触するエミッタコンタクト層３０をＧａＩｎＮＡｓで
形成することにより、格子不整合による転位の発生を招
くことなくエミッタ抵抗の低減を実現できる。そして、
このエミッタ抵抗の低減によりヘテロ接合バイポーラト
ランジスタ動作時のオン抵抗を低減できるため、従来よ
りも効率の良いパワーアンプを得ることができる。 ［実施の形態３］図１１は、本発明の実施の形態３に係
るヘテロ接合バイポーラトランジスタの構成を示す図で
ある。図１１に示されるように、このヘテロ接合バイポ
ーラトランジスタは、図１に示された従来のヘテロ接合
バイポーラトランジスタと同様な構成を有するが、コレ
クタコンタクト層２０とエミッタコンタクト層３０が共
にｎ+ - ＧａＩｎＮＡｓによって形成される点で相違す
るものである。
も、上記実施の形態１にかかるヘテロ接合バイポーラト
ランジスタと同様に製造されるが、エミッタ電極１９に
接触するエミッタコンタクト層３０をＧａＩｎＮＡｓで
形成することにより、格子不整合による転位の発生を招
くことなくエミッタ抵抗の低減を実現できる。そして、
このエミッタ抵抗の低減によりヘテロ接合バイポーラト
ランジスタ動作時のオン抵抗を低減できるため、従来よ
りも効率の良いパワーアンプを得ることができる。 ［実施の形態３］図１１は、本発明の実施の形態３に係
るヘテロ接合バイポーラトランジスタの構成を示す図で
ある。図１１に示されるように、このヘテロ接合バイポ
ーラトランジスタは、図１に示された従来のヘテロ接合
バイポーラトランジスタと同様な構成を有するが、コレ
クタコンタクト層２０とエミッタコンタクト層３０が共
にｎ+ - ＧａＩｎＮＡｓによって形成される点で相違す
るものである。
【００１８】このヘテロ接合バイポーラトランジスタ
も、上記実施の形態１にかかるヘテロ接合バイポーラト
ランジスタと同様に製造されるが、コレクタ電極７及び
エミッタ電極１９にそれぞれ接触するコレクタコンタク
ト層２０とエミッタコンタクト層３０をＧａＩｎＮＡｓ
で形成することにより、格子不整合による転位の発生を
招くことなくコレクタ抵抗及びエミッタ抵抗の低減を実
現できる。そして、このコレクタ抵抗とエミッタ抵抗の
低減によりヘテロ接合バイポーラトランジスタ動作時の
オン抵抗を低減できるため、従来よりも効率の良いパワ
ーアンプを得ることができる。 ［実施の形態４］図１２は、本発明の実施の形態４に係
るヘテロ接合バイポーラトランジスタの構成を示す図で
ある。図１２に示されるように、このヘテロ接合バイポ
ーラトランジスタは、図１に示された従来のヘテロ接合
バイポーラトランジスタと異なり、バッファ層３の上に
エミッタコンタクト層３０とエミッタ層１５及びエミッ
タ電極１９を備え、ベース層１１の上にコレクタ層９と
ｎ+ - ＩｎＧａＡｓからなるコレクタコンタクト層４０
及びコレクタ電極７とを備えるコレクタアップ型の構成
を有する点で相違する。ここで、エミッタコンタクト層
３０がｎ+ - ＧａＩｎＮＡｓによって形成される。
も、上記実施の形態１にかかるヘテロ接合バイポーラト
ランジスタと同様に製造されるが、コレクタ電極７及び
エミッタ電極１９にそれぞれ接触するコレクタコンタク
ト層２０とエミッタコンタクト層３０をＧａＩｎＮＡｓ
で形成することにより、格子不整合による転位の発生を
招くことなくコレクタ抵抗及びエミッタ抵抗の低減を実
現できる。そして、このコレクタ抵抗とエミッタ抵抗の
低減によりヘテロ接合バイポーラトランジスタ動作時の
オン抵抗を低減できるため、従来よりも効率の良いパワ
ーアンプを得ることができる。 ［実施の形態４］図１２は、本発明の実施の形態４に係
るヘテロ接合バイポーラトランジスタの構成を示す図で
ある。図１２に示されるように、このヘテロ接合バイポ
ーラトランジスタは、図１に示された従来のヘテロ接合
バイポーラトランジスタと異なり、バッファ層３の上に
エミッタコンタクト層３０とエミッタ層１５及びエミッ
タ電極１９を備え、ベース層１１の上にコレクタ層９と
ｎ+ - ＩｎＧａＡｓからなるコレクタコンタクト層４０
及びコレクタ電極７とを備えるコレクタアップ型の構成
を有する点で相違する。ここで、エミッタコンタクト層
３０がｎ+ - ＧａＩｎＮＡｓによって形成される。
【００１９】このヘテロ接合バイポーラトランジスタ
も、上記実施の形態１にかかるヘテロ接合バイポーラト
ランジスタと同様に製造されるが、エミッタ電極１９に
接触するエミッタコンタクト層３０をＧａＩｎＮＡｓで
形成することにより、格子不整合による転位の発生を招
くことなくエミッタ抵抗の低減を実現できる。そして、
このエミッタ抵抗の低減によりヘテロ接合バイポーラト
ランジスタ動作時のオン抵抗を低減できるため、従来よ
りも効率の良いパワーアンプを得ることができる。
も、上記実施の形態１にかかるヘテロ接合バイポーラト
ランジスタと同様に製造されるが、エミッタ電極１９に
接触するエミッタコンタクト層３０をＧａＩｎＮＡｓで
形成することにより、格子不整合による転位の発生を招
くことなくエミッタ抵抗の低減を実現できる。そして、
このエミッタ抵抗の低減によりヘテロ接合バイポーラト
ランジスタ動作時のオン抵抗を低減できるため、従来よ
りも効率の良いパワーアンプを得ることができる。
【００２０】またさらには、本実施の形態に係るヘテロ
接合バイポーラトランジスタによれば、フィードバック
容量も大幅に低減できるため、高利得かつ低歪みのパワ
ーアンプの実現が可能となる。なお、この低歪み性は、
デジタル携帯電話に使用されるトランジスタにとって重
要な特性の一つである。 ［実施の形態５］図１３は、本発明の実施の形態５に係
るヘテロ接合バイポーラトランジスタの構成を示す図で
ある。図１３に示されるように、このヘテロ接合バイポ
ーラトランジスタは、図１２に示された実施の形態４に
係るヘテロ接合バイポーラトランジスタと同様なコレク
タアップ型の構成を有するが、エミッタコンタクト層６
０がｎ+ - ＧａＡｓにより形成され、コレクタコンタク
ト層５０がｎ+ - ＧａＩｎＮＡｓによって形成される点
で相違する。
接合バイポーラトランジスタによれば、フィードバック
容量も大幅に低減できるため、高利得かつ低歪みのパワ
ーアンプの実現が可能となる。なお、この低歪み性は、
デジタル携帯電話に使用されるトランジスタにとって重
要な特性の一つである。 ［実施の形態５］図１３は、本発明の実施の形態５に係
るヘテロ接合バイポーラトランジスタの構成を示す図で
ある。図１３に示されるように、このヘテロ接合バイポ
ーラトランジスタは、図１２に示された実施の形態４に
係るヘテロ接合バイポーラトランジスタと同様なコレク
タアップ型の構成を有するが、エミッタコンタクト層６
０がｎ+ - ＧａＡｓにより形成され、コレクタコンタク
ト層５０がｎ+ - ＧａＩｎＮＡｓによって形成される点
で相違する。
【００２１】このヘテロ接合バイポーラトランジスタ
も、上記実施の形態１にかかるヘテロ接合バイポーラト
ランジスタと同様に製造されるが、コレクタ電極７に接
触するコレクタコンタクト層５０をＧａＩｎＮＡｓで形
成することにより、格子不整合による転位の発生を招く
ことなくコレクタ抵抗の低減を実現できる。そして、こ
のコレクタ抵抗の低減によりヘテロ接合バイポーラトラ
ンジスタ動作時のオン抵抗を低減できるため、従来より
も効率の良いパワーアンプを得ることができる。
も、上記実施の形態１にかかるヘテロ接合バイポーラト
ランジスタと同様に製造されるが、コレクタ電極７に接
触するコレクタコンタクト層５０をＧａＩｎＮＡｓで形
成することにより、格子不整合による転位の発生を招く
ことなくコレクタ抵抗の低減を実現できる。そして、こ
のコレクタ抵抗の低減によりヘテロ接合バイポーラトラ
ンジスタ動作時のオン抵抗を低減できるため、従来より
も効率の良いパワーアンプを得ることができる。
【００２２】またさらには、本実施の形態に係るヘテロ
接合バイポーラトランジスタによっても、フィードバッ
ク容量が大幅に低減できるため、高利得かつ低歪みのパ
ワーアンプの実現が可能となる。 ［実施の形態６］図１４は、本発明の実施の形態６に係
るヘテロ接合バイポーラトランジスタの構成を示す図で
ある。図１４に示されるように、このヘテロ接合バイポ
ーラトランジスタは、図１３に示された実施の形態５に
係るヘテロ接合バイポーラトランジスタと同様なコレク
タアップ型の構成を有するが、エミッタコンタクト層３
０がｎ+ - ＧａＩｎＮＡｓによって形成される点で相違
する。
接合バイポーラトランジスタによっても、フィードバッ
ク容量が大幅に低減できるため、高利得かつ低歪みのパ
ワーアンプの実現が可能となる。 ［実施の形態６］図１４は、本発明の実施の形態６に係
るヘテロ接合バイポーラトランジスタの構成を示す図で
ある。図１４に示されるように、このヘテロ接合バイポ
ーラトランジスタは、図１３に示された実施の形態５に
係るヘテロ接合バイポーラトランジスタと同様なコレク
タアップ型の構成を有するが、エミッタコンタクト層３
０がｎ+ - ＧａＩｎＮＡｓによって形成される点で相違
する。
【００２３】このヘテロ接合バイポーラトランジスタ
も、上記実施の形態１にかかるヘテロ接合バイポーラト
ランジスタと同様に製造されるが、コレクタ電極７及び
エミッタ電極１９にそれぞれ接触するコレクタコンタク
ト層５０とエミッタコンタクト層３０をＧａＩｎＮＡｓ
で形成することにより、格子不整合による転位の発生を
招くことなくエミッタ抵抗及びコレクタ抵抗の低減を実
現できる。そして、このエミッタ抵抗とコレクタ抵抗の
低減によりヘテロ接合バイポーラトランジスタ動作時の
オン抵抗を低減できるため、従来よりも効率の良いパワ
ーアンプを得ることができる。
も、上記実施の形態１にかかるヘテロ接合バイポーラト
ランジスタと同様に製造されるが、コレクタ電極７及び
エミッタ電極１９にそれぞれ接触するコレクタコンタク
ト層５０とエミッタコンタクト層３０をＧａＩｎＮＡｓ
で形成することにより、格子不整合による転位の発生を
招くことなくエミッタ抵抗及びコレクタ抵抗の低減を実
現できる。そして、このエミッタ抵抗とコレクタ抵抗の
低減によりヘテロ接合バイポーラトランジスタ動作時の
オン抵抗を低減できるため、従来よりも効率の良いパワ
ーアンプを得ることができる。
【００２４】またさらには、本実施の形態に係るヘテロ
接合バイポーラトランジスタによっても、フィードバッ
ク容量が大幅に低減できるため、高利得かつ低歪みのパ
ワーアンプの実現が可能となる。 ［実施の形態７］図１５は、本発明の実施の形態７に係
るヘテロ接合バイポーラトランジスタの構成を示す図で
ある。図１５に示されるように、このヘテロ接合バイポ
ーラトランジスタは、図１に示された従来のヘテロ接合
バイポーラトランジスタと同様な構成を有するが、バッ
ファ層３の上にはコレクタ層９が形成され、コレクタ層
９の上には再成長によるコレクタコンタクト層７０がｎ
+ - ＧａＩｎＮＡｓによって形成される点で相違するも
のである。また、このコレクタコンタクト層７０の上に
コレクタ電極７が形成される。
接合バイポーラトランジスタによっても、フィードバッ
ク容量が大幅に低減できるため、高利得かつ低歪みのパ
ワーアンプの実現が可能となる。 ［実施の形態７］図１５は、本発明の実施の形態７に係
るヘテロ接合バイポーラトランジスタの構成を示す図で
ある。図１５に示されるように、このヘテロ接合バイポ
ーラトランジスタは、図１に示された従来のヘテロ接合
バイポーラトランジスタと同様な構成を有するが、バッ
ファ層３の上にはコレクタ層９が形成され、コレクタ層
９の上には再成長によるコレクタコンタクト層７０がｎ
+ - ＧａＩｎＮＡｓによって形成される点で相違するも
のである。また、このコレクタコンタクト層７０の上に
コレクタ電極７が形成される。
【００２５】この本実施の形態７にかかるヘテロ接合バ
イポーラトランジスタによれば、コレクタ電極７に接触
する再成長によるコレクタコンタクト層７０をＧａＩｎ
ＮＡｓで形成することにより、格子不整合による転位の
発生を招くことなくコレクタ抵抗の低減を実現できる。
そして、このコレクタ抵抗の低減によりヘテロ接合バイ
ポーラトランジスタ動作時のオン抵抗を低減できるた
め、従来よりも効率の良いパワーアンプを得ることがで
きる。
イポーラトランジスタによれば、コレクタ電極７に接触
する再成長によるコレクタコンタクト層７０をＧａＩｎ
ＮＡｓで形成することにより、格子不整合による転位の
発生を招くことなくコレクタ抵抗の低減を実現できる。
そして、このコレクタ抵抗の低減によりヘテロ接合バイ
ポーラトランジスタ動作時のオン抵抗を低減できるた
め、従来よりも効率の良いパワーアンプを得ることがで
きる。
【００２６】なお、コレクタアップ型のヘテロ接合バイ
ポーラトランジスタにおいて、エミッタコンタクト層が
再成長により形成された場合も、本実施の形態に係るヘ
テロ接合バイポーラトランジスタと同様な効果を奏す
る。
ポーラトランジスタにおいて、エミッタコンタクト層が
再成長により形成された場合も、本実施の形態に係るヘ
テロ接合バイポーラトランジスタと同様な効果を奏す
る。
【００２７】
【発明の効果】上述の如く、本発明によれば、オン抵抗
が低減され動作特性が改善されたヘテロ接合バイポーラ
トランジスタを得ることができる。
が低減され動作特性が改善されたヘテロ接合バイポーラ
トランジスタを得ることができる。
【図１】図１は、従来のヘテロ接合バイポーラトランジ
スタの構成を示す図である。
スタの構成を示す図である。
【図２】図２は、本発明の実施の形態１に係るヘテロ接
合バイポーラトランジスタの構成を示す図である。
合バイポーラトランジスタの構成を示す図である。
【図３】図３は、ＧａＡｓとほぼ格子整合するＧａＩｎ
ＮＡｓ中のＩｎ, Ｎの組成とバンドギャップの関係を示
す図である。
ＮＡｓ中のＩｎ, Ｎの組成とバンドギャップの関係を示
す図である。
【図４】図４は、コレクタコンタクト抵抗率とコレクタ
抵抗の関係を示す図である。
抵抗の関係を示す図である。
【図５】図５（ａ）, （ｂ）は、本発明の実施の形態１
に係るヘテロ接合バイポーラトランジスタの第一及び第
二の製造工程を説明するための図である。
に係るヘテロ接合バイポーラトランジスタの第一及び第
二の製造工程を説明するための図である。
【図６】図６（ａ）〜（ｃ）は、本発明の実施の形態１
に係るヘテロ接合バイポーラトランジスタの第三から第
五の製造工程を説明するための図である。
に係るヘテロ接合バイポーラトランジスタの第三から第
五の製造工程を説明するための図である。
【図７】図７は、本発明の実施の形態１に係るヘテロ接
合バイポーラトランジスタを製造するための装置を示す
図である。
合バイポーラトランジスタを製造するための装置を示す
図である。
【図８】図８は、コレクタ抵抗の大きさによる出力電力
及びゲインの変化を示す図である。
及びゲインの変化を示す図である。
【図９】図９は、コレクタ抵抗の大きさによる電力付加
効率の変化を示す図である。
効率の変化を示す図である。
【図１０】図１０は、本発明の実施の形態２に係るヘテ
ロ接合バイポーラトランジスタの構成を示す図である。
ロ接合バイポーラトランジスタの構成を示す図である。
【図１１】図１１は、本発明の実施の形態３に係るヘテ
ロ接合バイポーラトランジスタの構成を示す図である。
ロ接合バイポーラトランジスタの構成を示す図である。
【図１２】図１２は、本発明の実施の形態４に係るヘテ
ロ接合バイポーラトランジスタの構成を示す図である。
ロ接合バイポーラトランジスタの構成を示す図である。
【図１３】図１３は、本発明の実施の形態５に係るヘテ
ロ接合バイポーラトランジスタの構成を示す図である。
ロ接合バイポーラトランジスタの構成を示す図である。
【図１４】図１４は、本発明の実施の形態６に係るヘテ
ロ接合バイポーラトランジスタの構成を示す図である。
ロ接合バイポーラトランジスタの構成を示す図である。
【図１５】図１５は、本発明の実施の形態７に係るヘテ
ロ接合バイポーラトランジスタの構成を示す図である。
ロ接合バイポーラトランジスタの構成を示す図である。
１ 半導体基板 ３ バッファ層 ７ コレクタ電極 ９ コレクタ層 １１ ベース層 １３ ベース電極 １５ エミッタ層 １７, ３０, ６０ エミッタコンタクト層 １９ エミッタ電極 ２０, ４０, ５０, ７０ コレクタコンタクト層
Claims (3)
- 【請求項１】 半導体基板の上に、コレクタコンタクト
層と、該コレクタコンタクト層の第一の領域に形成され
た第一導電型のコレクタ層と、前記コレクタコンタクト
層の第二の領域に形成されたコレクタ電極と、前記コレ
クタ層の上に形成された第二導電型のベース層と、該ベ
ース層の第一の領域に形成されたベース電極と、前記ベ
ース層の第二の領域に形成された第一導電型のエミッタ
層と、該エミッタ層の上に形成されたエミッタコンタク
ト層と、該エミッタコンタクト層の上に形成されたエミ
ッタ電極とを有するヘテロ接合バイポーラトランジスタ
であって、 前記コレクタコンタクト層と前記エミッタコンタクト層
のうち少なくとも一方は、前記半導体基板と格子整合す
るIII−Ｖ族化合物半導体材料によって形成され、該III
−Ｖ族化合物半導体材料が窒素を含むことを特徴とする
ヘテロ接合バイポーラトランジスタ。 - 【請求項２】 前記半導体基板がＧａＡｓによって形成
されると共に、前記コレクタコンタクト層または前記エ
ミッタコンタクト層のうち少なくともいずれか一方の少
なくとも一部はＧａＩｎＮＡｓによって形成された請求
項１に記載のヘテロ接合バイポーラトランジスタ。 - 【請求項３】 前記ＧａＩｎＮＡｓによって形成された
層に、シリコンが１０-19 ｃｍ-3以上ドーピングされた
請求項２に記載のヘテロ接合バイポーラトランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07447799A JP4695736B2 (ja) | 1999-03-18 | 1999-03-18 | ヘテロ接合バイポーラトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07447799A JP4695736B2 (ja) | 1999-03-18 | 1999-03-18 | ヘテロ接合バイポーラトランジスタ |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2000269231A true JP2000269231A (ja) | 2000-09-29 |
| JP2000269231A5 JP2000269231A5 (ja) | 2006-05-11 |
| JP4695736B2 JP4695736B2 (ja) | 2011-06-08 |
Family
ID=13548402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07447799A Expired - Fee Related JP4695736B2 (ja) | 1999-03-18 | 1999-03-18 | ヘテロ接合バイポーラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4695736B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003504851A (ja) * | 1999-07-01 | 2003-02-04 | ピコジガ | ヘテロ接合ｉｉｉ−ｖ族トランジスタ、特にｈｅｍｔ電界効果トランジスタまたはヘテロ接合バイポーラ・トランジスタ |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0364031A (ja) * | 1989-08-02 | 1991-03-19 | Fujitsu Ltd | バイポーラ半導体装置 |
| JPH0637355A (ja) * | 1992-07-20 | 1994-02-10 | Nippon Telegr & Teleph Corp <Ntt> | Ｉｉｉ−ｖ族合金半導体およびその製造方法 |
| JP2000012559A (ja) * | 1998-06-24 | 2000-01-14 | Nec Corp | 半導体装置 |
-
1999
- 1999-03-18 JP JP07447799A patent/JP4695736B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0364031A (ja) * | 1989-08-02 | 1991-03-19 | Fujitsu Ltd | バイポーラ半導体装置 |
| JPH0637355A (ja) * | 1992-07-20 | 1994-02-10 | Nippon Telegr & Teleph Corp <Ntt> | Ｉｉｉ−ｖ族合金半導体およびその製造方法 |
| JP2000012559A (ja) * | 1998-06-24 | 2000-01-14 | Nec Corp | 半導体装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003504851A (ja) * | 1999-07-01 | 2003-02-04 | ピコジガ | ヘテロ接合ｉｉｉ−ｖ族トランジスタ、特にｈｅｍｔ電界効果トランジスタまたはヘテロ接合バイポーラ・トランジスタ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4695736B2 (ja) | 2011-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003297849A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| US5682040A (en) | Compound semiconductor device having a reduced resistance | |
| JP5108694B2 (ja) | ｐｎ接合を有する薄膜結晶ウエハ及びその製造方法 | |
| JP2013021024A (ja) | トランジスタ素子 | |
| CN111081769B (zh) | NPN型肖特基集电区AlGaN/GaN HBT器件及其制备方法 | |
| JP4695736B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2002359249A (ja) | 化合物半導体装置及びその製造方法 | |
| CN210110779U (zh) | NPN型肖特基集电区AlGaN/GaN HBT器件 | |
| CN110797402B (zh) | PNP型肖特基集电区AlGaN/GaN HBT器件及其制备方法 | |
| JP5487708B2 (ja) | トランジスタ素子用エピタキシャルウェハの製造方法 | |
| CN210110780U (zh) | PNP型肖特基集电区AlGaN/GaN HBT器件 | |
| JP2012160662A (ja) | トランジスタ用エピタキシャルウェハの製造方法 | |
| JP4158683B2 (ja) | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ | |
| Vook et al. | Double-diffused graded SiGe-base bipolar transistors | |
| JP3277809B2 (ja) | 化合物半導体結晶成長方法及びヘテロ接合バイポーラトランジスタ | |
| CN102414789A (zh) | 半导体基板的制造方法及半导体基板 | |
| JP2012164753A (ja) | トランジスタ用エピタキシャルウェハ | |
| JP2005032897A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2005229074A (ja) | バイポーラ型トランジスタ | |
| US10312324B2 (en) | Epitaxial wafer for hetero-junction bipolar transistor and hetero-junction bipolar transistor | |
| JP5543302B2 (ja) | 化合物半導体ウェーハの製造方法及び化合物半導体素子 | |
| JP2001203216A (ja) | 半導体エピタキシャルウエハ | |
| JP2000323491A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JP2004281702A (ja) | 半導体装置 | |
| JP2007042936A (ja) | Ｉｉｉ−ｖ族化合物半導体エピタキシャルウェハ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060316 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060316 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080215 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080728 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091208 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100106 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100309 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100329 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110201 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110228 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140304 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |