JP2000269425A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2000269425A JP2000269425A JP7147399A JP7147399A JP2000269425A JP 2000269425 A JP2000269425 A JP 2000269425A JP 7147399 A JP7147399 A JP 7147399A JP 7147399 A JP7147399 A JP 7147399A JP 2000269425 A JP2000269425 A JP 2000269425A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- polysilicon resistor
- silicon region
- protective film
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 87
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 87
- 239000010703 silicon Substances 0.000 claims abstract description 87
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 66
- 229920005591 polysilicon Polymers 0.000 claims abstract description 66
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 230000001681 protective effect Effects 0.000 claims abstract description 35
- 238000002955 isolation Methods 0.000 abstract description 20
- 230000015556 catabolic process Effects 0.000 abstract description 8
- 238000009413 insulation Methods 0.000 abstract description 2
- 239000002184 metal Substances 0.000 description 11
- 239000012535 impurity Substances 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Element Separation (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 ポリシリコン抵抗を活用した電子回路を高耐
圧化できる半導体装置を提供すること。 【解決手段】 ＳＯＩ基板に絶縁層２や誘電体分離領域
３で絶縁されたシリコン領域４を形成し、そのシリコン
領域４上部に絶縁保護膜５を介してポリシリコン抵抗６
を形成し、そのポリシリコン抵抗６とシリコン領域４を
電気的に接続して、ポリシリコン抵抗６を抵抗体として
使用する。
圧化できる半導体装置を提供すること。 【解決手段】 ＳＯＩ基板に絶縁層２や誘電体分離領域
３で絶縁されたシリコン領域４を形成し、そのシリコン
領域４上部に絶縁保護膜５を介してポリシリコン抵抗６
を形成し、そのポリシリコン抵抗６とシリコン領域４を
電気的に接続して、ポリシリコン抵抗６を抵抗体として
使用する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に高圧回路でも使用可能な抵抗を内蔵した半導体
装置に関するものである。
し、特に高圧回路でも使用可能な抵抗を内蔵した半導体
装置に関するものである。
【０００２】
【従来の技術】近年、集積回路に高圧回路や大電流駆動
回路を集積化したインテリジェントパワーデバイスに対
する要望が高まっている。特に、ラッチアップ対策をし
易いこと、低消費電力化が容易であることといった利点
を生かせるＳＯＩ基板を使ったパワーデバイスが増えつ
つある。また、パワーデバイスではポリシリコンによる
抵抗素子を高抵抗素子として使うことが多い。
回路を集積化したインテリジェントパワーデバイスに対
する要望が高まっている。特に、ラッチアップ対策をし
易いこと、低消費電力化が容易であることといった利点
を生かせるＳＯＩ基板を使ったパワーデバイスが増えつ
つある。また、パワーデバイスではポリシリコンによる
抵抗素子を高抵抗素子として使うことが多い。
【０００３】以下に、その従来例を図面を参照しながら
説明する。図３はＳＯＩ基板上にポリシリコン抵抗を形
成した半導体装置の断面構造図である。
説明する。図３はＳＯＩ基板上にポリシリコン抵抗を形
成した半導体装置の断面構造図である。
【０００４】図３において、１はシリコン基板、２は絶
縁層、３は誘電体分離領域であり、２つのシリコン基板
（一方のシリコン基板が１で、他方のシリコン基板が４
等）を絶縁層２を介して貼り合わせたＳＯＩ基板の他方
のシリコン基板側に誘電体分離領域３を形成して、シリ
コン領域４を形成している。このシリコン領域４は、絶
縁層２および誘電体分離領域３によって周囲から電気的
に分離されている。そして、シリコン領域４の上に絶縁
保護膜５を形成し、その上にポリシリコン抵抗６を形成
している。ポリシリコン抵抗６の両端には金属配線７が
施され、他のデバイスと電気的に接続されている。８は
絶縁保護膜である。
縁層、３は誘電体分離領域であり、２つのシリコン基板
（一方のシリコン基板が１で、他方のシリコン基板が４
等）を絶縁層２を介して貼り合わせたＳＯＩ基板の他方
のシリコン基板側に誘電体分離領域３を形成して、シリ
コン領域４を形成している。このシリコン領域４は、絶
縁層２および誘電体分離領域３によって周囲から電気的
に分離されている。そして、シリコン領域４の上に絶縁
保護膜５を形成し、その上にポリシリコン抵抗６を形成
している。ポリシリコン抵抗６の両端には金属配線７が
施され、他のデバイスと電気的に接続されている。８は
絶縁保護膜である。
【０００５】以上のように構成されたポリシリコン抵抗
６には、金属配線７を経由して電気的な信号が印加され
るため、ポリシリコン抵抗６とシリコン領域４との間に
電位差が生じることになり、絶縁保護膜５の膜厚を適切
に設定して絶縁耐圧を保証する必要がある。
６には、金属配線７を経由して電気的な信号が印加され
るため、ポリシリコン抵抗６とシリコン領域４との間に
電位差が生じることになり、絶縁保護膜５の膜厚を適切
に設定して絶縁耐圧を保証する必要がある。
【０００６】
【発明が解決しようとする課題】しかしながら、上記従
来の構成では、高耐圧デバイスのように動作電圧が高い
場合、絶縁保護膜５の膜厚を厚くしないと、ポリシリコ
ン抵抗６を活用した電子回路の耐圧が確保できない。例
えば、ＳｉＯ2による絶縁保護膜５を膜厚１μｍほど堆
積すれば、絶縁保護膜５自身の耐圧（絶縁破壊電圧）は
約１０００Ｖあるが、ポリシリコン抵抗６に高い電圧を
印加すると、ポリシリコン抵抗６の直下のシリコン領域
４内にチャンネル（図示せず）が生じやすく、シリコン
領域４内に構成したデバイスが誤動作し易くなる。この
ような問題を排除するには、５００Ｖの電圧を印加する
場合、絶縁保護膜５の膜厚は最低でも２μｍを必要とす
る。しかし、絶縁保護膜５の膜厚を厚くすると、絶縁保
護膜５を形成するための処理時間が長くなり、コストの
点で不利である。また、デバイスのコンタクト窓や拡散
用の窓を形成するために絶縁保護膜５を開口する必要が
あるが、絶縁保護膜５の膜厚を厚くすると、ウエハー表
面（下地パターン）の段差が大きくなり、後工程の露光
工程におけるフォーカスぼけの問題や、段差部で生じる
金属配線の段切れの問題等を引き起こす原因となる。
来の構成では、高耐圧デバイスのように動作電圧が高い
場合、絶縁保護膜５の膜厚を厚くしないと、ポリシリコ
ン抵抗６を活用した電子回路の耐圧が確保できない。例
えば、ＳｉＯ2による絶縁保護膜５を膜厚１μｍほど堆
積すれば、絶縁保護膜５自身の耐圧（絶縁破壊電圧）は
約１０００Ｖあるが、ポリシリコン抵抗６に高い電圧を
印加すると、ポリシリコン抵抗６の直下のシリコン領域
４内にチャンネル（図示せず）が生じやすく、シリコン
領域４内に構成したデバイスが誤動作し易くなる。この
ような問題を排除するには、５００Ｖの電圧を印加する
場合、絶縁保護膜５の膜厚は最低でも２μｍを必要とす
る。しかし、絶縁保護膜５の膜厚を厚くすると、絶縁保
護膜５を形成するための処理時間が長くなり、コストの
点で不利である。また、デバイスのコンタクト窓や拡散
用の窓を形成するために絶縁保護膜５を開口する必要が
あるが、絶縁保護膜５の膜厚を厚くすると、ウエハー表
面（下地パターン）の段差が大きくなり、後工程の露光
工程におけるフォーカスぼけの問題や、段差部で生じる
金属配線の段切れの問題等を引き起こす原因となる。
【０００７】また、絶縁保護膜５としてＳｉＯ2を形成
する場合、シリコン基板１やシリコン領域４等の表面の
シリコン（Ｓｉ）が酸化して、仕上がり状態でのシリコ
ン領域４の厚みが拡散の投入当初より薄くなり、シリコ
ン領域４やシリコン基板１の厚みを作り込む上で製造精
度を低下させる要因になるという問題点もある。
する場合、シリコン基板１やシリコン領域４等の表面の
シリコン（Ｓｉ）が酸化して、仕上がり状態でのシリコ
ン領域４の厚みが拡散の投入当初より薄くなり、シリコ
ン領域４やシリコン基板１の厚みを作り込む上で製造精
度を低下させる要因になるという問題点もある。
【０００８】本発明は、上記従来の問題点を解決するも
ので、シリコン領域上に厚い絶縁保護膜を形成しなくて
も、ポリシリコン抵抗を活用した電子回路を高耐圧化で
きる半導体装置を提供するものである。
ので、シリコン領域上に厚い絶縁保護膜を形成しなくて
も、ポリシリコン抵抗を活用した電子回路を高耐圧化で
きる半導体装置を提供するものである。
【０００９】
【課題を解決するための手段】この目的を達成するため
に、本発明の半導体装置は、絶縁層で電気的に分離され
るシリコン領域を有したＳＯＩ基板と、前記シリコン領
域上に絶縁保護膜を介して形成されたポリシリコン抵抗
とを備え、前記ポリシリコン抵抗の一端と前記シリコン
領域とを電気的に接続した構造を有している。
に、本発明の半導体装置は、絶縁層で電気的に分離され
るシリコン領域を有したＳＯＩ基板と、前記シリコン領
域上に絶縁保護膜を介して形成されたポリシリコン抵抗
とを備え、前記ポリシリコン抵抗の一端と前記シリコン
領域とを電気的に接続した構造を有している。
【００１０】この構造により、ポリシリコン抵抗の一端
をシリコン領域と電気的に接続するため、ポリシリコン
抵抗とシリコン領域とがほぼ同電位になり、ポリシリコ
ン抵抗直下の絶縁保護膜には最大でもポリシリコン抵抗
の端子間電圧が印加されるだけなので、絶縁保護膜への
印加電圧は小さくなる。一方、ＳＯＩ基板は厚い絶縁層
で貼り合わせてあり、その部分で耐圧を損なうことはま
ずあり得ない。従って、ポリシリコン抵抗直下の絶縁保
護膜が薄くても、高い電圧を印加することが可能にな
る。
をシリコン領域と電気的に接続するため、ポリシリコン
抵抗とシリコン領域とがほぼ同電位になり、ポリシリコ
ン抵抗直下の絶縁保護膜には最大でもポリシリコン抵抗
の端子間電圧が印加されるだけなので、絶縁保護膜への
印加電圧は小さくなる。一方、ＳＯＩ基板は厚い絶縁層
で貼り合わせてあり、その部分で耐圧を損なうことはま
ずあり得ない。従って、ポリシリコン抵抗直下の絶縁保
護膜が薄くても、高い電圧を印加することが可能にな
る。
【００１１】他の発明の半導体装置は、絶縁層で電気的
に分離される複数のシリコン領域を有したＳＯＩ基板
と、前記複数のシリコン領域上に絶縁保護膜を介してそ
れぞれ１つずつ形成され、一端を前記シリコン領域と電
気的に接続したポリシリコン抵抗とを備え、前記複数の
ポリシリコン抵抗を直列に接続した構造を有している。
に分離される複数のシリコン領域を有したＳＯＩ基板
と、前記複数のシリコン領域上に絶縁保護膜を介してそ
れぞれ１つずつ形成され、一端を前記シリコン領域と電
気的に接続したポリシリコン抵抗とを備え、前記複数の
ポリシリコン抵抗を直列に接続した構造を有している。
【００１２】この構造により、ポリシリコン抵抗１個当
たりの電圧降下を小さくすることができ、ポリシリコン
抵抗直下の絶縁保護膜に印加される電圧を小さくするこ
とができ、ポリシリコン抵抗を活用した電子回路の耐圧
を高めるとともに、絶縁保護膜の膜厚を薄くすることも
可能になる。
たりの電圧降下を小さくすることができ、ポリシリコン
抵抗直下の絶縁保護膜に印加される電圧を小さくするこ
とができ、ポリシリコン抵抗を活用した電子回路の耐圧
を高めるとともに、絶縁保護膜の膜厚を薄くすることも
可能になる。
【００１３】
【発明の実施の形態】以下、本発明の一実施形態につい
て、図面を参照しながら説明する。図１は本発明の第１
の実施形態に基づく半導体装置の断面構造図である。
て、図面を参照しながら説明する。図１は本発明の第１
の実施形態に基づく半導体装置の断面構造図である。
【００１４】図１において、１はシリコン基板、２は絶
縁層、３は誘電体分離領域であり、２つのシリコン基板
（一方のシリコン基板が１に相当し、他方のシリコン基
板が４等に相当）を１μｍ以上の絶縁層２を介して貼り
合わせたＳＯＩ基板の他方のシリコン基板側に誘電体分
離領域３を形成して、シリコン領域４を形成している。
縁層、３は誘電体分離領域であり、２つのシリコン基板
（一方のシリコン基板が１に相当し、他方のシリコン基
板が４等に相当）を１μｍ以上の絶縁層２を介して貼り
合わせたＳＯＩ基板の他方のシリコン基板側に誘電体分
離領域３を形成して、シリコン領域４を形成している。
【００１５】シリコン領域４は、絶縁層２によってシリ
コン基板１と電気的に絶縁され、横方向の周囲にあるシ
リコン領域とは誘電体分離領域３によって電気的に絶縁
され、シリコン領域４表面は絶縁保護膜５で絶縁された
構成であり、周囲から完全に絶縁されている。このシリ
コン領域４は、不純物を導入しても導入しなくても良い
が、その周辺部に形成されるトランジスタ用のシリコン
領域（図示せず）と同じように低濃度Ｎ型不純物を導入
して作り込めば、製造工程の複雑化を避けることができ
る。
コン基板１と電気的に絶縁され、横方向の周囲にあるシ
リコン領域とは誘電体分離領域３によって電気的に絶縁
され、シリコン領域４表面は絶縁保護膜５で絶縁された
構成であり、周囲から完全に絶縁されている。このシリ
コン領域４は、不純物を導入しても導入しなくても良い
が、その周辺部に形成されるトランジスタ用のシリコン
領域（図示せず）と同じように低濃度Ｎ型不純物を導入
して作り込めば、製造工程の複雑化を避けることができ
る。
【００１６】このシリコン領域４の上に酸化膜又は窒化
膜による絶縁保護膜５を形成し、その上にＰ型不純物を
導入したポリシリコン抵抗６を形成している。ポリシリ
コン抵抗６の両端には金属配線７が施され、他のデバイ
スと電気的に接続されるとともに、一端の金属配線７が
シリコン領域４と電気的に接続されている。なお、８は
絶縁保護膜である。
膜による絶縁保護膜５を形成し、その上にＰ型不純物を
導入したポリシリコン抵抗６を形成している。ポリシリ
コン抵抗６の両端には金属配線７が施され、他のデバイ
スと電気的に接続されるとともに、一端の金属配線７が
シリコン領域４と電気的に接続されている。なお、８は
絶縁保護膜である。
【００１７】誘電体分離領域３としては、領域全体に酸
化膜（図示せず）を埋め込んだものでも良いし、溝（図
示せず）の表面に酸化膜（図示せず）を被覆し、その溝
の中にポリシリコン、シリケートガラス等の誘電体材料
を充填したものでも良い。また、シリコン領域４を二重
に囲むように形成すると、一重のものより高い耐圧を確
保することができる。狭義に言えば誘電体分離とは異な
るが、シリコン領域４の周囲に溝（図示せず）を形成
し、その表面に酸化膜（図示せず）を被覆しただけの分
離領域（分離溝）によってシリコン領域４を取り囲んで
絶縁分離しても良い。
化膜（図示せず）を埋め込んだものでも良いし、溝（図
示せず）の表面に酸化膜（図示せず）を被覆し、その溝
の中にポリシリコン、シリケートガラス等の誘電体材料
を充填したものでも良い。また、シリコン領域４を二重
に囲むように形成すると、一重のものより高い耐圧を確
保することができる。狭義に言えば誘電体分離とは異な
るが、シリコン領域４の周囲に溝（図示せず）を形成
し、その表面に酸化膜（図示せず）を被覆しただけの分
離領域（分離溝）によってシリコン領域４を取り囲んで
絶縁分離しても良い。
【００１８】以上のように構成された第１の実施形態の
半導体装置について、以下その動作を説明する。
半導体装置について、以下その動作を説明する。
【００１９】ポリシリコン抵抗６の一端をシリコン領域
４と電気的に接続するため、ポリシリコン抵抗６の電位
とシリコン領域４の電位とがほぼ同じになり、ポリシリ
コン抵抗６直下の絶縁保護膜５に印加される最大電圧は
ポリシリコン抵抗６の端子間電圧になり、絶縁保護膜５
への印加電圧は小さくなる。一方、ＳＯＩ基板は１μｍ
以上の厚い絶縁層２で貼り合わせてある。例えば、この
絶縁層２をＳｉＯ2で構成すると、１μｍの厚さで約１
０００Ｖの耐圧があり、一般的な高耐圧半導体装置（数
百Ｖ仕様の半導体装置）ではその部分で耐圧を損なうこ
とはまずあり得ない。一方、誘電体分離領域４は、横幅
が数μｍ幅となることから絶縁層２に比べて耐圧が高く
なるのが通常である。従って、ポリシリコン抵抗６直下
の絶縁保護膜５が薄くても、端子間の電圧降下が大きく
ならないように回路設計すれば、ポリシリコン抵抗６に
高い電圧を印加することが可能になる。
４と電気的に接続するため、ポリシリコン抵抗６の電位
とシリコン領域４の電位とがほぼ同じになり、ポリシリ
コン抵抗６直下の絶縁保護膜５に印加される最大電圧は
ポリシリコン抵抗６の端子間電圧になり、絶縁保護膜５
への印加電圧は小さくなる。一方、ＳＯＩ基板は１μｍ
以上の厚い絶縁層２で貼り合わせてある。例えば、この
絶縁層２をＳｉＯ2で構成すると、１μｍの厚さで約１
０００Ｖの耐圧があり、一般的な高耐圧半導体装置（数
百Ｖ仕様の半導体装置）ではその部分で耐圧を損なうこ
とはまずあり得ない。一方、誘電体分離領域４は、横幅
が数μｍ幅となることから絶縁層２に比べて耐圧が高く
なるのが通常である。従って、ポリシリコン抵抗６直下
の絶縁保護膜５が薄くても、端子間の電圧降下が大きく
ならないように回路設計すれば、ポリシリコン抵抗６に
高い電圧を印加することが可能になる。
【００２０】これについて詳しく説明すると、絶縁保護
膜５を０．２μｍの膜厚にした場合、高圧回路の例とし
て電源電圧１００Ｖの電子回路の負荷抵抗としてこのポ
リシリコン抵抗を採用し、フルスウィング動作させても
耐圧を損なうことはなく、１μｍの膜厚にした場合、電
源電圧５００Ｖでフルスウィング動作させることも可能
である。
膜５を０．２μｍの膜厚にした場合、高圧回路の例とし
て電源電圧１００Ｖの電子回路の負荷抵抗としてこのポ
リシリコン抵抗を採用し、フルスウィング動作させても
耐圧を損なうことはなく、１μｍの膜厚にした場合、電
源電圧５００Ｖでフルスウィング動作させることも可能
である。
【００２１】そして、ポリシリコン抵抗６の端子間の最
大電圧が電源電圧の何分の１かに減圧されるような回路
設計をするのであれば、ポリシリコン抵抗６の一端に高
い電圧を印加することも可能である。例えば、絶縁保護
膜５の膜厚が０．２μｍであったとしても、端子間の最
大電圧が１００Ｖに制限されるように回路設計していれ
ば、ポリシリコン抵抗６の一端に５００Ｖの高い電源電
圧を印加することも可能になる。そして、絶縁保護膜５
を１μｍ以下に設定できるのであれば、拡散用の窓やコ
ンタクト用の窓を形成する際に生じる下地パターンの段
差はそれほど問題にならない。
大電圧が電源電圧の何分の１かに減圧されるような回路
設計をするのであれば、ポリシリコン抵抗６の一端に高
い電圧を印加することも可能である。例えば、絶縁保護
膜５の膜厚が０．２μｍであったとしても、端子間の最
大電圧が１００Ｖに制限されるように回路設計していれ
ば、ポリシリコン抵抗６の一端に５００Ｖの高い電源電
圧を印加することも可能になる。そして、絶縁保護膜５
を１μｍ以下に設定できるのであれば、拡散用の窓やコ
ンタクト用の窓を形成する際に生じる下地パターンの段
差はそれほど問題にならない。
【００２２】また、このポリシリコン抵抗６は、一端が
シリコン領域４と接続されているため、シリコン領域４
に付随する寄生容量が等価的に付加されることになる。
誘電体分離領域３を形成するのに最低でも数μｍの横幅
が必要であり、横方向に隣接するシリコン領域との対向
面積が縦方向に隣接するシリコン基板１との面積より小
さくなることから、シリコン領域４に付随する寄生容量
成分の殆どをシリコン基板１との間の寄生容量の値が占
めることになる。
シリコン領域４と接続されているため、シリコン領域４
に付随する寄生容量が等価的に付加されることになる。
誘電体分離領域３を形成するのに最低でも数μｍの横幅
が必要であり、横方向に隣接するシリコン領域との対向
面積が縦方向に隣接するシリコン基板１との面積より小
さくなることから、シリコン領域４に付随する寄生容量
成分の殆どをシリコン基板１との間の寄生容量の値が占
めることになる。
【００２３】次に、第２の実施形態に基づく半導体装置
について、図面を参照しながら説明する。図２は第２の
実施形態に基づく半導体装置の断面構造図である。
について、図面を参照しながら説明する。図２は第２の
実施形態に基づく半導体装置の断面構造図である。
【００２４】図２において、１はシリコン基板、２は絶
縁層、３は誘電体分離領域であり、２つのシリコン基板
（一方のシリコン基板が１に相当し、他方のシリコン基
板が４−１，４−２，４−３等に相当）を１μｍ以上の
絶縁層２を介して貼り合わせたＳＯＩ基板の他方のシリ
コン基板側に誘電体分離領域３を形成して、シリコン領
域４−１から４−３を形成している。これらシリコン領
域４−１から４−３はそれぞれが電気的に絶縁分離され
ている。これらシリコン領域（４−１から４−３）の上
に酸化膜又は窒化膜による絶縁保護膜５を形成し、その
上にポリシリコン抵抗６−１から６−３を形成してい
る。Ｐ型不純物を導入したポリシリコン抵抗６−１から
６−３までのそれぞれの両端には金属配線７が施され、
他のデバイスと電気的に接続されるとともに、ポリシリ
コン抵抗（６−１から６−３）の一端がそれらに対応し
たシリコン領域（４−１から４−３）と金属配線７で電
気的に接続されている。
縁層、３は誘電体分離領域であり、２つのシリコン基板
（一方のシリコン基板が１に相当し、他方のシリコン基
板が４−１，４−２，４−３等に相当）を１μｍ以上の
絶縁層２を介して貼り合わせたＳＯＩ基板の他方のシリ
コン基板側に誘電体分離領域３を形成して、シリコン領
域４−１から４−３を形成している。これらシリコン領
域４−１から４−３はそれぞれが電気的に絶縁分離され
ている。これらシリコン領域（４−１から４−３）の上
に酸化膜又は窒化膜による絶縁保護膜５を形成し、その
上にポリシリコン抵抗６−１から６−３を形成してい
る。Ｐ型不純物を導入したポリシリコン抵抗６−１から
６−３までのそれぞれの両端には金属配線７が施され、
他のデバイスと電気的に接続されるとともに、ポリシリ
コン抵抗（６−１から６−３）の一端がそれらに対応し
たシリコン領域（４−１から４−３）と金属配線７で電
気的に接続されている。
【００２５】誘電体分離領域３としては、領域全体に酸
化膜（図示せず）を埋め込んだものでも良いし、溝（図
示せず）の表面に酸化膜を被覆し、その中にポリシリコ
ン、シリケートガラス等の誘電体材料を充填したもので
も良い。また、シリコン領域４を二重に包囲すると、一
重に包囲したものより高い耐圧を確保することができ
る。
化膜（図示せず）を埋め込んだものでも良いし、溝（図
示せず）の表面に酸化膜を被覆し、その中にポリシリコ
ン、シリケートガラス等の誘電体材料を充填したもので
も良い。また、シリコン領域４を二重に包囲すると、一
重に包囲したものより高い耐圧を確保することができ
る。
【００２６】上述の第１の実施形態がポリシリコン抵抗
単体の発明であるのに対して、第２の実施形態は、第１
の実施形態によるポリシリコン抵抗を複数個直列接続し
て使用する点で異なる。
単体の発明であるのに対して、第２の実施形態は、第１
の実施形態によるポリシリコン抵抗を複数個直列接続し
て使用する点で異なる。
【００２７】このような第２の実施形態の構成にする
と、ポリシリコン抵抗（６−１，６−２，６−３）１個
当たりの電圧降下を小さくすることができ、ポリシリコ
ン抵抗（６−１，６−２，６−３）直下の絶縁保護膜５
に印加される電圧を小さくすることができる。従って、
直列接続した複数のポリシリコン抵抗（６−１，６−
２，６−３）を１本の抵抗体として取り扱えば、高い電
源電圧で動作する高圧回路用の負荷抵抗として活用する
ことができ、ポリシリコン抵抗を活用した電子回路の耐
圧を高めることができる。また、直列接続する複数のポ
リシリコン抵抗（６−１，６−２，６−３）は、それぞ
れを同じ抵抗値になるようにすると、それぞれの電圧降
下の大きさが等しくなり、特定のポリシリコン抵抗が破
損し易くなるような問題は生じない。また、直列接続す
るポリシリコン抵抗の本数を増やせば、１本当たりの電
圧降下を更に小さくすることができ、絶縁保護膜５の膜
厚を薄くすることも可能になり、下地パターンの段差が
小さい半導体装置に仕上げることも可能である。
と、ポリシリコン抵抗（６−１，６−２，６−３）１個
当たりの電圧降下を小さくすることができ、ポリシリコ
ン抵抗（６−１，６−２，６−３）直下の絶縁保護膜５
に印加される電圧を小さくすることができる。従って、
直列接続した複数のポリシリコン抵抗（６−１，６−
２，６−３）を１本の抵抗体として取り扱えば、高い電
源電圧で動作する高圧回路用の負荷抵抗として活用する
ことができ、ポリシリコン抵抗を活用した電子回路の耐
圧を高めることができる。また、直列接続する複数のポ
リシリコン抵抗（６−１，６−２，６−３）は、それぞ
れを同じ抵抗値になるようにすると、それぞれの電圧降
下の大きさが等しくなり、特定のポリシリコン抵抗が破
損し易くなるような問題は生じない。また、直列接続す
るポリシリコン抵抗の本数を増やせば、１本当たりの電
圧降下を更に小さくすることができ、絶縁保護膜５の膜
厚を薄くすることも可能になり、下地パターンの段差が
小さい半導体装置に仕上げることも可能である。
【００２８】なお、上記第１及び第２の実施形態におい
て、シリコン領域４を一重の誘電体分離領域３で取り囲
んで絶縁分離する例で説明したが、１つのシリコン領域
４を複数の誘電体分離領域３で多重に取り囲んで絶縁分
離しても良い。また、ポリシリコン抵抗６と下部のシリ
コン領域４を電気的に接続する金属配線７が他の回路を
接続する金属配線と共用されていても、別のものであっ
ても構わない。また、上記第２の実施形態において、直
列接続されたポリシリコン抵抗（６−１，６−２，６−
３）の抵抗値が等しいとしているが、それぞれ抵抗値の
異なるポリシリコン抵抗を直列接続しても良い。また、
ポリシリコン抵抗６の一端とシリコン領域４を接続した
金属配線７に高電位を与えているが、ポリシリコン抵抗
６のどの部分をシリコン領域４に接続しても構わないこ
とは言うまでもない。
て、シリコン領域４を一重の誘電体分離領域３で取り囲
んで絶縁分離する例で説明したが、１つのシリコン領域
４を複数の誘電体分離領域３で多重に取り囲んで絶縁分
離しても良い。また、ポリシリコン抵抗６と下部のシリ
コン領域４を電気的に接続する金属配線７が他の回路を
接続する金属配線と共用されていても、別のものであっ
ても構わない。また、上記第２の実施形態において、直
列接続されたポリシリコン抵抗（６−１，６−２，６−
３）の抵抗値が等しいとしているが、それぞれ抵抗値の
異なるポリシリコン抵抗を直列接続しても良い。また、
ポリシリコン抵抗６の一端とシリコン領域４を接続した
金属配線７に高電位を与えているが、ポリシリコン抵抗
６のどの部分をシリコン領域４に接続しても構わないこ
とは言うまでもない。
【００２９】
【発明の効果】以上のように本発明は、ポリシリコン抵
抗とシリコン領域を電気的に接続することにより、双方
をほぼ同電位にすることができ、ポリシリコン抵抗直下
の絶縁保護膜が薄くても、高い電圧を印加することが可
能になる。また、同様のポリシリコン抵抗を直列接続す
ることにより、１本当たりの電圧降下を小さくすること
ができ、ポリシリコン抵抗を活用した電子回路の耐圧を
高めることができるという格別の効果を奏する。
抗とシリコン領域を電気的に接続することにより、双方
をほぼ同電位にすることができ、ポリシリコン抵抗直下
の絶縁保護膜が薄くても、高い電圧を印加することが可
能になる。また、同様のポリシリコン抵抗を直列接続す
ることにより、１本当たりの電圧降下を小さくすること
ができ、ポリシリコン抵抗を活用した電子回路の耐圧を
高めることができるという格別の効果を奏する。
【図１】本発明に係る第１の実施形態における半導体装
置の断面構造図
置の断面構造図
【図２】第２の実施形態における半導体装置の断面構造
図
図
【図３】従来の半導体装置の断面構造図
１ シリコン基板 ２ 絶縁層 ３ 誘電体分離領域 ４，４−１，４−２，４−３ シリコン領域 ５，８ 絶縁保護膜 ６，６−１，６−２，６−３ ポリシリコン抵抗 ７ 金属配線
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F032 AA03 AA06 AA09 AA44 AA47 AA49 AA63 5F038 AR09 AR16 AR21 AR22 EZ06 EZ20
Claims (3)
- 【請求項１】 絶縁層で電気的に分離されるシリコン領
域を有したＳＯＩ基板と、前記シリコン領域上に絶縁保
護膜を介して形成されたポリシリコン抵抗とを備え、前
記ポリシリコン抵抗の一端と前記シリコン領域とを電気
的に接続した半導体装置。 - 【請求項２】 第１，第２のシリコン基板を１μｍ以上
の絶縁層を介して貼り合わせたＳＯＩ基板と、前記第１
のシリコン基板を誘電体分離して形成されたシリコン領
域と、前記シリコン領域上に絶縁保護膜を介して形成さ
れたポリシリコン抵抗とを備え、前記ポリシリコン抵抗
の一端と前記シリコン領域とを電気的に接続した半導体
装置。 - 【請求項３】 絶縁層で電気的に分離される複数のシリ
コン領域を有したＳＯＩ基板と、前記複数のシリコン領
域上に絶縁保護膜を介してそれぞれ１つずつ形成され、
一端を前記シリコン領域と電気的に接続したポリシリコ
ン抵抗とを備え、前記複数のポリシリコン抵抗を直列に
接続した半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7147399A JP2000269425A (ja) | 1999-03-17 | 1999-03-17 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7147399A JP2000269425A (ja) | 1999-03-17 | 1999-03-17 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000269425A true JP2000269425A (ja) | 2000-09-29 |
Family
ID=13461636
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7147399A Pending JP2000269425A (ja) | 1999-03-17 | 1999-03-17 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000269425A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017123481A (ja) * | 2017-03-09 | 2017-07-13 | ラピスセミコンダクタ株式会社 | 半導体装置 |
| CN113437217A (zh) * | 2021-06-18 | 2021-09-24 | 重庆吉芯科技有限公司 | 多晶硅电阻及其制造方法、逐次逼近型模数转换器 |
| CN117810223A (zh) * | 2024-02-29 | 2024-04-02 | 成都本原聚能科技有限公司 | 一种多晶硅电阻电路、制备方法及音频差分电路 |
-
1999
- 1999-03-17 JP JP7147399A patent/JP2000269425A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017123481A (ja) * | 2017-03-09 | 2017-07-13 | ラピスセミコンダクタ株式会社 | 半導体装置 |
| CN113437217A (zh) * | 2021-06-18 | 2021-09-24 | 重庆吉芯科技有限公司 | 多晶硅电阻及其制造方法、逐次逼近型模数转换器 |
| CN117810223A (zh) * | 2024-02-29 | 2024-04-02 | 成都本原聚能科技有限公司 | 一种多晶硅电阻电路、制备方法及音频差分电路 |
| CN117810223B (zh) * | 2024-02-29 | 2024-05-10 | 成都本原聚能科技有限公司 | 一种多晶硅电阻电路、制备方法及音频差分电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5930648A (en) | Semiconductor memory device having different substrate thickness between memory cell area and peripheral area and manufacturing method thereof | |
| US6642557B2 (en) | Isolated junction structure for a MOSFET | |
| US4889829A (en) | Method for producing a semiconductor device having a silicon-on-insulator structure | |
| US5569621A (en) | Integrated circuit chip supported by a handle wafer and provided with means to maintain the handle wafer potential at a desired level | |
| EP0615286B1 (en) | Semiconductor device provided with isolation region | |
| JPH10321868A (ja) | 埋め込みｓｏｉ構造への電気接点を有する半導体デバイスおよびその製造方法 | |
| TW466647B (en) | Semiconductor device and method for fabricating the same | |
| US20030062564A1 (en) | Semiconductor device and method of manufacturing the same | |
| KR100466298B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR20010070479A (ko) | Ｓｏｉ 동적 문턱 ｍｏｓ 디바이스 및 이의 형성 방법 | |
| JP5154000B2 (ja) | 半導体装置 | |
| US20010010387A1 (en) | Methods of fabricating integrated circuit devices including distributed and isolated dummy conductive regions | |
| US6384452B1 (en) | Electrostatic discharge protection device with monolithically formed resistor-capacitor portion | |
| JP2001210834A (ja) | 半導体素子のゲート絶縁膜形成方法 | |
| CN100524688C (zh) | 具有前侧接触和垂直沟槽隔离的半导体器件及其制作方法 | |
| JP2000269425A (ja) | 半導体装置 | |
| JP4837939B2 (ja) | 半導体装置、及び半導体装置の製造方法 | |
| CN108461445B (zh) | 半导体设备及其制造方法 | |
| JPS621264B2 (ja) | ||
| JP3242478B2 (ja) | 高耐圧半導体装置 | |
| JP3264402B2 (ja) | 半導体装置 | |
| WO1997049131A1 (en) | Semiconductor device with buried conductive silicide layer | |
| KR100403326B1 (ko) | 반도체소자의 제조방법 | |
| JP3189797B2 (ja) | 半導体集積回路の製造方法 | |
| JP5401845B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041007 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050629 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060929 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061003 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070213 |