JP2000269611A - フレキシブル配線基板 - Google Patents

フレキシブル配線基板

Info

Publication number
JP2000269611A
JP2000269611A JP11069939A JP6993999A JP2000269611A JP 2000269611 A JP2000269611 A JP 2000269611A JP 11069939 A JP11069939 A JP 11069939A JP 6993999 A JP6993999 A JP 6993999A JP 2000269611 A JP2000269611 A JP 2000269611A
Authority
JP
Japan
Prior art keywords
connection terminal
connection
width
wiring board
film substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11069939A
Other languages
English (en)
Other versions
JP3986199B2 (ja
Inventor
Koichi Saito
浩一 斎藤
Kazuhiro Sugiyama
和弘 杉山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP06993999A priority Critical patent/JP3986199B2/ja
Priority to US09/503,231 priority patent/US6437253B1/en
Priority to KR1020000010972A priority patent/KR100342036B1/ko
Priority to TW089104148A priority patent/TW493362B/zh
Priority to CNB001034367A priority patent/CN1183810C/zh
Publication of JP2000269611A publication Critical patent/JP2000269611A/ja
Application granted granted Critical
Publication of JP3986199B2 publication Critical patent/JP3986199B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70—Coupling devices
    • H01R12/7076—Coupling devices for connection between PCB and component, e.g. display
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of flexible or folded printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Wire Bonding (AREA)
  • Structure Of Printed Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】 フィルム基板上に半導体チップが搭載された
フレキシブル配線基板（ＣＯＦ）において、より一層の
ファインピッチ化を図る。 【解決手段】 フィルム基板の上面に設けられた接続端
子１１は、直線状の接続端子本体部１１ａと、この接続
端子本体部１１ａの先端補強部に設けられた平面円形状
の先端補強部１１ｂとからなっている。この結果、半導
体チップの下面に設けられた接続電極１２の一辺の長さ
Ｌ及び配列ピッチＰを小さくしてファインピッチ化を図
る場合、フィルム基板上に半導体チップを搭載する際の
ボンディング精度を考慮して、接続端子本体部１１ａの
幅Ｔを接続電極１２の一辺の長さＬよりもある程度小さ
くしても、先端補強部１１ｂの直径を接続電極１２の一
辺の長さＬと同じとすると、この先端補強部１１ｂがフ
ィルム基板から剥離しにくいようにすることができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、フィルム基板上
に半導体チップ等の電子部品が搭載されたフレキシブル
配線基板に関する。
【０００２】
【従来の技術】例えば、液晶表示装置には、液晶表示パ
ネルとこの液晶表示パネルにデータ信号等を供給する回
路基板とをフレキシブル配線基板を介して接続したもの
がある。この場合、フレキシブル配線基板として、液晶
表示パネルを駆動するためのＬＳＩ等からなる半導体チ
ップをフィルム基板上に搭載してなるもの、つまりＣＯ
Ｆ(Chip On Film)と呼ばれるものを用いることがある。
【０００３】図５は、従来のこのようなフレキシブル配
線基板において、フィルム基板の上面に設けられた接続
端子と半導体チップの下面に設けられた接続電極との関
係を示したものである。この場合、接続端子１は、図示
しないフィルム基板上に直接または接着剤を介してラミ
ネートされた銅箔等をエッチングすることによって形成
され、直線状であって、所定の配列ピッチで配列されて
いる。一方、図示しない半導体チップの下面に設けられ
た接続電極（バンプ電極）２は、平面正方形状であっ
て、同一の配列ピッチで配列されている。そして、接続
電極２が接続端子１に異方性導電接着剤（図示せず）を
介して接続されることにより、フィルム基板上に半導体
チップが搭載されるようになっている。
【０００４】
【発明が解決しようとする課題】ところで、平面正方形
状の接続電極２の一辺の長さをＬとし、配列ピッチをＰ
とすると、接続電極２間の間隔Ｄは（Ｐ−Ｌ）となる。
一方、半導体チップをフィルム基板上に搭載する際のボ
ンディング精度が±Ａであるとすると、左右方向の位置
ずれの関係から、接続端子１が接続電極２から左右方向
に食み出ないようにするには、接続端子１の幅Ｔを最大
で（Ｌ−２Ａ）とせざるを得ない。しかるに、接続電極
２の一辺の長さＬ及び配列ピッチＰを小さくしてファイ
ンピッチ化を図る場合、半導体チップをフィルム基板上
に搭載する際のボンディング精度±Ａを考慮すると、接
続端子１の幅Ｔを最大で（Ｌ−２Ａ）とせざるを得ない
ので、接続端子１の幅Ｔが接続電極２の一辺の長さＬに
比べてかなり小さくなってしまう。この結果、接続端子
１のフィルム基板に対するピール強度が低下し、特に接
続端子１の先端部がフィルム基板から剥離しやすくなる
ので好ましくなく、したがってファインピッチ化に限界
があるという問題があった。この発明の課題は、より一
層のファインピッチ化を図ることである。
【０００５】
【課題を解決するための手段】この発明は、フィルム基
板上に所定の配列ピッチで配列された接続端子に電子部
品下に同一の配列ピッチで配列された接続電極が接続さ
れていることにより、前記フィルム基板上に前記電子部
品が搭載されたフレキシブル配線基板において、前記接
続端子を、前記接続電極と接続される接続端子本体部
と、該接続端子本体部の先端部に設けられ、最大幅が前
記接続端子本体部の幅よりも大きい先端補強部とによっ
て構成したものである。この発明によれば、接続端子を
接続端子本体部とこれよりも幅広の先端補強部とによっ
て構成しているので、接続端子本体部の幅をある程度小
さくしても、先端補強部がフィルム基板から剥離しにく
いようにすることができ、ひいてはより一層のファイン
ピッチ化を図ることができる。
【０００６】
【発明の実施の形態】図１は、この発明の第１実施形態
におけるフレキシブル配線基板において、フィルム基板
の上面に設けられた接続端子と半導体チップの下面に設
けられた接続電極との関係を示したものである。この場
合、接続端子１１は、図示しないフィルム基板上に直接
または接着剤を介してラミネートされた銅箔等をエッチ
ングすることによって形成され、直線状の接続端子本体
部１１ａと、この接続端子本体部１１ａの先端部に設け
られた平面円形状の先端補強部１１ｂとからなり、所定
の配列ピッチで配列されている。一方、図示しない半導
体チップの下面に設けられた接続電極（バンプ電極）１
２は、平面正方形状であって、同一の配列ピッチで配列
されている。そして、接続電極１２が接続端子本体部１
１ａに異方性導電接着剤（図示せず）を介して接続され
ることにより、フィルム基板上に半導体チップが搭載さ
れるようになっている。
【０００７】ここで、平面正方形状の接続電極１２の一
辺の長さをＬとし、配列ピッチをＰとすると、接続電極
１２間の間隔Ｄは（Ｐ−Ｌ）となる。一方、半導体チッ
プをフィルム基板上に搭載する際のボンディング精度が
±Ａであるとすると、左右方向の位置ずれの関係から、
接続端子本体部１１ａが接続電極１２から左右方向に食
み出ないようにするには、接続端子本体部１１ａの幅Ｔ
を最大で（Ｌ−２Ａ）とせざるを得ない。しかるに、接
続電極１２の一辺の長さＬ及び配列ピッチＰを小さくし
てファインピッチ化を図る場合、半導体チップをフィル
ム基板上に搭載する際のボンディング精度±Ａを考慮し
て、接続端子１の幅Ｔを（Ｌ−２Ａ）とある程度小さく
しても、先端補強部１１ｂの直径（最大幅）を接続電極
１２の一辺の長さＬと同じとすると、この先端補強部１
１ｂがフィルム基板から剥離しにくいようにすることが
でき、ひいてはより一層のファインピッチ化を図ること
ができる。
【０００８】なお、図２に示すこの発明の第２実施形態
のように、接続端子本体部１１ａに連続する配線１３の
幅を接続電極１２の一辺の長さと同じとしてもよい。こ
の場合、半導体チップをフィルム基板上に搭載する際の
ボンディング精度が±Ａであるとすると、図１に示す場
合も同じであるが、上下方向の位置ずれも考慮する必要
がある。そこで、図２に示す状態を所期の状態とする
と、接続電極１２と先端補強部１１ｂとの間の間隔Ｄ1
をＡ以上とし、接続電極１２と配線１３との間の間隔Ｄ
2もＡ以上とすると、上下方向の位置ずれを吸収するこ
とができる。
【０００９】また、図３に示すこの発明の第３実施形態
のように、半導体チップの下面に接続電極１２が千鳥状
に配列されている場合には、すべての接続端子本体部１
１ａの長さを長くし、すべての接続端子１１の形状を同
じとすればよい。このようにすれば、半導体チップをフ
ィルム基板上に搭載する際のボンディング時に左右方向
の位置ずれが生じても、すべての先端補強部１１ｂがそ
れと隣接する接続電極１２と短絡しないようにすること
ができる。
【００１０】また、先端補強部１１ｂの直径（最大幅）
は、接続端子本体部１１ａの幅よりも大きくて接続電極
１２の一辺の長さよりも小さくなるようにしてもよい。
また、接続端子本体部１１ａに連続する配線１３の幅
も、接続端子本体部１１ａの幅よりも大きくて接続電極
１２の一辺の長さよりも小さくなるようにしてもよい。
さらに、先端補強部１１ｂの平面形状は、円形状に限ら
ず、例えば図４（Ａ）〜（Ｃ）にそれぞれ示すように、
正方形状、長方形状、台形状等としてもよい。加えて、
接続電極１２の平面形状は正方形状に限らず、長方形状
や円形状等であってもよい。
【００１１】さらに、上記実施形態では、フィルム基板
上に半導体チップを搭載する場合について説明したが、
これに限らず、ＣＳＰ(chip size package)やＢＧＡ(ba
ll grid array)等と呼ばれる半導体装置(半導体チップ
を有するもの)やその他の電子部品を搭載するようにし
てもよい。
【００１２】
【発明の効果】以上説明したように、この発明によれ
ば、接続端子を接続端子本体部とこれよりも幅広の先端
補強部とによって構成しているので、接続端子本体部の
幅をある程度小さくしても、先端補強部がフィルム基板
から剥離しにくいようにすることができ、ひいてはより
一層のファインピッチ化を図ることができる。
【図面の簡単な説明】
【図１】この発明の第１実施形態におけるフレキシブル
配線基板において、フィルム基板の上面に設けられた接
続端子と半導体チップの下面に設けられた接続電極との
関係を示す図。
【図２】この発明の第２実施形態におけるフレキシブル
配線基板において、フィルム基板の上面に設けられた接
続端子と半導体チップの下面に設けられた接続電極との
関係を示す図。
【図３】この発明の第３実施形態におけるフレキシブル
配線基板において、フィルム基板の上面に設けられた接
続端子と半導体チップの下面に設けられた接続電極との
関係を示す図。
【図４】（Ａ）〜（Ｃ）はそれぞれ先端補強部の他の各
例を示す図。
【図５】従来のフレキシブル配線基板において、フィル
ム基板の上面に設けられた接続端子と半導体チップの下
面に設けられた接続電極との関係を示す図。
【符号の説明】
１１ 接続端子 １１ａ 接続端子本体部 １１ｂ 先端補強部 １２ 接続電極 １３ 配線
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5E319 AA03 AB05 AC16 BB16 CC61 5E338 AA12 AA16 BB72 BB75 CC01 CD13 CD14 CD19 CD22 CD33 EE27 5F044 KK11 LL09 MM03 QQ01

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 フィルム基板上に所定の配列ピッチで配
    列された接続端子に電子部品下に同一の配列ピッチで配
    列された接続電極が接続されていることにより、前記フ
    ィルム基板上に前記電子部品が搭載されたフレキシブル
    配線基板において、前記接続端子は、前記接続電極と接
    続される接続端子本体部と、該接続端子本体部の先端部
    に設けられ、最大幅が前記接続端子本体部の幅よりも大
    きい先端補強部とからなることを特徴とするフレキシブ
    ル配線基板。
  2. 【請求項２】 請求項１記載の発明において、前記接続
    電極は平面方形状であり、前記接続端子本体部の幅は前
    記接続電極の所定の一辺の長さよりも小さくなっている
    ことを特徴とするフレキシブル配線基板。
  3. 【請求項３】 請求項２記載の発明において、前記先端
    補強部の最大幅は前記接続端子本体部の幅よりも大きく
    て前記接続電極の所定の一辺の長さと同じかそれよりも
    小さくなっていることを特徴とするフレキシブル配線基
    板。
  4. 【請求項４】 請求項１記載の発明において、前記接続
    端子本体部に連続する配線の幅は前記接続端子本体部の
    幅よりも大きくなっていることを特徴とするフレキシブ
    ル配線基板。
  5. 【請求項５】 請求項４記載の発明において、前記接続
    電極は平面方形状であり、前記接続端子本体部の幅は前
    記接続電極の所定の一辺の長さよりも小さくなってお
    り、前記配線の幅は前記接続端子本体部の幅よりも大き
    くて前記接続電極の所定の一辺の長さと同じかそれより
    も小さくなっていることを特徴とするフレキシブル配線
    基板。
  6. 【請求項６】 請求項１〜５のいずれかに記載の発明に
    おいて、前記電子部品は半導体チップまたは半導体チッ
    プを有するものであることを特徴とするフレキシブル配
    線基板。
JP06993999A 1999-03-16 1999-03-16 フレキシブル配線基板 Expired - Fee Related JP3986199B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP06993999A JP3986199B2 (ja) 1999-03-16 1999-03-16 フレキシブル配線基板
US09/503,231 US6437253B1 (en) 1999-03-16 2000-02-11 Terminal structure to which an electronic component is to be bonded
KR1020000010972A KR100342036B1 (ko) 1999-03-16 2000-03-06 전자부품접속단자구조
TW089104148A TW493362B (en) 1999-03-16 2000-03-08 Electronic component connection terminal construction
CNB001034367A CN1183810C (zh) 1999-03-16 2000-03-08 端子结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06993999A JP3986199B2 (ja) 1999-03-16 1999-03-16 フレキシブル配線基板

Publications (2)

Publication Number Publication Date
JP2000269611A true JP2000269611A (ja) 2000-09-29
JP3986199B2 JP3986199B2 (ja) 2007-10-03

Family

ID=13417147

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06993999A Expired - Fee Related JP3986199B2 (ja) 1999-03-16 1999-03-16 フレキシブル配線基板

Country Status (5)

Country Link
US (1) US6437253B1 (ja)
JP (1) JP3986199B2 (ja)
KR (1) KR100342036B1 (ja)
CN (1) CN1183810C (ja)
TW (1) TW493362B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6867490B2 (en) 2002-12-09 2005-03-15 Sharp Kabushiki Kaisha Semiconductor device
US7144758B2 (en) 2003-05-20 2006-12-05 Seiko Epson Corporation Manufacturing method of semiconductor device, including differently spaced bump electrode arrays
JP2007036283A (ja) * 2006-09-29 2007-02-08 Sharp Corp 半導体装置
US7671454B2 (en) 2006-05-12 2010-03-02 Sharp Kabushiki Kaisha Tape carrier, semiconductor apparatus, and semiconductor module apparatus
JP2016012588A (ja) * 2014-06-27 2016-01-21 京セラサーキットソリューションズ株式会社 配線基板

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3653460B2 (ja) * 2000-10-26 2005-05-25 三洋電機株式会社 半導体モジュールおよびその製造方法
JP2004342993A (ja) * 2003-05-19 2004-12-02 Seiko Epson Corp 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
CN101309551A (zh) 2007-05-18 2008-11-19 富葵精密组件(深圳)有限公司 电路板
JP5001731B2 (ja) * 2007-07-02 2012-08-15 日東電工株式会社 配線回路基板と電子部品との接続構造
JP5125632B2 (ja) * 2008-03-10 2013-01-23 セイコーエプソン株式会社 実装構造体および電気光学装置
TWI455254B (zh) * 2011-03-31 2014-10-01 Raydium Semiconductor Corp 晶片接線結構
TWI495052B (zh) * 2012-06-25 2015-08-01 矽品精密工業股份有限公司 基板結構與使用該基板結構之半導體封裝件
US20140175658A1 (en) * 2012-12-21 2014-06-26 Qualcomm Incorporated Anchoring a trace on a substrate to reduce peeling of the trace
US20160260660A1 (en) * 2015-03-04 2016-09-08 Delta Electronics, Inc. Electronic device and electronic package thereof
CN109640770A (zh) * 2016-08-25 2019-04-16 Lg电子株式会社 吸尘器
US10522524B2 (en) * 2017-06-30 2019-12-31 Lg Display Co., Ltd. Display device and method for fabricating the same
TWI715485B (zh) * 2020-04-16 2021-01-01 常州欣盛半導體技術股份有限公司 一種提高cof-ic封裝過程中引腳剝離強度的線路結構

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0677632A (ja) * 1992-02-24 1994-03-18 Matsushita Electric Ind Co Ltd 回路基板
JP2678958B2 (ja) 1992-03-02 1997-11-19 カシオ計算機株式会社 フィルム配線基板およびその製造方法
KR940023325A (ko) * 1993-03-11 1994-10-22 토모마쯔 켕고 땜납층을 프리코팅해서 사용되는 회로기판 및 땜납층이 프리코팅된 회로기판

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6867490B2 (en) 2002-12-09 2005-03-15 Sharp Kabushiki Kaisha Semiconductor device
CN1324701C (zh) * 2002-12-09 2007-07-04 夏普株式会社 具有窄间距化的内引线的半导体装置
US7144758B2 (en) 2003-05-20 2006-12-05 Seiko Epson Corporation Manufacturing method of semiconductor device, including differently spaced bump electrode arrays
US7671454B2 (en) 2006-05-12 2010-03-02 Sharp Kabushiki Kaisha Tape carrier, semiconductor apparatus, and semiconductor module apparatus
JP2007036283A (ja) * 2006-09-29 2007-02-08 Sharp Corp 半導体装置
JP2016012588A (ja) * 2014-06-27 2016-01-21 京セラサーキットソリューションズ株式会社 配線基板

Also Published As

Publication number Publication date
CN1183810C (zh) 2005-01-05
KR100342036B1 (ko) 2002-07-02
TW493362B (en) 2002-07-01
KR20000076775A (ko) 2000-12-26
US6437253B1 (en) 2002-08-20
CN1267180A (zh) 2000-09-20
JP3986199B2 (ja) 2007-10-03

Similar Documents

Publication Publication Date Title
JP3986199B2 (ja) フレキシブル配線基板
EP1895585A2 (en) Chip film package and display panel assembly having the same
JP2509969B2 (ja) 電子装置
US20030060062A1 (en) Flexible Printed Circuit Board Having Conductor Lands Formed Thereon
JPH05160290A (ja) 回路モジュール
JPH08228059A (ja) 回路モジュールの実装装置およびこの回路モジュールを有する電子機器
JP2000269608A (ja) フレキシブル配線基板及びそれを備えた表示装置
JPH04196555A (ja) Ｔａｂパッケージ
JP2000243862A (ja) インターポーザ基板
US6853080B2 (en) Electronic device and method of manufacturing the same, and electronic instrument
JP3769979B2 (ja) 表示パネル及びそれを備えた表示装置
JPH06202136A (ja) 液晶装置
JP2001156416A (ja) フレキシブル配線基板の接続構造
JPH07254760A (ja) 基板とｉｃユニットとの接続構造
JP2009016578A (ja) フレキシブル配線基板、該フレキシブル配線基板を用いた半導体装置、および該半導体装置を備えた表示装置
JPH04262590A (ja) フレキシブル配線板
JPH09318965A (ja) 液晶表示装置
JPH0828395B2 (ja) フレキシブル回路基板および液晶表示装置
JPH02214191A (ja) フレキシブルプリント配線板の接続構造
JPH10282516A (ja) 液晶表示装置
JPH0341486Y2 (ja)
JP2004363593A (ja) エッジマウント型コネクタ付き強化基板
JP2665275B2 (ja) 半導体装置
JPH0715116A (ja) プリント配線基板
JPH11219762A (ja) 電子部品及び基板

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040720

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041018

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20041025

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20041112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070530

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070710

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100720

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110720

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110720

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120720

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120720

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130720

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees