JPH05160290A - 回路モジュール - Google Patents

回路モジュール

Info

Publication number
JPH05160290A
JPH05160290A JP3349529A JP34952991A JPH05160290A JP H05160290 A JPH05160290 A JP H05160290A JP 3349529 A JP3349529 A JP 3349529A JP 34952991 A JP34952991 A JP 34952991A JP H05160290 A JPH05160290 A JP H05160290A
Authority
JP
Japan
Prior art keywords
circuit board
wiring
board
sided wiring
sided
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3349529A
Other languages
English (en)
Inventor
Minoru Hirai
稔 平井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP3349529A priority Critical patent/JPH05160290A/ja
Priority to US07/983,895 priority patent/US5309326A/en
Priority to DE4240897A priority patent/DE4240897C2/de
Publication of JPH05160290A publication Critical patent/JPH05160290A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H10W70/657—Shapes or dispositions of interconnections on sidewalls or bottom surfaces of the package substrates, interposers or redistribution layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/049—PCB for one component, e.g. for mounting onto mother PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09181—Notches in edge pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

(57)【要約】 【目的】半導体素子を回路基板に接続して成る回路モジ
ュールにおいて、低コストの回路モジュールを提供す
る。 【構成】回路基板20上にＩＣチップを載置し、ＩＣチッ
プの電極から金属ワイヤーを用いて、回路基板20上に設
けられた配線パターンに配線する。ＩＣチップの全ての
電極を配線した後、ＩＣ及び金属ワイヤーを樹脂22で封
止する。回路基板20は両面配線基板であり、この回路基
板20が搭載される回路基板21が単純な片面配線で済むよ
うに、配線入れ替えや引き回しを回路基板20上で行なっ
ている。回路基板21は、中心に回路基板20を搭載する領
域を設け、その回りに必要な配線パターンが形成された
片面配線基板である。 【効果】半導体素子をチップの状態で実装しているた
め、面積が小さくて済む第１回路基板のみを両面配線に
し、第１回路基板が搭載される第２回路基板は片面配線
としているので、回路基板全体としての製造コストの低
減が可能となる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、液晶表示装置の駆動用
回路などを構成する回路モジュールに関するものであ
る。
【０００２】
【従来の技術】例えば、液晶表示装置において、５×７
のフォントを１文字と換算すると、１６文字×１行分も
しくは８文字×２行分の表示を行なうためには、液晶駆
動用の半導体（以下「ＩＣ」と云う）は、８０ピン程度
のものが１個必要となる。このとき、駆動用の回路はＩ
ＣとＩＣを接続した回路基板から成り、それを回路モジ
ュールと云う。従来の回路モジュールは、図４に示すよ
うに、プラスチックモールドされたＩＣ10を表面及び裏
面に配線パターンのある両面配線された回路基板11に接
続したものである。回路基板11を両面配線にしなければ
ならないのは、使用するＩＣ10の配ピン状態と実際の液
晶表示素子の電極配列の関係で、液晶表示素子への接続
が円滑に行なわれるように、ピン順の入れ替えのための
配線入れ替えや配線の引き回しを行なうために、効率が
よいからである。
【０００３】
【発明が解決しようとする課題】しかしながら、両面配
線の回路基板11は、片面配線の回路基板に比べ製造コス
トが高く、回路モジュールとしてのコスト高の要因とな
っていた。また、その製造コストは、面積に比例して高
くなっていた。本発明は、このような問題を解決し、低
コストの回路モジュールを提供することを目的とする。
【０００４】
【課題を解決するための手段】上記目的を達成するた
め、本発明の回路モジュールは、第１回路基板上に半導
体素子を載置し、前記半導体素子の電極と前記第１回路
基板の配線パターンを金属ワイヤーにて接続し、前記半
導体素子と前記金属ワイヤーを樹脂にて被覆して成る半
導体装置と、前記半導体装置を少なくとも１個以上搭載
した第２回路基板と、を有している。そして、前記第１
回路基板は両面配線基板であり、前記第２回路基板は片
面配線基板である。
【０００５】
【作用】このようにすると、半導体素子をプラスチック
モールドしない状態で、第１回路基板に実装しているの
で、第１回路基板は小さくて済む。また、第２回路基板
を片面配線基板にできるように第１回路基板に両面配線
を施せば、面積の大きな第２回路基板が片面配線とな
り、低コスト化が可能となるので、第１回路基板が両面
配線基板であっても、双方の回路基板の製造コストの合
計は従来に比べ低減できる。
【０００６】
【実施例】以下、本発明の実施例を図面を参照しつつ、
説明する。図１に、本発明を実施した回路モジュールの
斜視図を示す。同図において、回路基板20は両面配線基
板であり、回路基板21は片面回路基板である。回路基板
20上には、ＩＣチップ（不図示）を封止した樹脂22が設
けられている。この回路基板20を回路基板21の所定の位
置に接続して、回路モジュールを作成する。
【０００７】図２に、ＩＣチップを実装した回路基板20
を示す。（ａ）は平面図、（ｂ）は断面図である。回路
基板20上に、ＩＣチップ23を載置し、ＩＣチップ23の電
極24から金属ワイヤー25を用いて、回路基板20上に設け
られた配線パターン26に配線する。ＩＣチップ23の全て
の電極を配線した後、ＩＣ23及び金属ワイヤーを樹脂22
で封止する。上述のように、回路基板20は両面配線基板
であり、この回路基板20が搭載される回路基板21（図
１）が単純な片面配線で済むように、配線入れ替えや引
き回しを回路基板20上で行なっている。図３に示す回路
基板21は、中心に回路基板20を搭載する領域を設け、そ
の回りに必要な配線パターン27が形成された片面配線基
板である。
【０００８】本発明により、どの程度のコストダウンが
可能であるかを、具体的に示す。図４に示した従来の両
面配線の回路基板11が、大きさ８０ｍｍ×４０ｍｍで、
そのコストを１とする。図３の回路基板21の大きさも同
様に、８０ｍｍ×４０ｍｍであり、図２の回路基板20の
大きさは、３０ｍｍ×１５ｍｍであるとする。両面配線
基板のコストは、同一面積であれば、片面配線基板のそ
れの １.５倍であるので、回路基板21のコストは両面基
板と片面基板の比から、 回路基板21 ： １ × １／１.５ ＝ ０.６７ となり、また、回路基板20のコストは面積比から、 回路基板20 ： １ × （３０×１５）／（８０×４０） ＝ ０.１４ となる。これを合計すれば ０.８１となるので、図１の
ような構成の回路モジュールの回路基板のコストは、従
来に比べ約２０％低減できたことになる。
【０００９】
【発明の効果】以上説明したように、本発明によれば、
半導体素子をチップの状態で実装しているため、面積が
小さくて済む第１回路基板のみを両面配線にし、前記第
１回路基板が搭載される第２回路基板を片面配線とする
ことができるので、回路基板全体としての製造コストの
低減が可能となり、該回路基板により構成される回路モ
ジュールも低コスト化が図れる。
【図面の簡単な説明】
【図１】 本発明を実施した回路モジュールの斜視図。
【図２】 半導体素子を実装した第１の回路基板の平面
図及び断面図。
【図３】 第２の回路基板の平面図。
【図４】 従来の回路モジュールの斜視図。
【符号の説明】 10 ＩＣ 11 回路基板 20 回路基板 21 回路基板 22 樹脂 23 ＩＣチップ 24 電極 25 金属ワイヤー 26 配線パターン 27 配線パターン

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 第１回路基板上に半導体素子を載置し、
    前記半導体素子の電極と前記第１回路基板の配線パター
    ンを金属ワイヤーにて接続し、前記半導体素子と前記金
    属ワイヤーを樹脂にて被覆して成る半導体装置と、 前記半導体装置を少なくとも１個以上搭載した第２回路
    基板と、 を有することを特徴とする回路モジュール。
  2. 【請求項２】 前記第１回路基板は両面配線基板であ
    り、前記第２回路基板は片面配線基板であることを特徴
    とする請求項１に記載の回路モジュール。
JP3349529A 1991-12-06 1991-12-06 回路モジュール Pending JPH05160290A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP3349529A JPH05160290A (ja) 1991-12-06 1991-12-06 回路モジュール
US07/983,895 US5309326A (en) 1991-12-06 1992-12-01 Circuit module having stacked circuit boards
DE4240897A DE4240897C2 (de) 1991-12-06 1992-12-04 Schaltungsmodul

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3349529A JPH05160290A (ja) 1991-12-06 1991-12-06 回路モジュール

Publications (1)

Publication Number Publication Date
JPH05160290A true JPH05160290A (ja) 1993-06-25

Family

ID=18404345

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3349529A Pending JPH05160290A (ja) 1991-12-06 1991-12-06 回路モジュール

Country Status (3)

Country Link
US (1) US5309326A (ja)
JP (1) JPH05160290A (ja)
DE (1) DE4240897C2 (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0798620A (ja) * 1992-11-13 1995-04-11 Seiko Epson Corp 電子装置およびこれを用いたコンピュータ
JPH0750762B2 (ja) * 1992-12-18 1995-05-31 山一電機株式会社 Ｉｃキャリア
JPH0831544B2 (ja) * 1993-06-29 1996-03-27 山一電機株式会社 Ｉｃキャリア
JP3461204B2 (ja) * 1993-09-14 2003-10-27 株式会社東芝 マルチチップモジュール
US5675180A (en) * 1994-06-23 1997-10-07 Cubic Memory, Inc. Vertical interconnect process for silicon segments
JP2709283B2 (ja) * 1995-04-07 1998-02-04 山一電機株式会社 Ｉｃキャリア
US5847930A (en) * 1995-10-13 1998-12-08 Hei, Inc. Edge terminals for electronic circuit modules
TW327247B (en) * 1996-05-31 1998-02-21 Ibm Ball grid array having no through holes or via interconnections
US5825630A (en) * 1996-11-07 1998-10-20 Ncr Corporation Electronic circuit board including a second circuit board attached there to to provide an area of increased circuit density
DE19724560A1 (de) 1997-06-11 1998-12-17 Anatoli Dipl Ing Stobbe Verfahren zur Identifizierung von an sportlichen Wettbewerben teilnehmenden Personen oder Tieren
US6060169A (en) * 1997-11-24 2000-05-09 International Business Machines Corporation Coating Material and method for providing asset protection
US5956234A (en) * 1998-01-20 1999-09-21 Integrated Device Technology, Inc. Method and structure for a surface mountable rigid-flex printed circuit board
FI112288B (fi) * 2000-01-17 2003-11-14 Rafsec Oy Menetelmä älytarrasyöttörainan valmistamiseksi
FI112287B (fi) * 2000-03-31 2003-11-14 Rafsec Oy Menetelmä tuoteanturin muodostamiseksi ja tuoteanturi
FI111881B (fi) * 2000-06-06 2003-09-30 Rafsec Oy Älykorttiraina ja menetelmä sen valmistamiseksi
FI112121B (fi) * 2000-12-11 2003-10-31 Rafsec Oy Älytarraraina, menetelmä sen valmistamiseksi, menetelmä kantorainan valmistamiseksi ja älytarrarainan älytarran rakenneosa
FI112550B (fi) * 2001-05-31 2003-12-15 Rafsec Oy Älytarra ja älytarraraina
FI117331B (fi) * 2001-07-04 2006-09-15 Rafsec Oy Menetelmä ruiskuvaletun tuotteen valmistamiseksi
FI119401B (fi) * 2001-12-21 2008-10-31 Upm Raflatac Oy Älytarraraina ja menetelmä sen valmistamiseksi
US20030131472A1 (en) * 2002-01-15 2003-07-17 Mitac International Corp. Method of fabricating a multi-layer circuit board assembly
US7215018B2 (en) 2004-04-13 2007-05-08 Vertical Circuits, Inc. Stacked die BGA or LGA component assembly
US7245021B2 (en) * 2004-04-13 2007-07-17 Vertical Circuits, Inc. Micropede stacked die component assembly
US7705432B2 (en) * 2004-04-13 2010-04-27 Vertical Circuits, Inc. Three dimensional six surface conformal die coating
TWI342457B (en) * 2006-05-05 2011-05-21 Chimei Innolux Corp Printed circuit board module used in liquid crystal display device
USD668658S1 (en) * 2011-11-15 2012-10-09 Connectblue Ab Module
USD689053S1 (en) * 2011-11-15 2013-09-03 Connectblue Ab Module
USD692896S1 (en) * 2011-11-15 2013-11-05 Connectblue Ab Module
USD680545S1 (en) * 2011-11-15 2013-04-23 Connectblue Ab Module
USD668659S1 (en) * 2011-11-15 2012-10-09 Connectblue Ab Module
USD680119S1 (en) * 2011-11-15 2013-04-16 Connectblue Ab Module

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH597638B5 (ja) * 1976-04-22 1978-04-14 Hasler Ag
JPS5769766A (en) * 1980-10-17 1982-04-28 Matsushita Electric Ind Co Ltd Ship carrier
JPH03214691A (ja) * 1990-01-18 1991-09-19 Fujitsu Ltd フレキシブルプリント板の集積回路実装構造

Also Published As

Publication number Publication date
DE4240897A1 (ja) 1993-06-09
DE4240897C2 (de) 2002-03-14
US5309326A (en) 1994-05-03

Similar Documents

Publication Publication Date Title
US5309326A (en) Circuit module having stacked circuit boards
JP2568748B2 (ja) 半導体装置
JP4641141B2 (ja) 半導体装置、ｔｃｐ型半導体装置、ｔｃｐ用テープキャリア、プリント配線基板
JPS63296292A (ja) 半導体装置
JP3769979B2 (ja) 表示パネル及びそれを備えた表示装置
JPH0651331A (ja) Ｌｃｄモジュール
JP2788899B2 (ja) 表面実装用集積回路
JPH07263485A (ja) Ｉｃチップおよびそれと基板との接続構造
JPS61114226A (ja) 液晶表示素子
JPH08186348A (ja) フィルム配線基板およびその接続構造
JPH0349255A (ja) 半導体集積回路の封止方式
JPH04199552A (ja) Ｉｃパッケージ
JPH04267361A (ja) リードレスチップキャリア
JPH0722091A (ja) 接続端子
JPH04199564A (ja) 電子部品のパッケージ構造
JPH081943B2 (ja) 半導体集積回路パッケージ
JPH04338599A (ja) 実装基板およびその実装構造
KR100206975B1 (ko) 반도체 패키지
JPS6292456A (ja) 集積回路装置
JPH0430441A (ja) 半導体装置
JPH02148316A (ja) 半導体装置カード
JPH06333997A (ja) Ｔａｂフィルム及びそのｔａｂフィルムを用いた半導体装置
JPS63191130A (ja) 液晶表示素子
JPH01316948A (ja) 半導体集積回路
JPH07254629A (ja) Ｉｃチップおよびこのｉｃチップとの接続構造