JP2000269906A - シームレス多重装置 - Google Patents
シームレス多重装置Info
- Publication number
- JP2000269906A JP2000269906A JP6819199A JP6819199A JP2000269906A JP 2000269906 A JP2000269906 A JP 2000269906A JP 6819199 A JP6819199 A JP 6819199A JP 6819199 A JP6819199 A JP 6819199A JP 2000269906 A JP2000269906 A JP 2000269906A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- multiplexing
- transmission
- output
- system conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
- Time-Division Multiplex Systems (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】
【課題】入力時から多重化処理時に至る処理過程で生じ
る遅延の削減を図り、かつ時間参照情報の付け替え累積
誤差を最小に抑える。 【解決手段】Ｍ系統のＴＳ信号を信号系統変換回路１１
にて必要とするＮ系統のＴＳ信号に選択的に変換して
後、多重化回路１２にて１つのＴＳ信号に多重化すると
ともに、Ｍ系統のＴＳ信号から番組を構成するために必
要な基準時間を示すＰＣＲを含むパケットをＰＣＲ抽出
回路１３にて抽出し、このパケット中のＰＣＲの内容を
ＰＣＲ再生回路１４にて信号系統変換回路１１による信
号変換処理に要する時間を加えた内容に書き替えて多重
化回路１２でＴＳ信号に多重するようにしている。
る遅延の削減を図り、かつ時間参照情報の付け替え累積
誤差を最小に抑える。 【解決手段】Ｍ系統のＴＳ信号を信号系統変換回路１１
にて必要とするＮ系統のＴＳ信号に選択的に変換して
後、多重化回路１２にて１つのＴＳ信号に多重化すると
ともに、Ｍ系統のＴＳ信号から番組を構成するために必
要な基準時間を示すＰＣＲを含むパケットをＰＣＲ抽出
回路１３にて抽出し、このパケット中のＰＣＲの内容を
ＰＣＲ再生回路１４にて信号系統変換回路１１による信
号変換処理に要する時間を加えた内容に書き替えて多重
化回路１２でＴＳ信号に多重するようにしている。
Description
【０００１】
【発明の属する技術分野】この発明は、符号化データの
通信、蓄積、放送などを行なうデジタルメディア処理分
野において、複数系統のトランスポートストリームから
必要とする系統のトランスポートストリームを選択し多
重化するシームレス多重装置に関する。
通信、蓄積、放送などを行なうデジタルメディア処理分
野において、複数系統のトランスポートストリームから
必要とする系統のトランスポートストリームを選択し多
重化するシームレス多重装置に関する。
【０００２】
【従来の技術】近年、符号化圧縮された信号の通信、蓄
積、放送などを行なうデジタルメディア処理分野におい
ては、送信装置側で例えばＭＰＥＧ（Moving Picture C
odingExperts Group）２で規格されている符号化圧縮方
式を利用して、番組を構成するビデオ、オーディオ、デ
ータを圧縮して多重し１つのトランスポートストリーム
（ＴＳ）に生成して放送するものがある。特に、この多
重処理については、図５に示すようなシームレス多重装
置が用いられている。
積、放送などを行なうデジタルメディア処理分野におい
ては、送信装置側で例えばＭＰＥＧ（Moving Picture C
odingExperts Group）２で規格されている符号化圧縮方
式を利用して、番組を構成するビデオ、オーディオ、デ
ータを圧縮して多重し１つのトランスポートストリーム
（ＴＳ）に生成して放送するものがある。特に、この多
重処理については、図５に示すようなシームレス多重装
置が用いられている。
【０００３】図５において、シームレス多重装置は、シ
ームレススプライサ５１，５２及び多重化部５３を備
え、それぞれ単体機器として完結した機能を有してい
る。すなわち、入力される複数系統のＴＳ信号のうちの
一部の系統は多重化部５３に直接供給され、残りの系統
はシームレススプライサ５１，５２ぞれぞれに供給され
る。シームレススプライサ５１，５２は、対応する制御
部５４，５５の指示に従って、入力された複数系統のＴ
Ｓ信号から必要とする系統のＴＳ信号を選択し、多重化
部５３に出力する。多重化部５３は、制御部５６の指示
に従って、入力された複数系統のＴＳ信号を多重化し１
つのＴＳ信号に生成して出力する。
ームレススプライサ５１，５２及び多重化部５３を備
え、それぞれ単体機器として完結した機能を有してい
る。すなわち、入力される複数系統のＴＳ信号のうちの
一部の系統は多重化部５３に直接供給され、残りの系統
はシームレススプライサ５１，５２ぞれぞれに供給され
る。シームレススプライサ５１，５２は、対応する制御
部５４，５５の指示に従って、入力された複数系統のＴ
Ｓ信号から必要とする系統のＴＳ信号を選択し、多重化
部５３に出力する。多重化部５３は、制御部５６の指示
に従って、入力された複数系統のＴＳ信号を多重化し１
つのＴＳ信号に生成して出力する。
【０００４】ところで、上記シームレススプライサ５
１，５２及び多重化部５３にそれぞれ入力されるＴＳ信
号中には、番組を構成するために必要な基準時間を示す
ＰＣＲ（Program Clock Reference）が含まれており、
シームレススプライサ５１，５２及び多重化部５３それ
ぞれの処理に応じてＰＣＲの内容を各処理に要する時間
を加えた内容に書き替えて新たに付け替える必要が生じ
てくる。しかし、このＰＣＲの書き替え及び付け替え処
理について、シームレススプライサ５１，５２及び多重
化部５３それぞれの単体機器で行なうと、各単体機器の
信号処理に固定的遅延が生じることになり、最終的にＰ
ＣＲの付け替えによる誤差、つまりＰＣＲジッタが累積
増加してしまうことになる。
１，５２及び多重化部５３にそれぞれ入力されるＴＳ信
号中には、番組を構成するために必要な基準時間を示す
ＰＣＲ（Program Clock Reference）が含まれており、
シームレススプライサ５１，５２及び多重化部５３それ
ぞれの処理に応じてＰＣＲの内容を各処理に要する時間
を加えた内容に書き替えて新たに付け替える必要が生じ
てくる。しかし、このＰＣＲの書き替え及び付け替え処
理について、シームレススプライサ５１，５２及び多重
化部５３それぞれの単体機器で行なうと、各単体機器の
信号処理に固定的遅延が生じることになり、最終的にＰ
ＣＲの付け替えによる誤差、つまりＰＣＲジッタが累積
増加してしまうことになる。
【０００５】一方、上記対策としては、各単体機器でＰ
ＣＲジッタを抑えることが考えられているが、各単体機
器でＰＣＲジッタを抑える処理を実行させることは、フ
ロー制御等の処理の複雑化を招くことになり、また、ハ
ードウェアのコスト増加を招くことにもなる。
ＣＲジッタを抑えることが考えられているが、各単体機
器でＰＣＲジッタを抑える処理を実行させることは、フ
ロー制御等の処理の複雑化を招くことになり、また、ハ
ードウェアのコスト増加を招くことにもなる。
【０００６】
【発明が解決しようとする課題】以上のように、従来の
シームレス多重装置では、ＰＣＲの書き替え及び付け替
え処理を各単体機器で行なっているため、各単体機器の
信号処理に固定的遅延が生じることになり、最終的にＰ
ＣＲジッタが累積増加してしまうという問題を有してい
る。また、各単体機器でＰＣＲジッタを抑える処理を実
行させると、フロー制御等の処理の複雑化を招くことに
なり、さらに、ハードウェアのコスト増加を招くことに
もなる。
シームレス多重装置では、ＰＣＲの書き替え及び付け替
え処理を各単体機器で行なっているため、各単体機器の
信号処理に固定的遅延が生じることになり、最終的にＰ
ＣＲジッタが累積増加してしまうという問題を有してい
る。また、各単体機器でＰＣＲジッタを抑える処理を実
行させると、フロー制御等の処理の複雑化を招くことに
なり、さらに、ハードウェアのコスト増加を招くことに
もなる。
【０００７】そこで、この発明の目的は、入力時から多
重化処理時に至る処理過程で生じる遅延の削減を図り、
時間参照情報の付け替え累積誤差を最小に抑え、かつ各
構成機器の処理上の負担を軽減し得るシームレス多重装
置を提供することにある。
重化処理時に至る処理過程で生じる遅延の削減を図り、
時間参照情報の付け替え累積誤差を最小に抑え、かつ各
構成機器の処理上の負担を軽減し得るシームレス多重装
置を提供することにある。
【０００８】
【課題を解決するための手段】この発明に係るシームレ
ス多重装置は、番組を構成する複数系統の伝送信号を多
重化するシームレス多重装置において、１系統中に複数
のパケットを配列し、かつ番組を構成するために必要な
基準時間を示す時間参照情報を付加したパケットを含む
Ｍ（Ｍは自然数）系統の伝送信号をＮ（Ｎは自然数）系
統の伝送信号に選択的に変換する信号系統変換手段と、
Ｍ系統の伝送信号から時間参照情報を含むパケットを抽
出し、このパケット中の時間参照情報を、信号系統変換
手段にて入力された伝送信号の処理に要する時間を加え
た情報に書き替える時間参照情報抽出書替手段と、信号
系統変換手段で変換されたＮ系統の伝送信号及び時間参
照情報抽出書替手段で書き替えられた時間参照情報を多
重化信号に多重化する多重化手段と、信号系統変換手段
から任意の系統の伝送信号を出力するように信号系統変
換手段を制御し、任意の系統の伝送信号を多重するとと
もに、時間参照情報を付加するように前記多重化手段を
制御する制御手段とを備えるようにしたものである。
ス多重装置は、番組を構成する複数系統の伝送信号を多
重化するシームレス多重装置において、１系統中に複数
のパケットを配列し、かつ番組を構成するために必要な
基準時間を示す時間参照情報を付加したパケットを含む
Ｍ（Ｍは自然数）系統の伝送信号をＮ（Ｎは自然数）系
統の伝送信号に選択的に変換する信号系統変換手段と、
Ｍ系統の伝送信号から時間参照情報を含むパケットを抽
出し、このパケット中の時間参照情報を、信号系統変換
手段にて入力された伝送信号の処理に要する時間を加え
た情報に書き替える時間参照情報抽出書替手段と、信号
系統変換手段で変換されたＮ系統の伝送信号及び時間参
照情報抽出書替手段で書き替えられた時間参照情報を多
重化信号に多重化する多重化手段と、信号系統変換手段
から任意の系統の伝送信号を出力するように信号系統変
換手段を制御し、任意の系統の伝送信号を多重するとと
もに、時間参照情報を付加するように前記多重化手段を
制御する制御手段とを備えるようにしたものである。
【０００９】この構成によれば、Ｍ系統の伝送信号を必
要とするＮ系統の伝送信号に選択的に変換して後、１つ
の多重化信号に多重化するとともに、Ｍ系統の伝送信号
から番組を構成するために必要な基準時間を示す時間参
照情報を抽出し、この時間参照情報をＭ系統からＮ系統
への信号変換処理に要する時間を加えた情報に書き替え
て多重化信号に多重するようにしているので、さらに時
間参照情報の書き替え及び付け替え処理が１回で済むこ
とになり、このため、入力時から多重化時に至る処理過
程における遅延の削減を図ることが可能となり、時間参
照情報の書き替え及び付け替え累積誤差を最小に抑える
ことが可能となる。
要とするＮ系統の伝送信号に選択的に変換して後、１つ
の多重化信号に多重化するとともに、Ｍ系統の伝送信号
から番組を構成するために必要な基準時間を示す時間参
照情報を抽出し、この時間参照情報をＭ系統からＮ系統
への信号変換処理に要する時間を加えた情報に書き替え
て多重化信号に多重するようにしているので、さらに時
間参照情報の書き替え及び付け替え処理が１回で済むこ
とになり、このため、入力時から多重化時に至る処理過
程における遅延の削減を図ることが可能となり、時間参
照情報の書き替え及び付け替え累積誤差を最小に抑える
ことが可能となる。
【００１０】また、上記構成において、信号系統変換手
段は、入力されるＭ系統の伝送信号を系統別に一時的に
蓄積する系統変換用入力信号記憶手段と、多重化手段に
出力するＮ系統の伝送信号を系統別に一時的に蓄積する
系統変換用出力信号記憶手段と、この系統変換用入力信
号記憶手段と系統変換用出力信号記憶手段との間を選択
的に接続する系統変換用接続手段とを有し、多重化手段
は、信号系統変換手段から出力されたＮ系統の伝送信号
を系統別に一時的に蓄積する多重化用入力信号記憶手段
と、多重化信号を一時的に蓄積する多重化用出力信号記
憶手段と、この多重化用出力信号記憶手段と多重化用入
力信号記憶手段とを時分割で接続するとともに、時間参
照情報抽出書替手段と多重化用出力信号記憶手段とを接
続する多重用接続手段とを有し、時間参照情報抽出書替
手段は、Ｍ系統の伝送信号から時間参照情報を抽出する
時間参照情報抽出手段と、この時間参照情報抽出手段で
抽出された時間参照情報を、信号系統変換手段及び多重
化手段にて入力された伝送信号の処理に要する時間を加
えた情報に書き替えて多重化手段の多重用接続手段に与
える手段とを有し、制御手段は、少なくとも系統変換用
接続手段における接続処理と、多重化接続手段における
接続処理を制御する手段を有してなることを特徴とす
る。
段は、入力されるＭ系統の伝送信号を系統別に一時的に
蓄積する系統変換用入力信号記憶手段と、多重化手段に
出力するＮ系統の伝送信号を系統別に一時的に蓄積する
系統変換用出力信号記憶手段と、この系統変換用入力信
号記憶手段と系統変換用出力信号記憶手段との間を選択
的に接続する系統変換用接続手段とを有し、多重化手段
は、信号系統変換手段から出力されたＮ系統の伝送信号
を系統別に一時的に蓄積する多重化用入力信号記憶手段
と、多重化信号を一時的に蓄積する多重化用出力信号記
憶手段と、この多重化用出力信号記憶手段と多重化用入
力信号記憶手段とを時分割で接続するとともに、時間参
照情報抽出書替手段と多重化用出力信号記憶手段とを接
続する多重用接続手段とを有し、時間参照情報抽出書替
手段は、Ｍ系統の伝送信号から時間参照情報を抽出する
時間参照情報抽出手段と、この時間参照情報抽出手段で
抽出された時間参照情報を、信号系統変換手段及び多重
化手段にて入力された伝送信号の処理に要する時間を加
えた情報に書き替えて多重化手段の多重用接続手段に与
える手段とを有し、制御手段は、少なくとも系統変換用
接続手段における接続処理と、多重化接続手段における
接続処理を制御する手段を有してなることを特徴とす
る。
【００１１】なお、系統変換用入力信号記憶手段は、Ｍ
個の入力バッファを並列に配置しており、Ｍ系統の伝送
信号を１パケット毎に各系統別の前記入力バッファに蓄
積する手段を有し、系統変換用出力信号記憶手段は、Ｎ
個の出力バッファを並列に配置しており、系統変換用接
続手段により選択的に導出されたＮ系統の伝送信号を１
パケット毎に各系統別の出力バッファに蓄積する手段を
有し、多重化用入力信号記憶手段は、Ｎ個の入力バッフ
ァを並列に配置しており、系統変換用出力信号記憶手段
から出力されたＮ系統の伝送信号を１パケット毎に対応
する入力バッファに蓄積する手段を有し、多重化用出力
信号記憶手段は、最大Ｎ個のパケットを蓄積可能な少な
くとも１個の出力バッファを有し、多重用接続手段によ
り順次導出されたＮ系統のパケットを出力バッファに蓄
積するとともに、時間参照情報抽出書替手段により与え
られる時間参照情報を出力バッファに蓄積する手段を有
してなること特徴とする。
個の入力バッファを並列に配置しており、Ｍ系統の伝送
信号を１パケット毎に各系統別の前記入力バッファに蓄
積する手段を有し、系統変換用出力信号記憶手段は、Ｎ
個の出力バッファを並列に配置しており、系統変換用接
続手段により選択的に導出されたＮ系統の伝送信号を１
パケット毎に各系統別の出力バッファに蓄積する手段を
有し、多重化用入力信号記憶手段は、Ｎ個の入力バッフ
ァを並列に配置しており、系統変換用出力信号記憶手段
から出力されたＮ系統の伝送信号を１パケット毎に対応
する入力バッファに蓄積する手段を有し、多重化用出力
信号記憶手段は、最大Ｎ個のパケットを蓄積可能な少な
くとも１個の出力バッファを有し、多重用接続手段によ
り順次導出されたＮ系統のパケットを出力バッファに蓄
積するとともに、時間参照情報抽出書替手段により与え
られる時間参照情報を出力バッファに蓄積する手段を有
してなること特徴とする。
【００１２】したがってこの構成によれば、Ｍ系統の伝
送信号から必要とするＮ系統の伝送信号を選択して多重
化信号に多重化する処理過程で、１パケット蓄積可能な
バッファメモリを（Ｍ＋２Ｎ）個用い、最大Ｎパケット
蓄積可能なバッファメモリを１個用いて、多重化処理に
要するバッファメモリ容量を最小に設計でき、さらに、
信号系統変換処理及び多重化処理を一括し最適な制御フ
ローを実現できるので、信頼度が高くコストの削減にも
寄与できる。
送信号から必要とするＮ系統の伝送信号を選択して多重
化信号に多重化する処理過程で、１パケット蓄積可能な
バッファメモリを（Ｍ＋２Ｎ）個用い、最大Ｎパケット
蓄積可能なバッファメモリを１個用いて、多重化処理に
要するバッファメモリ容量を最小に設計でき、さらに、
信号系統変換処理及び多重化処理を一括し最適な制御フ
ローを実現できるので、信頼度が高くコストの削減にも
寄与できる。
【００１３】上記構成において、制御手段は、多重化手
段から出力される多重化信号に対し、Ｍ個のパケットの
直列配列時の伝送レートと同一となるように、多重化手
段の多重用接続手段により導出されるＮ個のパケット
に、単位パケット長に相当するビット数を有する無効な
ダミーパケットを追加する手段を有してなることを特徴
とする。このようにすることで、多重化信号の伝送レー
トを入力時に伝送すべきＭ個のパケットの直列配列時の
伝送レートに合わせることが可能となる。
段から出力される多重化信号に対し、Ｍ個のパケットの
直列配列時の伝送レートと同一となるように、多重化手
段の多重用接続手段により導出されるＮ個のパケット
に、単位パケット長に相当するビット数を有する無効な
ダミーパケットを追加する手段を有してなることを特徴
とする。このようにすることで、多重化信号の伝送レー
トを入力時に伝送すべきＭ個のパケットの直列配列時の
伝送レートに合わせることが可能となる。
【００１４】上記構成において、信号系統変換手段の前
段に設けられ、信号系統変換手段に入力すべきＭ系統の
伝送信号のうちの一部の系統を１つの多重化信号から分
離する信号分離手段と、この信号分離手段で分離された
複数系統の伝送信号のうち一部の系統の伝送信号の伝送
レートを任意の伝送レートに変更して信号系統変換手段
に送出する伝送レート変更手段とを備え、制御手段は、
信号分離手段の信号分離処理及び伝送レート変更手段に
おける伝送レートを制御する手段を有してなることを特
徴とする。
段に設けられ、信号系統変換手段に入力すべきＭ系統の
伝送信号のうちの一部の系統を１つの多重化信号から分
離する信号分離手段と、この信号分離手段で分離された
複数系統の伝送信号のうち一部の系統の伝送信号の伝送
レートを任意の伝送レートに変更して信号系統変換手段
に送出する伝送レート変更手段とを備え、制御手段は、
信号分離手段の信号分離処理及び伝送レート変更手段に
おける伝送レートを制御する手段を有してなることを特
徴とする。
【００１５】このように構成することで、Ｍ系統の伝送
信号について、系統毎に互いに信号形式が異なり、多重
化に際して信号分離及び伝送レート変更を必要とする場
合に、まず、必要とする一部の系統の伝送信号に対して
信号分離処理及び伝送レート変更処理を実行することに
より、系統毎に互いに同一で信号系統変換手段及び多重
化手段で処理可能な信号形式に合わせるようにすれば、
以後、信号系統変換処理及び多重化処理が容易に実行で
きるようになり、さらに、信号分離処理、伝送レート変
更処理、信号系統変換処理及び信号多重処理を１つの制
御手段により一括して制御できるので、多重化すべき伝
送信号の処理ルーティングを求めることができ、この処
理ルーティングに基づいて、複数系統の伝送信号の多重
化におけるフロー制御を最適化でき、これにより、各構
成機器の処理上の負担を軽減できる。
信号について、系統毎に互いに信号形式が異なり、多重
化に際して信号分離及び伝送レート変更を必要とする場
合に、まず、必要とする一部の系統の伝送信号に対して
信号分離処理及び伝送レート変更処理を実行することに
より、系統毎に互いに同一で信号系統変換手段及び多重
化手段で処理可能な信号形式に合わせるようにすれば、
以後、信号系統変換処理及び多重化処理が容易に実行で
きるようになり、さらに、信号分離処理、伝送レート変
更処理、信号系統変換処理及び信号多重処理を１つの制
御手段により一括して制御できるので、多重化すべき伝
送信号の処理ルーティングを求めることができ、この処
理ルーティングに基づいて、複数系統の伝送信号の多重
化におけるフロー制御を最適化でき、これにより、各構
成機器の処理上の負担を軽減できる。
【００１６】また、上記構成において、信号分離手段、
伝送レート変更手段、信号系統変換手段及び多重化手段
のうちの少なくとも２個以上は、別途提供される前記番
組に関する番組情報信号を伝送信号に挿入、もしくは伝
送信号に多重された番組情報信号の入れ替えを行なうこ
とを特徴とする。
伝送レート変更手段、信号系統変換手段及び多重化手段
のうちの少なくとも２個以上は、別途提供される前記番
組に関する番組情報信号を伝送信号に挿入、もしくは伝
送信号に多重された番組情報信号の入れ替えを行なうこ
とを特徴とする。
【００１７】この構成によれば、番組情報信号の局所管
理を行なう分散処理の有効化を図ることが可能となる。
理を行なう分散処理の有効化を図ることが可能となる。
【００１８】
【発明の実施の形態】以下、この発明の実施形態につい
て図面を参照して詳細に説明する。 （第１の実施形態）図１は、この発明に係るシームレス
多重装置の一実施形態を示す回路ブロック図である。図
１において、図中符号１は多重処理部である。そして、
番組を構成するＭ（Ｍは自然数）系統のＴＳ信号は、多
重処理部１の信号系統変換回路１１で、Ｎ（Ｎは自然
数）系統のＴＳ信号に変換され、多重化回路１２にて多
重化されて１つのＴＳ信号に生成される。
て図面を参照して詳細に説明する。 （第１の実施形態）図１は、この発明に係るシームレス
多重装置の一実施形態を示す回路ブロック図である。図
１において、図中符号１は多重処理部である。そして、
番組を構成するＭ（Ｍは自然数）系統のＴＳ信号は、多
重処理部１の信号系統変換回路１１で、Ｎ（Ｎは自然
数）系統のＴＳ信号に変換され、多重化回路１２にて多
重化されて１つのＴＳ信号に生成される。
【００１９】なお、上記Ｍ系統のＴＳ信号は、ＭＰＥＧ
−２符号化方式により符号化された信号であり、１系統
中に複数のパケットを配列し、かつＰＣＲを付加したパ
ケットを含んでいる。また、ＴＳ信号は、ビデオ、オー
ディオ、データが１種の成分より成る単一番組でもよい
が、複数番組を多重化したマルチプログラムＴＳでもよ
い。
−２符号化方式により符号化された信号であり、１系統
中に複数のパケットを配列し、かつＰＣＲを付加したパ
ケットを含んでいる。また、ＴＳ信号は、ビデオ、オー
ディオ、データが１種の成分より成る単一番組でもよい
が、複数番組を多重化したマルチプログラムＴＳでもよ
い。
【００２０】また、Ｍ系統のＴＳ信号は、分配部２で２
つに分配され、一方の信号がＰＣＲ抽出回路１３に供給
される。ＰＣＲ抽出回路１３は、入力されたＭ系統のう
ちの１系統のＴＳ信号に含まれるＰＣＲのパケットを抽
出する。この抽出されたＰＣＲのパケット信号は、その
内容がＰＣＲ再生回路１４で信号系統変換回路１１にて
入力された伝送信号の処理に要する時間を加えた内容に
書き替えられて、多重化回路１２でＴＳ信号に多重化さ
れる。
つに分配され、一方の信号がＰＣＲ抽出回路１３に供給
される。ＰＣＲ抽出回路１３は、入力されたＭ系統のう
ちの１系統のＴＳ信号に含まれるＰＣＲのパケットを抽
出する。この抽出されたＰＣＲのパケット信号は、その
内容がＰＣＲ再生回路１４で信号系統変換回路１１にて
入力された伝送信号の処理に要する時間を加えた内容に
書き替えられて、多重化回路１２でＴＳ信号に多重化さ
れる。
【００２１】さらに、多重処理部１には、Ｍ系統のＴＳ
信号から任意の系統のＴＳ信号を選択して出力するよう
に信号系統変換回路１１を制御し、任意の系統のＴＳ信
号を多重するとともに、ＰＣＲ再生回路１４から出力さ
れたＰＣＲのパケット信号を付加するように多重化回路
１２を制御する制御部３が備えられている。
信号から任意の系統のＴＳ信号を選択して出力するよう
に信号系統変換回路１１を制御し、任意の系統のＴＳ信
号を多重するとともに、ＰＣＲ再生回路１４から出力さ
れたＰＣＲのパケット信号を付加するように多重化回路
１２を制御する制御部３が備えられている。
【００２２】図２は、上記信号系統変換回路１１の具体
的構成を示す回路ブロック図である。すなわち、信号系
統変換回路１１は、入力されるＭ系統のＴＳ信号を系統
別に一時的に蓄積する入力信号記憶部１１０と、多重化
回路１２に出力するＮ系統のＴＳ信号を系統別に一時的
に蓄積する出力信号記憶部１１１と、この入力信号記憶
部１１０と出力信号記憶部１１１との間を選択的に接続
する接続部１１２とを備えている。
的構成を示す回路ブロック図である。すなわち、信号系
統変換回路１１は、入力されるＭ系統のＴＳ信号を系統
別に一時的に蓄積する入力信号記憶部１１０と、多重化
回路１２に出力するＮ系統のＴＳ信号を系統別に一時的
に蓄積する出力信号記憶部１１１と、この入力信号記憶
部１１０と出力信号記憶部１１１との間を選択的に接続
する接続部１１２とを備えている。
【００２３】また、入力信号記憶部１１０は、Ｍ個のバ
ッファメモリ１１０１〜１１０Ｍを並列に配置してお
り、出力信号記憶部１１１は、Ｎ個のバッファメモリ１
１１１〜１１１Ｎを並列に配置している。すなわち、入
力されるＭ系統のＴＳ信号は、Ｍ個のバッファメモリ１
１０１〜１１０Ｍに各系統別に１パケットづつ記憶され
る。これらＭ個のバッファメモリ１１０１〜１１０Ｍに
それぞれ記憶されたＭ系統のＴＳ信号は、制御部３によ
って、バッファメモリ１１０１〜１１０Ｍからパケット
単位で読み出される。
ッファメモリ１１０１〜１１０Ｍを並列に配置してお
り、出力信号記憶部１１１は、Ｎ個のバッファメモリ１
１１１〜１１１Ｎを並列に配置している。すなわち、入
力されるＭ系統のＴＳ信号は、Ｍ個のバッファメモリ１
１０１〜１１０Ｍに各系統別に１パケットづつ記憶され
る。これらＭ個のバッファメモリ１１０１〜１１０Ｍに
それぞれ記憶されたＭ系統のＴＳ信号は、制御部３によ
って、バッファメモリ１１０１〜１１０Ｍからパケット
単位で読み出される。
【００２４】接続部１１２で選択されたＮ系統のＴＳ信
号は、Ｎ個のバッファメモリ１１１１〜１１１Ｎに各系
統別に１パケットづつ記憶される。これらＮ個のバッフ
ァメモリ１１１１〜１１１Ｎにそれぞれ記憶されたＮ系
統のＴＳ信号は、制御部３によって、バッファメモリ１
１１１〜１１１Ｎからパケット単位で読み出される。ま
た、接続部１１２は、制御部３によって、Ｍ個のバッフ
ァメモリ１１０１〜１１０Ｍから読み出されたＭ系統の
ＴＳ信号から必要な系統のＴＳ信号を選択するようにバ
ッファメモリ１１０１〜１１０Ｍとバッファメモリ１１
１１〜１１１Ｎとの間の接続処理が制御される。また、
どのＴＳ信号からどのＴＳ信号へシームレスに切り替え
るか、またその切替タイミングの指定も制御部３で指示
される。
号は、Ｎ個のバッファメモリ１１１１〜１１１Ｎに各系
統別に１パケットづつ記憶される。これらＮ個のバッフ
ァメモリ１１１１〜１１１Ｎにそれぞれ記憶されたＮ系
統のＴＳ信号は、制御部３によって、バッファメモリ１
１１１〜１１１Ｎからパケット単位で読み出される。ま
た、接続部１１２は、制御部３によって、Ｍ個のバッフ
ァメモリ１１０１〜１１０Ｍから読み出されたＭ系統の
ＴＳ信号から必要な系統のＴＳ信号を選択するようにバ
ッファメモリ１１０１〜１１０Ｍとバッファメモリ１１
１１〜１１１Ｎとの間の接続処理が制御される。また、
どのＴＳ信号からどのＴＳ信号へシームレスに切り替え
るか、またその切替タイミングの指定も制御部３で指示
される。
【００２５】図３は、上記多重化回路１２の具体的構成
を示す回路ブロック図である。すなわち、多重化回路１
２は、信号系統変換回路１１から出力されたＮ系統のＴ
Ｓ信号を系統別に一時的に蓄積する入力信号記憶部１２
１と、最大Ｎ個のパケット信号を蓄積可能なバッファメ
モリ１２２と、このバッファメモリ１２２と入力信号記
憶部１２１とを接続するとともに、バッファメモリ１２
２とＰＣＲ再生回路１４とを接続する接続部１２３とを
備えている。
を示す回路ブロック図である。すなわち、多重化回路１
２は、信号系統変換回路１１から出力されたＮ系統のＴ
Ｓ信号を系統別に一時的に蓄積する入力信号記憶部１２
１と、最大Ｎ個のパケット信号を蓄積可能なバッファメ
モリ１２２と、このバッファメモリ１２２と入力信号記
憶部１２１とを接続するとともに、バッファメモリ１２
２とＰＣＲ再生回路１４とを接続する接続部１２３とを
備えている。
【００２６】また、入力信号記憶部１２１は、Ｎ個のバ
ッファメモリ１２１１〜１２１Ｎを並列に配置してい
る。そして、信号系統変換回路１１から出力されるＮ系
統のＴＳ信号は、Ｎ個のバッファメモリ１２１１〜１２
１Ｎに各系統別に１パケットづつ記憶される。これらＮ
個のバッファメモリ１２１１〜１２１Ｎにそれぞれ記憶
されたＮ系統のＴＳ信号は、制御部３によって、バッフ
ァメモリ１２１１〜１２１Ｎからパケット単位で読み出
される。読み出されたＮ個のパケット信号は、接続部１
２３で時分割で選択導出され、バッファメモリ１２２に
順次記憶される。
ッファメモリ１２１１〜１２１Ｎを並列に配置してい
る。そして、信号系統変換回路１１から出力されるＮ系
統のＴＳ信号は、Ｎ個のバッファメモリ１２１１〜１２
１Ｎに各系統別に１パケットづつ記憶される。これらＮ
個のバッファメモリ１２１１〜１２１Ｎにそれぞれ記憶
されたＮ系統のＴＳ信号は、制御部３によって、バッフ
ァメモリ１２１１〜１２１Ｎからパケット単位で読み出
される。読み出されたＮ個のパケット信号は、接続部１
２３で時分割で選択導出され、バッファメモリ１２２に
順次記憶される。
【００２７】バッファメモリ１２２に記憶された信号
は、制御部３によって、読み出され多重化された１つの
ＴＳ信号として出力される。なお、ＰＣＲのパケット信
号についても、接続部１２３で必要に応じて選択導出さ
れ、バッファメモリ１２２に記憶されることによりＴＳ
信号に多重化される。
は、制御部３によって、読み出され多重化された１つの
ＴＳ信号として出力される。なお、ＰＣＲのパケット信
号についても、接続部１２３で必要に応じて選択導出さ
れ、バッファメモリ１２２に記憶されることによりＴＳ
信号に多重化される。
【００２８】なお、上記構成において、放送波に変換し
て送信すべきＭ系統のＴＳ信号の多重化時のビットレー
トと、多重化回路１２で多重化されたＴＳ信号のビット
レートとの違いが生じてくる。そこで、制御部３では、
ダミーパケット生成回路１５にて単位パケット長に相当
するビット数を有する無効なダミーパケットを生成し、
このダミーパケットを接続部１２３で導出させてバッフ
ァメモリ１２２に必要な数だけ記憶させるようにしてい
る。このようにすることで、多重化回路１２で多重化さ
れたＴＳ信号のビットレートを送信すべきＭ系統のＴＳ
信号の多重化時のビットレートに合わせることが可能と
なり、入力時と多重化時とによるビットレートの差を吸
収できる。
て送信すべきＭ系統のＴＳ信号の多重化時のビットレー
トと、多重化回路１２で多重化されたＴＳ信号のビット
レートとの違いが生じてくる。そこで、制御部３では、
ダミーパケット生成回路１５にて単位パケット長に相当
するビット数を有する無効なダミーパケットを生成し、
このダミーパケットを接続部１２３で導出させてバッフ
ァメモリ１２２に必要な数だけ記憶させるようにしてい
る。このようにすることで、多重化回路１２で多重化さ
れたＴＳ信号のビットレートを送信すべきＭ系統のＴＳ
信号の多重化時のビットレートに合わせることが可能と
なり、入力時と多重化時とによるビットレートの差を吸
収できる。
【００２９】以上のように上記実施形態によれば、Ｍ系
統のＴＳ信号を信号系統変換回路１１にて必要とするＮ
系統のＴＳ信号に選択的に変換して後、多重化回路１２
にて１つのＴＳ信号に多重化するとともに、Ｍ系統のＴ
Ｓ信号から番組を構成するために必要な基準時間を示す
ＰＣＲ含むパケットをＰＣＲ抽出回路１３にて抽出し、
このＰＣＲの内容をＰＣＲ再生回路１４にて信号系統変
換回路１１による信号変換処理に要する時間を加えた内
容に書き替えて多重化回路１２でＴＳ信号に多重するよ
うにしているので、ＰＣＲの付け替え処理が１回で済む
ことになり、このため、入力時から多重化時に至る処理
過程で生じる遅延の削減を図ることが可能となり、さら
にＰＣＲジッタを最小に抑えることが可能となる。
統のＴＳ信号を信号系統変換回路１１にて必要とするＮ
系統のＴＳ信号に選択的に変換して後、多重化回路１２
にて１つのＴＳ信号に多重化するとともに、Ｍ系統のＴ
Ｓ信号から番組を構成するために必要な基準時間を示す
ＰＣＲ含むパケットをＰＣＲ抽出回路１３にて抽出し、
このＰＣＲの内容をＰＣＲ再生回路１４にて信号系統変
換回路１１による信号変換処理に要する時間を加えた内
容に書き替えて多重化回路１２でＴＳ信号に多重するよ
うにしているので、ＰＣＲの付け替え処理が１回で済む
ことになり、このため、入力時から多重化時に至る処理
過程で生じる遅延の削減を図ることが可能となり、さら
にＰＣＲジッタを最小に抑えることが可能となる。
【００３０】また、上記実施形態によれば、信号系統変
換回路１１でＭ系統のＴＳ信号から必要とするＮ系統の
ＴＳ信号を選択し、多重化回路１２で１つのＴＳ信号に
多重化する処理過程で、１パケット蓄積可能なバッファ
メモリを（Ｍ＋２Ｎ）個用い、最大Ｎパケット蓄積可能
なバッファメモリを１個用いて、多重化処理に要するバ
ッファメモリ容量を最小に設計でき、さらに、信号系統
変換回路１１の処理及び多重化回路１２の処理を一括し
最適な制御フローを実現できるので、信頼度が高くコス
トの削減にも寄与できる。
換回路１１でＭ系統のＴＳ信号から必要とするＮ系統の
ＴＳ信号を選択し、多重化回路１２で１つのＴＳ信号に
多重化する処理過程で、１パケット蓄積可能なバッファ
メモリを（Ｍ＋２Ｎ）個用い、最大Ｎパケット蓄積可能
なバッファメモリを１個用いて、多重化処理に要するバ
ッファメモリ容量を最小に設計でき、さらに、信号系統
変換回路１１の処理及び多重化回路１２の処理を一括し
最適な制御フローを実現できるので、信頼度が高くコス
トの削減にも寄与できる。
【００３１】なお、上記実施形態において、番組に関す
る情報を示すＰＭＴ（Program MapTable）、ＰＡＴ（Pr
ogram Association Table）等のパケット信号は、多重
化回路１２にて一括してＴＳ信号に挿入される。また、
多重化回路１２においては、信号系統変換回路１１から
導出されたＭＰＥＧ規格に準拠していないＴＳ信号に対
しても処理を行ない、不完全なＰＣＲ等を連続なＰＣＲ
への付け替えを行ない、ＭＰＥＧ規格に準拠したＴＳ信
号を出力する。
る情報を示すＰＭＴ（Program MapTable）、ＰＡＴ（Pr
ogram Association Table）等のパケット信号は、多重
化回路１２にて一括してＴＳ信号に挿入される。また、
多重化回路１２においては、信号系統変換回路１１から
導出されたＭＰＥＧ規格に準拠していないＴＳ信号に対
しても処理を行ない、不完全なＰＣＲ等を連続なＰＣＲ
への付け替えを行ない、ＭＰＥＧ規格に準拠したＴＳ信
号を出力する。
【００３２】（第２の実施形態）この発明の第２の実施
形態は、Ｍ系統のＴＳ信号について、系統毎に互いに信
号形式が異なり、多重化に際して信号分離及び伝送レー
ト変更を必要とする場合に、信号系統変換処理前に、一
部の系統に対し信号分離処理及び伝送レート変更処理等
を行なって、系統毎に互いに同一で多重処理部で処理可
能な信号形式に合わせるようにしたものである。
形態は、Ｍ系統のＴＳ信号について、系統毎に互いに信
号形式が異なり、多重化に際して信号分離及び伝送レー
ト変更を必要とする場合に、信号系統変換処理前に、一
部の系統に対し信号分離処理及び伝送レート変更処理等
を行なって、系統毎に互いに同一で多重処理部で処理可
能な信号形式に合わせるようにしたものである。
【００３３】図４は、この発明に係るシームレス多重装
置の第２の実施形態を示す回路ブロック図である。な
お、図４において、上記図１と同一部分には同一符号を
付して詳細な説明を省略する。
置の第２の実施形態を示す回路ブロック図である。な
お、図４において、上記図１と同一部分には同一符号を
付して詳細な説明を省略する。
【００３４】すなわち、多重処理部１の前段には、信号
分離部４１及びトランスコーダ部４２，４３が配置され
る。そして、ＭＰＥＧ−２符号化方式にて符号化された
Ｍ系統のＴＳ信号のうちの一部の系統（図中では３系
統）は、多重処理部１に直接供給される信号であり、残
りの系統は、信号分離部４１で分離された信号である。
信号分離部４１は、制御部４４からの指示に従って、入
力される多重ＴＳ信号をＰＩＤ（番組ＩＤ）毎に分類
し、ＰＩＤ毎にＴＳ信号として出力する。この出力の一
部は多重処理部１に供給され、残りはトランスコーダ部
４２，４３にそれぞれ供給される。
分離部４１及びトランスコーダ部４２，４３が配置され
る。そして、ＭＰＥＧ−２符号化方式にて符号化された
Ｍ系統のＴＳ信号のうちの一部の系統（図中では３系
統）は、多重処理部１に直接供給される信号であり、残
りの系統は、信号分離部４１で分離された信号である。
信号分離部４１は、制御部４４からの指示に従って、入
力される多重ＴＳ信号をＰＩＤ（番組ＩＤ）毎に分類
し、ＰＩＤ毎にＴＳ信号として出力する。この出力の一
部は多重処理部１に供給され、残りはトランスコーダ部
４２，４３にそれぞれ供給される。
【００３５】すなわち、信号分離部４１は、制御部４４
の指示により、出力ラインの切り替えを行ない、多重処
理部１及びトランスコーダ部４２，４３へ出力するＴＳ
信号を振り分ける。この切り替えについては、電源投入
時や番組の新規の発生などのつながりのないＴＳ信号に
対して単なる切り替えを行なう。一方、１つの番組から
他の番組、ＣＭ（コマーシャル）挿入など連続的に継続
しているＴＳ信号に対しては、シームレスな切り替えを
行なう。
の指示により、出力ラインの切り替えを行ない、多重処
理部１及びトランスコーダ部４２，４３へ出力するＴＳ
信号を振り分ける。この切り替えについては、電源投入
時や番組の新規の発生などのつながりのないＴＳ信号に
対して単なる切り替えを行なう。一方、１つの番組から
他の番組、ＣＭ（コマーシャル）挿入など連続的に継続
しているＴＳ信号に対しては、シームレスな切り替えを
行なう。
【００３６】また、トランスコーダ部４２，４３の各々
は、入力されるＴＳ信号に対し、そのビットレートを制
御部４４により指示されたビットレートに変更して多重
処理部１に送出する。
は、入力されるＴＳ信号に対し、そのビットレートを制
御部４４により指示されたビットレートに変更して多重
処理部１に送出する。
【００３７】以上のように上記第２の実施形態によれ
ば、Ｍ系統のＴＳ信号について、系統毎に互いに信号形
式が異なり、多重処理部１によっては信号分離処理及び
伝送レート変更を行なわなければならない場合に、ま
ず、一部の系統のＴＳ信号に対して信号分離部４１によ
る信号分離処理及びトランスコーダ部４２，４３による
伝送レート変更処理を実行することにより、系統毎に互
いに同一で多重処理部１で処理可能な信号形式に合わせ
るようにすれば、以後、多重処理部１で信号系統変換処
理及び多重化処理が容易に実行できるようになる。さら
に、信号分離部４１における信号分離処理、トランスコ
ーダ部４２，４３における伝送レート変更処理、信号系
統変換回路１１における信号系統変換処理及び多重化回
路１２における信号多重処理を１つの制御部４４により
一括して制御できるので、関連機器を一体化できるとと
もに多重化すべきＴＳ信号の処理ルーティングを求める
ことができ、この処理ルーティングに基づいて、複数系
統のＴＳ信号の多重化におけるフロー制御を最適化でき
る。このため、各構成機器の処理上の負担を軽減でき
る。
ば、Ｍ系統のＴＳ信号について、系統毎に互いに信号形
式が異なり、多重処理部１によっては信号分離処理及び
伝送レート変更を行なわなければならない場合に、ま
ず、一部の系統のＴＳ信号に対して信号分離部４１によ
る信号分離処理及びトランスコーダ部４２，４３による
伝送レート変更処理を実行することにより、系統毎に互
いに同一で多重処理部１で処理可能な信号形式に合わせ
るようにすれば、以後、多重処理部１で信号系統変換処
理及び多重化処理が容易に実行できるようになる。さら
に、信号分離部４１における信号分離処理、トランスコ
ーダ部４２，４３における伝送レート変更処理、信号系
統変換回路１１における信号系統変換処理及び多重化回
路１２における信号多重処理を１つの制御部４４により
一括して制御できるので、関連機器を一体化できるとと
もに多重化すべきＴＳ信号の処理ルーティングを求める
ことができ、この処理ルーティングに基づいて、複数系
統のＴＳ信号の多重化におけるフロー制御を最適化でき
る。このため、各構成機器の処理上の負担を軽減でき
る。
【００３８】また、上記第２の実施形態では、別途提供
される番組に関する情報を示すＰＳＩ（Program Servic
e Information）／ＳＩ（Service Information）信号に
ついて、通常多重処理部１で統一的に挿入もしくは編集
を行なうが、負荷分散や局所管理上、信号分離部４１、
トランスコーダ部４２，４３等の少なくとも２個以上の
回路で挿入もしくは編集を行なうようにしてもよい。こ
のようにすることで、ＰＳＩ／ＳＩの局所管理を行なう
分散処理の有効化を図ることが可能となる。また、ＴＳ
信号にＰＳＩ／ＳＩ信号が多重されている場合に、多重
処理部１、信号分離部４１及びトランスコーダ部４２，
４３のうちの少なくとも２個以上の回路でＰＳＩ／ＳＩ
信号入れ替え処理を行なうようにしてもよい。
される番組に関する情報を示すＰＳＩ（Program Servic
e Information）／ＳＩ（Service Information）信号に
ついて、通常多重処理部１で統一的に挿入もしくは編集
を行なうが、負荷分散や局所管理上、信号分離部４１、
トランスコーダ部４２，４３等の少なくとも２個以上の
回路で挿入もしくは編集を行なうようにしてもよい。こ
のようにすることで、ＰＳＩ／ＳＩの局所管理を行なう
分散処理の有効化を図ることが可能となる。また、ＴＳ
信号にＰＳＩ／ＳＩ信号が多重されている場合に、多重
処理部１、信号分離部４１及びトランスコーダ部４２，
４３のうちの少なくとも２個以上の回路でＰＳＩ／ＳＩ
信号入れ替え処理を行なうようにしてもよい。
【００３９】なお、上記第２の実施形態において、信号
分離部４１やトランスコーダ部４２，４３の出力はＴＳ
信号であるが、ＭＰＥＧ−２規格に準拠しない暫定的な
形式の信号であっても、多重処理部１で識別可能な程度
の信号であればよく、この条件の緩和により、標準仕様
の単体機器を接続した場合に比べ、コストの削減を図れ
る。
分離部４１やトランスコーダ部４２，４３の出力はＴＳ
信号であるが、ＭＰＥＧ−２規格に準拠しない暫定的な
形式の信号であっても、多重処理部１で識別可能な程度
の信号であればよく、この条件の緩和により、標準仕様
の単体機器を接続した場合に比べ、コストの削減を図れ
る。
【００４０】また、上記第２の実施形態において、ＰＣ
Ｒの付け替えを各単体機器で行なう必要がないので、各
機器がＰＣＲ信号に与える不要なジッタを抑圧できる。
さらに、信号分離部４１では、必要なＴＳ信号のみ分離
を行なうため、スルーとなったＴＳ信号には遅延が発生
せず、これにより多重処理部１の出力のＰＣＲジッタが
抑圧される。また、多重処理部１では、上記第１の実施
形態に示す如く、ＰＭＴ（Program Map Table）、ＰＡ
Ｔ（Program Association Table）等のパケット信号を
一括してＴＳ信号に挿入していることはもちろんのこと
である。
Ｒの付け替えを各単体機器で行なう必要がないので、各
機器がＰＣＲ信号に与える不要なジッタを抑圧できる。
さらに、信号分離部４１では、必要なＴＳ信号のみ分離
を行なうため、スルーとなったＴＳ信号には遅延が発生
せず、これにより多重処理部１の出力のＰＣＲジッタが
抑圧される。また、多重処理部１では、上記第１の実施
形態に示す如く、ＰＭＴ（Program Map Table）、ＰＡ
Ｔ（Program Association Table）等のパケット信号を
一括してＴＳ信号に挿入していることはもちろんのこと
である。
【００４１】（その他の実施形態）この発明は、上記各
実施形態に限定されるものではない。例えば時間参照情
報として上記各実施形態では、ＰＣＲ信号を例に説明し
たが、このＰＣＲ以外の例えばＤＴＳ（Decoder Time S
tance）あるいはＰＴＳ（Presentation Time Stance）
等であってもよい。その他、多重処理部の構成、信号分
離部の構成、トランスコーダ部の構成等についても、こ
の発明の要旨を逸脱しない範囲で種々変形して実施でき
る。
実施形態に限定されるものではない。例えば時間参照情
報として上記各実施形態では、ＰＣＲ信号を例に説明し
たが、このＰＣＲ以外の例えばＤＴＳ（Decoder Time S
tance）あるいはＰＴＳ（Presentation Time Stance）
等であってもよい。その他、多重処理部の構成、信号分
離部の構成、トランスコーダ部の構成等についても、こ
の発明の要旨を逸脱しない範囲で種々変形して実施でき
る。
【００４２】
【発明の効果】以上詳述したようにこの発明によれば、
入力時から多重化処理時に至る処理過程で生じる遅延の
削減を図り、時間参照情報の付け替え累積誤差を最小に
抑え、各構成機器の処理上の負担を軽減し得るシームレ
ス多重装置を提供することができる。
入力時から多重化処理時に至る処理過程で生じる遅延の
削減を図り、時間参照情報の付け替え累積誤差を最小に
抑え、各構成機器の処理上の負担を軽減し得るシームレ
ス多重装置を提供することができる。
【図１】この発明に係るシームレス多重装置の一実施形
態を示す回路ブロック図。
態を示す回路ブロック図。
【図２】上記図１に示した信号系統変換回路の具体的構
成を示す回路ブロック図。
成を示す回路ブロック図。
【図３】上記図１に示した多重化回路のの具体的構成を
示す回路ブロック図。
示す回路ブロック図。
【図４】この発明の第２の実施形態を示す回路ブロック
図。
図。
【図５】従来のシームレス多重装置を示す回路ブロック
図。
図。
１…多重処理部、 ２…信号分配部、 ３，４４…制御部、 １１…信号系統変換回路、 １２…多重化回路、 １３…ＰＣＲ抽出回路、 １４…ＰＣＲ再生回路、 １５…ダミーパケット生成回路、 ４１…信号分離部、 ４２，４３…トランスコーダ部、 １１０，１２１…入力信号記憶部、 １１１…出力信号記憶部、 １１２，１２３…接続部、 １１０１〜１１０Ｍ，１１１１〜１１１Ｎ…バッファメ
モリ、 １２１１〜１２１Ｎ，１２２…バッファメモリ。
モリ、 １２１１〜１２１Ｎ，１２２…バッファメモリ。
フロントページの続き Ｆターム(参考） 5C059 KK01 KK06 MA00 RB00 RB02 RB10 RB16 RC04 RC08 SS01 SS06 UA34 5K028 AA03 AA07 EE03 KK01 KK23 KK32 LL02 MM16 RR02 RR03 SS24 5K030 GA02 GA05 HB15 HB21 HB28 JA01 KA03 LA07 LD07
Claims (6)
- 【請求項１】 番組を構成する複数系統の伝送信号を多
重化するシームレス多重装置において、 １系統中に複数のパケットを配列し、かつ前記番組を構
成するために必要な基準時間を示す時間参照情報を付加
したパケットを含むＭ（Ｍは自然数）系統の伝送信号を
Ｎ（Ｎは自然数）系統の伝送信号に選択的に変換する信
号系統変換手段と、 前記Ｍ系統の伝送信号から時間参照情報を含むパケット
を抽出し、このパケット中の時間参照情報を、前記信号
系統変換手段にて入力された伝送信号の処理に要する時
間を加えた情報に書き替える時間参照情報抽出書替手段
と、 前記信号系統変換手段で変換されたＮ系統の伝送信号及
び前記時間参照情報抽出書替手段で書き替えられた時間
参照情報を多重化して１つの多重化信号を生成する多重
化手段と、 前記信号系統変換手段から任意の系統の伝送信号を出力
するように前記信号系統変換手段を制御し、任意の系統
の伝送信号を多重するとともに、前記時間参照情報を付
加するように前記多重化手段を制御する制御手段とを具
備してなることを特徴とするシームレス多重装置。 - 【請求項２】 前記信号系統変換手段は、入力されるＭ
系統の伝送信号を系統別に一時的に蓄積する系統変換用
入力信号記憶手段と、前記多重化手段に出力するＮ系統
の伝送信号を系統別に一時的に蓄積する系統変換用出力
信号記憶手段と、この系統変換用入力信号記憶手段と前
記系統変換用出力信号記憶手段との間を選択的に接続す
る系統変換用接続手段とを有し、 前記多重化手段は、前記信号系統変換手段から出力され
たＮ系統の伝送信号を系統別に一時的に蓄積する多重化
用入力信号記憶手段と、前記多重化信号を一時的に蓄積
する多重化用出力信号記憶手段と、この多重化用出力信
号記憶手段と前記多重化用入力信号記憶手段とを時分割
で接続するとともに、前記多重化用出力信号記憶手段と
前記時間参照情報抽出書替手段とを接続する多重用接続
手段とを有し、 前記時間参照情報再生多重手段は、前記Ｍ系統の伝送信
号から前記時間参照情報を抽出する時間参照情報抽出手
段と、この時間参照情報抽出手段で抽出された前記時間
参照情報を、前記信号系統変換手段にて入力された伝送
信号の処理に要する時間を加えた情報に書き替えて前記
多重化手段の多重用接続手段に与える手段とを有し、 前記制御手段は、少なくとも前記系統変換用接続手段に
おける接続処理と、前記多重化接続手段における接続処
理を制御する手段を有してなることを特徴とする請求項
１記載のシームレス多重装置。 - 【請求項３】 前記系統変換用入力信号記憶手段は、Ｍ
個の入力バッファを並列に配置しており、前記Ｍ系統の
伝送信号を１パケット毎に各系統別の前記入力バッファ
に蓄積する手段を有し、 前記系統変換用出力信号記憶手段は、Ｎ個の出力バッフ
ァを並列に配置しており、前記系統変換用接続手段によ
り選択的に導出された前記Ｎ系統の伝送信号を１パケッ
ト毎に各系統別の出力バッファに蓄積する手段を有し、 前記多重化用入力信号記憶手段は、Ｎ個の入力バッファ
を並列に配置しており、前記系統変換用出力信号記憶手
段から出力された前記Ｎ系統の伝送信号を１パケット毎
に対応する入力バッファに蓄積する手段を有し、 前記多重化用出力信号記憶手段は、最大Ｎ個のパケット
を蓄積可能な少なくとも１個の出力バッファを有し、前
記多重用接続手段により順次導出された前記Ｎ系統のパ
ケットを出力バッファに蓄積するとともに、前記時間参
照情報抽出書替手段により与えられる前記時間参照情報
を当該出力バッファに蓄積する手段を有してなること特
徴とする請求項２記載のシームレス多重装置。 - 【請求項４】 前記制御手段は、前記多重化手段から出
力される前記多重化信号に対し、前記Ｍ個のパケットの
直列配列時の伝送レートと同一となるように、前記多重
化手段の多重用接続手段により導出されるＮ個のパケッ
トに、単位パケット長に相当するビット数を有する無効
なダミーパケットを追加する手段を有してなることを特
徴とする請求項１または２記載のシームレス多重装置。 - 【請求項５】 さらに、前記信号系統変換手段の前段に
設けられ、前記信号系統変換手段に入力すべき前記Ｍ系
統の伝送信号のうちの一部の系統を１つの多重化信号か
ら分離する信号分離手段と、この信号分離手段で分離さ
れた複数系統の伝送信号のうち一部の系統の伝送信号の
伝送レートを任意の伝送レートに変更して前記信号系統
変換手段に送出する伝送レート変更手段とを備え、 前記制御手段は、前記信号分離手段の信号分離処理及び
前記伝送レート変更手段における伝送レートを制御する
手段を有してなることを特徴とする請求項１記載のシー
ムレス多重装置。 - 【請求項６】 前記信号分離手段、前記伝送レート変更
手段、前記信号系統変換手段及び前記多重化手段のうち
の少なくとも２個以上は、別途提供される前記番組に関
する番組情報信号を伝送信号に挿入、もしくは伝送信号
に多重された番組情報信号の入れ替えを行なうことを特
徴とする請求項１または５記載のシームレス多重装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6819199A JP2000269906A (ja) | 1999-03-15 | 1999-03-15 | シームレス多重装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6819199A JP2000269906A (ja) | 1999-03-15 | 1999-03-15 | シームレス多重装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000269906A true JP2000269906A (ja) | 2000-09-29 |
Family
ID=13366658
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6819199A Pending JP2000269906A (ja) | 1999-03-15 | 1999-03-15 | シームレス多重装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000269906A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002208904A (ja) * | 2001-01-10 | 2002-07-26 | Sony Corp | デジタル信号多重化装置 |
| WO2003043238A1 (en) * | 2001-11-13 | 2003-05-22 | Matsushita Electric Industrial Co., Ltd. | Si information sender |
| JP2008154049A (ja) * | 2006-12-19 | 2008-07-03 | Nippon Telegr & Teleph Corp <Ntt> | トランスコードシステム，トランスコード方法及びその方法を実装したトランスコードプログラム，そのプログラムを記憶した記憶媒体 |
-
1999
- 1999-03-15 JP JP6819199A patent/JP2000269906A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002208904A (ja) * | 2001-01-10 | 2002-07-26 | Sony Corp | デジタル信号多重化装置 |
| WO2003043238A1 (en) * | 2001-11-13 | 2003-05-22 | Matsushita Electric Industrial Co., Ltd. | Si information sender |
| JP2008154049A (ja) * | 2006-12-19 | 2008-07-03 | Nippon Telegr & Teleph Corp <Ntt> | トランスコードシステム，トランスコード方法及びその方法を実装したトランスコードプログラム，そのプログラムを記憶した記憶媒体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3329076B2 (ja) | ディジタル信号伝送方法、ディジタル信号伝送装置、ディジタル信号受信方法及びディジタル信号受信装置 | |
| KR100226528B1 (ko) | 다중화 압축화상/음성데이타의 복호장치 | |
| CN100433839C (zh) | 数字广播信号的接收装置 | |
| US20010008535A1 (en) | Interconnection of audio/video devices | |
| JPH09139937A (ja) | 動画ストリーム変換装置 | |
| US20090024400A1 (en) | Multiplexed audio data decoding apparatus and receiver apparatus | |
| JPH11340938A (ja) | データ多重化装置及び方法 | |
| US6754239B2 (en) | Multiplexing apparatus and method, transmitting apparatus and method, and recording medium | |
| KR100384553B1 (ko) | 단일외부메모리를구비한데이터다중화장치 | |
| JP4002002B2 (ja) | デマルチプレクサ装置及びデマルチプレクス方法 | |
| JP3750760B2 (ja) | 繰返し使用データ挿入装置およびディジタル放送送信システム | |
| KR20110129559A (ko) | 디지털 광고 삽입기를 위한 비동기 직렬 인터페이스 스위쳐 | |
| JP2000269906A (ja) | シームレス多重装置 | |
| US20050069289A1 (en) | Transport stream recording/editing device and recording/editing method | |
| US6665001B1 (en) | Multiplex and demultiplex controlling apparatus, multiplex and demultiplex controlling system, and method thereof | |
| JPH11112947A (ja) | データ多重化装置およびデータ多重化方法、データ処理装置およびデータ処理方法、並びに伝送媒体 | |
| JP2885217B2 (ja) | Ｍｐｅｇデータ処理回路 | |
| JP3589913B2 (ja) | デジタル信号受信装置、デジタル信号処理装置およびプログラム記録媒体 | |
| JP2006019997A (ja) | 動画データ転送システム | |
| JP3505378B2 (ja) | データ切換装置、データ切換方法および受信装置 | |
| JP4425287B2 (ja) | ディジタルコンテンツ再生記録装置、ディジタルコンテンツ再生記録方法、ディジタルコンテンツ記録装置、およびディジタルコンテンツ再生記録プログラムを記録した媒体 | |
| JP2000244433A (ja) | データ多重化装置及びデータ多重化方法 | |
| JP2004222307A (ja) | デジタル信号受信装置、デジタル信号処理装置およびプログラム記録媒体 | |
| JP3705231B2 (ja) | トランスポートストリーム・スプライサー | |
| JP4833325B2 (ja) | ディジタルコンテンツ再生記録装置、ディジタルコンテンツ再生記録方法、ディジタルコンテンツ記録装置、およびディジタルコンテンツ再生記録プログラムを記録した媒体 |