JP2000270030A - Ｆｓｋ信号復調回路 - Google Patents
Ｆｓｋ信号復調回路Info
- Publication number
- JP2000270030A JP2000270030A JP11075113A JP7511399A JP2000270030A JP 2000270030 A JP2000270030 A JP 2000270030A JP 11075113 A JP11075113 A JP 11075113A JP 7511399 A JP7511399 A JP 7511399A JP 2000270030 A JP2000270030 A JP 2000270030A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- fsk
- fsk signal
- demodulation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【課題】 ＦＳＫ信号の復調回路を部品点数の増加につ
ながる掛け算器を用いずに構成し、ＦＳＫ受信機のコス
ト低減を可能にする。 【解決手段】 ダウンコンバートされた中間周波のＦＳ
Ｋ信号をＡ／Ｄコンバータ１でディジタル信号に変換
し、ＣＰＵ２に入力し、フーリエ変換部３で時間と共に
値が変化する信号を周波数スペクトルデータに変換し、
周波数判定部３に入力し、符号語を判定する。多値のＦ
ＳＫ信号を復調する場合はＣＰＵ２のプログラムを書替
えて対応する。
ながる掛け算器を用いずに構成し、ＦＳＫ受信機のコス
ト低減を可能にする。 【解決手段】 ダウンコンバートされた中間周波のＦＳ
Ｋ信号をＡ／Ｄコンバータ１でディジタル信号に変換
し、ＣＰＵ２に入力し、フーリエ変換部３で時間と共に
値が変化する信号を周波数スペクトルデータに変換し、
周波数判定部３に入力し、符号語を判定する。多値のＦ
ＳＫ信号を復調する場合はＣＰＵ２のプログラムを書替
えて対応する。
Description
【０００１】
【発明の属する技術分野】本発明はＦＳＫ(Frequency S
hift Keying)信号の復調回路に関する。
hift Keying)信号の復調回路に関する。
【０００２】
【従来の技術】ＦＳＫ信号受信機に用いる復調回路には
同期検波方式あるいは遅延検波方式等があるが、同期検
波方式は搬送波再生回路、掛け算器、フィルタ、位相検
波器および微分回路で構成され、また、遅延検波方式は
遅延回路、掛け算器、フィルタ、位相検波器および微分
回路で構成されるもので、何れも、部品点数の増加につ
ながる掛け算器を備えなければならないという問題があ
った。
同期検波方式あるいは遅延検波方式等があるが、同期検
波方式は搬送波再生回路、掛け算器、フィルタ、位相検
波器および微分回路で構成され、また、遅延検波方式は
遅延回路、掛け算器、フィルタ、位相検波器および微分
回路で構成されるもので、何れも、部品点数の増加につ
ながる掛け算器を備えなければならないという問題があ
った。
【０００３】
【発明が解決しようとする課題】本発明は、部品点数の
増加につながる掛け算器を不要とし、ＦＳＫ受信機のコ
ストの低減を可能にするＦＳＫ信号復調回路を得ること
を目的とする。
増加につながる掛け算器を不要とし、ＦＳＫ受信機のコ
ストの低減を可能にするＦＳＫ信号復調回路を得ること
を目的とする。
【０００４】
【課題を解決するための手段】上記目的を達成するた
め、本発明のＦＳＫ信号復調回路は、ＦＳＫ信号をサン
プリングしディジタル信号に変換するＡ／Ｄコンバータ
と、Ａ／Ｄコンバータよりの時間と共に値が変化する信
号を周波数スペクトルデータに変換する演算回路と、演
算回路よりの信号の周波数から符号語を判定し出力する
周波数判定部とから構成する。
め、本発明のＦＳＫ信号復調回路は、ＦＳＫ信号をサン
プリングしディジタル信号に変換するＡ／Ｄコンバータ
と、Ａ／Ｄコンバータよりの時間と共に値が変化する信
号を周波数スペクトルデータに変換する演算回路と、演
算回路よりの信号の周波数から符号語を判定し出力する
周波数判定部とから構成する。
【０００５】なお、演算回路にはフーリエ変換の演算を
なす回路を用いる。
なす回路を用いる。
【０００６】また、周波数判定部には、ＦＳＫ信号のビ
ット数に対応する符号語判定機能を有するものを用い
る。
ット数に対応する符号語判定機能を有するものを用い
る。
【０００７】この周波数判定部には、ＦＳＫ信号のビッ
ト数に応じて符号語を判定するためのプログラムの書替
えが可能なものを用いるようにしてもよい。
ト数に応じて符号語を判定するためのプログラムの書替
えが可能なものを用いるようにしてもよい。
【０００８】
【発明の実施の形態】発明の実施の形態を実施例に基づ
き図面を参照して説明する。図１は本発明によるＦＳＫ
信号復調回路の一実施例の要部ブロック図である。図に
おいて、１はＡ／Ｄコンバータで、中間周波数に変換さ
れたＦＳＫ信号をサンプリングし、ディジタル信号に変
換する。２はＣＰＵで、フーリエ変換部３、周波数判定
部４および制御部５で構成され、フーリエ変換部３（演
算回路）でＡ／Ｄコンバータ１よりの時間と共に値が変
化する信号を周波数スペクトルデータに変換し、周波数
判定部４でスペクトルの周波数から符号語を判定する。
制御部５はフーリエ変換部３および周波数判定部４を制
御する。
き図面を参照して説明する。図１は本発明によるＦＳＫ
信号復調回路の一実施例の要部ブロック図である。図に
おいて、１はＡ／Ｄコンバータで、中間周波数に変換さ
れたＦＳＫ信号をサンプリングし、ディジタル信号に変
換する。２はＣＰＵで、フーリエ変換部３、周波数判定
部４および制御部５で構成され、フーリエ変換部３（演
算回路）でＡ／Ｄコンバータ１よりの時間と共に値が変
化する信号を周波数スペクトルデータに変換し、周波数
判定部４でスペクトルの周波数から符号語を判定する。
制御部５はフーリエ変換部３および周波数判定部４を制
御する。
【０００９】次に、本発明によるＦＳＫ信号復調回路の
動作を説明する。ＦＳＫ変調された信号は高周波回路で
ダウンコンバートし、中間周波増幅回路で増幅され、Ａ
／Ｄコンバータ１に入力する。Ａ／Ｄコンバータ１で
は、後段のフーリエ変換部３で変換される符号語の最大
周波数の２倍以上の周波数のクロックで入力ＦＳＫ信号
をサンプリングし、ディジタル信号に変換する。この信
号はＣＰＵ２に入力し、演算回路であるフーリエ変換部
３で演算し、図２（イ）に示すように時間と共に値が変
化する信号を、図２（ロ）に示す周波数スペクトルのデ
ータ（所定の周波数に線スペクトルで表される）にフー
リエ変換する（フーリエ変換の公式による）。ＦＳＫ変
調された符号語はそれぞれ所定の周波数（例えば、ＦＳ
Ｋ信号が２値の場合はf1またはf2）に対応しており、例
えば、第１の符号語の入力にて、フーリエ変換により周
波数f1に線スペクトルが現れ、第２の符号語の入力に
て、周波数f2に線スペクトルが現れる。すなわち、フー
リエ変換によりＦＳＫ信号が復調される。これら復調さ
れた信号を周波数判定部４に入力し、周波数f1、f2等か
ら符号語を判定し、出力する。符号語は、例えば、ＦＳ
Ｋ信号が２値の場合は０または１（１ビット）であり、
ＦＳＫ信号が４値の場合は00、01、10または11（２ビッ
ト）であり、ＦＳＫ信号が８値の場合は000 、001 、01
0 、011 、100 、101 、110 または111 （３ビット）で
ある。
動作を説明する。ＦＳＫ変調された信号は高周波回路で
ダウンコンバートし、中間周波増幅回路で増幅され、Ａ
／Ｄコンバータ１に入力する。Ａ／Ｄコンバータ１で
は、後段のフーリエ変換部３で変換される符号語の最大
周波数の２倍以上の周波数のクロックで入力ＦＳＫ信号
をサンプリングし、ディジタル信号に変換する。この信
号はＣＰＵ２に入力し、演算回路であるフーリエ変換部
３で演算し、図２（イ）に示すように時間と共に値が変
化する信号を、図２（ロ）に示す周波数スペクトルのデ
ータ（所定の周波数に線スペクトルで表される）にフー
リエ変換する（フーリエ変換の公式による）。ＦＳＫ変
調された符号語はそれぞれ所定の周波数（例えば、ＦＳ
Ｋ信号が２値の場合はf1またはf2）に対応しており、例
えば、第１の符号語の入力にて、フーリエ変換により周
波数f1に線スペクトルが現れ、第２の符号語の入力に
て、周波数f2に線スペクトルが現れる。すなわち、フー
リエ変換によりＦＳＫ信号が復調される。これら復調さ
れた信号を周波数判定部４に入力し、周波数f1、f2等か
ら符号語を判定し、出力する。符号語は、例えば、ＦＳ
Ｋ信号が２値の場合は０または１（１ビット）であり、
ＦＳＫ信号が４値の場合は00、01、10または11（２ビッ
ト）であり、ＦＳＫ信号が８値の場合は000 、001 、01
0 、011 、100 、101 、110 または111 （３ビット）で
ある。
【００１０】周波数判定部４は、復調されるＦＳＫ信号
のビット数に対応する符号語判定機能を有するものと
し、多値のＦＳＫ信号の復調回路にも対応できるように
する。このため、符号語の数に応じて判定すべき周波数
を設定できるように、例えば、ＣＰＵ２のプログラムの
書替えにより多値のＦＳＫ信号に対応できるようにして
おく。
のビット数に対応する符号語判定機能を有するものと
し、多値のＦＳＫ信号の復調回路にも対応できるように
する。このため、符号語の数に応じて判定すべき周波数
を設定できるように、例えば、ＣＰＵ２のプログラムの
書替えにより多値のＦＳＫ信号に対応できるようにして
おく。
【００１１】
【発明の効果】以上に説明したように、本発明によるＦ
ＳＫ信号復調回路によれば、Ａ／ＤコンバータとＣＰＵ
（フーリエ変換部および周波数判定部等からなる）によ
りＦＳＫ信号を復調するものであるから、部品点数の増
加につながる掛け算器を用いる必要がなく、また、多値
のＦＳＫ信号を復調する場合でもＣＰＵのプログラムの
書替えで対応することができ、ＦＳＫ信号受信機を経済
的に構成することができる。
ＳＫ信号復調回路によれば、Ａ／ＤコンバータとＣＰＵ
（フーリエ変換部および周波数判定部等からなる）によ
りＦＳＫ信号を復調するものであるから、部品点数の増
加につながる掛け算器を用いる必要がなく、また、多値
のＦＳＫ信号を復調する場合でもＣＰＵのプログラムの
書替えで対応することができ、ＦＳＫ信号受信機を経済
的に構成することができる。
【図１】本発明によるＦＳＫ信号復調回路の一実施例の
要部ブロック図である。
要部ブロック図である。
【図２】フーリエ変換の説明図である。
１ Ａ／Ｄコンバータ ２ ＣＰＵ ３ フーリエ変換部 ４ 周波数判定部 ５ 制御部
Claims (4)
- 【請求項１】 ＦＳＫ(Frequency Shift Keying)信号を
サンプリングしディジタル信号に変換するＡ／Ｄコンバ
ータと、Ａ／Ｄコンバータよりの時間と共に値が変化す
る信号を周波数スペクトルデータに変換する演算回路
と、演算回路よりの信号の周波数から符号語を判定し出
力する周波数判定部とからなるＦＳＫ信号復調回路。 - 【請求項２】 前記演算回路はフーリエ変換の演算をな
す回路からなる請求項１記載のＦＳＫ信号復調回路。 - 【請求項３】 前記周波数判定部は、前記ＦＳＫ信号の
ビット数に対応する符号語判定機能を有するものでなる
請求項１または２記載のＦＳＫ信号復調回路。 - 【請求項４】 前記周波数判定部は、前記ＦＳＫ信号の
ビット数に応じて符号語を判定するためのプログラムの
書替えが可能なものを用いてなる請求項１、２または３
記載のＦＳＫ信号復調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11075113A JP2000270030A (ja) | 1999-03-19 | 1999-03-19 | Ｆｓｋ信号復調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11075113A JP2000270030A (ja) | 1999-03-19 | 1999-03-19 | Ｆｓｋ信号復調回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000270030A true JP2000270030A (ja) | 2000-09-29 |
Family
ID=13566812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11075113A Pending JP2000270030A (ja) | 1999-03-19 | 1999-03-19 | Ｆｓｋ信号復調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000270030A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010050546A (ja) * | 2008-08-19 | 2010-03-04 | Toshiba Corp | 復調装置及び復調方法 |
| WO2014103267A1 (ja) * | 2012-12-27 | 2014-07-03 | パナソニック株式会社 | 受信装置及び復調方法 |
| JP2015159466A (ja) * | 2014-02-25 | 2015-09-03 | パナソニック株式会社 | 受信装置及び復調方法 |
| JP2015159467A (ja) * | 2014-02-25 | 2015-09-03 | パナソニック株式会社 | 受信装置及び復調方法 |
-
1999
- 1999-03-19 JP JP11075113A patent/JP2000270030A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010050546A (ja) * | 2008-08-19 | 2010-03-04 | Toshiba Corp | 復調装置及び復調方法 |
| WO2014103267A1 (ja) * | 2012-12-27 | 2014-07-03 | パナソニック株式会社 | 受信装置及び復調方法 |
| JP2014127910A (ja) * | 2012-12-27 | 2014-07-07 | Panasonic Corp | 受信装置及び復調方法 |
| US10142143B2 (en) | 2012-12-27 | 2018-11-27 | Panasonic Corporation | Receiving apparatus and demodulation method |
| JP2015159466A (ja) * | 2014-02-25 | 2015-09-03 | パナソニック株式会社 | 受信装置及び復調方法 |
| JP2015159467A (ja) * | 2014-02-25 | 2015-09-03 | パナソニック株式会社 | 受信装置及び復調方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000270030A (ja) | Ｆｓｋ信号復調回路 | |
| US5778031A (en) | Decoding circuit for bi-phase BPSK signal having a high noise immunity | |
| JP2531118B2 (ja) | 自動周波数制御装置 | |
| JPH05153174A (ja) | デジタル変調された信号の復調、同期方法 | |
| JP4272997B2 (ja) | 入力バースト信号に含まれる付加的ｄｃ成分を検出する回路 | |
| JPH0787148A (ja) | 同期加算装置 | |
| JP6079982B2 (ja) | 楽音発生装置、楽音発生方法およびプログラム | |
| JP2957489B2 (ja) | ４値ｆｓｋ受信機 | |
| JP3081957B2 (ja) | 伝送データ整形装置 | |
| JPS62287717A (ja) | デイジタル・アナログ変換回路 | |
| JP3305857B2 (ja) | ディジタルデータの変調方法 | |
| JP2009303009A (ja) | ピークレベル検出装置 | |
| JPH0630066A (ja) | データ復号装置 | |
| JP3022858B1 (ja) | Ｆｓｋ信号復調回路およびｆｓｋ信号復調方法 | |
| JP3191167B2 (ja) | 自動オフセット回路 | |
| JP2795761B2 (ja) | Ｍｓｋ信号復調回路 | |
| JP3909183B2 (ja) | トーン信号検出装置 | |
| JP2594115B2 (ja) | デグリッチ回路 | |
| KR100297788B1 (ko) | 데이터 복조장치 | |
| JP2005181177A (ja) | 周波数検出方法 | |
| JP2738156B2 (ja) | Ｆｓｋ変復調回路 | |
| JP2520495B2 (ja) | 復調装置 | |
| JP2000151735A (ja) | 位相検波回路 | |
| JPH0546366Y2 (ja) | ||
| JP2767758B2 (ja) | Ｄａ変換装置 |