JP2000272995A - シリコン単結晶、シリコンウェーハ及びエピタキシャルウェーハ - Google Patents
シリコン単結晶、シリコンウェーハ及びエピタキシャルウェーハInfo
- Publication number
- JP2000272995A JP2000272995A JP11083424A JP8342499A JP2000272995A JP 2000272995 A JP2000272995 A JP 2000272995A JP 11083424 A JP11083424 A JP 11083424A JP 8342499 A JP8342499 A JP 8342499A JP 2000272995 A JP2000272995 A JP 2000272995A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- epitaxial
- silicon
- nitrogen
- atoms
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/21—Circular sheet or circular blank
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
Abstract
力を発揮することができる。 【解決手段】(1) 窒素を1×1012atoms/cm3以上、かつ
炭素を0.1〜5×1016atoms/cm3または/およびボロンを
1×1017atoms/cm3以上ドープして育成されることを特
徴とするエピタキシヤルウェーハ用に適したシリコン単
結晶である。 (2) 上記シリコン単結晶から切り出して作製されるシリ
コンウェーハと、このウェーハの表面にエピタキシャル
層を成長させるエピタキシャルウェーハである。このエ
ピタキシャルウェーハは、エピタキシャル成長処理のの
ち1100℃以上の温度を含むデバイスプロセスに適用する
場合に、酸素濃度が12×1017atoms/cm3以上にするこ
と、さらに、窒素をドープして育成されたシリコン単結
晶から切り出され、1000℃以上の熱処理後に断面にて1
×104個/cm2以上の欠陥を発生するようにするのが望ま
しく、エピタキシャル成長前で1000℃以上の熱処理を施
した場合に5×104個/cm2以上の欠陥が発生するウェー
ハを用いることが望ましい。
Description
素子に使用されるシリコン単結晶、さらにその単結晶か
ら得られる集積回路を形成させるためのシリコンウェー
ハおよびエピタキシャルウェーハに関するものである。
さらに詳しくは、単結晶育成中に窒素とともに、炭素ま
たは/およびボロンをドープすることによって、高いゲ
ッタリング能力を発揮することができるシリコン単結
晶、シリコンウェーハおよびエピタキシャルウェーハに
関するものである。
ス)の集積高密度化の傾向は、急速に進行しており、デ
バイスを形成させるシリコンウェーハの品質への要求
は、ますます厳しくなっている。すなわち、集積が高密
度化するほど回路は繊細となるので、ウェーハ上でのデ
バイスが形成される、いわゆるデバイス活性領域におい
ては、リーク電流の増大やキャリアのライフタイム短縮
原因となる、転位などの結晶欠陥およびドーパント以外
の金属系元素の不純物は、これまでよりはるかに厳しく
制限される。
チョクラルスキー法によって引上げられたシリコン単結
晶から切り出した基板(ウェーハ)が用いられてきた。
このウェーハには、通常1×1018atoms/cm3程度の酸素
が含まれている。酸素は転位の発生防止によるウェーハ
の強度向上や、ゲッタリング効果などの有用な効果もあ
るが、一方においては酸化物となって析出し、デバイス
形成時の熱履歴によって、転位や積層欠陥などの結晶欠
陥をもたらすこともよく知られている。しかし、デバイ
ス製造の過程で、フィールド酸化膜のLOCOS(loca
l oxidation ofsilicon)による形成やウエル拡散層の
形成に、1100〜1200℃の高温で数時間保持されるため、
ウェーハ表面近傍では酸素の外方拡散によって、厚さ数
十μm前後の結晶欠陥のないDZ層(denuded zone)が形
成される。このDZ層がデバイス活性領域となるので、
自然に結晶欠陥の少ない状態がもたらされていた。
形成に高エネルギーイオン注入法が採用され、デバイス
の製造が1000℃以下で処理されるようになると、酸素の
拡散が遅くなるため、上記DZ層が十分に形成されなく
なる。そこで、基板の低酸素化が進められたが、結晶欠
陥は十分には抑制できず、酸素低減によるウェーハの性
能劣化も生じ、満足すべき結果は得られなかった。この
ため、ウェーハ基板となるシリコンスライス上に、結晶
欠陥をほとんど含まないSiのエピタキシャル層を成長
させた、エピタキシャルウェーハが開発され、高集積度
デバイスに多く用いられるようになっている。
活性領域における結晶欠陥を完全になくすことは、エピ
タキシャルウェーハの採用によって、その可能性を高め
ることができる。しかし、金属系元素の不純物による汚
染は、集積が高密度化するほどプロセスも複雑になって
その機会が増し、影響も大きくなってくる。汚染の排除
対策は基本的にはプロセス環境および使用材料のクリー
ン化にあるが、デバイス製造過程(デバイスプロセス)
において完全になくすことは困難であり、その対処手段
としてゲッタリングがある。これは、汚染により侵入し
てきた不純物元素をデバイス活性領域外の場所に集め、
無害化する手段である。
晶中に侵入固溶し、一般にSi中の拡散速度が速い。そ
して、転位や微細析出物による歪みなど、結晶の欠陥が
あると、結晶格子中に存在しているよりもエネルギー的
に安定するため、そこに集まる傾向にある。そこで、意
図的に結晶欠陥を導入し、そこに捕獲し封じ込める。こ
の不純物を捕獲させる場所をシンクという。シンクを作
る手段すなわちゲッタリングは、イクストリンシックゲ
ッタリング(extrinsic gettering)とイントリンシッ
クゲッタリング(intrinsic gettering)の2種があ
る。
ーハのデバイスを形成させる面の裏面側にサンドブラス
ト、研削、レーザー照射、イオン打ち込み、あるいはS
i3N4膜や多結晶Si膜の成長など、外的要因によって
歪みを与え結晶欠陥を導入する。これに対しイントリン
シックゲッタリングは、酸素を含むチョクラルスキー法
によるウェーハにて低温と高温の熱処理を繰り返すと酸
素に起因すると考えられる微小な欠陥が多数発生してく
るが、この欠陥をシンクとして活用しようとするもので
ある。
けに代表されるイクストリンシックゲッタリングの場
合、工程数増加によるコスト増大の他、歪みを与えた部
分からのシリコン片の剥がれによるパーティクルの発
生、処理によるウェーハの反りなどの問題がある。
ては、効果的なシンクを作るために熱処理が必要にな
り、工数が増加することになる。さらに、エピタキシャ
ルウェーハの場合、エピタキシャル層形成の工程で、10
50〜1200℃の高温になるため、ウェーハ基板中の微小欠
陥の核となるべき酸素析出物が縮小、消滅し、その後の
熱処理でのシンクの形成を困難にしてしまう。特に、前
述のように、デバイスプロセスが低温化すると、酸素析
出物の成長が遅くなり、デバイスプロセスの初期におい
ては勿論のこと、プロセス全体にわたって金属不純物に
対して充分なゲッタリング効果が望めないという問題が
生じる。
ェーハに熱処理を施すことによって、故意に生成させた
結晶欠陥で不純物を捕獲させる方法が用いられるように
なっている。このゲッタリング方法について、従来から
多くの提案があるが、いずれも熱処理が長時間であった
り、工程が煩雑になるという問題がある。
は、エピタキシャル工程前に750〜900℃の熱処理を施
し、酸素析出物を確保する方法が提案されている。熱処
理時間については具体的に提示されていないが、同公報
の記載内容から推測すると、少なくとも4時間を超える
長時間の熱処理が必要となる。また、特開平8-250506号
公報では、エピタキシャル成長前に、1段または2段階
の低温アニールを施し、次いで中温度域でこれを保持し
た後にエピタキシャル成長を行う方法が提案されてい
る。さらに、特開平10−229093号公報には、0.3〜2.5×
1016atoms/cm3の濃度の炭素をドープされた結晶から切
り出されたウェーハに、600〜900℃で15分以上、4時間
以下の熱処理を施し、片面または両面を研磨した後エピ
タキシャル成長を施す方法が提案されている。
して、特開昭63-198334号公報では、エピタキシャル層
成長後に650〜900℃で4〜20時間の長時間アニール、若
しくは650〜900℃の間を順次昇温させて、酸素析出物を
確保する方法が開示されている。また、特開昭63-22702
6号公報では、結晶を引き上げる際に炭素を高濃度にド
ープし、エピタキシャル層を成長させた後、低温アニー
ルと中温アニールという2段階の熱処理を施し、酸素析
出物を生成させる方法が開示されている。この方法も8
時間以上の熱処理を必要とする。
熱処理を施す方法では、工程の増加に伴う生産性の低下
やコストの増大、または、熱処理時のボート傷やパーテ
ィクルの発生による歩留まりの低下等の熱処理に起因す
る問題が危惧される。さらに、エピタキシャル工程後に
適用されるデバイスプロセスは多種多様であり、ウェー
ハが受ける熱履歴もそれに応じて変化するため、酸素析
出物の生成、成長状況、それに起因するゲツタリング能
力も千差万別となる。そのため、個々のデバイスプロセ
スに応じた熱処理条件の選択が必要になる。
リコン単結晶、シリコンウェーハおよびエピタキシヤル
ウェーハでのゲッタリングに関する問題に鑑みてなされ
たものであり、コスト増大の要因となるイクストリンシ
ックゲッタリングやイントリンシックゲッタリング処理
を必要とせず、高温のエピタキシャル工程でも消失する
ことがない析出物を形成して、しかも、その後のどのよ
うな温度条件で構成されたデバイスプロセスであって
も、安定したゲッタリング効果を有するシリコン単結
晶、シリコンウェーハおよびエピタキシャルウェーハを
提供することを目的としている。
の微細欠陥に、酸化誘起積層欠陥(Oxidation-induced
stacking fault:以下単に「OSF」と言う)がある。
これはデバイス製造プロセスの高温酸化処理の際、酸化
膜の下地結晶に発生する積層欠陥で、OSFの発生とS
i結晶中の酸素量とは正の相関があり、この欠陥は酸素
析出物を核として発達する。チョクラルスキー法によっ
て製造されたSi単結晶のウェーハを、1000〜1200℃に
て1〜20時間熱酸化処理を施すと、単結晶の引き上げ軸
を中心とするリング状の酸化誘起積層欠陥( ring like
ly distributed oxidation-induced stacking faults :
以下、「OSFリング」という)が発生することがあ
る。このOSFリングを含む基板の上にSiのエピタキ
シャル層を形成させると、リング領域の酸素析出物核は
消失せず、エピタキシャル形成後のデバイスプロセスに
おいて、効果的なゲッタサイトとして機能することがわ
かった。
mmで、他の領域との境界は極めてシャープである。本発
明者らの検討により、単結晶の育成時に窒素をドープす
ることによって、OSFリングの幅を拡大させることが
可能であることを見いだした。これにより、ウェーハ全
面がOSF領域となれば、エピタキシャル工程でも消滅
し難く、高温でも安定な析出物の核が、ゲッタサイトと
して有効に作用することになる。
に窒素をドープする効果については、結晶を強化するこ
と(特開昭61-17495号公報)、熱応力に伴う転位の発生
や転位の運動を抑止すること(特開昭60-251190号公
報)、ウェーハに発生するエッチピットの発生を抑止
し、デバイスの酸化膜耐圧の低下を防止すること(特開
平5-294780号公報)などが知られている。しかし、開示
される方法は、転位発生の抑制、若しくは耐圧劣化の抑
制を意図するもので、ゲッタリングに対する効果や、O
SFリングの形状に及ぼす効果は全く不明である。
による結晶欠陥をウェーハ全体に均一に発生させる条件
を検討し、合わせてゲッタリング効果の有効性を調査し
た。その結果、ドープする窒素の量を1×1012atoms/cm
3以上とすれば、ゲッタリングに有効なOSFの核を、
ウェーハの全面に均一に分散させることができることが
わかった。
は、引上げ前のシリコンに対するドープした窒素量、シ
リコンの融液並びに固相とでの窒素の分配係数、および
結晶の固化率から計算される。すなわち、シリコン中の
窒素の初期濃度C0は、原料シリコンの原子量と添加し
た窒素原子数とから計算され、結晶中の窒素濃度CNは
下記(a)式で計算される。
-4を使用できる。xは固化率であり、結晶引上げ重量を
初期チャージ量で割ったものとして表される。
程後に適用されるデバイスプロセスは多種多様であり、
ウェーハが受ける熱履歴もそれに応じて変化する。例え
ば、800℃以下の温度が大部分である低温デバイスプロ
セスを適用する場合や、800℃以下の温度を殆ど含まな
い高温デバイスプロセスを適用する場合がある。このと
き、低温デバイスプロセスを適用する場合は、高温デバ
イスプロセスを適用する場合に比べ、エピタキシャル工
程で消滅せずに残った酸素析出核の成長が遅くなるた
め、ゲッタリング能力が不足する。これを解決するに
は、低温デバイスプロセスであっても、酸素析出核の生
成および成長速度の向上に寄与する炭素またはボロンを
窒素とともにドープすることが有効であり、これにより
優れたゲッタリング能力を確保できることを知見した。
たものであり、下記(1)のシリコン単結晶、(2)のシリコ
ンウェーハおよび(3)のエピタキシャルウェーハを要旨
としている。
炭素を0.1〜5×1016atoms/cm3または/およびボロンを
1×1017atoms/cm3以上ドープして育成されることを特
徴とするエピタキシヤルウェーハ用に適したシリコン単
結晶である。
して作製されることを特徴とするシリコンウェーハであ
る。
エピタキシャル層を成長させることを特徴とするエピタ
キシャルウェーハである。
シャル成長処理ののち1100℃以上の温度を含むデバイス
プロセスに適用する場合に、酸素濃度が12×1017atoms/
cm3以上にするのが望ましい。
素をドープして育成されたシリコン単結晶から切り出さ
れ、1000℃以上の熱処理後に断面にて1×104個/cm2以
上の欠陥を発生するようにするのが望ましく、エピタキ
シャル成長前では5×104個/cm2以上の欠陥が発生する
ことが目安となる。
800℃以下の温度を殆ど含まない高温デバイスプロセス
を適用する場合に、窒素を1×1012atoms/cm3以上ドー
プして育成されたシリコン単結晶を用い、これから切り
出されたシリコンウェーハの表面に、エピタキシャル層
を成長させるようにすることも望ましい。
1×1012atoms/cm3以上とするのは、これより窒素量が
少ない場合、OSFリングの幅の拡大が不十分で、ゲッ
タシンクのウェーハ内均一分散が得られないためであ
る。また、ドープ量の上限は特には規制しないが、多く
なりすぎると多結晶になりやすくなるので、4.5×1015a
toms/cm3程度までとするのが望ましい。
は、窒素のみドープしたウェーハでは、エピタキシャル
成長工程で消滅せずに残った析出核の成長は著しく抑制
されるが、低温での核生成速度の向上に寄与する炭素ま
たは/およびボロンを同時にドープすると、析出核の生
成および成長を促進させることができる。この効果を発
揮するため、炭素を0.1〜5×1016/cm3または/および
ボロンを1×1017atoms/cm3以上ドープする。ボロンの
ドープ量の上限は特には規制しないが、極めて高濃度に
ドープすると酸素析出物のサイズが減少してゲッタリン
グ効果が低減するので、1×1020atoms/cm3程度までと
するのが望ましい。
炭素およびボロンをドープできるのであれば、どんな方
法でもよく、特に従来例の少ない窒素ドープについて言
えば、原料中あるいは融液中への窒化物の混合、窒素を
添加したフローティングゾーン法(FZ法)によるシリ
コン結晶や表面に窒化珪素膜を形成させたウェーハの原
料への混合、炉内への窒素あるいは窒素化合物ガスを流
しながらの単結晶育成、溶融前の高温にて多結晶シリコ
ンへの窒素あるいは窒素化合物ガスの吹き付け、窒化物
製るつぼの使用等があげられる。
し、表面を研磨清浄化後エピタキシャル層を形成させ、
ウェーハを作製するが、気相成長法の熱分解法など、結
晶欠陥のないエピタキシャル層の形成方法であればどん
な方法でも良い。
ンを同時に所定濃度でドープすることにより、ゲッタシ
ンクとなる安定な欠陥をウェーハ全体に均一に分散させ
ることができるが、その欠陥の数は、酸素やその他の不
純物量、あるいは単結晶育成条件によって影響を受け
る。エピタキシャルウェーハにおいては、デバイス活性
化領域はエピタキシャル層にて確保できるので、ウェー
ハ基板では欠陥密度が十分確保されている必要がある。
したことは、より安定したゲッタリング効果を得る上で
望ましいのは、エピタキシャル層を形成させた後のウエ
ハ断面観察において、エピタキシャル層成長に好ましい
1000℃以上の熱処理後に、5×104個/cm2以上の欠陥が観
察されるとよい。また、1100℃以上の温度を含むデバイ
スプロセスに適用する場合に、酸素濃度が12×1017atom
s/cm3以上のウェーハを用いるのが望ましい。
験を実施した。
濃度にドープした単結晶から作製したシリコンウェーハ
と、それにエピタキシヤル成長を施したウェーハを用い
てウェーハ断面の欠陥密度を評価した。窒素の添加効果
を明らかにするため、本発明例として3×1012atoms/cm
3と5×1012atoms/cm3の濃度の窒素をドープした10Ωcm
および0.05Ωcmのシリコンウェーハと、比較例として窒
素ドープなしと8×1011atoms/cm3の濃度の窒素をドー
プした10Ωcmのシリコンウェーハを用意した。
ロンの同時添加の効果を確認するため、本発明例として
所定量の窒素と炭素をドープしたシリコンウェーハ、窒
素とボロンをドープしたシリコンウェーハ、並びに窒
素、炭素およびボロンをドープしたシリコンウェーハを
用意した。これらの本発明例および比較例のウェーハ水
準の諸元を、表1に示す。
50℃で厚み約5μmのエピタキシャル成長処理を施し
た。その後、酸素雰囲気中で1000℃にて16時間の熱処理
を施した。得られたウェーハ試験片にて、ライトエッチ
ング液で5分間の選択エッチングを行い、光学顕微鏡に
てエピタキシヤルウェーハおよびシリコンウェーハ断面
の欠陥密度を測定した。
ル成長処理前後のウェーハ断面の欠陥密度を示す。これ
から明らかなように、窒素がドープされていないウェー
ハ(ウェーハ水準1)ではエピタキシヤルウェーハ断面
に欠陥が検出されないのに対し、窒素をドープしたウェ
ーハでは欠陥が発生している。窒素をドープしたウェー
ハでは、エピタキシャル層の下層となるウェーハ断面に
欠陥が観察され、その密度は窒素濃度の増大にともない
増大している。これらの結果から、窒素をドープしてい
ないウェーハでは単結晶育成時の析出核は収縮、消滅し
て、1000℃の熱処理で成長できなかったのに対し、窒素
をドープしたウェーハでは高温のエピタキシヤル処理で
単結晶育成時の酸素析出核が消滅しにくくなり、1000℃
の熱処理によって観察可能な大きさまで成長したと推測
される。
ロンをドープしたウェーハにおいては、窒素だけをドー
プしたウェーハと欠陥密度はほとんど変わらなかった。
さらに、本実施例1では、酸素濃度が11〜15×1017atom
s/cm3の範囲で変化させたウェーハを用いているが、欠
陥密度はほとんどウェーハの酸素濃度に依存していな
い。したがって、本実施例のように1000℃の熱処理を採
用する場合には、ウェーハに含有される酸素濃度による
影響がない。
された窒素濃度によって欠陥密度が決定されることが分
かる。そして、ゲッタリング能力に関しては、窒素濃度
が高いウェーハを用いるのが望ましい。このときの1000
℃の熱処理後におけるエピタキシャルウェーハ断面の欠
陥密度は1×104個/cm2以上、エピタキシャル成長前に1
000℃の熱処理を施した場合には5×104個/cm2以上が目
安とされる。
たエピタキシャル層表面および断面には欠陥が観察され
ず、デバイス活性領域となるエピタキシヤル層に対し、
下層の単結晶部の欠陥の突き抜けが生じていないことを
確認している。
熱処理を施し、高温熱処理が欠陥密度に及ぼす影響を調
べた。したがって、ウェーハ水準は上記表1に示す通り
として、ウェーハの酸素濃度は11×1017atoms/cm3と14
×1017atoms/cm3の2種類を用意し、これらに堆積温度1
150℃で厚み約5μmのエピタキシャル成長処理を施し
た。その後、酸素雰囲気中で実施例1の場合より高温の
1100℃にて16時間の熱処理を施した。得られたウェーハ
試験片にて、ライトエッチング液で5分間の選択エッチ
ングをおこない、光学顕微鏡にてエピタキシヤルウェー
ハおよびシリコンウェーハ断面の欠陥密度を測定した。
ル成長処理前後のウェーハ断面の欠陥密度を示す。同図
に示すように、酸素濃度が11×lO17atoms/cm3のウェー
ハでは、どのウェーハ水準でも欠陥が観察されないのに
対し、酸素濃度が14×lO17atoms/cm3のウェーハではエ
ピタキシヤルウェーハおよびシリコンウェーハ断面とも
に1×104/cm2以上の欠陥が観察される。また、他の酸
素濃度のウェーハについても欠陥密度を調査したが、酸
素濃度が12×1017atoms/cm3以上であれば、1×104/cm2
以上の欠陥が観察されることを確認している。
になるほど、酸素濃度が高いウェーハを用いるのがよい
ことが分かる。具体的には、デバイスプロセスが1100℃
以上の高温を含む場合には、酸素濃度が12×1017atoms/
cm3以上のウェーハを用いるのが望ましい。
様のウェーハを用いて、ゲッタリング効果を評価した。
このため、実施例1と同じ条件でエピタキシャル成長処
理を行い、このエピタキシャルウェーハに、800℃以下
の温度を殆ど含まない高温プロセスに相当する熱処理
と、800℃以下の温度が大部分となる低温プロセスに相
当する熱処理を施した。このとき、高温プロセスおよび
低温プロセスで熱処理したウェーハ水準は、表2の通り
とした。
れた熱酸化膜をフッ酸で除去した後、ウェーハ表面をN
iで1012/cm2の濃度で汚染し、1000℃で1時間の熱処理
でNiをウェーハ内部に拡散させた。その後、950℃で4
0分乾燥酸素雰囲気で酸化し、約25mmのゲート酸化膜を
形成し、その上に400mmのポリシリコン膜をCVD法で
形成し、さらに気相拡散法でリンをポリシリコンにドー
プして電極とした。そして、ウェーハ表面を8mm2の面
積にパターン分割した後、酸化膜の絶縁耐圧良品率によ
ってゲッタリング評価を行った。
良品率を示す。高温プロセスでは、本発明で規定する1
×1012atoms/cm3以上の窒素をドープしたウェーハは、
いずれもほぼ100%の耐圧良品率を示した。これに対
し、比較例での酸化膜耐圧良品率は0〜30%と低調であ
った。この結果から、1×1012atoms/cm3以上の窒素を
ドープしたウェーハでは、高温プロセスにおいて優れた
ゲッタリング効果を発揮することが分かる。
20%程度の耐圧良品率であったのに対し、本発明例のう
ち1×1012atoms/cm3以上の窒素をドープしたウェーハ
では、ほぼ80%の耐圧良品率を示した。さらに、窒素と
同時に炭素または/およびボロンをドープしたウェーハ
では、いずれもほぼ100%の耐圧良品率を確保すること
ができた。この結果から、低温プロセスでは、本発明で
規定する1×1012atoms/cm3以上の窒素をドープしたウ
ェーハは、これらをドープしない比較例に比べ高いゲッ
タリング効果を有するが、窒素と炭素または/およびボ
ロンの同時添加のウェーハに対して若干劣るゲッタリン
グ効果であることが分かる。
ングがより有効に機能するが、低温プロセスでは酸素析
出物の成長が抑制される。このため、比較例(ウェーハ
水準5、6)の欠陥密度は103/cm2以下、ウェーハ水準
7、8の1×1012atoms/cm3以上の窒素をドープしたウ
ェーハの欠陥密度は105/cm2程度であったのに対し、ウ
ェーハ水準9〜14のウェーハの欠陥密度は106/cm2以上
に増加していた。この欠陥密度の差がゲッタリング効果
に反映された。なお、この欠陥密度の差は、炭素とボロ
ンの存在に起因しており、炭素とボロンは800℃以下の
低温プロセスにおいて、酸素析出物密度を増加させる効
果を発揮している。
oms/cm3以上の窒素をドープしたウェーハは、高温プロ
セスにおいて従来のウェーハより優れたゲッタリング効
果を有しており、さらに本発明の窒素と炭素または/お
よびボロンの同時添加のウェーハは低温プロセスにおい
ても優れたゲッタリング効果を有することが明らかにな
る。
ーハおよびエピタキシャルウェーハによれば、コスト増
大の要因となるイクストリンシックゲッタリングやイン
トリンシックゲッタリング処理を必要とせず、高温のエ
ピタキシャル工程でも消失することがない酸素析出物を
形成して、しかも、その後のどのような温度条件で構成
されたデバイスプロセスであっても、安定したゲッタリ
ング効果を発揮することができる。
後のウェーハ断面の欠陥密度を示す。
後のウェーハ断面の欠陥密度を示す。
す。
Claims (9)
- 【請求項1】窒素を1×1012atoms/cm3以上、かつ炭素
を0.1〜5×1016atoms/cm3ドープして育成されることを
特徴とするエピタキシヤルウェーハ用に適したシリコン
単結晶。 - 【請求項2】窒素を1×1012atoms/cm3以上、かつボロ
ンを1×1017atoms/cm3以上ドープして育成されること
を特徴とするエピタキシャルウェーハ用に適したシリコ
ン単結晶。 - 【請求項3】窒素を1×1012atoms/cm3以上、かつ炭素
を0.1〜5×1016atoms/cm3、およびボロンを1×1017at
oms/cm3以上ドープして育成されることを特徴とするエ
ピタキシャルウェーハ用に適したシリコン単結晶。 - 【請求項4】請求項1乃至3のいずれかに記載のシリコ
ン単結晶から切り出して作製されることを特徴とするシ
リコンウェーハ。 - 【請求項5】請求項4に記載のシリコンウェーハの表面
にエピタキシャル層を成長させることを特徴とするエピ
タキシャルウェーハ。 - 【請求項6】エピタキシャル成長処理ののち1100℃以上
の温度を含むデバイスプロセスに適用する場合に、酸素
濃度が12×1017atoms/cm3以上であることを特徴とする
請求項5に記載のエピタキシャルウェーハ。 - 【請求項7】窒素をドープして育成されたシリコン単結
晶から切り出して、1000℃以上の熱処理を施した場合に
断面にて5×104個/cm2以上の欠陥が発生するシリコン
ウェーハの表面にエピタキシャル層を成長させることを
特徴とするエピタキシャルウェーハ。 - 【請求項8】エピタキシャル成長処理ののち800℃以下
の温度を殆ど含まない高温デバイスプロセスに適用する
場合に、窒素を1×1012atoms/cm3以上ドープして育成
されたシリコン単結晶を用い、これから切り出されたシ
リコンウェーハの表面にエピタキシャル層を成長させる
ことを特徴とするエピタキシャルウェーハ。 - 【請求項9】窒素をドープしたウェーハの表面上にエピ
タキシャル層を成長させたウェーハであって、1000℃以
上の熱処理を施した場合に断面にて1×104個/cm2以上
の欠陥が発生するエピタキシャルウェーハ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08342499A JP3988307B2 (ja) | 1999-03-26 | 1999-03-26 | シリコン単結晶、シリコンウェーハ及びエピタキシャルウェーハ |
| US10/055,340 US6641888B2 (en) | 1999-03-26 | 2002-01-25 | Silicon single crystal, silicon wafer, and epitaxial wafer. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08342499A JP3988307B2 (ja) | 1999-03-26 | 1999-03-26 | シリコン単結晶、シリコンウェーハ及びエピタキシャルウェーハ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000272995A true JP2000272995A (ja) | 2000-10-03 |
| JP3988307B2 JP3988307B2 (ja) | 2007-10-10 |
Family
ID=13802067
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08342499A Expired - Lifetime JP3988307B2 (ja) | 1999-03-26 | 1999-03-26 | シリコン単結晶、シリコンウェーハ及びエピタキシャルウェーハ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6641888B2 (ja) |
| JP (1) | JP3988307B2 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002201091A (ja) * | 2000-09-01 | 2002-07-16 | Wacker Nsce Corp | 窒素および炭素添加基板を用いたエピ層欠陥のないエピウエハの製造方法 |
| JP2007145692A (ja) * | 2005-10-24 | 2007-06-14 | Sumco Corp | シリコン半導体基板およびその製造方法 |
| EP1458017A4 (en) * | 2001-12-18 | 2008-02-27 | Komatsu Denshi Kinzoku Kk | SILICON WAFER AND METHOD FOR PRODUCING A SILICON WAFER |
| EP1391931A4 (en) * | 2001-05-29 | 2009-04-08 | Nippon Steel Corp | SOI substrate |
| WO2009075288A1 (ja) * | 2007-12-11 | 2009-06-18 | Sumco Corporation | シリコン基板とその製造方法 |
| JP2009252920A (ja) * | 2008-04-04 | 2009-10-29 | Sumco Corp | エピタキシャルシリコンウェーハ及びその製造方法 |
| JP2009292669A (ja) * | 2008-06-03 | 2009-12-17 | Sumco Corp | シリコンウェーハ |
| JP2013070091A (ja) * | 2012-12-19 | 2013-04-18 | Sumco Corp | エピタキシャルウェーハとその製造方法 |
| US9362114B2 (en) | 2008-12-15 | 2016-06-07 | Sumco Corporation | Epitaxial wafer and method of manufacturing the same |
| CN110187061A (zh) * | 2019-06-03 | 2019-08-30 | 西安奕斯伟硅片技术有限公司 | 一种硅片的处理方法、检测方法及处理装置 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001068477A (ja) * | 1999-08-27 | 2001-03-16 | Komatsu Electronic Metals Co Ltd | エピタキシャルシリコンウエハ |
| JP3846627B2 (ja) * | 2000-04-14 | 2006-11-15 | 信越半導体株式会社 | シリコンウエーハ、シリコンエピタキシャルウエーハ、アニールウエーハならびにこれらの製造方法 |
| US6709957B2 (en) * | 2001-06-19 | 2004-03-23 | Sumitomo Mitsubishi Silicon Corporation | Method of producing epitaxial wafers |
| US7201800B2 (en) * | 2001-12-21 | 2007-04-10 | Memc Electronic Materials, Inc. | Process for making silicon wafers with stabilized oxygen precipitate nucleation centers |
| US6808781B2 (en) * | 2001-12-21 | 2004-10-26 | Memc Electronic Materials, Inc. | Silicon wafers with stabilized oxygen precipitate nucleation centers and process for making the same |
| JP4465141B2 (ja) * | 2002-01-25 | 2010-05-19 | 信越半導体株式会社 | シリコンエピタキシャルウェーハ及びその製造方法 |
| JP2003318181A (ja) * | 2002-04-25 | 2003-11-07 | Sumitomo Mitsubishi Silicon Corp | 半導体シリコン基板におけるig能の評価方法 |
| EP1540048B1 (en) * | 2002-09-19 | 2010-05-12 | Showa Denko K.K. | Silicon carbide single crystal and method and apparatus for producing the same |
| CN100397595C (zh) * | 2003-02-14 | 2008-06-25 | 三菱住友硅晶株式会社 | 硅片的制造方法 |
| KR100531552B1 (ko) * | 2003-09-05 | 2005-11-28 | 주식회사 하이닉스반도체 | 실리콘 웨이퍼 및 그 제조방법 |
| DE102004039197B4 (de) * | 2004-08-12 | 2010-06-17 | Siltronic Ag | Verfahren zur Herstellung von dotierten Halbleiterscheiben aus Silizium |
| JP4604889B2 (ja) * | 2005-05-25 | 2011-01-05 | 株式会社Sumco | シリコンウェーハの製造方法、並びにシリコン単結晶育成方法 |
| JP5121139B2 (ja) * | 2005-12-27 | 2013-01-16 | ジルトロニック アクチエンゲゼルシャフト | アニールウエハの製造方法 |
| JP4805681B2 (ja) * | 2006-01-12 | 2011-11-02 | ジルトロニック アクチエンゲゼルシャフト | エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法 |
| DE102007049666B4 (de) * | 2006-10-18 | 2013-03-28 | Siltronic Ag | Verfahren zur Herstellung von p- -dotierten und epitaktisch beschichteten Halbleiterscheiben aus Silicium |
| SG142208A1 (en) * | 2006-10-18 | 2008-05-28 | Siltronic Ag | Process for producing p»-doped and epitaxially coated semiconductor wafers from silicon |
| US9502266B2 (en) * | 2010-02-08 | 2016-11-22 | Sumco Corporation | Silicon wafer and method of manufacturing thereof, and method of manufacturing semiconductor device |
| DE102017219255A1 (de) * | 2017-10-26 | 2019-05-02 | Siltronic Ag | Halbleiterscheibe aus einkristallinem Silizium |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4591409A (en) | 1984-05-03 | 1986-05-27 | Texas Instruments Incorporated | Control of nitrogen and/or oxygen in silicon via nitride oxide pressure during crystal growth |
| JPS60251190A (ja) | 1984-05-25 | 1985-12-11 | Shin Etsu Handotai Co Ltd | シリコン単結晶の製造方法 |
| US4637855A (en) | 1985-04-30 | 1987-01-20 | Texas Instruments Incorporated | Process for producing crystalline silicon spheres |
| JPS63198334A (ja) | 1987-02-13 | 1988-08-17 | Komatsu Denshi Kinzoku Kk | 半導体シリコンウエ−ハの製造方法 |
| JPS63227026A (ja) | 1987-03-17 | 1988-09-21 | Fujitsu Ltd | シリコン結晶基板のゲツタリング方法 |
| JPH033244A (ja) | 1989-05-30 | 1991-01-09 | Shin Etsu Handotai Co Ltd | 半導体シリコン基板の熱処理方法 |
| JPH0350186A (ja) | 1989-07-17 | 1991-03-04 | Kawasaki Steel Corp | イントリンジック・ゲッタリング方法 |
| JPH05251358A (ja) | 1992-02-27 | 1993-09-28 | Nec Corp | 半導体装置の製造方法 |
| JP2785585B2 (ja) | 1992-04-21 | 1998-08-13 | 信越半導体株式会社 | シリコン単結晶の製造方法 |
| JP2846207B2 (ja) | 1992-09-17 | 1999-01-13 | 株式会社日立製作所 | 空気流量測定装置 |
| JP2652110B2 (ja) | 1992-09-18 | 1997-09-10 | 信越半導体株式会社 | 中性子照射fzシリコン単結晶の照射欠陥除去方法 |
| JPH06271399A (ja) | 1993-03-22 | 1994-09-27 | Nippon Steel Corp | 単結晶引上げ方法及びその装置 |
| JPH08250506A (ja) | 1995-03-10 | 1996-09-27 | Toshiba Ceramics Co Ltd | シリコンエピタキシャルウエーハ及びその製造方法 |
| JP2742247B2 (ja) | 1995-04-27 | 1998-04-22 | 信越半導体株式会社 | シリコン単結晶基板の製造方法および品質管理方法 |
| JP3460434B2 (ja) | 1996-02-22 | 2003-10-27 | 信越半導体株式会社 | 半導体シリコン結晶中の酸素濃度評価方法及び装置 |
| JP4013276B2 (ja) | 1997-02-17 | 2007-11-28 | 株式会社Sumco | シリコンエピタキシャルウェーハの製造方法 |
| DE19637182A1 (de) | 1996-09-12 | 1998-03-19 | Wacker Siltronic Halbleitermat | Verfahren zur Herstellung von Halbleiterscheiben aus Silicium mit geringer Defektdichte |
| JP2973960B2 (ja) | 1997-01-29 | 1999-11-08 | 日本電気株式会社 | 半導体装置の製造方法 |
| JPH11130592A (ja) | 1997-10-29 | 1999-05-18 | Komatsu Electron Metals Co Ltd | シリコン単結晶の製造方法 |
| JP3516200B2 (ja) | 1997-12-25 | 2004-04-05 | 三菱住友シリコン株式会社 | シリコン単結晶およびエピタキシャルウェーハ |
| TW589415B (en) | 1998-03-09 | 2004-06-01 | Shinetsu Handotai Kk | Method for producing silicon single crystal wafer and silicon single crystal wafer |
| JPH11314997A (ja) | 1998-05-01 | 1999-11-16 | Shin Etsu Handotai Co Ltd | 半導体シリコン単結晶ウェーハの製造方法 |
| DE69942263D1 (de) | 1998-05-22 | 2010-06-02 | Shinetsu Handotai Kk | Einkristalline epitaktische Siliciumscheibe und Verfahren zu ihrer Herstellung |
| US6077343A (en) | 1998-06-04 | 2000-06-20 | Shin-Etsu Handotai Co., Ltd. | Silicon single crystal wafer having few defects wherein nitrogen is doped and a method for producing it |
| US6059875A (en) | 1999-01-11 | 2000-05-09 | Seh America, Inc. | Method of effecting nitrogen doping in Czochralski grown silicon crystal |
-
1999
- 1999-03-26 JP JP08342499A patent/JP3988307B2/ja not_active Expired - Lifetime
-
2002
- 2002-01-25 US US10/055,340 patent/US6641888B2/en not_active Expired - Lifetime
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002201091A (ja) * | 2000-09-01 | 2002-07-16 | Wacker Nsce Corp | 窒素および炭素添加基板を用いたエピ層欠陥のないエピウエハの製造方法 |
| EP1391931A4 (en) * | 2001-05-29 | 2009-04-08 | Nippon Steel Corp | SOI substrate |
| EP1458017A4 (en) * | 2001-12-18 | 2008-02-27 | Komatsu Denshi Kinzoku Kk | SILICON WAFER AND METHOD FOR PRODUCING A SILICON WAFER |
| JP2007145692A (ja) * | 2005-10-24 | 2007-06-14 | Sumco Corp | シリコン半導体基板およびその製造方法 |
| WO2009075288A1 (ja) * | 2007-12-11 | 2009-06-18 | Sumco Corporation | シリコン基板とその製造方法 |
| JP2009252920A (ja) * | 2008-04-04 | 2009-10-29 | Sumco Corp | エピタキシャルシリコンウェーハ及びその製造方法 |
| JP2009292669A (ja) * | 2008-06-03 | 2009-12-17 | Sumco Corp | シリコンウェーハ |
| US9362114B2 (en) | 2008-12-15 | 2016-06-07 | Sumco Corporation | Epitaxial wafer and method of manufacturing the same |
| US9991386B2 (en) | 2008-12-15 | 2018-06-05 | Sumco Corporation | Epitaxial wafer and method of manufacturing the same |
| JP2013070091A (ja) * | 2012-12-19 | 2013-04-18 | Sumco Corp | エピタキシャルウェーハとその製造方法 |
| CN110187061A (zh) * | 2019-06-03 | 2019-08-30 | 西安奕斯伟硅片技术有限公司 | 一种硅片的处理方法、检测方法及处理装置 |
| CN110187061B (zh) * | 2019-06-03 | 2022-03-25 | 西安奕斯伟材料科技有限公司 | 一种硅片的处理方法、检测方法及处理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6641888B2 (en) | 2003-11-04 |
| US20020142171A1 (en) | 2002-10-03 |
| JP3988307B2 (ja) | 2007-10-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3988307B2 (ja) | シリコン単結晶、シリコンウェーハ及びエピタキシャルウェーハ | |
| KR100573473B1 (ko) | 실리콘 웨이퍼 및 그 제조방법 | |
| JP3800006B2 (ja) | シリコン単結晶ウエーハの製造方法及びシリコン単結晶ウエーハ | |
| JP3516200B2 (ja) | シリコン単結晶およびエピタキシャルウェーハ | |
| JP4605876B2 (ja) | シリコンウエーハおよびシリコンエピタキシャルウエーハの製造方法 | |
| JPS6255697B2 (ja) | ||
| US6878451B2 (en) | Silicon single crystal, silicon wafer, and epitaxial wafer | |
| JP3381816B2 (ja) | 半導体基板の製造方法 | |
| JP3589119B2 (ja) | エピタキシャルウェーハの製造方法 | |
| US6569237B2 (en) | Method of pulling up silicon single crystal and method of manufacturing epitaxial wafer | |
| JP2007145692A (ja) | シリコン半導体基板およびその製造方法 | |
| JPH11314997A (ja) | 半導体シリコン単結晶ウェーハの製造方法 | |
| EP1343200A1 (en) | Anneal wafer manufacturing method and anneal wafer | |
| JPH11204534A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| US6835245B2 (en) | Method of manufacturing epitaxial wafer and method of producing single crystal as material therefor | |
| JP2025146998A (ja) | シリコンウェーハおよびエピタキシャルシリコンウェーハ | |
| JP3760889B2 (ja) | エピタキシャルウェーハの製造方法 | |
| US6709957B2 (en) | Method of producing epitaxial wafers | |
| JP2025157587A (ja) | シリコンウェーハおよびエピタキシャルシリコンウェーハ | |
| JP2011009614A (ja) | エピタキシャルシリコンウェーハとその製造方法 | |
| JPH10223641A (ja) | 半導体シリコンエピタキシャルウェーハ及び半導体デバイスの製造方法 | |
| JP4570317B2 (ja) | シリコン単結晶とエピタキシャルウェーハ並びにそれらの製造方法 | |
| JP7757917B2 (ja) | シリコンウェーハおよびエピタキシャルシリコンウェーハ | |
| JP4089137B2 (ja) | シリコン単結晶の製造方法およびエピタキシャルウェーハの製造方法 | |
| JP2011044505A (ja) | シリコンエピタキシャルウェーハの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061031 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070313 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070509 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070626 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070709 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313114 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110727 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120727 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120727 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120727 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120727 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130727 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |