JP2000277463A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2000277463A JP2000277463A JP8377699A JP8377699A JP2000277463A JP 2000277463 A JP2000277463 A JP 2000277463A JP 8377699 A JP8377699 A JP 8377699A JP 8377699 A JP8377699 A JP 8377699A JP 2000277463 A JP2000277463 A JP 2000277463A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- resin
- groove
- semiconductor device
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 53
- 229920005989 resin Polymers 0.000 claims abstract description 21
- 239000011347 resin Substances 0.000 claims abstract description 21
- 238000009792 diffusion process Methods 0.000 claims description 7
- 230000002093 peripheral effect Effects 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 3
- 230000035515 penetration Effects 0.000 abstract 1
- 239000000758 substrate Substances 0.000 description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000002203 pretreatment Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Landscapes
- Dicing (AREA)
Abstract
(57)【要約】
【課題】 半導体チップ周囲に溝を設けて樹脂で埋設
することにより、小型化した装置あるいはチップサイズ
パッケージであってもその耐湿性を向上する。 【解決手段】 ベース領域１３やエミッタ領域１４を
形成して半導体素子を形成する。素子としての活性部分
を取り囲むようにして環状の溝２０を形成する。溝２０
の内部を樹脂２１埋設するようにして半導体チップ１０
を封止する。水分の進入パスが長くなるので、装置の耐
湿性が向上する。
することにより、小型化した装置あるいはチップサイズ
パッケージであってもその耐湿性を向上する。 【解決手段】 ベース領域１３やエミッタ領域１４を
形成して半導体素子を形成する。素子としての活性部分
を取り囲むようにして環状の溝２０を形成する。溝２０
の内部を樹脂２１埋設するようにして半導体チップ１０
を封止する。水分の進入パスが長くなるので、装置の耐
湿性が向上する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置に関し、
特に耐湿性に優れた半導体装置に関する。
特に耐湿性に優れた半導体装置に関する。
【０００２】
【従来の技術】半導体装置の分野では軽薄短小化の要求
はすさまじく、これに伴って半導体チップの周辺を被覆
する樹脂の肉厚が薄くなる傾向にある。図５に、従来の
半導体装置の一例を示した。
はすさまじく、これに伴って半導体チップの周辺を被覆
する樹脂の肉厚が薄くなる傾向にある。図５に、従来の
半導体装置の一例を示した。
【０００３】図４を参照して、この半導体装置は、半導
体チップ１をリードフレームのアイランド２上に固着
し、半導体チップ１の表面に形成した電極パッドとリー
ド３とをワイヤ４でワイヤボンドし、アイランド２の裏
面側を露出するように半導体チップ１の周辺を樹脂５で
モールドしたものである。アイランド２の裏面側を露出
することは、半導体チップ１の放熱性を向上すると同時
に、装置全体の高さ（厚み）を減じることを意味する。
体チップ１をリードフレームのアイランド２上に固着
し、半導体チップ１の表面に形成した電極パッドとリー
ド３とをワイヤ４でワイヤボンドし、アイランド２の裏
面側を露出するように半導体チップ１の周辺を樹脂５で
モールドしたものである。アイランド２の裏面側を露出
することは、半導体チップ１の放熱性を向上すると同時
に、装置全体の高さ（厚み）を減じることを意味する。
【０００４】更に、軽薄短小化の最終形態として近年、
外形寸法を半導体チップサイズと同等あるいは近似した
寸法にまで縮小する事が可能な、ウェハスケールＣＳＰ
（チップサイズパッケージ）が注目され始めている。
外形寸法を半導体チップサイズと同等あるいは近似した
寸法にまで縮小する事が可能な、ウェハスケールＣＳＰ
（チップサイズパッケージ）が注目され始めている。
【０００５】これは、図５（Ａ）を参照して、半導体ウ
ェハ６に各種拡散などの前処理を施して多数の半導体チ
ップ１を形成し、図５（Ｂ）に示したように半導体ウェ
ハ６の上部を樹脂層７で被覆すると共に樹脂層３表面に
外部接続用の電極８を導出し、その後半導体ウェハ６の
ダイシングラインに沿って半導体チップ１を分割して、
図５（Ｃ）に示したような完成品としたものである。樹
脂層７は半導体チップ１の表面（裏面を被覆する場合も
ある）を被覆するだけであり、半導体チップ１の側壁に
はシリコン基板が露出する。この半導体装置を実装する
には、実装基板上に形成した導電パターンに対して電極
８を対向接着することになる（例えば、特開平９−６４
０４９号）。
ェハ６に各種拡散などの前処理を施して多数の半導体チ
ップ１を形成し、図５（Ｂ）に示したように半導体ウェ
ハ６の上部を樹脂層７で被覆すると共に樹脂層３表面に
外部接続用の電極８を導出し、その後半導体ウェハ６の
ダイシングラインに沿って半導体チップ１を分割して、
図５（Ｃ）に示したような完成品としたものである。樹
脂層７は半導体チップ１の表面（裏面を被覆する場合も
ある）を被覆するだけであり、半導体チップ１の側壁に
はシリコン基板が露出する。この半導体装置を実装する
には、実装基板上に形成した導電パターンに対して電極
８を対向接着することになる（例えば、特開平９−６４
０４９号）。
【０００６】斯かる半導体装置は、装置のパッケージサ
イズが半導体チップのチップサイズと同等であり、実装
基板に対しても対向接着で済むので、実装占有面積を大
幅に減らすことが出来る利点を有する。また、後工程に
拘わるコストを大幅に減じることが出来る利点を有する
ものである。
イズが半導体チップのチップサイズと同等であり、実装
基板に対しても対向接着で済むので、実装占有面積を大
幅に減らすことが出来る利点を有する。また、後工程に
拘わるコストを大幅に減じることが出来る利点を有する
ものである。
【０００７】
【発明が解決しようとする課題】しかしながら、外形寸
法が小さくなった結果、リードフレームと樹脂層５との
界面から図４（Ａ）の符号９、１０で示した経路での距
離が短くなり、水分が半導体チップ１表面の活性部分に
まで容易に到達するという欠点があった。チップ表面は
素子にとって最も重要な箇所であり、ここに水分が到達
すると、リーク電流が増大する等、トランジスタ特性を
著しく劣化させ、半導体チップ１の信頼性を著しく低下
させることになる。この様な耐湿性の劣化は、アイラン
ドの裏面側を露出した外形の装置のみならず、小型化を
追求した外形のものであれば必然的に発生するものであ
る。
法が小さくなった結果、リードフレームと樹脂層５との
界面から図４（Ａ）の符号９、１０で示した経路での距
離が短くなり、水分が半導体チップ１表面の活性部分に
まで容易に到達するという欠点があった。チップ表面は
素子にとって最も重要な箇所であり、ここに水分が到達
すると、リーク電流が増大する等、トランジスタ特性を
著しく劣化させ、半導体チップ１の信頼性を著しく低下
させることになる。この様な耐湿性の劣化は、アイラン
ドの裏面側を露出した外形の装置のみならず、小型化を
追求した外形のものであれば必然的に発生するものであ
る。
【０００８】また、図５に示したウェハスケールＣＳＰ
では、パッケージの側辺に半導体基板と樹脂層７との界
面が露出するので、活性部分までのパスが更に短くな
り、耐湿性が一層劣化することになる。
では、パッケージの側辺に半導体基板と樹脂層７との界
面が露出するので、活性部分までのパスが更に短くな
り、耐湿性が一層劣化することになる。
【０００９】
【課題を解決するための手段】本発明は上述した従来の
欠点に鑑みて成されたものであり、半導体チップの表面
に少なくとも１つのＰＮ接合を形成する拡散領域を形成
し、前記半導体チップの周辺部に沿って前記拡散領域の
周囲を取り囲む溝を形成し、該溝内部を埋設するように
前記半導体チップを樹脂封止したことを特徴とするもの
である。
欠点に鑑みて成されたものであり、半導体チップの表面
に少なくとも１つのＰＮ接合を形成する拡散領域を形成
し、前記半導体チップの周辺部に沿って前記拡散領域の
周囲を取り囲む溝を形成し、該溝内部を埋設するように
前記半導体チップを樹脂封止したことを特徴とするもの
である。
【００１０】
【発明の実施の形態】以下に本発明の一実施の形態を、
ＮＰＮトランジスタを例にして詳細に説明する。
ＮＰＮトランジスタを例にして詳細に説明する。
【００１１】図１は、本発明の半導体装置の、チップ周
辺部分を示す（Ａ）断面図と（Ｂ）平面図である。半導
体チップ１０は、全体として矩形の形状を具備し、裏面
側にはＮ＋型高濃度層１１を有し、表面側に実質的なコ
レクタとなるＮ型の低濃度層１２を形成したもので、Ｎ
型半導体基板の両面にＮ＋層を拡散した後にウェハを研
磨した素材か、あるいはＮ＋基板の上にＮ型のエピタキ
シャル層を形成したものを用いる。
辺部分を示す（Ａ）断面図と（Ｂ）平面図である。半導
体チップ１０は、全体として矩形の形状を具備し、裏面
側にはＮ＋型高濃度層１１を有し、表面側に実質的なコ
レクタとなるＮ型の低濃度層１２を形成したもので、Ｎ
型半導体基板の両面にＮ＋層を拡散した後にウェハを研
磨した素材か、あるいはＮ＋基板の上にＮ型のエピタキ
シャル層を形成したものを用いる。
【００１２】前工程として、低濃度層１２の表面に選択
的にボロン等のＰ型不純物を選択拡散してベース領域１
３とガードリング領域１４を形成し、さらにベース領域
１３表面にリン等のＮ型不純物を選択拡散してエミッタ
領域１５とＮ＋アニュラリング領域１６を形成する。符
号１７はシリコン酸化膜である。酸化膜１７には各拡散
領域を露出するコンタクトホールが形成され、該コンタ
クトホールを介してアルミ電極１８がオーミックコンタ
クトしている。アルミ電極１８は更に、酸化膜１７上に
於いて各々ベースとエミッタの電極パッドを構成する。
このトランジスタは、ベース領域１３を含めガードリン
グ領域１４の近傍までが動作上活性な領域であって、こ
の領域を取り囲むようにしてアニュラリング領域１６が
配置されている。
的にボロン等のＰ型不純物を選択拡散してベース領域１
３とガードリング領域１４を形成し、さらにベース領域
１３表面にリン等のＮ型不純物を選択拡散してエミッタ
領域１５とＮ＋アニュラリング領域１６を形成する。符
号１７はシリコン酸化膜である。酸化膜１７には各拡散
領域を露出するコンタクトホールが形成され、該コンタ
クトホールを介してアルミ電極１８がオーミックコンタ
クトしている。アルミ電極１８は更に、酸化膜１７上に
於いて各々ベースとエミッタの電極パッドを構成する。
このトランジスタは、ベース領域１３を含めガードリン
グ領域１４の近傍までが動作上活性な領域であって、こ
の領域を取り囲むようにしてアニュラリング領域１６が
配置されている。
【００１３】アニュラリング領域１６の更に外側を囲む
領域には、半導体チップ１０の周辺端部に沿うようにし
て、有底の溝２０を形成する。溝２０はシリコン表面を
異方性ドライエッチングすることによって形成したトレ
ンチ溝か、あるいは拡散と電極配線処理を終えた状態の
ウェハをダイシングブレードで格子状にハーフダイシン
グする事によって形成した切削溝である。溝２０の線幅
は、エッチングによって形成した場合は１０〜５０μ程
度、ダイシングブレードで形成した場合はブレードの板
厚に左右されて５０μｍ〜３００μｍとなる。
領域には、半導体チップ１０の周辺端部に沿うようにし
て、有底の溝２０を形成する。溝２０はシリコン表面を
異方性ドライエッチングすることによって形成したトレ
ンチ溝か、あるいは拡散と電極配線処理を終えた状態の
ウェハをダイシングブレードで格子状にハーフダイシン
グする事によって形成した切削溝である。溝２０の線幅
は、エッチングによって形成した場合は１０〜５０μ程
度、ダイシングブレードで形成した場合はブレードの板
厚に左右されて５０μｍ〜３００μｍとなる。
【００１４】そして、半導体チップ１０の周辺部はエポ
キシ系の樹脂２１で被覆される。リードフレームを用い
るタイプでは半導体チップ１０がアイランド表面に固着
されるので、チップの上面と側面が樹脂２１で被覆さ
れ、ＣＳＰタイプではチップの上面だけが樹脂２１で被
覆される。どちらのタイプでも、樹脂２１は溝２０の内
部を埋設する。
キシ系の樹脂２１で被覆される。リードフレームを用い
るタイプでは半導体チップ１０がアイランド表面に固着
されるので、チップの上面と側面が樹脂２１で被覆さ
れ、ＣＳＰタイプではチップの上面だけが樹脂２１で被
覆される。どちらのタイプでも、樹脂２１は溝２０の内
部を埋設する。
【００１５】図２に、リードフレームを用いるタイプの
装置を示した。半導体チップ１０をリードフレームのア
イランド２２上に固着し、半導体チップ１０の表面に形
成した電極パッドとリード２３とをワイヤ２４でワイヤ
ボンドし、アイランド２２の裏面側を露出するように半
導体チップ１０の周辺を樹脂２１でモールドしたもので
ある。この装置では、リードフレーム金属表面と樹脂２
１との界面から水分が進入し、進入した水分は半導体チ
ップ１０の側壁に沿って上昇し、そして活性部分まで到
達する様なパスとなる。尚、水分樹脂２１自体を貫通し
て進入することは殆ど無く、大半は樹脂２１と他素材と
の界面に沿って進入すると考えられる。
装置を示した。半導体チップ１０をリードフレームのア
イランド２２上に固着し、半導体チップ１０の表面に形
成した電極パッドとリード２３とをワイヤ２４でワイヤ
ボンドし、アイランド２２の裏面側を露出するように半
導体チップ１０の周辺を樹脂２１でモールドしたもので
ある。この装置では、リードフレーム金属表面と樹脂２
１との界面から水分が進入し、進入した水分は半導体チ
ップ１０の側壁に沿って上昇し、そして活性部分まで到
達する様なパスとなる。尚、水分樹脂２１自体を貫通し
て進入することは殆ど無く、大半は樹脂２１と他素材と
の界面に沿って進入すると考えられる。
【００１６】而して、以上に説明した本発明の装置は、
半導体チップ１０の周辺部分に有底の溝２０を形成した
ので、進入した水分は溝２０の内壁を経由して進入する
ことになり、そのパス３１（図１参照）を長大化出来る
ので、従来より耐湿性に優れた半導体装置を得ることが
出来る。
半導体チップ１０の周辺部分に有底の溝２０を形成した
ので、進入した水分は溝２０の内壁を経由して進入する
ことになり、そのパス３１（図１参照）を長大化出来る
ので、従来より耐湿性に優れた半導体装置を得ることが
出来る。
【００１７】図３は、本発明をウェハレベルＣＳＰ装置
に適用した例を示している。図１と同一箇所には同一の
符号を付して説明を省略する。半導体チップ１０の周辺
部分に溝２０が形成され、半導体チップ１０の表面だけ
が樹脂２１で被覆され、樹脂２１が溝２０の内部を埋設
した構造である。尚、符号３０は、エミッタ、コレク
タ、ベースを各々導出するための電極である。先の例と
同様に、溝２０の内壁に沿って進入する分だけパス３１
が長大化するので、耐湿性を大幅に向上することができ
る。
に適用した例を示している。図１と同一箇所には同一の
符号を付して説明を省略する。半導体チップ１０の周辺
部分に溝２０が形成され、半導体チップ１０の表面だけ
が樹脂２１で被覆され、樹脂２１が溝２０の内部を埋設
した構造である。尚、符号３０は、エミッタ、コレク
タ、ベースを各々導出するための電極である。先の例と
同様に、溝２０の内壁に沿って進入する分だけパス３１
が長大化するので、耐湿性を大幅に向上することができ
る。
【００１８】なお、半導体素子としてはバイポーラ型ト
ランジスタを例にして説明したが、ディスクリート型の
他にもＢＩＰ型、ＭＯＳ型など、集積回路チップに応用
しても良いことは言うまでもない。
ランジスタを例にして説明したが、ディスクリート型の
他にもＢＩＰ型、ＭＯＳ型など、集積回路チップに応用
しても良いことは言うまでもない。
【００１９】
【発明の効果】以上に説明したように、本発明によれ
ば、半導体チップ１０周辺部分に溝２０を設けて樹脂２
１で埋設したので、パス３１を長大化して半導体装置の
耐湿性を大幅に向上できる利点を有する。
ば、半導体チップ１０周辺部分に溝２０を設けて樹脂２
１で埋設したので、パス３１を長大化して半導体装置の
耐湿性を大幅に向上できる利点を有する。
【図１】本発明を説明するための（Ａ）断面図、（Ｂ）
平面図である。
平面図である。
【図２】本発明を説明するための（Ａ）断面図、（Ｂ）
平面図である。
平面図である。
【図３】本発明を説明するための断面図である。
【図４】従来例を説明するための図である。
【図５】従来例を説明するための図である。
Claims (3)
- 【請求項１】 半導体チップの表面に少なくとも１つの
ＰＮ接合を形成する拡散領域を形成し、前記半導体チッ
プの周辺部に沿って前記拡散領域の周囲を取り囲む溝を
形成し、該溝内部を埋設するように前記半導体チップを
樹脂封止したことを特徴とする半導体装置。 - 【請求項２】 前記溝がダイシングによって形成したも
のであることを特徴とする請求項１記載の半導体装置。 - 【請求項３】 前記溝がエッチング加工によって形成し
たものであることを特徴とする請求項１記載の半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8377699A JP2000277463A (ja) | 1999-03-26 | 1999-03-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8377699A JP2000277463A (ja) | 1999-03-26 | 1999-03-26 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000277463A true JP2000277463A (ja) | 2000-10-06 |
Family
ID=13812023
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8377699A Pending JP2000277463A (ja) | 1999-03-26 | 1999-03-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000277463A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006147757A (ja) * | 2004-11-18 | 2006-06-08 | Sony Corp | 固体撮像装置およびその製造方法 |
| JP2006147758A (ja) * | 2004-11-18 | 2006-06-08 | Sony Corp | 固体撮像装置およびその製造方法 |
| KR100867968B1 (ko) * | 2006-06-09 | 2008-11-11 | 후지쯔 마이크로일렉트로닉스 가부시키가이샤 | 반도체 장치, 그의 제조 방법 및 그의 실장 방법 |
| JP2010040782A (ja) * | 2008-08-05 | 2010-02-18 | Toshiba Corp | 半導体装置及びその製造方法 |
| CN102306635A (zh) * | 2004-11-16 | 2012-01-04 | 罗姆股份有限公司 | 半导体装置及半导体装置的制造方法 |
-
1999
- 1999-03-26 JP JP8377699A patent/JP2000277463A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102306635A (zh) * | 2004-11-16 | 2012-01-04 | 罗姆股份有限公司 | 半导体装置及半导体装置的制造方法 |
| JP2006147757A (ja) * | 2004-11-18 | 2006-06-08 | Sony Corp | 固体撮像装置およびその製造方法 |
| JP2006147758A (ja) * | 2004-11-18 | 2006-06-08 | Sony Corp | 固体撮像装置およびその製造方法 |
| KR100867968B1 (ko) * | 2006-06-09 | 2008-11-11 | 후지쯔 마이크로일렉트로닉스 가부시키가이샤 | 반도체 장치, 그의 제조 방법 및 그의 실장 방법 |
| US7863745B2 (en) | 2006-06-09 | 2011-01-04 | Fujitsu Semiconductor Limited | Semiconductor device, manufacturing method of the semiconductor device, and mounting method of the semiconductor device |
| JP2010040782A (ja) * | 2008-08-05 | 2010-02-18 | Toshiba Corp | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100737204B1 (ko) | 반도체 장치의 제조 방법 | |
| US6054716A (en) | Semiconductor light emitting device having a protecting device | |
| JP2927158B2 (ja) | 半導体発光素子 | |
| JPH0347732B2 (ja) | ||
| US8319323B2 (en) | Electronic package having down-set leads and method | |
| KR101023872B1 (ko) | 메사형 반도체 장치 및 그 제조 방법 | |
| JP3895884B2 (ja) | 半導体装置 | |
| JP3432708B2 (ja) | 半導体装置と半導体モジュール | |
| CN110875264B (zh) | 电子芯片封装 | |
| JP3500015B2 (ja) | 半導体装置及びその製造方法 | |
| CN219419027U (zh) | 无引线框架的集成电路封装 | |
| JP2003297994A (ja) | 半導体装置およびその製造方法 | |
| JP3375560B2 (ja) | 半導体装置 | |
| JP3945929B2 (ja) | 半導体装置の製造方法 | |
| JP3981324B2 (ja) | 双方向ツェナーダイオード | |
| JP4017625B2 (ja) | 半導体装置の製造方法 | |
| US10854581B2 (en) | Die stack assembly using an edge separation structure for connectivity through a die of the stack | |
| KR100722322B1 (ko) | 반도체 패키지 | |
| JP3500016B2 (ja) | 半導体装置及びその製造方法 | |
| JPH1012651A (ja) | 半導体装置 | |
| JP2007073987A (ja) | 半導体モジュール | |
| JP3779698B2 (ja) | ディスクリートデバイス | |
| JPH1167769A (ja) | 半導体装置及びその製造方法 | |
| JP2006173321A (ja) | 半導体装置及びその製造方法 | |
| CN116525585A (zh) | 不利用引线框架的集成电路芯片封装 |