JPH0347732B2 - - Google Patents

Info

Publication number
JPH0347732B2
JPH0347732B2 JP55054137A JP5413780A JPH0347732B2 JP H0347732 B2 JPH0347732 B2 JP H0347732B2 JP 55054137 A JP55054137 A JP 55054137A JP 5413780 A JP5413780 A JP 5413780A JP H0347732 B2 JPH0347732 B2 JP H0347732B2
Authority
JP
Japan
Prior art keywords
film
pad
resin
nitride film
polyimide resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP55054137A
Other languages
English (en)
Other versions
JPS56150830A (en
Inventor
Kazuhiro Tsurumaru
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP5413780A priority Critical patent/JPS56150830A/ja
Priority to DE19813116406 priority patent/DE3116406A1/de
Publication of JPS56150830A publication Critical patent/JPS56150830A/ja
Priority to US06/837,757 priority patent/US4733289A/en
Priority to US07/372,184 priority patent/US4990993A/en
Publication of JPH0347732B2 publication Critical patent/JPH0347732B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/121—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by multiple encapsulations, e.g. by a thin protective coating and a thick encapsulation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
    • H10W74/147—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations being multilayered
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/015—Manufacture or treatment of bond wires
    • H10W72/01515—Forming coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H10W72/07336—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/321—Structures or relative sizes of die-attach connectors
    • H10W72/325—Die-attach connectors having a filler embedded in a matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/352—Materials of die-attach connectors comprising metals or metalloids, e.g. solders
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5524—Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/981—Auxiliary members, e.g. spacers
    • H10W72/983—Reinforcing structures, e.g. collars
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 ［技術分野］ 本発明は高信頼性（例えば高耐湿性）を有する
レジンモールド型の半導体装置に関するものであ
る。
［背景技術］ リードフレームにダイボンデイング、ワイヤボ
ンデイングした半導体素子をエポキシ樹脂等のレ
ジンにてモールド封止（パツケージ）してなる所
謂レジンモールド型の半導体装置は、封止構造が
簡単であると共に低コスト製作できるという利点
を有するものの、セラミツク型パツケージに比較
して耐湿性が劣るという不利がある。即ち、レジ
ンには水分を透過させ得る性質があるために、パ
ツケージ外部の水分がレジンを通してパツケージ
内部に迄浸入し、これがまず最初に半導体素子
（チツプ）の表面で、そのチツプ周辺に位置して
形成されているアルミニウム製のボンデイングパ
ツドに付着してこのパツドを腐食し、電気的な接
続を不良又は不能にして半導体装置の寿命を短縮
し、かつ信頼性を低下させているのである。
このため、本発明者はその主のレジンモールド
型パツケージにおいて、レジン内部に浸入した水
分が半導体素子表面に付着しないように、半導体
素子の表面にパツシベーシヨン膜としてのナイト
ライド膜を形成することを提案した。例えば、第
１図はその一例であり、シリコン（Si）を主体と
する半導体素子１表面の酸化シリコン（SiO2）
膜、Alパツド３の上にリンガラス（PSG）膜４
を形成し、更にナイトライド膜（Si3N4）膜５を
形成した上でレジン６にてモールドするものであ
る。このようなナイトライド膜５を設けることに
より、レジン６を通して浸入してきた水分はナイ
トライド膜５よりも内部への浸入が防止され、半
導体素子表面に水分が付着することを防止できる
のである。
ところが、このようにして半導体装置を構成し
ても、未だに充分満足のゆく信頼性（耐湿性）は
得られないことがわかつた。その理由は、前述の
ナイトライド膜はレジン６との接着性が悪いため
に、レシジン６とナイトライド膜５との間に〓間
ができ、レジンを通して浸入してきた水分がこの
〓間に溜る。
また、ナイトライド膜５はワイヤをボンデイン
グするパツド３上には形成することができないた
め、パツド３はレジン６に対して露呈しかつナイ
トライド膜５は端面がパツド近傍に位置される。
このため、ナイトライド膜とレジンとの〓間に溜
つた水分あるいはこの〓間を通る水分は、ナイト
ライド膜が端面からパツド表面上に迄移動してパ
ツド３上に付着し、パツドを腐蝕してしまうから
である。特に第１図に示すようにリンガラス膜４
を使用した場合にはこのガラス膜端面がパツド３
上に露出するためレジンを通して浸入した水分と
上記露出したリンガラス膜とが反応してリン酸を
形成しこれにより上記パツドが腐蝕されるのであ
る。これを防止するためにはナイトライド膜をワ
イヤ及びパツド上にも形成すればよいのである
が、ナイトライド膜はプラズマ法により形成する
ためにワイヤを接続した状態での膜形成は不可能
に近い。
なお、第１図の例ではリンガラス膜４の上にナ
イトライド膜５を形成しているが、酸化シリコン
膜２の上に直接ナイトライド膜を形成したものも
上記と同様にパツドの腐蝕が生じることがわかつ
た。この場合はレジン６中の不純物（イオンと水
分とが反応しそれにより上記腐食が起きるのであ
る。
［発明の目的］ 本発明の目的は、レジンを通して内部に浸入し
た水分がパツド表面に付着することを確実に防止
してパツドの腐蝕を防ぎ、これにより寿命の増大
及び信頼性の向上を達成することができる新規な
半導体装置を提供することにある。
［発明の概要］ 本発明は、一つの半導体基体内にPN接合をも
つ回路素子が形成され、その回路素子が形成され
た半導体基体主面には該PN接合を保護するため
の酸化膜を有し、該回路素子に電気的に接続され
かつその酸化膜上に位置して半導体基体主面に延
在された、水分によつて腐蝕しやすい金属材料か
ら成る配線層を有し、またその酸化膜上にはその
配線層に連結してその配線層と同一パターンに形
成された、ワイヤがボンデイングがなされるため
のボンデイングパツドを有し、その半導体基体主
面上に前記配線層を保護するように下層よりリン
ガラス膜、ナイトライド膜及びポリイミド系樹脂
膜が順次形成されてなる多層絶縁膜を有し、その
多層絶縁膜を構成するリンガラス膜及びナイトラ
イド膜はボンデイングパツド上に位置してそのパ
ツド部が現れるような開口部を有し、その開口部
内に位置するパツド部にワイヤが接続されて成
り、前記多層絶縁膜を構成する上層のポリイミド
系樹脂膜は下層のリンガラス膜及びナイトライド
膜開口部の側面を覆うように形成され、そしてこ
れら構成の半導体装置はレジンによつて封止され
ていることを特徴とする。
［実施例］ 第２図は本発明者によつて考えられた半導体装
置の一実施例を示す断面図である。第２図におい
て、シリコン（Si）層を主体として集積回路が構
成された半導体素子１０は、コバール等の金属に
て形成したリートフレーム１１のタブ１２上に
Au−Si共晶或はAgペースト１３を用いてダイボ
ンデイングしており、この半導体素子１０の表面
に形成した複数個のボンデイングパツドと前記リ
ードフレーム１１とリード１４とをワイヤボンデ
イングした上で封止用レジン１６にてこれらをモ
ールド封止している。
前記半導体素子１０の表面部の詳細を第３図に
示す。図において、素子１０の表面には周知のよ
うに酸化シリコン膜（SiO2膜）１７を形成して
表面の保護（図示していないが回路素子のPN接
合を保護）が図られている。それと共に、その酸
化シリコン膜１７上にはアルミニウム（周知のよ
うに安価かつ導電性がよいが、比較的水分によつ
て腐蝕されやすい金属材料）が被着され、そのア
ルミニウムは所定の配線パターンにエツチング形
成されているとともに、その一部に連続してつな
がり、かつワイヤがボンデイング可能なようにそ
の配線の幅よりも広くされてなるボンデイングパ
ツド１８を形成している。
なお、第３図は、ボンデイングパツドのみ図示
して配線を省略しているが、配線とボンデイング
パツドとが半導体素子の同一主面上に効率よく一
体的に形成されることは第１４図、第１５図の例
から理解されよう。
このように形成した素子上面には更にリンガラ
ス膜１９及びナイトライド膜２０を形成してい
る。これらリンガラス膜１９やナイトライド膜２
０の製造方法は後述するが、リンガラス膜１９は
酸化シリコン膜１７中に含まれるNa＋イオン等
をリンの作用によつて拘束し、酸化シリコン膜内
におけるNa＋イオン等の遊動に伴つて生じる半
導体素子の特性の不安定化を防止するものであ
る。また、ナイトライド膜２０はその性質に基づ
いて外部から素子側へ浸入しようとする水分を撥
水し、素子への水の付着を防止すると共に、比較
的に水に弱い前記リンガラス膜１９を保護するも
のである。また、前記リンガラス膜１９及びナイ
トライド膜２０は素子１０表面全面にわたつて形
成しているが、前記パツド１８部分は該パツド部
表面を露出するようにエツチング法等を用いて除
去しており、上記露呈面には図示のようにワイヤ
１５をボンデイングしている。
そして、このような構成の上にポリイミド系樹
脂膜（例えば、ポリイミドイソインドロキナゾリ
ンジオン）膜２１を形成し、素子の略全面を占め
る前記ナイトライド膜２０の上面はもとよりワイ
ヤをボンデイングした前記パツド１８上を覆うよ
うに上記ポリイミド系樹脂膜２１を形成する。図
中、１２はリードフレームのタブ、１６は前記ポ
リイミド系樹脂膜２１の外側にモールドした封止
用レジンであり、夫々第２図と同一符号を付して
いる。
本実施例の半導体装置は以上の構成であるの
で、レジン１６は、封止用レジン及びナイトライ
ドの双方に夫々良好な接着性を有するポリイミド
系樹脂を介してナイトライド膜２０上でモールド
されることになるため、レジン１６とポリイミド
系樹脂膜２１との接着性が良好で両者間に〓間が
生じることがないのは勿論のこと、ポリイミド系
樹脂膜２１とナイトライド膜２０との間にも〓間
が生じることはない。このため、レジン１６を通
して内部に浸入してきた水分はレジン１６とポリ
イミド系樹脂膜２１とナイトライド膜２０との間
のいずれにも溜ることはなく、結局ナイトライド
膜２０やポリイミド系樹脂膜２１の外側で分散状
態とされる。したがつて、このような水分がナイ
トライド膜上面を伝わつてパツド１８表面に水が
付着することは殆どない。同時にパツド１８はポ
リイミド系樹脂膜２１により覆われていてレジン
１６には直接接触していないため、レジン１６を
通つてきた水分が直接パツド１８表面に迄浸透す
ることもなく、この方向からもパツド表面への水
の付着が防止できる。これにより、パツドの腐蝕
防止効果を極めて高くでき、半導体装置の寿命を
長くすると共に信頼性の向上を達成することがで
きる。
次に前記第２図及び第３図に示した半導体装置
の製造方法を第４図乃至第８図を用いて説明す
る。第４図はＰ型半導体基板３０上にＮ−型エピ
タキシヤル半導体層３１を有する半導体素子であ
り、本例ではバイポーラ型のトランジスタを構成
している。素子１０表面に形成した酸化シリコン
膜１７には、素子１０のベースＢ、エミツタＥ、
コレクタＣに相当する部位にエツチングにより孔
を形成すると共に酸化シリコン膜１７上にアルミ
ニウムの蒸着、エツチングにより配線１８ａ，１
８ｂ，１８ｃを形成して夫々ベースＢ、エミツタ
Ｅ、コレクタＣに導通させる。そして、この配線
１８ａ，１８ｂ，１８ｃ上には素子全面にわたつ
てリンガラス１９をテポジシヨンし（第５図）、
その上にナイトライド膜２０をプラズマ法等によ
りデポジシヨンする（第６図。しかる後に、前記
各配線１８ａ，１８ｂ，１８ｃの一端に設けられ
るボンデイングパツド１８に相当する部分をホト
リゾグラフイ法によりエツチング除去し、孔を形
成してパツド１８表面を露呈させる。このように
して形成した素子１０を、第７図のようにリード
フレーム１１のタブ１２上にAu−Si共晶或いは
Agペースト１３を用いてダイボンデイングする
と共に、リードフレーム１１のリード１４と前記
パツド１８との間をワイヤ１５にて接続する。こ
のような接続を行つた後に、第８図のように素子
１０の上面を覆うようにしてポリイミド系樹脂膜
２１をポツテイング等により被着し、これにより
同図に拡大図示し或いは前述の第３図のように、
ナイトライド膜２０、パツド１８の上にポリイミ
ド系樹脂膜２１を形成する。以後、この構体を公
知のトランスフアモールド封止することにより、
第２図に示した半導体装置を得ることができるの
である。
更に、本発明者によつて考えられた他の実施例
を説明する。
第９図はポリイミド系樹脂膜２１をパツド部、
即ちパツド１８とその周辺部１８ｄ上にのみ形成
したものであり、例えば前例の第７図と同様に形
成した装置のパツドにのみ少量のポリイミド系樹
脂をポツテイングし、少なくともナイトライド膜
２０のパツドを包囲する部分にポリイミド系樹脂
膜２１を形成したものである。このような構成に
よればポリイミド系樹脂膜２１が形成されていな
いパツド部以外の部分では、第１図で示したと同
様にレジン１６とナイトライド膜２０との接着性
が悪いことから〓間ができて水分が溜ることにな
るが、パツド１８の周囲１８ｄにおいてはポリイ
ミド系樹脂膜２１の存在によつて〓間が存在しな
いため、前述の溜つた水はパツド１８周辺におい
てパツド側への流動が阻止される。このため、パ
ツド１８表面への水の付着は前例と同様に防止で
き、装置の寿命、耐湿信頼性を向上できる。な
お、本実施例ではポリイミド系樹脂が少量で済む
ことから低コスト化に有効である。
第１０図は、パツド表面を除いた部分にポリイ
ミド系樹脂膜２１を形成した実施例であり、特許
請求の範囲に記載の本発明を示している。即ち、
第１１図、第１２図に製造方法を合わせて示すよ
うに、まず素子１０表面にリンガラス膜１９、ナ
イトライド膜２０を形成し、かつパツド１８の相
当位置に孔を形成してパツド表面を露呈した後
に、直ちに素子全面にポリイミド系樹脂膜２１を
形成する。そして、その後にホトリゾグラフイ法
等を利用してポリイミド系樹脂膜２１のパツド相
当部位を前記リンガラス膜１９やナイトライド膜
２０の孔よりも若干小さい寸法にてエツチング除
去してパツド表面を再度露呈するように形成す
る。しかる後に、パツド１８にワイヤ１５をボン
デイングし、素子１０をパツケージング（レジン
封止）すればよいのである。
この結果、第１０図、第１２図のように、ナイ
トライド膜２０は、その上面はもとよりのこと、
パツド１８を包囲するように配置したエツチング
端面２０ａをもポリイミド系樹脂膜２１にて覆う
ことになる。したがつて、本実施例ではワイヤボ
ンデイングしたパツド１８の表面がレジン１６に
直接接触された装置構造とされてはいるものの、
ポリイミド系樹脂膜２１をパツドの周囲に形成し
ていることから前記パツドの露呈面積（ワイヤ以
外の面積）は小さく、レジンを通して直接パツド
表面に付着する水は極めて少ない。また、前例と
同様にナイトライド膜２０とレジン１６及びポリ
イミド系樹脂膜２１の間を通つてパツド表面に付
着する水も殆どなく、これによりパツドの腐蝕を
効果的に防止することができることは前例と同じ
である。本実施例ではパツケージ工程（ダイボン
デイング、ワイヤボンデイング）前に、素子と一
体的にポリイミド系樹脂膜２１をを形成している
ので、製造工程（製造し易さ）の点において有利
なことがある。
ここで、本実施例の場合には、パツドの構造を
第１３図のように構成することが考えられる。即
ち、前述のようにポリイミド系樹脂膜２１を形成
した後に、その後２１の上に再度アルミニウム等
の金属膜１８ａの蒸着を行いかつこれをエツチン
グ処理することにより、パツド１８を厚肉にかつ
その表面がポリイミド系樹脂膜２１の上方に突出
するように形成するのである。このようにすれ
ば、パツド１８が厚肉に形成された分だけ腐蝕に
対する寿命を更に増大して信頼性の向上を図り得
るのである。しかし、ポリイミド系樹脂膜２１上
のパツドはワイヤの衝撃を吸収するが、それがわ
ざわいして充分な接着強度が得られないという問
題がある。
なお、第１４図のように、アルミニウム配線１
８ｅ及びその一部であるパツド１８を素子１０表
面上の酸化シリコン膜１７及びリンガラス膜１９
の上に形成した素子にも適用できる。この場合に
はナイトライド膜２０のみがパツド１８周辺に重
ねて形成されるが、ポリイミド系樹脂膜２１の形
成は前記各実施例の場合と同様に行なうことがで
き、しかも同様の効果を得ることができる。
第１５図は考えられた更に他の実施例を示して
いる。本実施例は素子１０をMOS構造として形
成した装置に本発明を適用したもので、素子１０
に形成したソースＳ、ドレインＤに夫々接続され
るアルミニウム配線１８ｆ，１８ｇを二層の酸化
シリコン膜１７Ａ，１７Ｂ上に形成し、一部を延
長してパツド１８として構成している。Ｇはシリ
コンゲートである。そして前記アルミニウム配線
１８ｆ，１８ｇの上にはリンガラス膜１９、ナイ
トライド膜２０を形成し、かつパツド相当部分を
エツチング除去してワイヤ１５をボンデイングし
た後に、素子全面にポリイミド系樹脂膜を形成し
ている。したがつて、この実施例の場合にも腐蝕
が問題とされるパツド部の構成は前記各実施例の
一つと全く同じであり、同様に理由により優れた
効果を得ることができる。
［効果］ 個々の実施例で具体的な効果を述べたが、ここ
ではまとめとして本発明の効果を述べる。
本発明によれば、パツドと同一主面上にそのパ
ツドに連結して所望の配線パターンを有した構造
であり、配線の効率化そして高集積化をもたらす
ことができる。
また、その配線及びその配線と連結するパツド
を有する素子全面には、リンガラス膜、ナイトラ
イド膜そしてポリイミド系樹脂膜がその配線及び
その配線と連結するパツド周辺を包囲するように
形成されている。そして、このような構成での素
子をレジンモールド封止している。
したがつて、レジンを通して内部に浸入する水
分がパツド及び表面に付着することを防止でき、
これによりパツド及びそこから延びる細い配線の
腐蝕を防止して半導体装置としての寿命を長く
し、かつ信頼性を向上する等して耐湿性を高める
ことができる。
更に、ポリイミド系樹脂膜の形成によりα線対
策にも有効とされるのである。
［利用分野］ 本発明はレジン封止の半導体装置に最も有効で
ある。
【図面の簡単な説明】
第１図は本発明者により提案された本発明の前
提となる半導体装置の素子表面部の断面図、第２
図は本発明者により提案された一実施例による半
導体装置の全体断面図、第３図は第２図に示した
半導体装置の素子表面部の拡大断面図、第４図乃
至第８図は第２図に示した半導体装置の製造方法
を示す工程断面図、第９図は本発明者により提案
された他の実施例の断面図、第１０図は本発明の
具体的実施例の断面図、第１１図及び第１２図は
上記第１０図に示す半導体装置の製造方法を示す
工程断面図、第１３図は本発明者により提案され
た他の実施例の断面図、第１４図及び第１５図は
本発明者によつて提案された夫々異なる更に他の
実施例の断面図である。 １０……半導体素子、１１……リードフレー
ム、１２……タブ、１４……リード、１５……ワ
イヤ、１６……封止用レジン、１７……酸化シリ
コン膜、１８……パツド、１８ａ〜１８ｇ……配
線、１９……リンガラス膜、２０……ナイトライ
ド膜、２１……ポリイミド系樹脂膜。

Claims (1)

    【特許請求の範囲】
  1. １ 一つの半導体基体内にPN接合をもつ回路素
    子が形成され、その回路素子が形成された半導体
    基体主面には該PN接合を保護するための酸化膜
    を有し、該回路素子に電気的に接続されかつその
    酸化膜上に位置して半導体基体主面に延在され
    た、水分によつて腐蝕しやすい金属材料から成る
    配線層を有し、またその酸化膜上にはその配線層
    に連結してその配線層と同一パターンに形成され
    た、ワイヤがボンデイングがなされるためのボン
    デイングパツドを有し、その半導体基体主面上に
    前記配線層を保護するように下層よりリンガラス
    膜、ナイトライド膜及びポリイミド系樹脂膜が順
    次形成されてなる多層絶縁膜を有し、その多層絶
    縁膜を構成するリンガラス膜及びナイトライド膜
    はボンデイングパツド上に位置してそのパツド部
    が現れるような開口部を有し、その開口部内に位
    置するパツド部にワイヤが接続されて成り、前記
    多層絶縁膜を構成する上層のポリイミド系樹脂膜
    は下層のリンガラス膜及びナイトライド膜開口部
    の側面を覆うように形成され、そしてこれら構成
    の半導体装置はレジンによつて封止されているこ
    とを特徴とする半導体装置。
JP5413780A 1980-04-25 1980-04-25 Semiconductor device Granted JPS56150830A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP5413780A JPS56150830A (en) 1980-04-25 1980-04-25 Semiconductor device
DE19813116406 DE3116406A1 (de) 1980-04-25 1981-04-24 Halbleiteranordnung
US06/837,757 US4733289A (en) 1980-04-25 1986-03-10 Resin-molded semiconductor device using polyimide and nitride films for the passivation film
US07/372,184 US4990993A (en) 1980-04-25 1989-06-26 Resin-molded semiconductor device using polymide and nitride films for the passivation film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5413780A JPS56150830A (en) 1980-04-25 1980-04-25 Semiconductor device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2177407A Division JPH0340430A (ja) 1990-07-06 1990-07-06 半導体装置

Publications (2)

Publication Number Publication Date
JPS56150830A JPS56150830A (en) 1981-11-21
JPH0347732B2 true JPH0347732B2 (ja) 1991-07-22

Family

ID=12962181

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5413780A Granted JPS56150830A (en) 1980-04-25 1980-04-25 Semiconductor device

Country Status (3)

Country Link
US (2) US4733289A (ja)
JP (1) JPS56150830A (ja)
DE (1) DE3116406A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018116785A1 (ja) * 2016-12-20 2018-06-28 株式会社デンソー 半導体装置およびその製造方法
JP2018100950A (ja) * 2016-12-20 2018-06-28 株式会社デンソー 半導体装置およびその製造方法

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56150830A (en) * 1980-04-25 1981-11-21 Hitachi Ltd Semiconductor device
JPS59172258A (ja) * 1983-03-18 1984-09-28 Hitachi Ltd 半導体装置
JPS6010645A (ja) * 1983-06-30 1985-01-19 Toshiba Corp 樹脂封止型半導体装置
DE3327960A1 (de) * 1983-08-03 1985-02-14 Telefunken electronic GmbH, 7100 Heilbronn Halbleiteranordnung in einem isolierstoffgehaeuse
JPS60140739A (ja) * 1983-12-28 1985-07-25 Hitachi Ltd パツシベ−シヨン構造を備えたプラスチツクｉｃパツケ−ジ
GB8401250D0 (en) * 1984-01-18 1984-02-22 British Telecomm Semiconductor fabrication
WO1985004519A1 (en) * 1984-03-22 1985-10-10 Mostek Corporation Nitride bonding layer
JPS60223149A (ja) * 1984-04-19 1985-11-07 Hitachi Ltd 半導体装置
DE3421127A1 (de) * 1984-06-07 1985-12-12 Telefunken electronic GmbH, 7100 Heilbronn Verfahren zum herstellen einer halbleiteranordnung
EP0185787B1 (de) * 1984-12-21 1988-08-10 Deutsche ITT Industries GmbH Plastikumhülltes Halbleiterbauelement
US5111276A (en) * 1985-03-19 1992-05-05 National Semiconductor Corp. Thick bus metallization interconnect structure to reduce bus area
JPS6381948A (ja) * 1986-09-26 1988-04-12 Toshiba Corp 多層配線半導体装置
JPH0695517B2 (ja) * 1987-06-25 1994-11-24 日本電気株式会社 半導体装置
JPH01214141A (ja) * 1988-02-23 1989-08-28 Nec Corp フリップチップ型半導体装置
JPH077783B2 (ja) * 1988-03-18 1995-01-30 株式会社東芝 電気的接続部に銅もしくは銅合金製金属細線を配置する半導体装置
JPH02105418A (ja) * 1988-10-14 1990-04-18 Mitsubishi Electric Corp 樹脂封止型半導体装置
US5252844A (en) * 1988-11-17 1993-10-12 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having a redundant circuit and method of manufacturing thereof
JPH02238627A (ja) * 1989-03-10 1990-09-20 Nec Corp 半導体装置
US5068711A (en) * 1989-03-20 1991-11-26 Fujitsu Limited Semiconductor device having a planarized surface
US5144407A (en) * 1989-07-03 1992-09-01 General Electric Company Semiconductor chip protection layer and protected chip
JPH03254137A (ja) * 1990-03-05 1991-11-13 Toshiba Corp 半導体集積回路装置
JPH0340430A (ja) * 1990-07-06 1991-02-21 Hitachi Ltd 半導体装置
JP2593965B2 (ja) * 1991-01-29 1997-03-26 三菱電機株式会社 半導体装置
JPH04261049A (ja) * 1991-01-31 1992-09-17 Mitsubishi Electric Corp 半導体装置およびその製造方法
ES2059215T3 (es) * 1991-02-25 1994-11-01 Ake Gustafson Procedimiento de fijacion de un bobinado a un circuito electronico.
US5223851A (en) * 1991-06-05 1993-06-29 Trovan Limited Apparatus for facilitating interconnection of antenna lead wires to an integrated circuit and encapsulating the assembly to form an improved miniature transponder device
US5281855A (en) * 1991-06-05 1994-01-25 Trovan Limited Integrated circuit device including means for facilitating connection of antenna lead wires to an integrated circuit die
KR930006868A (ko) * 1991-09-11 1993-04-22 문정환 반도체 패키지
KR930011143A (ko) * 1991-11-14 1993-06-23 김광호 반도체장치 및 그 제조방법
US5298792A (en) * 1992-02-03 1994-03-29 Micron Technology, Inc. Integrated circuit device with bi-level contact landing pads
US5567981A (en) 1993-03-31 1996-10-22 Intel Corporation Bonding pad structure having an interposed rigid layer
US5596172A (en) * 1993-05-07 1997-01-21 Motorola, Inc. Planar encapsulation process
US5438022A (en) 1993-12-14 1995-08-01 At&T Global Information Solutions Company Method for using low dielectric constant material in integrated circuit fabrication
JPH07231015A (ja) * 1994-02-17 1995-08-29 Sanyo Electric Co Ltd 半導体装置及びその製造方法
KR100372995B1 (ko) * 1994-05-24 2003-03-31 히다치 가세고교 가부시끼가이샤 반도체기판위에목적하는패턴의수지막을형성하는방법,반도체칩,반도체패키지,및레지스트상박리액
KR100211070B1 (ko) * 1994-08-19 1999-07-15 아끼구사 나오유끼 반도체 장치 및 그 제조방법
JPH08162528A (ja) * 1994-10-03 1996-06-21 Sony Corp 半導体装置の層間絶縁膜構造
DE19540309A1 (de) * 1995-10-28 1997-04-30 Philips Patentverwaltung Halbleiterbauelement mit Passivierungsaufbau
KR0182503B1 (ko) * 1995-12-30 1999-04-15 김광호 와이어 볼 보다 작은 본딩 창을 갖는 반도체 칩과 그 제조 방법
US5750419A (en) * 1997-02-24 1998-05-12 Motorola, Inc. Process for forming a semiconductor device having a ferroelectric capacitor
US5976964A (en) * 1997-04-22 1999-11-02 Micron Technology, Inc. Method of improving interconnect of semiconductor device by utilizing a flattened ball bond
US6127721A (en) * 1997-09-30 2000-10-03 Siemens Aktiengesellschaft Soft passivation layer in semiconductor fabrication
WO1999049512A1 (en) * 1998-03-20 1999-09-30 Hitachi, Ltd. Semiconductor device and method of manufacturing the same
US6600215B1 (en) 1998-04-02 2003-07-29 Micron Technology, Inc. Method and apparatus for coupling a semiconductor die to die terminals
US6303423B1 (en) * 1998-12-21 2001-10-16 Megic Corporation Method for forming high performance system-on-chip using post passivation process
US8178435B2 (en) * 1998-12-21 2012-05-15 Megica Corporation High performance system-on-chip inductor using post passivation process
US6803327B1 (en) 1999-04-05 2004-10-12 Taiwan Semiconductor Manufacturing Company Cost effective polymide process to solve passivation extrusion or damage and SOG delminates
EP1091407A1 (de) * 1999-10-04 2001-04-11 Infineon Technologies AG Überspannungsschutzanordnung für Halbleiterbausteine
KR100702120B1 (ko) * 2001-06-30 2007-03-30 주식회사 하이닉스반도체 반도체 소자의 본딩 패드 구조 및 그의 형성 방법
SG102639A1 (en) * 2001-10-08 2004-03-26 Micron Technology Inc Apparatus and method for packing circuits
TWI236763B (en) * 2003-05-27 2005-07-21 Megic Corp High performance system-on-chip inductor using post passivation process
US7470997B2 (en) * 2003-07-23 2008-12-30 Megica Corporation Wirebond pad for semiconductor chip or wafer
US7169691B2 (en) * 2004-01-29 2007-01-30 Micron Technology, Inc. Method of fabricating wafer-level packaging with sidewall passivation and related apparatus
DE102004036140A1 (de) * 2004-07-26 2006-03-23 Infineon Technologies Ag Halbleiterbauelement
KR100729256B1 (ko) * 2005-01-13 2007-06-15 삼성전자주식회사 포토레지스트 조성물, 이를 이용한 포토레지스트 패턴의형성 방법 및 반도체 소자의 보호막 형성방법
JP2006303452A (ja) * 2005-03-25 2006-11-02 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US8384189B2 (en) * 2005-03-29 2013-02-26 Megica Corporation High performance system-on-chip using post passivation process
JP2006351892A (ja) * 2005-06-17 2006-12-28 Rohm Co Ltd 半導体集積回路装置
US8421227B2 (en) * 2006-06-28 2013-04-16 Megica Corporation Semiconductor chip structure
US8193636B2 (en) * 2007-03-13 2012-06-05 Megica Corporation Chip assembly with interconnection by metal bump
TWI452640B (zh) * 2009-02-09 2014-09-11 日月光半導體製造股份有限公司 半導體封裝構造及其封裝方法
US20100200981A1 (en) * 2009-02-09 2010-08-12 Advanced Semiconductor Engineering, Inc. Semiconductor package and method of manufacturing the same
JP2011014556A (ja) * 2009-06-30 2011-01-20 Hitachi Ltd 半導体装置とその製造方法
JP4968371B2 (ja) * 2010-06-30 2012-07-04 大日本印刷株式会社 センサデバイスの製造方法及びセンサデバイス
US20120267779A1 (en) * 2011-04-25 2012-10-25 Mediatek Inc. Semiconductor package
US20150255362A1 (en) * 2014-03-07 2015-09-10 Infineon Technologies Ag Semiconductor Device with a Passivation Layer and Method for Producing Thereof
JP6251810B2 (ja) 2014-07-30 2017-12-20 株式会社日立製作所 半導体装置、半導体装置の製造方法および電力変換装置
JP2020047664A (ja) 2018-09-14 2020-03-26 キオクシア株式会社 半導体装置および半導体装置の作製方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4001871A (en) * 1968-06-17 1977-01-04 Nippon Electric Company, Ltd. Semiconductor device
US3911475A (en) * 1972-04-19 1975-10-07 Westinghouse Electric Corp Encapsulated solid state electronic devices having a sealed lead-encapsulant interface
US4001870A (en) * 1972-08-18 1977-01-04 Hitachi, Ltd. Isolating protective film for semiconductor devices and method for making the same
US3945030A (en) * 1973-01-15 1976-03-16 Signetics Corporation Semiconductor structure having contact openings with sloped side walls
JPS5226989B2 (ja) * 1973-05-18 1977-07-18
DE2403149A1 (de) * 1974-01-23 1975-07-24 Siemens Ag Halbleitervorrichtung
JPS5421073B2 (ja) * 1974-04-15 1979-07-27
JPS5176078A (en) * 1974-12-23 1976-07-01 Hitachi Ltd Handaboshokumakuo hodokoshita handotaisochi
US3980345A (en) * 1975-06-19 1976-09-14 Kelsey-Hayes Company Metering and proportioning valve mechanism
JPS5851425B2 (ja) * 1975-08-22 1983-11-16 株式会社日立製作所 ハンドウタイソウチ
DE2548060C2 (de) * 1975-10-27 1984-06-20 Siemens AG, 1000 Berlin und 8000 München Halbleitervorrichtung und Verfahren zu ihrer Herstellung
JPS5258491A (en) * 1975-11-10 1977-05-13 Hitachi Ltd Semiconductor device
JPS5258469A (en) * 1975-11-10 1977-05-13 Hitachi Ltd Resin-molded type semiconductor device
JPS5271068A (en) * 1975-12-10 1977-06-14 Masao Yamada Solid parking zone
JPS5352367A (en) * 1976-10-25 1978-05-12 Hitachi Ltd Electronic parts
US4091406A (en) * 1976-11-01 1978-05-23 Rca Corporation Combination glass/low temperature deposited Siw Nx Hy O.sub.z
JPS5414672A (en) * 1977-07-06 1979-02-03 Hitachi Ltd Bonding electrode structure of semiconductor device
US4248920A (en) * 1978-04-26 1981-02-03 Tokyo Shibaura Denki Kabushiki Kaisha Resin-sealed semiconductor device
JPS5519850A (en) * 1978-07-31 1980-02-12 Hitachi Ltd Semiconductor
US4394678A (en) * 1979-09-19 1983-07-19 Motorola, Inc. Elevated edge-protected bonding pedestals for semiconductor devices
JPS56107570A (en) * 1980-01-30 1981-08-26 Mitsubishi Electric Corp Semiconductor device
JPS56150830A (en) * 1980-04-25 1981-11-21 Hitachi Ltd Semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018116785A1 (ja) * 2016-12-20 2018-06-28 株式会社デンソー 半導体装置およびその製造方法
JP2018100950A (ja) * 2016-12-20 2018-06-28 株式会社デンソー 半導体装置およびその製造方法
CN110088587A (zh) * 2016-12-20 2019-08-02 株式会社电装 半导体装置及其制造方法

Also Published As

Publication number Publication date
US4990993A (en) 1991-02-05
US4733289A (en) 1988-03-22
JPS56150830A (en) 1981-11-21
DE3116406A1 (de) 1982-06-16

Similar Documents

Publication Publication Date Title
JPH0347732B2 (ja)
US6316287B1 (en) Chip scale surface mount packages for semiconductor device and process of fabricating the same
US6271060B1 (en) Process of fabricating a chip scale surface mount package for semiconductor device
US6562647B2 (en) Chip scale surface mount package for semiconductor device and process of fabricating the same
US7589396B2 (en) Chip scale surface mount package for semiconductor device and process of fabricating the same
US7390698B2 (en) Packaged semiconductor device and method of manufacture using shaped die
JPS6221266B2 (ja)
JPS61218139A (ja) 半導体装置
KR20210089657A (ko) 반도체 장치
US11837528B2 (en) Method of manufacturing a semiconductor device having a bond wire or clip bonded to a bonding pad
JP2001110813A (ja) 半導体装置の製造方法
KR870000350B1 (ko) 다측 배선(多重配線)구조를 가진 전자장치(電子裝置)
KR100477568B1 (ko) 반도체 패키지 및 그 제조방법
JPH10242383A (ja) 半導体装置
TWI861128B (zh) 半導體裝置和製造半導體裝置的方法
JPH0340430A (ja) 半導体装置
JP2771475B2 (ja) 半導体装置
US12525564B2 (en) Integrated circuit chip package that does not utilize a leadframe
JP2000277463A (ja) 半導体装置
JPS62219541A (ja) 半導体装置
JPH04283950A (ja) 樹脂封止型半導体装置
KR20020049721A (ko) 돌출형 볼 패드들이 구비된 캐리어 필름 및 그를 이용한칩 스케일 패키지
KR940011379B1 (ko) 반도체장치의 제조방법
JPH1167769A (ja) 半導体装置及びその製造方法
JPH04119639A (ja) 半導体装置