JP2000278330A - 信号線駆動回路 - Google Patents
信号線駆動回路Info
- Publication number
- JP2000278330A JP2000278330A JP11080437A JP8043799A JP2000278330A JP 2000278330 A JP2000278330 A JP 2000278330A JP 11080437 A JP11080437 A JP 11080437A JP 8043799 A JP8043799 A JP 8043799A JP 2000278330 A JP2000278330 A JP 2000278330A
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- transistor
- current
- node
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Logic Circuits (AREA)
- Dc-Dc Converters (AREA)
- Dc Digital Transmission (AREA)
- Noise Elimination (AREA)
Abstract
(57)【要約】
【課題】信号線の浮遊容量の影響を受けることなく、ス
ルーレートを制御でき、スパイク電流を低減させること
によってノイズの発生を抑制できる信号線駆動回路を実
現する。 【解決手段】 所定の電流を供給する電流供給回路、例
えば、カレントミラー回路によりキャパシタＣ１に対し
て充放電を行い、制御信号ＳD に応じてスイッチング素
子であるトランジスタＮＴ１のオン／オフを制御し、ト
ランジスタＮＴ１のオン／オフに応じて設定されるノー
ドＮＤ１の電圧で放電用トランジスタＮＴ２をオン／オ
フさせる。信号線ＤＬの電圧を引き下げるとき、そのス
ルーレートは電流供給回路の供給電流値およびキャパシ
タＣ１の容量値により決定されるので、当該スルーレー
トおよび信号線ＤＬの浮遊容量に応じてスパイク電流の
電流値を制御でき、スパイク電流により発生するノイズ
を抑制できる。
ルーレートを制御でき、スパイク電流を低減させること
によってノイズの発生を抑制できる信号線駆動回路を実
現する。 【解決手段】 所定の電流を供給する電流供給回路、例
えば、カレントミラー回路によりキャパシタＣ１に対し
て充放電を行い、制御信号ＳD に応じてスイッチング素
子であるトランジスタＮＴ１のオン／オフを制御し、ト
ランジスタＮＴ１のオン／オフに応じて設定されるノー
ドＮＤ１の電圧で放電用トランジスタＮＴ２をオン／オ
フさせる。信号線ＤＬの電圧を引き下げるとき、そのス
ルーレートは電流供給回路の供給電流値およびキャパシ
タＣ１の容量値により決定されるので、当該スルーレー
トおよび信号線ＤＬの浮遊容量に応じてスパイク電流の
電流値を制御でき、スパイク電流により発生するノイズ
を抑制できる。
Description
【０００１】
【発明の属する技術分野】本発明は、制御信号に応じて
所定の寄生容量が付随している信号線を所定の電位、例
えば、共通電位に保持する信号線駆動回路に関するもの
である。
所定の寄生容量が付随している信号線を所定の電位、例
えば、共通電位に保持する信号線駆動回路に関するもの
である。
【０００２】
【従来の技術】２線式のシリアルインターフェースであ
るＩ2 Ｃ方式において、マスタデバイスは、所定のビッ
ト数、例えば、８ビットのデータからなるアドレス信号
により複数のスレーブデバイスから一つを指定して、指
定したスレーブとの間で通信を行う。
るＩ2 Ｃ方式において、マスタデバイスは、所定のビッ
ト数、例えば、８ビットのデータからなるアドレス信号
により複数のスレーブデバイスから一つを指定して、指
定したスレーブとの間で通信を行う。
【０００３】図５は、一般的なＩ2 Ｃ方式のインターフ
ェースを用いたシステムの一構成例を示している。図示
のように、このシステムは、一つのマスタデバイスＭＳ
Ｔとｍ個のスレーブデバイスＳＬＶ１，ＳＬＶ２，…，
ＳＬＶｍによって構成されている。マスタデバイスＭＳ
Ｔと各スレーブデバイスとの間に、クロック信号ＣＬＫ
を伝送するためのクロック信号線ＣＬおよびデータを伝
送するためのデータ信号線ＤＬが接続されている。各々
のスレーブデバイスＳＬＶ１，ＳＬＶ２，…，ＳＬＶｍ
は、データ信号線ＤＬに並列に接続されているので、そ
れぞれのスレーブデバイスを識別するために、各スレー
ブデバイスにそれぞれ８ビットのデータからなるアドレ
スが付与されている。
ェースを用いたシステムの一構成例を示している。図示
のように、このシステムは、一つのマスタデバイスＭＳ
Ｔとｍ個のスレーブデバイスＳＬＶ１，ＳＬＶ２，…，
ＳＬＶｍによって構成されている。マスタデバイスＭＳ
Ｔと各スレーブデバイスとの間に、クロック信号ＣＬＫ
を伝送するためのクロック信号線ＣＬおよびデータを伝
送するためのデータ信号線ＤＬが接続されている。各々
のスレーブデバイスＳＬＶ１，ＳＬＶ２，…，ＳＬＶｍ
は、データ信号線ＤＬに並列に接続されているので、そ
れぞれのスレーブデバイスを識別するために、各スレー
ブデバイスにそれぞれ８ビットのデータからなるアドレ
スが付与されている。
【０００４】マスタデバイスＭＳＴが所定のスレーブデ
バイスと通信を行う場合に、データ信号線ＤＬに通信対
象となるスレーブデバイスのアドレスを送信する。各ス
レーブデバイスＳＬＶ１，ＳＬＶ２，…，ＳＬＶｍは、
データ信号線ＤＬから自分のアドレスが送信されたこと
を検出した場合、マスタデバイスＭＳＴにアクノリッジ
信号（Acknowledge signal）を送信する。具体的に、例
えば、自分のアドレスが指定されたスレーブデバイスは
データ信号線ＤＬをローレベル、例えば、共通電位であ
る接地電位ＧＮＤレベルに引き下げる。マスタデバイス
ＭＳＴは、指定したスレーブデバイスからアクノリッジ
信号を受け取ると、指定したスレーブデバイスがスタン
バイ状態にあると判断し、データ信号線ＤＬを通して、
指定したスレーブデバイスとの間で、データの送受信を
行う。
バイスと通信を行う場合に、データ信号線ＤＬに通信対
象となるスレーブデバイスのアドレスを送信する。各ス
レーブデバイスＳＬＶ１，ＳＬＶ２，…，ＳＬＶｍは、
データ信号線ＤＬから自分のアドレスが送信されたこと
を検出した場合、マスタデバイスＭＳＴにアクノリッジ
信号（Acknowledge signal）を送信する。具体的に、例
えば、自分のアドレスが指定されたスレーブデバイスは
データ信号線ＤＬをローレベル、例えば、共通電位であ
る接地電位ＧＮＤレベルに引き下げる。マスタデバイス
ＭＳＴは、指定したスレーブデバイスからアクノリッジ
信号を受け取ると、指定したスレーブデバイスがスタン
バイ状態にあると判断し、データ信号線ＤＬを通して、
指定したスレーブデバイスとの間で、データの送受信を
行う。
【０００５】各スレーブデバイスＳＬＶ１，ＳＬＶ２，
…，ＳＬＶｍは、アクノリッジ信号をマスタデバイスＭ
ＳＴに送信するために、通常、オープンコレクタトラン
ジスタまたはｎチャネルのオープンドレイントランジス
タをオンさせることにより、データ信号線ＤＬを、例え
ば、接地電位ＧＮＤにショートさせ、データ信号線ＤＬ
の電位を接地電位ＧＮＤに引き下げる。
…，ＳＬＶｍは、アクノリッジ信号をマスタデバイスＭ
ＳＴに送信するために、通常、オープンコレクタトラン
ジスタまたはｎチャネルのオープンドレイントランジス
タをオンさせることにより、データ信号線ＤＬを、例え
ば、接地電位ＧＮＤにショートさせ、データ信号線ＤＬ
の電位を接地電位ＧＮＤに引き下げる。
【０００６】
【発明が解決しようとする課題】ところで、上述した従
来のデータ信号線の駆動方式では、データ信号線に寄生
容量（浮遊容量）があるので、オープンコレクタトラン
ジスタまたはｎチャネルオープンドレイントランジスタ
がオンすると同時にスパイク電流が流れ、電磁放射が発
生し、それによってノイズが発生する。図６には、デー
タ信号線ＤＬの浮遊容量Ｃ０およびオープンドレイント
ランジスタＮＴ０を示している。図示のように、トラン
ジスタＮＴ０のドレインは、データ信号線ＤＬの端子Ｔ
１に接続されている。このため、当該トランジスタＮＴ
０がオフ状態からオン状態に切り換わると同時に、浮遊
容量Ｃ０に蓄積された電荷がトランジスタＮＴ０を介し
て放電し、瞬間的に大電流、即ち、スパイク電流が発生
し、電磁放射によってノイズが発生する。特に、このノ
イズには高い周波数成分が含まれており、アナログ系の
回路に悪影響を与えるという不利益がある。
来のデータ信号線の駆動方式では、データ信号線に寄生
容量（浮遊容量）があるので、オープンコレクタトラン
ジスタまたはｎチャネルオープンドレイントランジスタ
がオンすると同時にスパイク電流が流れ、電磁放射が発
生し、それによってノイズが発生する。図６には、デー
タ信号線ＤＬの浮遊容量Ｃ０およびオープンドレイント
ランジスタＮＴ０を示している。図示のように、トラン
ジスタＮＴ０のドレインは、データ信号線ＤＬの端子Ｔ
１に接続されている。このため、当該トランジスタＮＴ
０がオフ状態からオン状態に切り換わると同時に、浮遊
容量Ｃ０に蓄積された電荷がトランジスタＮＴ０を介し
て放電し、瞬間的に大電流、即ち、スパイク電流が発生
し、電磁放射によってノイズが発生する。特に、このノ
イズには高い周波数成分が含まれており、アナログ系の
回路に悪影響を与えるという不利益がある。
【０００７】上述したスパイク電流はデータ信号線の浮
遊容量とスルーレートとの積に比例する。即ち、スパイ
ク電流Ｉ（ｔ）を次式により表すことができる。
遊容量とスルーレートとの積に比例する。即ち、スパイ
ク電流Ｉ（ｔ）を次式により表すことができる。
【０００８】
【数１】 Ｉ（ｔ）＝Ｃ0 ｄｖ（ｔ）／ｄｔ …（１）
【０００９】式（１）において、Ｃ0 はデータ信号線の
浮遊容量の容量値であり、ｖ（ｔ）は、データ信号線の
電圧の時間ｔに対する関数であるので、ｄｖ（ｔ）／ｄ
ｔは、データ信号線のスルーレートである。式（１）に
より、スパイク電流Ｉ（ｔ）を低減させるためには、デ
ータ信号線の浮遊容量Ｃ0 またはスルーレートｄｖ
（ｔ）／ｄｔの何れかを低減すればよいことが分かる。
浮遊容量の容量値であり、ｖ（ｔ）は、データ信号線の
電圧の時間ｔに対する関数であるので、ｄｖ（ｔ）／ｄ
ｔは、データ信号線のスルーレートである。式（１）に
より、スパイク電流Ｉ（ｔ）を低減させるためには、デ
ータ信号線の浮遊容量Ｃ0 またはスルーレートｄｖ
（ｔ）／ｄｔの何れかを低減すればよいことが分かる。
【００１０】データ信号線の浮遊容量は、システムのア
プリケーションによって決まる値なので、マスタデバイ
スＭＳＴと各々のスレーブデバイスとの間のクロック信
号線ＣＬおよびデータ信号線の配線を最適化することに
より、最小限に抑えることができるが、それには限度が
ある。このため、データ信号線のスルーレートを何らか
の方法で低減する以外に解決策がない。ただし、データ
信号線のスルーレートを低くすると、データの転送レー
トもそれに応じて低下するので、スルーレートの低減に
も限度がある。このため、スルーレートを適宜に設定す
る必要がある。
プリケーションによって決まる値なので、マスタデバイ
スＭＳＴと各々のスレーブデバイスとの間のクロック信
号線ＣＬおよびデータ信号線の配線を最適化することに
より、最小限に抑えることができるが、それには限度が
ある。このため、データ信号線のスルーレートを何らか
の方法で低減する以外に解決策がない。ただし、データ
信号線のスルーレートを低くすると、データの転送レー
トもそれに応じて低下するので、スルーレートの低減に
も限度がある。このため、スルーレートを適宜に設定す
る必要がある。
【００１１】図７および図８は、スルーレートを改善す
るために提案されたデータ信号線駆動回路を示してい
る。図７の駆動回路において、ｐＭＯＳトランジスタＰ
Ｔ１とｎＭＯＳトランジスタＮＴ１がインバータを構成
している。インバータの入力端子、即ち、トランジスタ
ＰＴ１とＮＴ１のゲート同士の接続点に制御信号ＳD が
印加され、インバータの出力端子、即ち、トランジスタ
ＰＴ１とＮＴ１のドレイン同士の接続点がオープンドレ
イントランジスタＮＴ０のゲートに接続されている。各
スレーブデバイスに、当該データ信号線駆動回路が配置
されている。スレーブデバイスは、ローレベルの制御信
号ＳD を駆動回路に供給することにより、トランジスタ
ＮＴ０をオンさせ、データ信号線ＤＬを接地電位ＧＮＤ
レベルに引き下げ、マスタデバイスＭＳＴにアクノリッ
ジ信号を送信する。このように構成された駆動回路にお
いて、オープンドレイントランジスタＮＴ０の電流駆動
能力、例えば、トランジスタＮＴ０のサイズを制御する
ことによって、スルーレートを調整できる。
るために提案されたデータ信号線駆動回路を示してい
る。図７の駆動回路において、ｐＭＯＳトランジスタＰ
Ｔ１とｎＭＯＳトランジスタＮＴ１がインバータを構成
している。インバータの入力端子、即ち、トランジスタ
ＰＴ１とＮＴ１のゲート同士の接続点に制御信号ＳD が
印加され、インバータの出力端子、即ち、トランジスタ
ＰＴ１とＮＴ１のドレイン同士の接続点がオープンドレ
イントランジスタＮＴ０のゲートに接続されている。各
スレーブデバイスに、当該データ信号線駆動回路が配置
されている。スレーブデバイスは、ローレベルの制御信
号ＳD を駆動回路に供給することにより、トランジスタ
ＮＴ０をオンさせ、データ信号線ＤＬを接地電位ＧＮＤ
レベルに引き下げ、マスタデバイスＭＳＴにアクノリッ
ジ信号を送信する。このように構成された駆動回路にお
いて、オープンドレイントランジスタＮＴ０の電流駆動
能力、例えば、トランジスタＮＴ０のサイズを制御する
ことによって、スルーレートを調整できる。
【００１２】一方、図８に示すデータ信号線駆動回路
は、ｎｐｎトランジスタであるオープンコレクタトラン
ジスタＮ２、ｎｐｎトランジスタＮ１および抵抗素子Ｒ
１によって構成されている。スレーブデバイスはローレ
ベルの制御信号ＳD を供給することによって、トランジ
スタＮ１をオフさせ、トランジスタＮ２のベースをハイ
レベルに保持することで、トランジスタＮ２をオンさ
せ、データ信号線ＤＬを接地電位ＧＮＤレベルに引き下
げ、マスタデバイスＭＳＴにアクノリッジ信号を送信す
る。このように構成された駆動回路において、抵抗素子
Ｒ１の抵抗値を制御することによって、スルーレートを
調整できる。
は、ｎｐｎトランジスタであるオープンコレクタトラン
ジスタＮ２、ｎｐｎトランジスタＮ１および抵抗素子Ｒ
１によって構成されている。スレーブデバイスはローレ
ベルの制御信号ＳD を供給することによって、トランジ
スタＮ１をオフさせ、トランジスタＮ２のベースをハイ
レベルに保持することで、トランジスタＮ２をオンさ
せ、データ信号線ＤＬを接地電位ＧＮＤレベルに引き下
げ、マスタデバイスＭＳＴにアクノリッジ信号を送信す
る。このように構成された駆動回路において、抵抗素子
Ｒ１の抵抗値を制御することによって、スルーレートを
調整できる。
【００１３】しかし、上述した従来の駆動回路において
は、スルーレートの調整はデータ信号線ＤＬの浮遊容量
の影響を受けるので、規格内において最大の浮遊容量Ｃ
に対しても必要なスルーレートを確保できるように、ト
ランジスタのサイズまたは抵抗素子の抵抗値を設定しな
ければならない。浮遊容量が大きいデータ信号線に対応
してトランジスタまたは抵抗素子を調整すると、浮遊容
量が小さいとき、スルーレートが大きくなる傾向があ
る。このため、式（１）により、スパイク電流はほぼト
ランジスタＮＴ０のサイズまたは抵抗素子Ｒ１の抵抗値
により決まってしまうので、データ信号線ＤＬの浮遊容
量を低減させても期待された効果は得られない。
は、スルーレートの調整はデータ信号線ＤＬの浮遊容量
の影響を受けるので、規格内において最大の浮遊容量Ｃ
に対しても必要なスルーレートを確保できるように、ト
ランジスタのサイズまたは抵抗素子の抵抗値を設定しな
ければならない。浮遊容量が大きいデータ信号線に対応
してトランジスタまたは抵抗素子を調整すると、浮遊容
量が小さいとき、スルーレートが大きくなる傾向があ
る。このため、式（１）により、スパイク電流はほぼト
ランジスタＮＴ０のサイズまたは抵抗素子Ｒ１の抵抗値
により決まってしまうので、データ信号線ＤＬの浮遊容
量を低減させても期待された効果は得られない。
【００１４】本発明は、かかる事情に鑑みてなされたも
のであり、その目的は、信号線の浮遊容量の影響を受け
ることなく、スルーレートを制御でき、スパイク電流を
低減させることによってノイズの発生を抑制できる信号
線駆動回路を提供することにある。
のであり、その目的は、信号線の浮遊容量の影響を受け
ることなく、スルーレートを制御でき、スパイク電流を
低減させることによってノイズの発生を抑制できる信号
線駆動回路を提供することにある。
【００１５】
【課題を解決するための手段】上記目的を達成するた
め、本発明の信号線駆動回路は、第１のノードに所定の
電流を供給する第１の電流供給回路と、上記第１のノー
ドと信号線の一端との間に接続されている容量素子と、
上記信号線の一端と基準電位との間に接続されている第
１のトランジスタと、上記第１のノードと基準電位との
間に接続されている第２のトランジスタとを有し、上記
第１のトランジスタの制御端子が上記第１のノードに接
続されており、上記第２のトランジスタの導通を制御す
ることにより上記第１のトランジスタの導通を制御して
上記信号線を駆動する。
め、本発明の信号線駆動回路は、第１のノードに所定の
電流を供給する第１の電流供給回路と、上記第１のノー
ドと信号線の一端との間に接続されている容量素子と、
上記信号線の一端と基準電位との間に接続されている第
１のトランジスタと、上記第１のノードと基準電位との
間に接続されている第２のトランジスタとを有し、上記
第１のトランジスタの制御端子が上記第１のノードに接
続されており、上記第２のトランジスタの導通を制御す
ることにより上記第１のトランジスタの導通を制御して
上記信号線を駆動する。
【００１６】また、本発明の信号線駆動回路は、第１の
ノードに所定の電流を供給する第１の電流供給回路と、
上記第１のノードに所定の電流を供給する第２の電流供
給回路と、上記第１のノードと信号線の一端との間に接
続されている容量素子と、上記信号線の一端と基準電位
との間に接続されている第１のトランジスタと、上記第
２の電流供給回路のオン／オフを制御する第２のトラン
ジスタとを有し、上記第２のトランジスタの導通を制御
することにより上記第２の電流供給回路のオン／オフ、
延いては上記第１のトランジスタの導通を制御して上記
信号線を駆動する。
ノードに所定の電流を供給する第１の電流供給回路と、
上記第１のノードに所定の電流を供給する第２の電流供
給回路と、上記第１のノードと信号線の一端との間に接
続されている容量素子と、上記信号線の一端と基準電位
との間に接続されている第１のトランジスタと、上記第
２の電流供給回路のオン／オフを制御する第２のトラン
ジスタとを有し、上記第２のトランジスタの導通を制御
することにより上記第２の電流供給回路のオン／オフ、
延いては上記第１のトランジスタの導通を制御して上記
信号線を駆動する。
【００１７】また、本発明では、好適には、上記第１の
電流供給回路のオン／オフを制御する第３のトランジス
タを有し、上記第２のトランジスタと上記第３のトラン
ジスタとは相補的に動作する。
電流供給回路のオン／オフを制御する第３のトランジス
タを有し、上記第２のトランジスタと上記第３のトラン
ジスタとは相補的に動作する。
【００１８】本発明によれば、寄生容量が付随している
信号線に所定の容量値を持つ容量素子を接続し、当該容
量素子を所定の電流で充放電させることにより、信号線
の充放電時のスルーレートが制御されるので、信号線と
所定の電位、例えば、接地電位間に接続されているトラ
ンジスタを導通させ、信号線を接地電位に引き下げると
きに発生するスパイク電流を抑制する。
信号線に所定の容量値を持つ容量素子を接続し、当該容
量素子を所定の電流で充放電させることにより、信号線
の充放電時のスルーレートが制御されるので、信号線と
所定の電位、例えば、接地電位間に接続されているトラ
ンジスタを導通させ、信号線を接地電位に引き下げると
きに発生するスパイク電流を抑制する。
【００１９】
【発明の実施の形態】第１実施形態 図１は本発明に係る信号線駆動回路の第１の実施形態を
示す回路図である。図示のように、本実施形態の信号線
駆動回路は、ｐＭＯＳトランジスタＰＴ１，ＰＴ２、ｎ
ＭＯＳトランジスタＮＴ１，ＮＴ２、電流源ＩＳ１およ
びキャパシタＣ１により構成されている。データ信号線
ＤＬ（以下、便宜上単に信号線という）は、端子Ｔ１を
介して、信号線駆動回路に接続されている。なお、信号
線ＤＬには、浮遊容量Ｃ０が存在する。
示す回路図である。図示のように、本実施形態の信号線
駆動回路は、ｐＭＯＳトランジスタＰＴ１，ＰＴ２、ｎ
ＭＯＳトランジスタＮＴ１，ＮＴ２、電流源ＩＳ１およ
びキャパシタＣ１により構成されている。データ信号線
ＤＬ（以下、便宜上単に信号線という）は、端子Ｔ１を
介して、信号線駆動回路に接続されている。なお、信号
線ＤＬには、浮遊容量Ｃ０が存在する。
【００２０】トランジスタＰＴ１とＰＴ２のソースがと
もに電源電圧ＶCCの供給線に接続されている。トランジ
スタＰＴ１とＰＴ２のゲート同士が接続され、その接続
点がトランジスタＰＴ１のドレインに接続されている。
トランジスタＰＴ１のドレインは電流源ＩＳ１に接続さ
れ、トランジスタＰＴ２のドレインはノードＮＤ１に接
続されている。
もに電源電圧ＶCCの供給線に接続されている。トランジ
スタＰＴ１とＰＴ２のゲート同士が接続され、その接続
点がトランジスタＰＴ１のドレインに接続されている。
トランジスタＰＴ１のドレインは電流源ＩＳ１に接続さ
れ、トランジスタＰＴ２のドレインはノードＮＤ１に接
続されている。
【００２１】キャパシタＣ１はノードＮＤ１と信号線Ｄ
Ｌの端子Ｔ１との間に接続されている。トランジスタＮ
Ｔ１のドレインはノードＮＤ１に接続され、ソースは接
地され、ゲートは制御信号ＳD の入力端子に接続されて
いる。トランジスタＮＴ２のドレインは信号線ＤＬの端
子Ｔ１に接続され、ドレインは接地され、ゲートはノー
ドＮＤ１に接続されている。
Ｌの端子Ｔ１との間に接続されている。トランジスタＮ
Ｔ１のドレインはノードＮＤ１に接続され、ソースは接
地され、ゲートは制御信号ＳD の入力端子に接続されて
いる。トランジスタＮＴ２のドレインは信号線ＤＬの端
子Ｔ１に接続され、ドレインは接地され、ゲートはノー
ドＮＤ１に接続されている。
【００２２】上述した信号線駆動回路において、トラン
ジスタＰＴ１とＰＴ２によりカレントミラー回路が構成
されている。当該カレントミラー回路により、トランジ
スタＰＴ２のドレインからノードＮＤ１に電流源ＩＳ１
の電流とほぼ同じ電流Ｉ1 が供給される。
ジスタＰＴ１とＰＴ２によりカレントミラー回路が構成
されている。当該カレントミラー回路により、トランジ
スタＰＴ２のドレインからノードＮＤ１に電流源ＩＳ１
の電流とほぼ同じ電流Ｉ1 が供給される。
【００２３】当該信号線駆動回路は、スレーブデバイス
から供給される制御信号ＳD に応じて動作する。通常、
制御信号ＳD はハイレベルに保持されているので、トラ
ンジスタＮＴ１がオンし、ノードＮＤ１はローレベル、
例えば、接地電位ＧＮＤのレベルに保持され、トランジ
スタＮＴ２がオフする。なお、この場合、ノードＮＤ１
と端子Ｔ１はキャパシタＣ１により直流的に分離されて
いるので、信号線ＤＬは、例えば、図５に示すように、
信号線ＤＬと電源電圧ＶCCとの間に接続されている抵抗
素子を通して電源電圧ＶCCにプルアップされる。
から供給される制御信号ＳD に応じて動作する。通常、
制御信号ＳD はハイレベルに保持されているので、トラ
ンジスタＮＴ１がオンし、ノードＮＤ１はローレベル、
例えば、接地電位ＧＮＤのレベルに保持され、トランジ
スタＮＴ２がオフする。なお、この場合、ノードＮＤ１
と端子Ｔ１はキャパシタＣ１により直流的に分離されて
いるので、信号線ＤＬは、例えば、図５に示すように、
信号線ＤＬと電源電圧ＶCCとの間に接続されている抵抗
素子を通して電源電圧ＶCCにプルアップされる。
【００２４】スレーブデバイスはアクノリッジ信号を送
信する場合に、制御信号ＳD をローレベルに設定する。
制御信号ＳD がローレベルに遷移するとトランジスタＮ
Ｔ１がオフし、キャパシタＣ１はカレントミラー回路に
より供給される電流Ｉ1 でチャージされ、ノードＮＤ１
の電圧が上昇する。ノードＮＤ１の電圧レベルがトラン
ジスタＮＴ２のしきい値電圧を越えたとき、トランジス
タＮＴ２がオンし、信号線ＤＬの電荷が、トランジスタ
ＮＴ２を介して接地電位ＧＮＤ側に放電する。放電の結
果、信号線ＤＬの電圧はほぼ接地電位ＧＮＤに引き下げ
られ、マスタデバイスＭＳＴにアクノリッジ信号が送信
される。
信する場合に、制御信号ＳD をローレベルに設定する。
制御信号ＳD がローレベルに遷移するとトランジスタＮ
Ｔ１がオフし、キャパシタＣ１はカレントミラー回路に
より供給される電流Ｉ1 でチャージされ、ノードＮＤ１
の電圧が上昇する。ノードＮＤ１の電圧レベルがトラン
ジスタＮＴ２のしきい値電圧を越えたとき、トランジス
タＮＴ２がオンし、信号線ＤＬの電荷が、トランジスタ
ＮＴ２を介して接地電位ＧＮＤ側に放電する。放電の結
果、信号線ＤＬの電圧はほぼ接地電位ＧＮＤに引き下げ
られ、マスタデバイスＭＳＴにアクノリッジ信号が送信
される。
【００２５】ここで、放電の間における端子Ｔ１の電圧
ｖ（ｔ）の変化に注目すれば、信号線ＤＬに発生するス
パイク電流を算出できる。端子Ｔ１における電圧ｖ
（ｔ）の時間ｔに伴う変化、即ち、スルーレートｄｖ
（ｔ）／ｄｔをＳＲ0 とし、信号線ＤＬの浮遊容量の容
量値をＣ0 とし、スパイク電流をＩ0 とすると、次式が
得られる。
ｖ（ｔ）の変化に注目すれば、信号線ＤＬに発生するス
パイク電流を算出できる。端子Ｔ１における電圧ｖ
（ｔ）の時間ｔに伴う変化、即ち、スルーレートｄｖ
（ｔ）／ｄｔをＳＲ0 とし、信号線ＤＬの浮遊容量の容
量値をＣ0 とし、スパイク電流をＩ0 とすると、次式が
得られる。
【００２６】
【数２】 Ｉ0 ＝Ｃ0 ・ＳＲ0 …（２）
【００２７】一方、ノードＮＤ１と端子Ｔ１間に接続さ
れているキャパシタＣ１は、カレントミラー回路の供給
電流Ｉ1 で充電され、そのスルーレートをＳＲ1 とし、
さらにキャパシタＣ１の容量値をＣ1 とすると、次式が
得られる。
れているキャパシタＣ１は、カレントミラー回路の供給
電流Ｉ1 で充電され、そのスルーレートをＳＲ1 とし、
さらにキャパシタＣ１の容量値をＣ1 とすると、次式が
得られる。
【００２８】
【数３】 Ｉ1 ＝Ｃ1 ・ＳＲ1 …（３）
【００２９】スルーレートＳＲ0 ，ＳＲ1 は、ともに端
子Ｔ１の電圧変化ｄｖ（ｔ）／ｄｔにより決定されるの
で、ＳＲ0 ＝ＳＲ1 が成立する。式（２）および（３）
により、次式が成り立つ。
子Ｔ１の電圧変化ｄｖ（ｔ）／ｄｔにより決定されるの
で、ＳＲ0 ＝ＳＲ1 が成立する。式（２）および（３）
により、次式が成り立つ。
【００３０】
【数４】 Ｉ0 ／Ｃ0 ＝Ｉ1 ／Ｃ1 …（４）
【００３１】式（４）により、スパイク電流Ｉ0 は、次
のように求められる。
のように求められる。
【００３２】
【数５】 Ｉ0 ＝Ｉ1 Ｃ0 ／Ｃ1 …（５）
【００３３】即ち、本実施形態の信号線駆動回路におい
て、信号線ＤＬを接地電位ＧＮＤに引き下げるときに発
生するスパイク電流は、電流源ＩＳ１の電流値、キャパ
シタＣ１および信号線の浮遊容量の容量値によって決ま
る。このため、浮遊容量値が一定の信号線ＤＬに対し
て、信号線駆動回路を構成する電流源ＩＳ１の電流値お
よびキャパシタＣ１の容量値を適宜に設定することによ
り、スパイク電流を所望の値に制御することができ、ス
パイク電流により発生したノイズを抑制する目的を達成
できる。
て、信号線ＤＬを接地電位ＧＮＤに引き下げるときに発
生するスパイク電流は、電流源ＩＳ１の電流値、キャパ
シタＣ１および信号線の浮遊容量の容量値によって決ま
る。このため、浮遊容量値が一定の信号線ＤＬに対し
て、信号線駆動回路を構成する電流源ＩＳ１の電流値お
よびキャパシタＣ１の容量値を適宜に設定することによ
り、スパイク電流を所望の値に制御することができ、ス
パイク電流により発生したノイズを抑制する目的を達成
できる。
【００３４】以上説明したように、本実施形態によれ
ば、所定の電流を供給する電流供給回路、例えば、カレ
ントミラー回路によりキャパシタＣ１に対して充放電を
行い、制御信号ＳD に応じてスイッチング素子であるト
ランジスタＮＴ１のオン／オフを制御し、トランジスタ
ＮＴ１のオン／オフに応じて設定されるノードＮＤ１の
電圧で放電用トランジスタＮＴ２をオン／オフさせる。
信号線ＤＬの電圧を引き下げるときのスルーレートが電
流供給回路の供給電流値およびキャパシタＣ１の容量値
で決まり、当該スルーレートおよび信号線ＤＬの浮遊容
量の容量値によりスパイク電流の電流値を制御でき、ス
パイク電流により発生するノイズを抑制できる。
ば、所定の電流を供給する電流供給回路、例えば、カレ
ントミラー回路によりキャパシタＣ１に対して充放電を
行い、制御信号ＳD に応じてスイッチング素子であるト
ランジスタＮＴ１のオン／オフを制御し、トランジスタ
ＮＴ１のオン／オフに応じて設定されるノードＮＤ１の
電圧で放電用トランジスタＮＴ２をオン／オフさせる。
信号線ＤＬの電圧を引き下げるときのスルーレートが電
流供給回路の供給電流値およびキャパシタＣ１の容量値
で決まり、当該スルーレートおよび信号線ＤＬの浮遊容
量の容量値によりスパイク電流の電流値を制御でき、ス
パイク電流により発生するノイズを抑制できる。
【００３５】第２実施形態 図２は本発明に係る信号線駆動回路の第２の実施形態を
示す回路図である。本実施形態は、上述した第１の実施
形態におけるＭＯＳトランジスタをバイポーラトランジ
スタに置き換えたものである。即ち、第１の実施形態の
信号線駆動回路におけるｐＭＯＳトランジスタＰＴ１と
ＰＴ２は、それぞれｐｎｐトランジスタＰ１とＰ２に置
き換えられ、ｎＭＯＳトランジスタＮＴ１とＮＴ２は、
それぞれｎｐｎトランジスタＮ１とＮ２によって置き換
えられる。
示す回路図である。本実施形態は、上述した第１の実施
形態におけるＭＯＳトランジスタをバイポーラトランジ
スタに置き換えたものである。即ち、第１の実施形態の
信号線駆動回路におけるｐＭＯＳトランジスタＰＴ１と
ＰＴ２は、それぞれｐｎｐトランジスタＰ１とＰ２に置
き換えられ、ｎＭＯＳトランジスタＮＴ１とＮＴ２は、
それぞれｎｐｎトランジスタＮ１とＮ２によって置き換
えられる。
【００３６】トランジスタＰ１とＰ２のエミッタが電源
電圧ＶCCの供給線に接続され、ベースは共通に接続さ
れ、その接続点はトランジスタＰ１のコレクタに接続さ
れている。トランジスタＰ１のコレクタは電流源ＩＳ１
に接続され、トランジスタＰ２のコレクタはノードＮＤ
１に接続されている。即ち、トランジスタＰ１とＰ２に
よりカレントミラー回路が構成され、当該カレントミラ
ー回路により、電流源ＩＳ１の供給電流とほぼ同じ電流
Ｉ1 がノードＮＤ１に供給される。
電圧ＶCCの供給線に接続され、ベースは共通に接続さ
れ、その接続点はトランジスタＰ１のコレクタに接続さ
れている。トランジスタＰ１のコレクタは電流源ＩＳ１
に接続され、トランジスタＰ２のコレクタはノードＮＤ
１に接続されている。即ち、トランジスタＰ１とＰ２に
よりカレントミラー回路が構成され、当該カレントミラ
ー回路により、電流源ＩＳ１の供給電流とほぼ同じ電流
Ｉ1 がノードＮＤ１に供給される。
【００３７】トランジスタＮ１はノードＮＤ１と接地電
位ＧＮＤとの間に接続され、そのベースは制御信号ＳD
の入力端子に接続されている。キャパシタＣ１はノード
ＮＤ１と信号線ＤＬの端子Ｔ１との間に接続されてい
る。トランジスタＮ２のコレクタは端子Ｔ１に接続さ
れ、エミッタは接地され、ベースはノードＮＤ１に接続
されている。
位ＧＮＤとの間に接続され、そのベースは制御信号ＳD
の入力端子に接続されている。キャパシタＣ１はノード
ＮＤ１と信号線ＤＬの端子Ｔ１との間に接続されてい
る。トランジスタＮ２のコレクタは端子Ｔ１に接続さ
れ、エミッタは接地され、ベースはノードＮＤ１に接続
されている。
【００３８】上述したように、本実施形態の信号線駆動
回路は、第１の実施形態の信号線駆動回路におけるＭＯ
Ｓトランジスタをバイポーラトランジスタに置き換えた
ものであるため、第１の実施形態の信号線駆動回路とほ
ぼ同じように動作する。即ち、スレーブデバイスから供
給される制御信号ＳD に応じて動作する。通常、制御信
号ＳD がハイレベルに保持されるので、トランジスタＮ
１がオンし、ノードＮＤ１はほぼ接地電位ＧＮＤに保持
される。このとき、トランジスタＮ２がオフするので、
信号線ＤＬは所定の電位、例えば、電源電圧ＶCCにプル
アップされる。
回路は、第１の実施形態の信号線駆動回路におけるＭＯ
Ｓトランジスタをバイポーラトランジスタに置き換えた
ものであるため、第１の実施形態の信号線駆動回路とほ
ぼ同じように動作する。即ち、スレーブデバイスから供
給される制御信号ＳD に応じて動作する。通常、制御信
号ＳD がハイレベルに保持されるので、トランジスタＮ
１がオンし、ノードＮＤ１はほぼ接地電位ＧＮＤに保持
される。このとき、トランジスタＮ２がオフするので、
信号線ＤＬは所定の電位、例えば、電源電圧ＶCCにプル
アップされる。
【００３９】スレーブデバイスはアクノリッジ信号を送
信する場合に、制御信号ＳD をローレベルに設定する。
制御信号ＳD がローレベルに遷移するとトランジスタＮ
１がオフし、キャパシタＣ１はカレントミラー回路によ
り供給される電流Ｉ1 でチャージされ、ノードＮＤ１の
電圧が上昇する。ノードＮＤ１の電圧レベルがトランジ
スタＮ２のベース−エミッタ間電圧Ｖbeを越えたとき、
トランジスタＮ２がオンし、信号線ＤＬの電荷が、トラ
ンジスタＮ２を介して接地電位ＧＮＤ側に放電する。放
電の結果、信号線ＤＬの電圧はほぼ接地電位ＧＮＤに引
き下げられ、マスタデバイスＭＳＴにアクノリッジ信号
が送信される。
信する場合に、制御信号ＳD をローレベルに設定する。
制御信号ＳD がローレベルに遷移するとトランジスタＮ
１がオフし、キャパシタＣ１はカレントミラー回路によ
り供給される電流Ｉ1 でチャージされ、ノードＮＤ１の
電圧が上昇する。ノードＮＤ１の電圧レベルがトランジ
スタＮ２のベース−エミッタ間電圧Ｖbeを越えたとき、
トランジスタＮ２がオンし、信号線ＤＬの電荷が、トラ
ンジスタＮ２を介して接地電位ＧＮＤ側に放電する。放
電の結果、信号線ＤＬの電圧はほぼ接地電位ＧＮＤに引
き下げられ、マスタデバイスＭＳＴにアクノリッジ信号
が送信される。
【００４０】ここで、キャパシタＣ１の容量値をＣ1 、
信号線ＤＬの浮遊容量の容量値をＣ 0 とすると、第１の
実施形態における式（２）〜（４）と同じように、Ｉ0
／Ｃ 0 ＝Ｉ1 ／Ｃ1 の関係が得られるので、スパイク電
流Ｉ0 は、Ｉ0 ＝Ｉ1 Ｃ0 ／Ｃ1 によって求められる。
信号線ＤＬの浮遊容量の容量値をＣ 0 とすると、第１の
実施形態における式（２）〜（４）と同じように、Ｉ0
／Ｃ 0 ＝Ｉ1 ／Ｃ1 の関係が得られるので、スパイク電
流Ｉ0 は、Ｉ0 ＝Ｉ1 Ｃ0 ／Ｃ1 によって求められる。
【００４１】即ち、本実施形態の信号線駆動回路におい
て、信号線ＤＬを接地電位ＧＮＤに引き下げるときに発
生するスパイク電流は、電流源ＩＳ１の電流値、キャパ
シタＣ１および信号線の浮遊容量の容量値によって決ま
る。このため、浮遊容量値が一定の信号線ＤＬに対し
て、信号線駆動回路を構成する電流源ＩＳ１の電流値お
よびキャパシタＣ１の容量値を適宜に設定することによ
り、スパイク電流を所望の値に制御することができ、ス
パイク電流により発生するノイズを抑制する目的を達成
できる。
て、信号線ＤＬを接地電位ＧＮＤに引き下げるときに発
生するスパイク電流は、電流源ＩＳ１の電流値、キャパ
シタＣ１および信号線の浮遊容量の容量値によって決ま
る。このため、浮遊容量値が一定の信号線ＤＬに対し
て、信号線駆動回路を構成する電流源ＩＳ１の電流値お
よびキャパシタＣ１の容量値を適宜に設定することによ
り、スパイク電流を所望の値に制御することができ、ス
パイク電流により発生するノイズを抑制する目的を達成
できる。
【００４２】第３実施形態 図３は本発明に係る信号線駆動回路の第３の実施形態を
示す回路図である。上述した第１および第２の実施形態
は、何れも信号線ＤＬの電圧の立ち下がり時のスルーレ
ートを制御するものである。本実施形態は、信号線ＤＬ
の立ち下がりおよび立ち上がり両方のスルーレートを制
御するものである。
示す回路図である。上述した第１および第２の実施形態
は、何れも信号線ＤＬの電圧の立ち下がり時のスルーレ
ートを制御するものである。本実施形態は、信号線ＤＬ
の立ち下がりおよび立ち上がり両方のスルーレートを制
御するものである。
【００４３】図３に示すように、本実施形態の信号線駆
動回路において、ｐｎｐトランジスタＰ１とＰ２で構成
されたカレントミラー回路、キャパシタＣ１およびｎｐ
ｎトランジスタＮ１とＮ２によって構成された部分回路
は、第２の実施形態の対応部分と同じ構成を有する。本
実施形態においては、さらにｎｐｎトランジスタＮ３お
よびＮ４、電流源ＩＳ２が追加されている。
動回路において、ｐｎｐトランジスタＰ１とＰ２で構成
されたカレントミラー回路、キャパシタＣ１およびｎｐ
ｎトランジスタＮ１とＮ２によって構成された部分回路
は、第２の実施形態の対応部分と同じ構成を有する。本
実施形態においては、さらにｎｐｎトランジスタＮ３お
よびＮ４、電流源ＩＳ２が追加されている。
【００４４】トランジスタＮ４のエミッタは接地され、
コレクタは電流源ＩＳ２に接続されている。トランジス
タＮ４とＮ１のベース同士が接続され、その接続点がト
ランジスタＮ４のコレクタに接続されている。また、ト
ランジスタＮ３とトランジスタＮ４が並列に接続され、
そのベースは制御信号ＳD1の入力端子に接続されてい
る。
コレクタは電流源ＩＳ２に接続されている。トランジス
タＮ４とＮ１のベース同士が接続され、その接続点がト
ランジスタＮ４のコレクタに接続されている。また、ト
ランジスタＮ３とトランジスタＮ４が並列に接続され、
そのベースは制御信号ＳD1の入力端子に接続されてい
る。
【００４５】即ち、トランジスタＮ４とＮ１はカレント
ミラー回路を構成し、当該カレントミラー回路により、
電流源ＩＳ２の電流とほぼ同じ電流Ｉ2 がノードＮＤ１
に供給される。なお、当該カレントミラー回路の供給電
流Ｉ2 は、ノードＮＤ１からトランジスタＮ１を通して
接地電位ＧＮＤに流れる電流である。
ミラー回路を構成し、当該カレントミラー回路により、
電流源ＩＳ２の電流とほぼ同じ電流Ｉ2 がノードＮＤ１
に供給される。なお、当該カレントミラー回路の供給電
流Ｉ2 は、ノードＮＤ１からトランジスタＮ１を通して
接地電位ＧＮＤに流れる電流である。
【００４６】制御信号ＳD1がローレベルのとき、トラン
ジスタＮ３がオフし、トランジスタＮ４とＮ１で構成さ
れたカレントミラー回路が動作し、電流Ｉ2 がノードＮ
Ｄ１に供給される。このとき、トランジスタＮ２のベー
スは接地電位ＧＮＤに近いローレベルに保持されている
ので、トランジスタＮ２がオフし、信号線ＤＬは、例え
ば、電源電圧ＶCCにプルアップされる。一方、制御信号
ＳD1がハイレベルのとき、トランジスタＮ３がオンする
ので、トランジスタＮ１およびＮ４のベースが接地電位
ＧＮＤに保持され、これらのトランジスタがオフする。
このため、ノードＮＤ１は電源電圧ＶCCに近いレベルに
保持され、トランジスタＮ２がオンし、信号線ＤＬは接
地電位ＧＮＤに引き下げられる。これによって、マスタ
デバイスにアクノリッジ信号が送信される。
ジスタＮ３がオフし、トランジスタＮ４とＮ１で構成さ
れたカレントミラー回路が動作し、電流Ｉ2 がノードＮ
Ｄ１に供給される。このとき、トランジスタＮ２のベー
スは接地電位ＧＮＤに近いローレベルに保持されている
ので、トランジスタＮ２がオフし、信号線ＤＬは、例え
ば、電源電圧ＶCCにプルアップされる。一方、制御信号
ＳD1がハイレベルのとき、トランジスタＮ３がオンする
ので、トランジスタＮ１およびＮ４のベースが接地電位
ＧＮＤに保持され、これらのトランジスタがオフする。
このため、ノードＮＤ１は電源電圧ＶCCに近いレベルに
保持され、トランジスタＮ２がオンし、信号線ＤＬは接
地電位ＧＮＤに引き下げられる。これによって、マスタ
デバイスにアクノリッジ信号が送信される。
【００４７】即ち、制御信号ＳD1が、通常ローレベルに
保持され、スレーブデバイスがアクノリッジ信号を送信
するとき、制御信号ＳD1がハイレベルに保持される。即
ち、本実施形態の制御信号ＳD1は、上述した第１または
第２の実施形態における制御信号ＳD とは論理的が逆の
信号である。
保持され、スレーブデバイスがアクノリッジ信号を送信
するとき、制御信号ＳD1がハイレベルに保持される。即
ち、本実施形態の制御信号ＳD1は、上述した第１または
第２の実施形態における制御信号ＳD とは論理的が逆の
信号である。
【００４８】本実施形態において、アクノリッジ信号を
送信するために、信号線ＤＬをローレベルに引き下げる
ときのスルーレートＳＲ0 は、上述した第１および第２
の実施形態と同様に、電流源ＩＳ１の供給電流Ｉ1 、キ
ャパシタＣ１の容量値Ｃ1 により決定され、ＳＲ0 ＝Ｉ
1 ／Ｃ1 であるので、信号線ＤＬの浮遊容量の容量値を
Ｃ0 とすると、トランジスタＮ２がオンする瞬間に発生
するスパイク電流Ｉ0は、Ｉ0 ＝Ｉ1 Ｃ0 ／Ｃ1 によっ
て求められる。
送信するために、信号線ＤＬをローレベルに引き下げる
ときのスルーレートＳＲ0 は、上述した第１および第２
の実施形態と同様に、電流源ＩＳ１の供給電流Ｉ1 、キ
ャパシタＣ１の容量値Ｃ1 により決定され、ＳＲ0 ＝Ｉ
1 ／Ｃ1 であるので、信号線ＤＬの浮遊容量の容量値を
Ｃ0 とすると、トランジスタＮ２がオンする瞬間に発生
するスパイク電流Ｉ0は、Ｉ0 ＝Ｉ1 Ｃ0 ／Ｃ1 によっ
て求められる。
【００４９】一方、アクノリッジ信号の送信が完了し、
トランジスタＮ２がオン状態からオフ状態に切り換わっ
たとき、信号線ＤＬはプルアップされ、そのレベルが接
地電位ＧＮＤから立ち上がる。このとき、キャパシタＣ
１に差電流（Ｉ2 −Ｉ1 ）が流れ、当該差電流によりキ
ャパシタＣ１が充電されるので、そのスルーレートは、
（Ｉ2 −Ｉ1 ）／Ｃ1 で決まる。これに応じて信号線Ｄ
Ｌの立ち上がりのスルーレートが決まる。
トランジスタＮ２がオン状態からオフ状態に切り換わっ
たとき、信号線ＤＬはプルアップされ、そのレベルが接
地電位ＧＮＤから立ち上がる。このとき、キャパシタＣ
１に差電流（Ｉ2 −Ｉ1 ）が流れ、当該差電流によりキ
ャパシタＣ１が充電されるので、そのスルーレートは、
（Ｉ2 −Ｉ1 ）／Ｃ1 で決まる。これに応じて信号線Ｄ
Ｌの立ち上がりのスルーレートが決まる。
【００５０】即ち、本実施形態の信号線駆動回路におい
て、電流Ｉ1 とＩ2 を供給する二つのカレントミラー回
路が設けられ、信号線ＤＬを接地電位ＧＮＤに引き下げ
るとき、電流Ｉ1 とキャパシタＣ１の容量値Ｃ1 で信号
線ＤＬのスルーレートＳＲ1が決まり、これに応じてス
パイク電流Ｉ0 がＩ0 ＝Ｉ1 Ｃ0 ／Ｃ1 で決まる。一
方、信号線ＤＬが接地電位ＧＮＤからプルアップされる
ときのスルーレートは、差電流（Ｉ2 −Ｉ1 ）／Ｃ1 で
決まるので、信号線ＤＬの立ち下がりと立ち上がり両方
のスルーレートを制御することができる。
て、電流Ｉ1 とＩ2 を供給する二つのカレントミラー回
路が設けられ、信号線ＤＬを接地電位ＧＮＤに引き下げ
るとき、電流Ｉ1 とキャパシタＣ１の容量値Ｃ1 で信号
線ＤＬのスルーレートＳＲ1が決まり、これに応じてス
パイク電流Ｉ0 がＩ0 ＝Ｉ1 Ｃ0 ／Ｃ1 で決まる。一
方、信号線ＤＬが接地電位ＧＮＤからプルアップされる
ときのスルーレートは、差電流（Ｉ2 −Ｉ1 ）／Ｃ1 で
決まるので、信号線ＤＬの立ち下がりと立ち上がり両方
のスルーレートを制御することができる。
【００５１】図４は、本実施形態の信号線駆動回路の一
変形例を示す回路図である。図示のように、この変形例
は、図３に示す信号線駆動回路とほぼ同じ構成を有す
る。ただし、カレントミラー回路を構成するトランジス
タＰ１と並列に、ｐｎｐトランジスタＰ３が接続されて
いる。トランジスタＰ３のベースに、制御信号ＳD2が印
加される。
変形例を示す回路図である。図示のように、この変形例
は、図３に示す信号線駆動回路とほぼ同じ構成を有す
る。ただし、カレントミラー回路を構成するトランジス
タＰ１と並列に、ｐｎｐトランジスタＰ３が接続されて
いる。トランジスタＰ３のベースに、制御信号ＳD2が印
加される。
【００５２】制御信号ＳD1がハイレベルのとき、制御信
号ＳD2がローレベルに保持される。このため、トランジ
スタＮ３がオンし、トランジスタＰ３がオフする。これ
に応じて、トランジスタＮ１とＮ４がともにオフし、電
流Ｉ2 は供給されない。この場合、トランジスタＮ２が
オンし、信号線ＤＬが接地電位ＧＮＤに引き下げられ、
マスタデバイスにアクノリッジ信号が送信される。トラ
ンジスタＰ１とＰ２からなるカレントミラー回路によ
り、ノードＮＤ１に電流Ｉ1 が供給されるので、信号線
ＤＬのスルーレートは、電流Ｉ1 およびキャパシタＣ１
の容量値Ｃ1 により決まり、これに応じてスパイク電流
Ｉ0 がＩ0 ＝Ｉ1 Ｃ0 ／Ｃ1 で決まる。
号ＳD2がローレベルに保持される。このため、トランジ
スタＮ３がオンし、トランジスタＰ３がオフする。これ
に応じて、トランジスタＮ１とＮ４がともにオフし、電
流Ｉ2 は供給されない。この場合、トランジスタＮ２が
オンし、信号線ＤＬが接地電位ＧＮＤに引き下げられ、
マスタデバイスにアクノリッジ信号が送信される。トラ
ンジスタＰ１とＰ２からなるカレントミラー回路によ
り、ノードＮＤ１に電流Ｉ1 が供給されるので、信号線
ＤＬのスルーレートは、電流Ｉ1 およびキャパシタＣ１
の容量値Ｃ1 により決まり、これに応じてスパイク電流
Ｉ0 がＩ0 ＝Ｉ1 Ｃ0 ／Ｃ1 で決まる。
【００５３】アクノリッジ信号の送信が完了したとき、
制御信号ＳD1がローレベルに、制御信号ＳD2がハイレベ
ルにそれぞれ切り換えられる。これに応じて、トランジ
スタＮ３がオンし、トランジスタＰ３がオフ状態に切り
換わるので、トランジスタＮ１とＮ４がオンし、ノード
ＮＤ１から電流Ｉ2 が流れる。一方、トランジスタＰ１
とＰ２がオフし、ノードＮＤ１には電流Ｉ1 が供給され
ない。この場合、トランジスタＮ２がオフし、信号線Ｄ
Ｌは接地電位ＧＮＤからプルアップされる。なお、信号
線ＤＬの立ち上がり時のスルーレートは、電流Ｉ2 およ
びキャパシタＣ１の容量値Ｃ1 で決まり、Ｉ2 ／Ｃ1 と
なる。
制御信号ＳD1がローレベルに、制御信号ＳD2がハイレベ
ルにそれぞれ切り換えられる。これに応じて、トランジ
スタＮ３がオンし、トランジスタＰ３がオフ状態に切り
換わるので、トランジスタＮ１とＮ４がオンし、ノード
ＮＤ１から電流Ｉ2 が流れる。一方、トランジスタＰ１
とＰ２がオフし、ノードＮＤ１には電流Ｉ1 が供給され
ない。この場合、トランジスタＮ２がオフし、信号線Ｄ
Ｌは接地電位ＧＮＤからプルアップされる。なお、信号
線ＤＬの立ち上がり時のスルーレートは、電流Ｉ2 およ
びキャパシタＣ１の容量値Ｃ1 で決まり、Ｉ2 ／Ｃ1 と
なる。
【００５４】上述したように、図４に示す変形例におい
て、カレントミラー回路により供給された電流Ｉ1 と電
流Ｉ2 およびキャパシタＣ１の容量値によって、信号線
ＤＬの立ち下がりと立ち上がり両方のスルーレートを制
御することができる。
て、カレントミラー回路により供給された電流Ｉ1 と電
流Ｉ2 およびキャパシタＣ１の容量値によって、信号線
ＤＬの立ち下がりと立ち上がり両方のスルーレートを制
御することができる。
【００５５】なお、上述した図３および図４に示す信号
線駆動回路およびその変形例は、ともにバイポーラトラ
ンジスタにより構成されたものを例示したが、本発明は
これに限定されるものではなく、例えば、ＭＯＳトラン
ジスタを用いて同じ機能および動作を実現する信号線駆
動回路を構成することもできる。
線駆動回路およびその変形例は、ともにバイポーラトラ
ンジスタにより構成されたものを例示したが、本発明は
これに限定されるものではなく、例えば、ＭＯＳトラン
ジスタを用いて同じ機能および動作を実現する信号線駆
動回路を構成することもできる。
【００５６】
【発明の効果】以上説明したように、本発明の信号線駆
動回路によれば、簡単な回路構成で信号線を駆動すると
きのスパイク電流を抑制でき、ノイズの発生を大幅に抑
制することができるので、アナログ回路、ディジタル回
路が混在するＩＣの設計が容易に行われる。また、本発
明によれば、通常プロセスのバラツキや回路素子の温度
特性を考慮して大きく設計されていた駆動回路の駆動能
力を駆動される信号線の特性に応じて適宜に設計するこ
とができ、且つバイポーラトランジスタおよびＭＯＳト
ランジスタの何れでも構成できる利点がある。
動回路によれば、簡単な回路構成で信号線を駆動すると
きのスパイク電流を抑制でき、ノイズの発生を大幅に抑
制することができるので、アナログ回路、ディジタル回
路が混在するＩＣの設計が容易に行われる。また、本発
明によれば、通常プロセスのバラツキや回路素子の温度
特性を考慮して大きく設計されていた駆動回路の駆動能
力を駆動される信号線の特性に応じて適宜に設計するこ
とができ、且つバイポーラトランジスタおよびＭＯＳト
ランジスタの何れでも構成できる利点がある。
【図１】本発明に係る信号線駆動回路の第１の実施形態
を示す回路図である。
を示す回路図である。
【図２】本発明に係る信号線駆動回路の第２の実施形態
を示す回路図である。
を示す回路図である。
【図３】本発明に係る信号線駆動回路の第３の実施形態
を示す回路図である。
を示す回路図である。
【図４】第３の実施形態の信号線駆動回路の一変形例を
示す回路図である。
示す回路図である。
【図５】マスタデバイスと複数のスレーブデバイスを含
むシステムの構成を示すブロック図である。
むシステムの構成を示すブロック図である。
【図６】データ信号線ＤＬの浮遊容量とオープンドレイ
ントランジスタとの接続関係を示す図である。
ントランジスタとの接続関係を示す図である。
【図７】従来の信号線駆動回路の一例を示す回路図であ
る。
る。
【図８】従来の信号線駆動回路の他の例を示す回路図で
ある。
ある。
ＰＴ１，ＰＴ２…ｐＭＯＳトランジスタ、ＮＴ０，ＮＴ
１，ＮＴ２…ｎＭＯＳトランジスタ、Ｐ１，Ｐ２，Ｐ３
…ｐｎｐトランジスタ、Ｎ１，Ｎ２，Ｎ３，Ｎ４…ｎｐ
ｎトランジスタ、ＤＬ…信号線、Ｃ１…キャパシタ、Ｃ
０…信号線ＤＬの浮遊容量、ＩＳ１，ＩＳ２…電流源、
ＶCC…電源電圧、ＧＮＤ…接地電位。
１，ＮＴ２…ｎＭＯＳトランジスタ、Ｐ１，Ｐ２，Ｐ３
…ｐｎｐトランジスタ、Ｎ１，Ｎ２，Ｎ３，Ｎ４…ｎｐ
ｎトランジスタ、ＤＬ…信号線、Ｃ１…キャパシタ、Ｃ
０…信号線ＤＬの浮遊容量、ＩＳ１，ＩＳ２…電流源、
ＶCC…電源電圧、ＧＮＤ…接地電位。
Claims (3)
- 【請求項１】第１のノードに所定の電流を供給する第１
の電流供給回路と、 上記第１のノードと信号線の一端との間に接続されてい
る容量素子と、 上記信号線の一端と基準電位との間に接続されている第
１のトランジスタと、 上記第１のノードと基準電位との間に接続されている第
２のトランジスタと、 を有し、上記第１のトランジスタの制御端子が上記第１
のノードに接続されており、上記第２のトランジスタの
導通を制御することにより上記第１のトランジスタの導
通を制御して上記信号線を駆動する信号線駆動回路。 - 【請求項２】第１のノードに所定の電流を供給する第１
の電流供給回路と、 上記第１のノードに所定の電流を供給する第２の電流供
給回路と、 上記第１のノードと信号線の一端との間に接続されてい
る容量素子と、 上記信号線の一端と基準電位との間に接続されている第
１のトランジスタと、 上記第２の電流供給回路のオン／オフを制御する第２の
トランジスタと、 を有し、上記第２のトランジスタの導通を制御すること
により上記第２の電流供給回路のオン／オフ、延いては
上記第１のトランジスタの導通を制御して上記信号線を
駆動する信号線駆動回路。 - 【請求項３】上記第１の電流供給回路のオン／オフを制
御する第３のトランジスタを有し、上記第２のトランジ
スタと上記第３のトランジスタとは相補的に動作する請
求項２記載の信号線駆動回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11080437A JP2000278330A (ja) | 1999-03-24 | 1999-03-24 | 信号線駆動回路 |
| EP00201081A EP1039701A3 (en) | 1999-03-24 | 2000-03-24 | Signal line drive circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11080437A JP2000278330A (ja) | 1999-03-24 | 1999-03-24 | 信号線駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000278330A true JP2000278330A (ja) | 2000-10-06 |
Family
ID=13718249
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11080437A Withdrawn JP2000278330A (ja) | 1999-03-24 | 1999-03-24 | 信号線駆動回路 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP1039701A3 (ja) |
| JP (1) | JP2000278330A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2023147535A (ja) * | 2022-03-30 | 2023-10-13 | ラピステクノロジー株式会社 | 信号入出力回路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05191162A (ja) * | 1991-09-18 | 1993-07-30 | Hitachi Ltd | 演算増幅器および回線終端装置 |
| EP0822662A3 (de) * | 1996-08-01 | 2001-03-21 | Siemens Aktiengesellschaft | Schnittstellenschaltung |
-
1999
- 1999-03-24 JP JP11080437A patent/JP2000278330A/ja not_active Withdrawn
-
2000
- 2000-03-24 EP EP00201081A patent/EP1039701A3/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2023147535A (ja) * | 2022-03-30 | 2023-10-13 | ラピステクノロジー株式会社 | 信号入出力回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1039701A3 (en) | 2002-01-02 |
| EP1039701A2 (en) | 2000-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6064227A (en) | Output buffer circuit having low breakdown voltage | |
| US6094086A (en) | High drive CMOS output buffer with fast and slow speed controls | |
| US6535020B1 (en) | Output buffer with compensated slew rate and delay control | |
| US6281730B1 (en) | Controlled slew rate driver | |
| US5850159A (en) | High and low speed output buffer with controlled slew rate | |
| US4972101A (en) | Noise reduction in CMOS driver using capacitor discharge to generate a control voltage | |
| US6593795B2 (en) | Level adjustment circuit and data output circuit thereof | |
| US20080106297A1 (en) | Slew rate controlled circuits | |
| JP4212896B2 (ja) | 電流源を有し負荷変動に対して低感度なラインドライバ | |
| JPH1065515A (ja) | 差動出力ドライバおよび信号伝送システム | |
| JP3238826B2 (ja) | 出力回路 | |
| US20030111705A1 (en) | Phase splitter circuit with clock duty/skew correction function | |
| JPH04345317A (ja) | ドライバ回路、低ノイズドライバ回路及び低ノイズ低電圧スイングドライバ・レシーバ回路 | |
| US6281729B1 (en) | Output driver with improved slew rate control | |
| US12009943B2 (en) | Field bus driver circuit | |
| JPH05243940A (ja) | 出力バッファ装置 | |
| JPH04229714A (ja) | バッファを有する集積回路 | |
| JPH11150467A (ja) | スルーレート制御装置及びスルーレート制御方法 | |
| US20030052369A1 (en) | Semiconductor output circuit device | |
| US6339351B1 (en) | Output driver with improved impedance control | |
| US6366139B1 (en) | Method for an output driver with improved impedance control | |
| US6278306B1 (en) | Method for an output driver with improved slew rate control | |
| JPH1117516A (ja) | 制御されたスルーレートを有する高速及び低速出力バッファー | |
| JP2002204154A (ja) | 終端回路およびその方法 | |
| US6650156B1 (en) | Integrated circuit charge pumps having control circuits therein that inhibit parasitic charge injection from control signals |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060606 |