JPH05243940A - 出力バッファ装置 - Google Patents

出力バッファ装置

Info

Publication number
JPH05243940A
JPH05243940A JP4041042A JP4104292A JPH05243940A JP H05243940 A JPH05243940 A JP H05243940A JP 4041042 A JP4041042 A JP 4041042A JP 4104292 A JP4104292 A JP 4104292A JP H05243940 A JPH05243940 A JP H05243940A
Authority
JP
Japan
Prior art keywords
output
channel transistor
node
terminal
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4041042A
Other languages
English (en)
Inventor
Kenichi Yasuda
憲一 安田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP4041042A priority Critical patent/JPH05243940A/ja
Priority to KR1019930000557A priority patent/KR960011964B1/ko
Priority to DE4305864A priority patent/DE4305864C2/de
Priority to US08/022,647 priority patent/US5382847A/en
Publication of JPH05243940A publication Critical patent/JPH05243940A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163—Soft switching
    • H03K17/164—Soft switching using parallel switching arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H03K17/166—Soft switching
    • H03K17/167—Soft switching using parallel switching arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

(57)【要約】 【目的】 出力信号の出力速度を遅らせることなく、オ
ーバシュートおよびアンダシュートを軽減できる出力バ
ッファ装置を提供することを目的とする。 【構成】 この発明に係る出力バッファ装置は、出力ノ
ードＮ３と電源端子Ｖｃｃとの間にＰチャネルトランジ
スタ１と、出力ノードＮ３の電圧ＶＮ３の上昇に従って
出力インピーダンスを増大させる第１の出力インピーダ
ンス増大回路Ａとを並列的に接続するとともに、出力ノ
ードＮ３と接地端子ＧＮＤとの間にＮチャネルトランジ
スタ２と、出力ノードＮ３の電圧ＶＮ３の下降に従って
出力インピーダンスを増大させる第２の出力インピーダ
ンス増大回路Ｂとを並列的に接続したことを特徴とす
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、半導体集積回路装置
における出力バッファ装置に関し、特に出力信号をオー
バシュートおよびアンダシュートの軽減に関するもので
ある。
【０００２】
【従来の技術】一般に、半導体集積回路装置は、出力バ
ッファ装置を備え、この出力バッファ装置により内部的
に発生した微弱な信号を所定のレベルにまで増幅して、
外部に接続された負荷を駆動する。
【０００３】図７は従来一般に用いられているＣＭＯＳ
インバータによる出力バッファ装置の回路図である。図
７に示す出力バッファ装置は、入力信号を受ける入力端
子Ｄｉｎ、出力イネーブル信号を受ける出力イネーブル
信号入力端子ＯＥ、出力信号を出力する出力端子Ｄｏｕ
ｔ、駆動電位される電源端子Ｖｃｃ、接地電位される接
地端子ＧＮＤ、Ｐチャネルトランジスタ１、Ｎチャネル
トランジスタ２、ＮＯＲゲート４、ＮＡＮＤゲート５、
インバータ６、７および８を備える。
【０００４】入力端子Ｄｉｎは、ＮＯＲゲート４の一方
の入力端子およびＮＡＮＤゲート５の一方の入力端子に
接続される。出力イネーブル信号入力端子ＯＥは、ＮＡ
ＮＤゲート５の他方の入力端子およびインバータ６を通
してＮＯＲゲート４の他方の入力端子に接続される。Ｎ
ＯＲゲート４の出力端子は、インバータ７をとおしてＰ
チャネルトランジスタ１のゲート電極に接続される。Ｎ
ＡＮＤゲート５の出力端子は、インバータ８をとおして
Ｎチャネルトランジスタ２のゲート電極に接続される。
Ｐチャネルトランジスタ１はそのソース電極が電源端子
Ｖｃｃに接続され、そのドレイン電極がノードＮ３に接
続される。Ｎチャネルトランジスタ１は、そのソース電
極が接地端子ＧＮＤに接続され、そのドレイン電極がノ
ードＮ３に接続される。ノードＮ３は、ボンディングワ
イヤ３を介して出力端子Ｄｏｕｔに接続される。ノード
Ｎ１は、Ｐチャネルトランジスタ１のゲート電極、ノー
ドＮ２はＮチャネルトランジスタ２のゲート電極を示
し、Ｌはボンディングワイヤ３などに含まれるインダク
タンスである。
【０００５】なお、以下に説明においては、入力信号、
出力信号、出力イネーブル信号、電源電圧および接地電
位の符号を、それらが用いられる端子の名称と一致させ
る。
【０００６】次に、図７に示した出力バッファ装置の動
作について説明する。出力イネーブル信号ＯＥは、論理
レベル“Ｈ”（以下、論理レベル“Ｈ”を“Ｈ”レベル
と称する。）をとるときに出力バッファ装置を活性化
し、論理レベル“Ｌ”（以下、論理レベル“Ｌ”を
“Ｌ”レベルと称する。）のときは、出力バッファ装置
を非活性化状態にする信号である。
【０００７】出力イネーブル信号ＯＥが“Ｌ”レベルの
とき、インバータ７の出力ノードＮ１は“Ｈ”レベル、
インバータ８の出力ノードＮ２は“Ｌ”レベルであり、
Ｐチャネルトランジスタ１およびＮチャネルトランジス
タ２はともにオフ状態となり出力端子Ｄｏｕｔは高イン
ピーダンス状態となる。
【０００８】出力イネーブル信号ＯＥが“Ｈ”レベルの
ときに“Ｈ”レベルの入力信号Ｄｉｎが与えられると、
ＮＯＲゲート４の出力は“Ｌ”レベルとなり、ＮＡＮＤ
ゲート５の出力は“Ｌ”レベルとなる。ＮＯＲゲート４
の出力はインバータ７により反転され、ＮＡＮＤゲート
５の出力インバータ８により反転される。したがって、
ノードＮ１およびノードＮ２の出力信号は“Ｈ”とな
り、Ｎチャネルトランジスタ２がオンし、出力端子Ｄｏ
ｕｔには“Ｌ”レベルが出力される。同様に出力イネー
ブル信号ＯＥが“Ｈ”レベルでありかつ入力信号Ｄｉｎ
が“Ｌ”レベルのときには、ノードＮ１が“Ｌ”レベ
ル、ノードＮ２が“Ｌ”レベルとなってＰチャネルトラ
ンジスタ１がオンし、出力端子Ｄｏｕｔに“Ｈ”レベル
の出力信号が出力される。
【０００９】ところで，実際の半導体集積回路装置にお
いては、Ｐチャネルトランジスタ１とＮチャネルトラン
ジスタ２とが共通接続されたノードＮ３から出力Ｄｏｕ
ｔまでの間には、ボンディングワイヤ３などによって生
じるインダクタンスＬが存在する。このインダクタンス
Ｌにより、出力信号Ｄｏｕｔが接地電位あるいは電源電
位Ｖｃｃになった後も電流は流れ続けて、出力信号のオ
ーバシュートやアンダシュートが発生していた。
【００１０】次に、インダクタンスＬによるオーバシュ
ート、アンダシュートの発生を図８の波形図を用いて説
明する。
【００１１】図８は図７に示した出力バッファ装置を活
性化状態にしたときの、入力信号Ｄｉｎ、ノードＮ１〜
Ｎ３の電圧、及び出力信号Ｄｏｕｔのシミュレーション
波形図である。図８において、ＶＮ１はノードＮ１の電
圧波形、ＶＮ２はノードＮ２の電圧波形、ＶＮ３はノー
ドＮ３の電圧波形である。
【００１２】オーバシュートは次のようにして発生す
る。入力信号Ｄｉｎの“Ｈ”レベルから“Ｌ”レベルへ
の変化に伴って、ノードＮ１およびＮ２の電圧が“Ｈ”
レベルから“Ｌ”レベルに変化する。Ｐチャネルトラン
ジスタ１はノードＮ１の電圧ＶＮ１に応答してオフ状態
からオン状態に変化し、Ｎチャネルトランジスタ２は、
ノードＮ２の電圧ＶＮ２に応答してオン状態からオフ状
態に変化する。このオン状態およびオフ状態への変化に
伴って、ノードＮ３の電圧ＶＮ３が急激に上昇し、ボン
ディングワイヤ３に急激に電流が流れるため、インダク
タンスＬにエネルギが蓄積される。このエネルギは、イ
ンダクタンスＬに流れる電流Ｉ、インダクタンスの定数
をＬとすると、Ｌｄｉ／ｄｔに比例する。このエネルギ
により、出力端子Ｄｏｕｔが電源電位Ｖｃｃになった後
も電流は流れて出力信号Ｄｏｕｔの立ち上がりの終了時
にオーバシュートが発生する。
【００１３】次に、アンダシュートの発生を説明する。
入力信号Ｄｉｎ“Ｌ”レベルから“Ｈ”レベルへの変化
に伴って、ノードＮ１およびＮ２の電圧ＶＮ１およびＶ
Ｎ２は、“Ｌ”レベルから“Ｈ”レベルに変化する。こ
の電圧ＶＮ１およびＶＮ２の変化に応答してＰチャネル
トランジスタ１がオフ状態になり、Ｎチャネルトランジ
スタ２がオン状態になる。この結果、ノードＮ３の電圧
ＶＮ３が急激に降下する。この電圧降下の際に前述した
ようにＬｄｉ／ｄｔに比例するエネルギがインダクタン
スＬに蓄積され、出力信号Ｄｏｕｔが接地電位になった
後も蓄積されたエネルギが流れる。この結果、図８る示
すようなアンダシュートが発生する。
【００１４】
【発明が解決しようとする課題】従来の一般的なＣＭＯ
Ｓタイプの出力バッファ装置は、前述したオーバシュー
トおよびアンダシュートが発生し、このオーバシュート
およびアンダシュートが出力端子Ｄｏｕｔに接続された
他のデバイスを誤動作させる要因となる可能性がある。
【００１５】上記オーバシュートおよびアンダシュート
を軽減するには、蓄積されるエネルギ（Ｌｄｉ／ｄｔ）
を小さくする必要があるが、Ｌはボンディングワイヤ３
などに起因するため、小さくすることができない。した
がって、ｄｉ／ｄｔすなわち電流の傾きを小さくする方
法が考えられる。そのためには、ノードＮ１およびＮ２
の電圧ＶＮ１およびＶＮ２の立ち上がりまたは立ち下が
りを緩やかにする方法やＰチャネルトランジスタ１およ
びＮチャネルトランジスタ２のサイズを小さくして出力
ノードＮ３に対する出力電流を小さくする方法がとられ
る。
【００１６】しかしながら、いずれの方法も接地電位Ｇ
ＮＤと電源電位Ｖｃｃとの間における電流の傾きを小さ
くするため、出力信号Ｄｏｕｔが電源電位Ｖｃｃあるい
は接地電位ＧＮＤになるまでの時間が長くなり、出力速
度が遅くなるという問題がある。
【００１７】それゆえに、この発明の目的は出力速度を
遅らせることなく、出力信号のアンダシュートおよびオ
ーバシュートを軽減することである。
【００１８】
【課題を解決するための手段】この発明に係る出力バッ
ファ装置は、データを出力するための出力端子、駆動電
位された第１の電源端子、接地電位された第２の電源端
子前記出力端子と前記第１の電源端子との間に接続され
る第１のスイッチング素子、および前記出力端子と前記
第２の電源端子との間に接続される第２のスイッチング
素子を含み、前記第１のスイッチング素子と前記第２の
スイッチング素子とが入力信号に応答して相補的にオン
／オフする出力バッファ装置であって、前記出力端子と
前記第１および第２の電源端子との間の少なくとも一方
に接続され、前記入力信号に応答して前記第１または第
２のスイッチング素子とともにオン／オフ状態となり、
かつ前記出力端子の出力レベルに従って出力インピーダ
ンスを増大させる手段を含むことを特徴とする。
【００１９】
【作用】この発明に係る出力バッファ装置においては、
出力端子のレベルに従って出力インダクタンスを増大さ
せる出力インピーダンス増大手段を、出力端子と第１お
よび第２の電源端子との間の少なくとも一方に接続して
いるので、出力信号のレベルが大きくなるにしたがっ
て、出力端子に流れる電流が小さくなる。
【００２０】それにより、オーバシュートおよびアンダ
シュートが軽減される。また、出力信号のレベル変化の
終了近くが最も高いインピーダンスとなるので、出力速
度が遅くなるのを防ぐことができる。
【００２１】
【実施例】以下、この発明の実施例を図面を参照しなが
ら詳細に説明する。
【００２２】図１は、この発明の一実施例による出力バ
ッファ装置の構成を示す回路図である。
【００２３】図１において、この出力バッファ装置が図
７の出力バッファ装置と相違するところは、ノードＮ３
と電源端子Ｖｃｃとの間にノードＮ３の電圧上昇に従っ
て出力インピーダンスを増大させる第１の出力インピー
ダンス増大回路Ａが設けられ、出力ノードＮ３と接地端
子ＧＤＴとの間にノードＮ３の電圧降下に従って出力イ
ンピーダンスを増大させる第２の出力インピーダンス増
大回路Ｂが設けられていることである。その他の回路に
ついては、図７に示す回路と同様であり、同一符号を付
し適宜その説明を省略する。
【００２４】第１の出力インピーダンス増大回路Ａは、
Ｐチャネルトランジスタ１ａおよびＰチャネルトランジ
スタ９を含む。第２の出力インピーダンス増大回路Ｂ
は、Ｎチャネルトランジスタ２ａおよびＮチャネルトラ
ンジスタ１０を含む。Ｐチャネルトランジスタ１ａは、
そのドレイン電極が出力ノードＮ３に接続され、そのソ
ース電極がノードＮ４に接続され、そのゲート電極がノ
ードＮ１に接続される。Ｐチャネルトランジスタ９は、
そのソース電極が電源端子Ｖｃｃに、そのドレイン電極
とゲート電極とがノードＮ４に共通に接続される。Ｎチ
ャネルトランジスタ２ａは、そのドレイン電極がノード
Ｎ３に接続され、そのソース電極がノードＮ５に接続さ
れ、そのゲート電極がノードＮ１に接続される。Ｎチャ
ネルトランジスタ１０は、そのソース電極が接地端子Ｇ
ＮＤに接続され、そのドレイン電極とゲート電極とがノ
ードＮ５に共通に接続される。
【００２５】図２は、出力バッファ装置が活性化状態の
ときのノードＮ１〜Ｎ５、入力信号Ｄｉｎ、出力信号Ｄ
ｏｕｔの波形図である。
【００２６】図２において、ノードＮ４およびノードＮ
５の電圧波形をＶＮ４およびＶＮ５で示す。
【００２７】図１に示した出力バッファ装置の動作を図
２の波形図を用いて説明する。出力イネーブル信号ＯＥ
が“Ｌ”レベルのときは、図７と同様に出力バッファ装
置は非活性状態であり、出力端子Ｄｏｕｔはハイインピ
ーダンス状態をとる。
【００２８】出力イネーブル信号ＯＥが“Ｈ”レベルで
あり、入力信号Ｄｉｎが“Ｈ”レベルから“Ｌ”レベル
に変化する場合には、入力信号Ｄｉｎの変化に伴って、
ノードＮ１の電圧ＶＮ１、およびノードＮ２の電圧ＶＮ
２が“Ｈ”レベルから“Ｌ”レベルに変化する。ここま
での動作は、従来例（図８）と同様であり、電圧ＶＮ１
およびＶＮ２の波形は図７の回路と同じになる。
【００２９】電圧ＶＮ１はＰチャネルトランジスタ１お
よび１ａに与えられ、Ｐチャネルトランジスタ１および
１ａはオフ状態からオン状態になる。また、電圧ＶＮ２
はＮチャネルトランジスタ２および２ａに与えられ、Ｎ
チャネルトランジスタ２および２ａはオン状態からオフ
状態に変化する。Ｐチャネルトランジスタ１がオン状態
になると、ノードＮ３の電圧ＶＮ３は、電源電圧Ｖｃｃ
に上昇していく。また、Ｐチャネルトランジスタ１ａが
オン状態になると、ダイオード接続されたＰチャネルト
ランジスタ９がＰチャネルトランジスタ１ａをとおし
て、ノードＮ３に接続され、ノードＮ４の電圧ＶＮ４が
一旦下がるため、Ｐチャネルトランジスタ９はオン状態
となる。
【００３０】一方、Ｎチャネルトランジスタ２ａがオフ
状態になると、ノードＮ３とノードＮ５との間が遮断さ
れるため、Ｎチャネルトランジスタ１０がカットオフ状
態となる。
【００３１】上述したようにノードＮ３の電圧ＶＮ３は
電源電圧Ｖｃｃまで上昇していくが、ノードＮ４の電圧
ＶＮ４がＶｃｃ−Ｖｔｈに達すると、Ｎチャネルトラン
ジスタ９はオフ状態となる。ここで、Ｖｔｈはしきい値
電圧である。それにより電源端子Ｖｃｃから、Ｐチャネ
ルトランジスタ９、Ｐチャネルトランジスタ１ａ、ノー
ドＮ３までの経路は遮断状態にされる。したがって、ノ
ードＮ３からボンディングワイヤ３をとおして出力端子
Ｄｏｕｔに流れる電流は、ノードＮ３の電圧ＶＮ３が電
源電圧Ｖｃｃに近づくにつれて減少し、出力信号のオー
バシュートが軽減される。
【００３２】次に入力信号Ｄｉｎが“Ｌ”レベルから
“Ｈ”レベルに変化する場合を説明する。
【００３３】入力信号Ｄｉｎが“Ｌ”レベルから“Ｈ”
レベルに変化すると、ノードＮ１の電圧ＶＮ１およびノ
ードＮ２の電圧ＶＮ４は従来例と同様に“Ｌ”レベルか
ら“Ｈ”レベルに変化する。電圧ＶＮ１を受けてＰチャ
ネルトランジスタ１および１ａはオフ状態になる。Ｐチ
ャネルトランジスタ１ａがオフすると、Ｐチャネルトラ
ンジスタ９もオフ状態になる。“Ｈ”レベルの電圧ＶＮ
２を受けてＮチャネルトランジスタ２および２ａはオン
状態となり、Ｎチャネルトランジスタ２ａがオンする
と、ノードＮ５とノードＮ３とが接続される。それによ
り、ノードＮ５の電圧ＶＮ５が一旦上昇し、Ｎチャネル
トランジスタ１０はオン状態となる。Ｎチャネルトラン
ジスタ１がオンすることにより、ノードＮ３の電圧ＶＮ
３は接地電位に降下していく。しかし、Ｎチャネルトラ
ンジスタ１０はノードＮ５の電圧ＶＮ５が接地電位＋Ｖ
ｔｈに達すると、オフ状態となる。したがって、容量性
の負荷から、出力端子Ｄｏｕｔ、ＧＮＤまでの経路を通
して流れる電流は、電圧ＶＮ３が接地電位に近づくにつ
れて減少し、出力アンダシュートが図２に示されるよう
に軽減される。
【００３４】図３は、この発明の出力バッファ装置のも
う１つの実施例の構成を示す回路図である。
【００３５】図３に示される出力バッファ装置は、Ｐチ
ャネルトランジスタ１ｂ、Ｎチャネルトランジスタ２
ｂ、ノードＮ３のレベルをＰチャネルトランジスタ１ｂ
に伝える第１のレベル伝達回路Ｃ、およびノードＮ３の
レベルをＮチャネルトランジスタ２ｂに伝える第２のレ
ベル伝達回路ＤＣを含む。その他の回路については、図
７に示した回路と同様である。
【００３６】Ｐチャネルトランジスタ１ｂは、そのソー
ス電極が電源端子Ｖｃｃに接続され、そのドレイン電極
がノードＮ３に接続され、そのゲート電極が第１のレベ
ル伝達回路Ｃに接続される。
【００３７】Ｎチャネルトランジスタ２ｂは、そのソー
ス電極が接地端子ＧＮＤに接続され、そのドレイン電極
がノードＮ３に接続され、そのゲート電極が第２のレベ
ル伝達回路ｄに接続される。第１のレベル伝達回路Ｃ
は、Ｐチャネルトランジスタ１１、インバータ１３およ
びＰチャネルトランジスタ１５を含む。Ｐチャネルトラ
ンジスタ１１は、そのソース電極が電源端子Ｖｃｃに接
続され、そのドレイン電極がノードＮ６に接続され、そ
のゲート電極がインバータ１３を通してノードＮ１に接
続されている。Ｐチャネルトランジスタ１５は、そのソ
ース電極がノードＮ３に接続され、そのドレイン電極が
ノードＮ６に接続され、そのゲート電極がノードＮ１に
接続される。
【００３８】第２のレベル伝達回路Ｄは、Ｎチャネルト
ランジスタ１２、インバータ１４およびＮチャネルトラ
ンジスタ１６を含む。Ｎチャネルトランジスタ１２は、
そのソース電極が接地端子ＧＮＤに接続され、そのドレ
イン電極がノードＮ７に接続され、そのゲート電極がイ
ンバータ１４を介してノードＮ２に接続される。Ｎチャ
ネルトランジスタ１６はそのソース電極がノードＮ３に
接続され、そのドレイン電極がノードＮ７に接続され、
そのゲート電極がノードＮ２に接続される。
【００３９】次に、図３に示した出力バッファ装置の動
作を図４の波形図を用いて説明する。
【００４０】図４は、図３のノードＮ３〜Ｎ７の電圧Ｖ
Ｎ３〜ＶＮ７、および出力信号Ｄｏｕｔの波形図であ
る。入力信号Ｄｉｎ、ノードＮ１、ノードＮ２の電圧波
形は、図２に示した波形と同じであり、図４においては
簡単化のために省略する。
【００４１】動作において、入力信号Ｄｉｎが“Ｈ”レ
ベルから“Ｌ”レベルに変化する場合には、ノードＮ１
およびノードＮ２の電圧ＶＮ１，ＶＮ２も“Ｈ”レベル
から“Ｌ”レベルに変化する。電圧ＶＮ１は、Ｐチャネ
ルトランジスタ１のゲート電極、インバータ１３の入力
側、Ｐチャネルトランジスタ１５のゲート電極に与えら
れ、Ｐチャネルトランジスタ１および１５はオン状態に
なる。Ｐチャネルトランジスタ１１は電圧ＶＮ１を反転
させた信号を受けるので、オフ状態になる。一方、電圧
ＶＮ２はＮチャネルトランジスタ２のゲート電極、イン
バータ１４の入力側、Ｎチャネルトランジスタ１６のゲ
ート電極に与えられ、Ｎチャネルトランジスタ２および
１６はオフ状態になる。Ｎチャネルトランジスタ１２は
インバータ１４を通して電圧ＶＮ２を反転した信号を受
けるので、オン状態になる。
【００４２】このようにして、ノードＮ３とＰトランジ
スタ１ｂおよびＮチャネルトランジスタ２ｂのゲート電
極とが接続され、Ｐチャネルトランジスタ１ｂは、電圧
ＶＮ３に応答してオン状態になり、Ｎチャネルトランジ
スタ２ｂはオフ状態になる。それにより、ノードＮ３に
はＰチャネルトランジスタ１および１ｂを通して電源電
圧Ｖｃｃが供給され、ノードＮ３の電圧ＶＮ３は急激に
立ち上がり、出力端子Ｄｏｕｔに接続される容量性負荷
を充電する。
【００４３】しかし、Ｐチャネルトランジスタ１ｂは、
ノードＮ３の電圧ＶＮ３がＶｃｃ−Ｖｔｈに近づくにつ
れて、オン状態からオフ状態になっていく。したがっ
て、ノードＮ３に流れる電流は電圧ＶＮ３が高くなるに
つれて減少し、オーバシュートを低減することができ
る。
【００４４】入力信号Ｄｉｎが“Ｌ”レベルから“Ｈ”
レベルに変化する場合においては、アンダシュートが発
生するが、これも前述したオーバシュートの軽減の場合
と同様に軽減することができる。すなわち、入力信号Ｄ
ｉｎが“Ｌ”レベルから“Ｈ”レベルに変化する場合に
は、ノードＮ１，Ｎ２の電圧ＶＮ１，ＶＮ２も“Ｌ”レ
ベルから“Ｈ”レベルに変化する。電圧ＶＮ１は、前述
するごとくＰチャネルトランジスタ１のゲート電極、イ
ンバータ１３の入力側およびＰチャネルトランジスタ１
５のゲート電極に与えられ、Ｐチャネルトランジスタ１
および１５はオフ状態になる。Ｐチャネルトランジスタ
１１は電圧ＶＮ１を反転させた信号を受けるので、オン
状態になる。一方、“Ｌ”レベルから“Ｈ”レベルに変
化する電圧ＶＮ２はＮチャネルトランジスタ２のゲート
電極、インバータ１４の入力側、Ｎチャネルトランジス
タ１６のゲート電極に与えられ、Ｎチャネルトランジス
タ２および１６はオン状態になる。Ｎチャネルトランジ
スタ１２は、インバータ１４を通して電圧ＶＮ２を反転
した信号を受けるので、オフ状態になる。
【００４５】このようにして、第１のレベル伝達回路Ｃ
によりノードＮ３とＰチャネルトランジスタ１ｂのゲー
ト電極とを接続する経路が形成され、かつ第２のレベル
伝達回路ＤによりノードＮ３とＮチャネルトランジスタ
２ｂのゲート電極とを接続する経路が形成される。した
がって、ノードＮ３にはＮチャネルトランジスタ２およ
び２ｂを通して接地電位ＧＮＤが供給され、ノードＮ３
の電圧ＶＮ３は急激に立ち下がり、出力端子Ｄｏｕｔに
接続される負荷から接地端子ＧＮＤに放電電流が流れ
る。
【００４６】しかし、Ｎチャネルトランジスタ２ｂは、
ノードＮ３の電圧ＶＮ３がＧＮＤ＋Ｖｔｈに近づくにつ
れて、オフ状態になっていく。したがって、ノードＮ３
に流れる電流は電圧ＶＮ３が低くなるにつれて減少し、
アンダシュートを軽減することができる。
【００４７】図５は、この発明の出力バッファ装置のさ
らにもう１つの実施例の構成を示す回路図である。
【００４８】図５の出力バッファ装置が図１の出力バッ
ファ装置と異なるところは、ダイオード接続されたＰチ
ャネルトランジスタ９に代えて、Ｎチャネルトランジス
タ９ａを設け、ダイオード接続されたＮチャネルトラン
ジスタ１０に代えてＰチャネルトランジスタ１０ａを設
けていることである。
【００４９】ダイオード接続されたＮチャネルトランジ
スタ９ａは、Ｐチャネルトランジスタ９と同様にソース
電極に与えられた電圧がＶｃｃ−Ｖｔｈに達するとオフ
状態となり、Ｐチャネルトランジスタ１０ａは、図１の
Ｎチャネルトランジスタ１０と同様にソース電極に与え
られる電圧がＧＮＤ＋Ｖｔｈに達するとオフ状態とな
る。したがって、図５に示した出力バッファ装置は、図
１に示した出力バッファ装置と同様にノードＮ３の電圧
ＶＮ３が上昇または下降するに従って出力インピーダン
スを増大することができる。それにより、出力信号Ｄｏ
ｕｔの出力速度を低下させることなく、オーバシュート
およびアンダシュートを軽減することができる。
【００５０】図６は、この発明の出力バッファ装置のさ
らにもう１つの実施例を示す回路図である。
【００５１】図６の出力バッファ装置が図１の出力バッ
ファ装置と異なるところはインバータ７を取除き、プル
アップ側のＰチャネルトランジスタ１、１ａおよび９に
代えて、Ｎチャネルトランジスタ１ｄ、１ｅおよび９ｂ
を設けていることである。また、ダイオード接続された
Ｎチャネルトランジスタ１０に代えてＰチャネルトラン
ジスタ１０ｂが設けられている。
【００５２】この出力バッファ装置においてもノードＮ
３の電圧ＶＮ３がＶｃｃ−Ｖｔｈに達するとＮチャネル
トランジスタ９ｂがオフし、ノードＮ３の電圧ＶＮ３が
ＧＮＤ＋Ｖｔｈに達するとＰチャネルトランジスタ１０
ｂがオフするので、ノードＮ３の電圧の上昇または下降
に従って出力インピーダンスを増大させることができ
る。それにより、出力信号Ｄｏｕｔの出力速度を低下さ
せることなく、オーバシュートおよびアンダシュートを
軽減することができる。
【００５３】なお、図１ないし図６に示した実施例で
は、すべてＭＯＳトランジスタを用いているが、ＭＯＳ
トランジスタに代えてバイポーラトランジスタを用いて
も同様な作用効果が得られる。
【００５４】また、図１ないし図５の実施例では、オー
バシュートとアンダシュートを同時に抑える回路構成と
しているが、プルアップ側とプルダウン側とは独立に動
作するので、プルダウン側の回路だけを使ってアンダシ
ュートを抑えたり、プルアップ側を図３に示したＰチャ
ネルトランジスタ１、Ｐチャネルトランジスタ１ｂおよ
び第１の出力レベル伝達回路Ｃとで構成し、プルダウン
側を図１に示したＮチャネルトランジスタ２および第２
の出力インピーダンス増大回路Ｂとで構成し、これらを
組合せた出力バッファ装置とすることも可能である。
【００５５】
【発明の効果】以上のように、この発明によれば、出力
信号のレベルが大きくなるに従って出力端子に流れる電
流を小さくすることができるので、オーバシュートおよ
びアンダシュートが軽減される。また、出力信号のレベ
ル変化の終了間際が最も高いインピーダンスとなるの
で、出力信号の速度が遅くなるのを防ぐことができる。
【図面の簡単な説明】
【図１】この発明の出力バッファ装置の一実施例を示す
回路図である。
【図２】図１の出力バッファ装置のシミュレーション波
形図である。
【図３】この発明のもう１つの実施例の構成を示す回路
図である。
【図４】図３の出力バッファ装置の各回路の信号波形図
である。
【図５】この発明のさらにもう１つの実施例の構成を示
す回路図である。
【図６】この発明のさらにもう１つの実施例の構成を示
す回路図である。
【図７】従来の一般的ＣＭＯＳ出力バッファ装置の構成
を示す回路図である。
【図８】図７の出力バッファ装置の各回路の出力波形を
示す図である。
【符号の説明】
１ Ｐチャネルトランジスタ ２ Ｎチャネルトランジスタ Ａ 第１の出力インピーダンス増大回路 Ｂ 第２の出力インピーダンス増大回路 １ｂ Ｐチャネルトランジスタ ２ｂ Ｎチャネルトランジスタ Ｃ 第１の出力レベル伝達回路 Ｄ 第２に出力レベル伝達回路

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 データを出力するための出力端子、 駆動電位にされた第１の電源端子、 接地電位された第２の電源端子前記出力端子と前記第１
    の電源端子との間に接続される第１のスイッチング素
    子、および前記出力端子と前記第２の電源端子との間に
    接続される第２のスイッチング素子を含み、前記第１の
    スイッチング素子と前記第２のスイッチング素子とが入
    力信号に応答して相補的にオン／オフする出力バッファ
    装置であって、 前記出力端子と前記第１および第２の電源端子との間の
    少なくとも一方に接続され、前記入力信号に応答して前
    記第１または第２のスイッチング素子とともにオン／オ
    フ状態となり、かつ前記出力端子の出力レベルに従って
    出力インピーダンスを増大させる手段を含むことを特徴
    とする出力バッファ装置。
  2. 【請求項２】 前記出力インピーダンス増大手段は、前
    記出力端子と前記第１および第２の電源端子との間の少
    なくとも一方に直列的に接続される第３および第４のス
    イッチング素子を含み、 前記第３のスイッチング素子は、入力信号に応答して前
    記第１または第２のスイッチング素子とともにオン／オ
    フし、前記第４のスイッチング素子は、出力端子の電圧
    に従って徐々にオフ状態になる前記請求項１記載の出力
    バッファ装置。
  3. 【請求項３】 データを出力するための出力端子、 駆動電位された第１の電源端子、 接地電位された第２の電源端子、 前記出力端子と前記第１の電源端子との間に接続される
    第１のスイッチング素子、および前記出力端子と前記第
    ２の電源端子との間に接続される第２のスイッチング素
    子を含み、前記第１のスイッチング素子と前記第２のス
    イッチング素子とが入力信号に応答して相補的にオン／
    オフする出力バッファ装置であって、 前記出力端子と前記第１および第２の電源端子との間の
    少なくとも一方に接続されるスイッチング手段と、 前記入力信号に応答して前記出力端子の出力レベルを前
    記スイッチング手段の制御端子に供給する出力レベル供
    給手段とを含むことを特徴とする出力バッファ装置。
JP4041042A 1992-02-27 1992-02-27 出力バッファ装置 Pending JPH05243940A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP4041042A JPH05243940A (ja) 1992-02-27 1992-02-27 出力バッファ装置
KR1019930000557A KR960011964B1 (ko) 1992-02-27 1993-01-18 출력버퍼장치
DE4305864A DE4305864C2 (de) 1992-02-27 1993-02-25 Ausgabepufferschaltung
US08/022,647 US5382847A (en) 1992-02-27 1993-02-25 Output buffer circuits including voltage compensation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4041042A JPH05243940A (ja) 1992-02-27 1992-02-27 出力バッファ装置

Publications (1)

Publication Number Publication Date
JPH05243940A true JPH05243940A (ja) 1993-09-21

Family

ID=12597350

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4041042A Pending JPH05243940A (ja) 1992-02-27 1992-02-27 出力バッファ装置

Country Status (4)

Country Link
US (1) US5382847A (ja)
JP (1) JPH05243940A (ja)
KR (1) KR960011964B1 (ja)
DE (1) DE4305864C2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6694444B1 (en) * 2000-06-30 2004-02-17 Intel Corporation System and method for reducing over-shoot and ringback by delaying input and establishing a synchronized pulse over which clamping is applied
KR100522829B1 (ko) * 1998-12-30 2005-12-30 주식회사 하이닉스반도체 출력 버퍼 회로
KR100712806B1 (ko) * 2001-06-30 2007-05-02 매그나칩 반도체 유한회사 전자파 특성을 개선한 출력 드라이버

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5701090A (en) * 1994-11-15 1997-12-23 Mitsubishi Denki Kabushiki Kaisha Data output circuit with reduced output noise
US5559447A (en) * 1994-11-17 1996-09-24 Cypress Semiconductor Output buffer with variable output impedance
US5864243A (en) * 1996-09-18 1999-01-26 Vlsi Technology, Inc. Buffer and method for transferring data therein
US6097223A (en) 1996-12-11 2000-08-01 Micron Technology, Inc. Drive-current modulated output driver
US6130563A (en) * 1997-09-10 2000-10-10 Integrated Device Technology, Inc. Output driver circuit for high speed digital signal transmission
US6087853A (en) * 1998-06-22 2000-07-11 Lucent Technologies, Inc. Controlled output impedance buffer using CMOS technology
US6060938A (en) * 1998-08-19 2000-05-09 Fairchild Semiconductor Corp. Output buffer for reducing switching noise
US6515502B1 (en) * 2001-09-05 2003-02-04 Silicon Integrated Systems Corporation Termination circuit with voltage-independent characteristics
US6509765B1 (en) * 2001-11-20 2003-01-21 Sun Microsystems, Inc. Selectable resistor and/or driver for an integrated circuit with a linear resistance
JP4410990B2 (ja) * 2002-12-19 2010-02-10 三菱電機株式会社 減衰器
KR100568875B1 (ko) * 2004-01-13 2006-04-10 삼성전자주식회사 반도체 장치에서의 출력 드라이버
US7888962B1 (en) 2004-07-07 2011-02-15 Cypress Semiconductor Corporation Impedance matching circuit
US8036846B1 (en) 2005-10-20 2011-10-11 Cypress Semiconductor Corporation Variable impedance sense architecture and method
US20080024162A1 (en) * 2006-07-25 2008-01-31 Stmicroelectronics Pvt. Ltd. Constant impedance cmos output buffer
US7714618B2 (en) * 2007-12-13 2010-05-11 Macronix International Co. Ltd Output driver circuit with output preset circuit and controlling method thereof having lower power consumption
US8026740B2 (en) * 2008-03-21 2011-09-27 Micron Technology, Inc. Multi-level signaling for low power, short channel applications
US8259461B2 (en) * 2008-11-25 2012-09-04 Micron Technology, Inc. Apparatus for bypassing faulty connections
KR102600000B1 (ko) 2018-08-06 2023-11-08 삼성전자주식회사 출력 드라이버, 및 이를 구비하는 반도체 메모리 장치 및 메모리 시스템
CN110995239A (zh) * 2019-10-25 2020-04-10 芯创智（北京）微电子有限公司 一种带阻抗匹配的驱动电路以及工作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0237833A (ja) * 1988-07-27 1990-02-07 Nec Corp 出力回路
JPH0341818A (ja) * 1989-07-10 1991-02-22 Toshiba Corp バッファ回路

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4408135A (en) * 1979-12-26 1983-10-04 Tokyo Shibaura Denki Kabushiki Kaisha Multi-level signal generating circuit
JPS6234830U (ja) * 1985-08-19 1987-02-28
JPS62159911A (ja) * 1986-01-08 1987-07-15 Mitsubishi Electric Corp 半導体集積回路
JPS62220026A (ja) * 1986-03-20 1987-09-28 Toshiba Corp 出力バツフア回路
US4758743A (en) * 1986-09-26 1988-07-19 Motorola, Inc. Output buffer with improved di/dt
US4829199A (en) * 1987-07-13 1989-05-09 Ncr Corporation Driver circuit providing load and time adaptive current
US4855623A (en) * 1987-11-05 1989-08-08 Texas Instruments Incorporated Output buffer having programmable drive current
US4825101A (en) * 1988-02-11 1989-04-25 Advanced Micro Devices, Inc. Full-level, fast CMOS output buffer
JPH0777345B2 (ja) * 1988-11-04 1995-08-16 三菱電機株式会社 半導体装置
US4961010A (en) * 1989-05-19 1990-10-02 National Semiconductor Corporation Output buffer for reducing switching induced noise
US5081374A (en) * 1990-02-22 1992-01-14 National Semiconductor Corporation Output buffer circuit with signal feed forward for reducing switching induced noise
US5036222A (en) * 1990-02-22 1991-07-30 National Semiconductor Corporation Output buffer circuit with output voltage sensing for reducing switching induced noise
EP0466238A3 (en) * 1990-07-06 1992-02-26 N.V. Philips' Gloeilampenfabrieken Driver circuit
JPH04192716A (ja) * 1990-11-26 1992-07-10 Mitsubishi Electric Corp Ｍｏｓトランジスタ出力回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0237833A (ja) * 1988-07-27 1990-02-07 Nec Corp 出力回路
JPH0341818A (ja) * 1989-07-10 1991-02-22 Toshiba Corp バッファ回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100522829B1 (ko) * 1998-12-30 2005-12-30 주식회사 하이닉스반도체 출력 버퍼 회로
US6694444B1 (en) * 2000-06-30 2004-02-17 Intel Corporation System and method for reducing over-shoot and ringback by delaying input and establishing a synchronized pulse over which clamping is applied
KR100712806B1 (ko) * 2001-06-30 2007-05-02 매그나칩 반도체 유한회사 전자파 특성을 개선한 출력 드라이버

Also Published As

Publication number Publication date
DE4305864A1 (en) 1993-09-16
US5382847A (en) 1995-01-17
KR960011964B1 (ko) 1996-09-06
DE4305864C2 (de) 1995-04-20
KR930018850A (ko) 1993-09-22

Similar Documents

Publication Publication Date Title
JPH05243940A (ja) 出力バッファ装置
US5206544A (en) CMOS off-chip driver with reduced signal swing and reduced power supply disturbance
US6459322B1 (en) Level adjustment circuit and data output circuit thereof
JP2922028B2 (ja) 半導体集積回路の出力回路
JPH0334719A (ja) 半導体集積回路
JP5184326B2 (ja) 低電圧での能力を備えた高速出力回路
JPH04229714A (ja) バッファを有する集積回路
US5239211A (en) Output buffer circuit
US6958626B2 (en) Off chip driver
JPH0993111A (ja) スルーレート型バッファ回路
US6489815B2 (en) Low-noise buffer circuit that suppresses current variation
JPH04329023A (ja) 出力バッファ回路
EP0533332A1 (en) CMOS self-boost circuit
JPH0677804A (ja) 出力回路
JP2611543B2 (ja) Ｍｏｓトランジスタ出力回路
JP3299071B2 (ja) 出力バッファ回路
JPH09214324A (ja) Ｃｍｏｓ論理回路
US6559678B1 (en) Node predisposition circuit
KR100358134B1 (ko) 접지 바운싱 잡음을 줄이기 위한 출력 구동 회로
JP4680423B2 (ja) 出力回路
JPH0341818A (ja) バッファ回路
JPS62142417A (ja) 論理回路
JPH04242319A (ja) Ｃｍｏｓ集積回路
JPH04192717A (ja) Ｍｏｓトランジスタ出力回路
JPH0472813A (ja) Ｃｍｏｓ回路

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19980602