JP2000286293A - 半導体装置および半導体素子実装用回路基板 - Google Patents
半導体装置および半導体素子実装用回路基板Info
- Publication number
- JP2000286293A JP2000286293A JP11087178A JP8717899A JP2000286293A JP 2000286293 A JP2000286293 A JP 2000286293A JP 11087178 A JP11087178 A JP 11087178A JP 8717899 A JP8717899 A JP 8717899A JP 2000286293 A JP2000286293 A JP 2000286293A
- Authority
- JP
- Japan
- Prior art keywords
- film
- anisotropic conductive
- conductive film
- circuit board
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
- H10W70/095—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers of vias therein
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/63—Vias, e.g. via plugs
- H10W70/635—Through-vias
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
- H10W72/07331—Connecting techniques
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
- H10W72/351—Materials of die-attach connectors
- H10W72/352—Materials of die-attach connectors comprising metals or metalloids, e.g. solders
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
- H10W72/351—Materials of die-attach connectors
- H10W72/353—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics
- H10W72/354—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics comprising polymers
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 半導体素子と回路基板とを異方導電性フィル
ムを介して接続する際の、実装工程における生産性をさ
らに向上させること。 【解決手段】 半導体素子１と異方導電性フィルム２と
を一体的に接合して半導体装置とする。このとき、素子
１の各電極１１に、フィルム２の導通路２１の端部を接
触または接合させ、フィルム２を介して外部との電気的
な接続が可能な半導体装置とする。また、回路基板と、
異方導電性フィルムとを一体的に接合し、フィルムを介
してベアチップを実装し得る実装用基板とする。異方導
電性フィルム２は、絶縁性樹脂からなるフィルム基板２
２中に、金属導線２１が、互いに絶縁された状態で、か
つ該フィルム基板を厚み方向に貫通した状態で、導通路
として複数設けられた構造を有するものである。
ムを介して接続する際の、実装工程における生産性をさ
らに向上させること。 【解決手段】 半導体素子１と異方導電性フィルム２と
を一体的に接合して半導体装置とする。このとき、素子
１の各電極１１に、フィルム２の導通路２１の端部を接
触または接合させ、フィルム２を介して外部との電気的
な接続が可能な半導体装置とする。また、回路基板と、
異方導電性フィルムとを一体的に接合し、フィルムを介
してベアチップを実装し得る実装用基板とする。異方導
電性フィルム２は、絶縁性樹脂からなるフィルム基板２
２中に、金属導線２１が、互いに絶縁された状態で、か
つ該フィルム基板を厚み方向に貫通した状態で、導通路
として複数設けられた構造を有するものである。
Description
【０００１】
【発明の属する技術分野】本発明は、ベアチップ状態で
の半導体素子を回路基板に接続する技術分野に属し、そ
の実装性向上のための新たなる半導体装置および回路基
板に関するものである。
の半導体素子を回路基板に接続する技術分野に属し、そ
の実装性向上のための新たなる半導体装置および回路基
板に関するものである。
【０００２】
【従来の技術】ＩＣなどの半導体素子は、通常、ウエハ
上に多数形成された後、個々のチップに分断され、回路
基板に接続されて用いられる。ＩＣのさらなる大規模な
集積化によって、１つのチップ上に形成される電極数は
増大し、電極の形状や配置パターンは、より微細で狭ピ
ッチなものとなっている。また、実装技術の面では、チ
ップと回路基板との接続にワイヤーで橋渡しする方法を
用いず、チップの電極位置に、回路基板の導体部分を対
応させて両者を接続する方法（例えば、フリップチップ
ボンディング）が用いられるようになっている。また、
接続法とも関連して、チップを裸のまま基板に実装して
用いるベアチップ実装が行われるようになっている。
上に多数形成された後、個々のチップに分断され、回路
基板に接続されて用いられる。ＩＣのさらなる大規模な
集積化によって、１つのチップ上に形成される電極数は
増大し、電極の形状や配置パターンは、より微細で狭ピ
ッチなものとなっている。また、実装技術の面では、チ
ップと回路基板との接続にワイヤーで橋渡しする方法を
用いず、チップの電極位置に、回路基板の導体部分を対
応させて両者を接続する方法（例えば、フリップチップ
ボンディング）が用いられるようになっている。また、
接続法とも関連して、チップを裸のまま基板に実装して
用いるベアチップ実装が行われるようになっている。
【０００３】上記のように、チップの電極と、回路基板
の導体部分とを対応させて接続する際の接続法の１つと
して、チップと回路基板との間に異方導電性フィルムを
介在させる方法が挙げられる。
の導体部分とを対応させて接続する際の接続法の１つと
して、チップと回路基板との間に異方導電性フィルムを
介在させる方法が挙げられる。
【０００４】異方導電性フィルムは、導電性について異
方性を示すフィルムであり、フィルムの表裏を貫通する
方向には導電性を示すが、フィルムの面が拡張する方向
には絶縁性を示すものである。
方性を示すフィルムであり、フィルムの表裏を貫通する
方向には導電性を示すが、フィルムの面が拡張する方向
には絶縁性を示すものである。
【０００５】
【発明が解決しようとする課題】異方導電性フィルムを
介してチップを実装するには、チップ、異方導電性フィ
ルム、回路基板の３者を重ね合わせ、互いに位置合せし
たうえで、チップと異方導電性フィルムとの接合、異方
導電性フィルムと回路基板との接合を一度に行わねばな
らない。しかし、３者を一度に位置合せするには高度な
位置合せ技術が必要であり、単純なチップ実装装置をそ
のまま用いることができず、実装工程での生産性が低い
という問題があった。
介してチップを実装するには、チップ、異方導電性フィ
ルム、回路基板の３者を重ね合わせ、互いに位置合せし
たうえで、チップと異方導電性フィルムとの接合、異方
導電性フィルムと回路基板との接合を一度に行わねばな
らない。しかし、３者を一度に位置合せするには高度な
位置合せ技術が必要であり、単純なチップ実装装置をそ
のまま用いることができず、実装工程での生産性が低い
という問題があった。
【０００６】本発明の課題は上記問題を解決し、半導体
素子と回路基板とを異方導電性フィルムを介して接続す
る際の、実装工程における生産性をさらに向上させるこ
とにある。
素子と回路基板とを異方導電性フィルムを介して接続す
る際の、実装工程における生産性をさらに向上させるこ
とにある。
【０００７】
【課題を解決するための手段】上記課題は、次の態様に
よって解決される。 （１）絶縁性樹脂からなるフィルム基板中に、金属導線
が互いに絶縁された状態で且つ該フィルム基板を厚み方
向に貫通した状態で、導通路として複数設けられた構造
を有する異方導電性フィルムが、半導体素子の電極面に
接合され、半導体素子の各電極が、異方導電性フィルム
中の導通路を介して外部との電気的な接続が可能な状態
とされていることを特徴とする半導体装置。
よって解決される。 （１）絶縁性樹脂からなるフィルム基板中に、金属導線
が互いに絶縁された状態で且つ該フィルム基板を厚み方
向に貫通した状態で、導通路として複数設けられた構造
を有する異方導電性フィルムが、半導体素子の電極面に
接合され、半導体素子の各電極が、異方導電性フィルム
中の導通路を介して外部との電気的な接続が可能な状態
とされていることを特徴とする半導体装置。
【０００８】（２）絶縁性樹脂からなるフィルム基板中
に、金属導線が互いに絶縁された状態で且つ該フィルム
基板を厚み方向に貫通した状態で、導通路として複数設
けられた構造を有する異方導電性フィルムが、ウエハ上
に形成された複数の半導体素子の全ての電極面に接合さ
れ、半導体素子の各電極が、異方導電性フィルム中の導
通路を介して外部との電気的な接続が可能な状態とされ
ていることを特徴とする半導体装置。
に、金属導線が互いに絶縁された状態で且つ該フィルム
基板を厚み方向に貫通した状態で、導通路として複数設
けられた構造を有する異方導電性フィルムが、ウエハ上
に形成された複数の半導体素子の全ての電極面に接合さ
れ、半導体素子の各電極が、異方導電性フィルム中の導
通路を介して外部との電気的な接続が可能な状態とされ
ていることを特徴とする半導体装置。
【０００９】（３）半導体素子の電極と、異方導電性フ
ィルムの導通路の端部とが、接触または接合の状態とさ
れており、この接触または接合の状態とされている部分
における、両者の材料の組み合わせが、電極側をアルミ
ニウムとし導通路側を金とする組み合わせ、または電極
側をバリアメタルとし、導通路側を半田とする組み合わ
せである上記（１）または（２）記載の半導体装置。
ィルムの導通路の端部とが、接触または接合の状態とさ
れており、この接触または接合の状態とされている部分
における、両者の材料の組み合わせが、電極側をアルミ
ニウムとし導通路側を金とする組み合わせ、または電極
側をバリアメタルとし、導通路側を半田とする組み合わ
せである上記（１）または（２）記載の半導体装置。
【００１０】（４）絶縁性樹脂からなるフィルム基板中
に、金属導線が互いに絶縁された状態で且つ該フィルム
基板を厚み方向に貫通した状態で、導通路として複数設
けられた構造を有する異方導電性フィルムが、半導体素
子の電極に対応する導体パターンとして形成された実装
用回路を絶縁性基板の一方の面に有する回路基板の、実
装用回路側の面に接合され、回路基板の実装用回路が、
異方導電性フィルムを介して半導体素子との電気的な接
続が可能な状態とされていることを特徴とする半導体素
子実装用回路基板。
に、金属導線が互いに絶縁された状態で且つ該フィルム
基板を厚み方向に貫通した状態で、導通路として複数設
けられた構造を有する異方導電性フィルムが、半導体素
子の電極に対応する導体パターンとして形成された実装
用回路を絶縁性基板の一方の面に有する回路基板の、実
装用回路側の面に接合され、回路基板の実装用回路が、
異方導電性フィルムを介して半導体素子との電気的な接
続が可能な状態とされていることを特徴とする半導体素
子実装用回路基板。
【００１１】（５）回路基板の実装用回路と異方導電性
フィルムの導通路の端部とが接触または接合の状態とさ
れており、この接触または接合の状態とされている部分
における、両者の材料の組み合わせが、実装用回路側を
半田とし導通路側を金とする組み合わせである上記
（４）記載の半導体素子実装用回路基板。
フィルムの導通路の端部とが接触または接合の状態とさ
れており、この接触または接合の状態とされている部分
における、両者の材料の組み合わせが、実装用回路側を
半田とし導通路側を金とする組み合わせである上記
（４）記載の半導体素子実装用回路基板。
【００１２】
【発明の実施の形態】先ず、上記（１）、（２）の態様
である半導体装置について説明する。本発明による上記
（１）の態様の半導体装置は、図１に示すように、ベア
チップ状態（パッシベーション膜を含む裸のチップの状
態）の半導体素子１の電極１１側の面に、後述の異方導
電性フィルム２を一体的に接合し、１つのチップとした
ものである。半導体素子１の各電極１１（図では１１
ａ、１１ｂが現れている）には、異方導電性フィルム２
の導通路２１の端部が、接触または接合の状態で接続さ
れている。例えば、図１では、電極１１ｂには、導通路
２１ａ、２１ｂが対応し、接触または接合の状態となっ
ている。これによって、ベアチップ状態の半導体素子１
は、異方導電性フィルム２を介して外部（特に回路基
板）との電気的な接続が可能な１つの半導体装置となっ
ており、しかも、分断直後のチップと全く同様に扱うこ
とができるようになっている。
である半導体装置について説明する。本発明による上記
（１）の態様の半導体装置は、図１に示すように、ベア
チップ状態（パッシベーション膜を含む裸のチップの状
態）の半導体素子１の電極１１側の面に、後述の異方導
電性フィルム２を一体的に接合し、１つのチップとした
ものである。半導体素子１の各電極１１（図では１１
ａ、１１ｂが現れている）には、異方導電性フィルム２
の導通路２１の端部が、接触または接合の状態で接続さ
れている。例えば、図１では、電極１１ｂには、導通路
２１ａ、２１ｂが対応し、接触または接合の状態となっ
ている。これによって、ベアチップ状態の半導体素子１
は、異方導電性フィルム２を介して外部（特に回路基
板）との電気的な接続が可能な１つの半導体装置となっ
ており、しかも、分断直後のチップと全く同様に扱うこ
とができるようになっている。
【００１３】この構成によって、フリップチップボンダ
ーなどの実装装置をそのまま利用できるようになるため
に実装工程における生産性が向上し、チップ、異方導電
性フィルム、回路基板の、３者の接続体が効率良く得ら
れるようになる。また、用いられる異方導電性フィルム
は、後述のように金属導線と絶縁性樹脂とからなる構造
体であり適度な弾性率を有するものであるから、高い接
続信頼性をもって外部との接続が可能なチップである。
ーなどの実装装置をそのまま利用できるようになるため
に実装工程における生産性が向上し、チップ、異方導電
性フィルム、回路基板の、３者の接続体が効率良く得ら
れるようになる。また、用いられる異方導電性フィルム
は、後述のように金属導線と絶縁性樹脂とからなる構造
体であり適度な弾性率を有するものであるから、高い接
続信頼性をもって外部との接続が可能なチップである。
【００１４】本発明の半導体装置の構成要素の１つであ
るベアチップ状態の半導体素子は、異方導電性フィルム
を介して回路基板に実装し得るものであればよいが、１
つの発光素子のような単発的なものよりも、ＣＰＵ、メ
モリー、種々の演算回路を集積したプロセッサなど、多
数の電極が狭ピッチで配置された素子の方が、本発明の
有用性が顕著となる。
るベアチップ状態の半導体素子は、異方導電性フィルム
を介して回路基板に実装し得るものであればよいが、１
つの発光素子のような単発的なものよりも、ＣＰＵ、メ
モリー、種々の演算回路を集積したプロセッサなど、多
数の電極が狭ピッチで配置された素子の方が、本発明の
有用性が顕著となる。
【００１５】また、本発明でいう半導体装置は、個々に
素子分断されたものだけでなく、ウエハ上に半導体素子
が複数形成されたものに１枚の異方導電性フィルムを接
合したものをも含む。このような半導体装置は、分断前
の中間体であるとみなしてもよいし、分断するしないに
かかわらず、外部との接続が可能な装置であるとみなし
てもよい。このような半導体装置が、上記（２）の態様
である。
素子分断されたものだけでなく、ウエハ上に半導体素子
が複数形成されたものに１枚の異方導電性フィルムを接
合したものをも含む。このような半導体装置は、分断前
の中間体であるとみなしてもよいし、分断するしないに
かかわらず、外部との接続が可能な装置であるとみなし
てもよい。このような半導体装置が、上記（２）の態様
である。
【００１６】本発明の半導体装置を実装すべき相手の回
路基板は、フレキシブルな基板やリジッドな基板など、
当該半導体装置を実装し得る導体部分を有するものであ
ればよい。該回路基板の構造は、ベアチップ状態の半導
体素子を実装できるように、素子の電極パターンに対応
する導体パターンを絶縁性基板の一方の面に少なくとも
有するものであり、基板内部や他方の面に形成された回
路と接続されていたり、リード接点、バンプ接点などを
有するものもある。
路基板は、フレキシブルな基板やリジッドな基板など、
当該半導体装置を実装し得る導体部分を有するものであ
ればよい。該回路基板の構造は、ベアチップ状態の半導
体素子を実装できるように、素子の電極パターンに対応
する導体パターンを絶縁性基板の一方の面に少なくとも
有するものであり、基板内部や他方の面に形成された回
路と接続されていたり、リード接点、バンプ接点などを
有するものもある。
【００１７】本発明の半導体装置の構成要素の１つであ
る異方導電性フィルムは、図２に単品の状態として示す
ように、絶縁性樹脂からなるフィルム基板２２中に、導
通路２１として金属導線が複数設けられた構造を有する
ものである。導通路同士は、互いに絶縁され、かつフィ
ルム基板２２を厚み方向に貫通した状態とされたもので
ある。
る異方導電性フィルムは、図２に単品の状態として示す
ように、絶縁性樹脂からなるフィルム基板２２中に、導
通路２１として金属導線が複数設けられた構造を有する
ものである。導通路同士は、互いに絶縁され、かつフィ
ルム基板２２を厚み方向に貫通した状態とされたもので
ある。
【００１８】また、図２の態様に対して図３、図４に示
すように、フィルム基板２２の樹脂材料と導通路２１と
の間にさらに他の材料からなる層２３が設けられてもよ
い。このような層は、何層にも重ねて設けてもよく、ま
た、絶縁性、導電性など、用途や求められる特性に応じ
て材料を選択すればよい。例えば、図３において、フィ
ルム基板２２を構成する樹脂材料に接着性の高いものを
用い、導通路２１を取り巻く層２３に耐熱絶縁性の高い
材料を用いるなどの態様が挙げられる。
すように、フィルム基板２２の樹脂材料と導通路２１と
の間にさらに他の材料からなる層２３が設けられてもよ
い。このような層は、何層にも重ねて設けてもよく、ま
た、絶縁性、導電性など、用途や求められる特性に応じ
て材料を選択すればよい。例えば、図３において、フィ
ルム基板２２を構成する樹脂材料に接着性の高いものを
用い、導通路２１を取り巻く層２３に耐熱絶縁性の高い
材料を用いるなどの態様が挙げられる。
【００１９】フィルム基板を構成する絶縁性樹脂として
は、熱硬化性樹脂、熱可塑性樹脂などが挙げられる。例
えば、熱可塑性ポリイミド樹脂、エポキシ樹脂、ポリエ
ーテルイミド樹脂、ポリアミド樹脂、フェノキシ樹脂、
アクリル樹脂、ポリカルボジイミド樹脂、フッ素樹脂、
ポリエステル樹脂、ポリウレタン樹脂、ポリアミドイミ
ド樹脂などが挙げられ、目的に応じて適宜選択される。
これらの樹脂は、単独でもあるいは混合して使用しても
よい。
は、熱硬化性樹脂、熱可塑性樹脂などが挙げられる。例
えば、熱可塑性ポリイミド樹脂、エポキシ樹脂、ポリエ
ーテルイミド樹脂、ポリアミド樹脂、フェノキシ樹脂、
アクリル樹脂、ポリカルボジイミド樹脂、フッ素樹脂、
ポリエステル樹脂、ポリウレタン樹脂、ポリアミドイミ
ド樹脂などが挙げられ、目的に応じて適宜選択される。
これらの樹脂は、単独でもあるいは混合して使用しても
よい。
【００２０】フィルム基板の厚みは、１０μｍ〜２００
μｍ程度、特に２５μｍ〜１５０μｍ程度が信頼性およ
び薄型化の点で好ましい。
μｍ程度、特に２５μｍ〜１５０μｍ程度が信頼性およ
び薄型化の点で好ましい。
【００２１】導通路を構成する金属導線の材料は、銅、
金、アルミニウム、ニッケルなどが好ましく、特に導電
性の点から、銅、金が好ましい。金属導線のなかでも、
例えばＪＩＳ Ｃ ３１０３に規定された銅線などのよ
うに電気を伝導すべく製造されたものがより好ましく、
電気的特性、機械的特性、さらにはコストの点でも最も
優れた導通路となる。
金、アルミニウム、ニッケルなどが好ましく、特に導電
性の点から、銅、金が好ましい。金属導線のなかでも、
例えばＪＩＳ Ｃ ３１０３に規定された銅線などのよ
うに電気を伝導すべく製造されたものがより好ましく、
電気的特性、機械的特性、さらにはコストの点でも最も
優れた導通路となる。
【００２２】導通路の断面（通路方向と垂直に切断）の
形状、大きさ、数は、チップの電極に応じて適宜選択す
ることができるが、ピッチ５０μｍ以下のようなファイ
ンピッチの電極配置パターンに対応するには、外径５〜
３０μｍとすることが好ましい。上記の条件を満たせ
ば、導通路の断面形状は、円形や、多角形など、どのよ
うな形状であってもよい。チップの１つの電極には、１
個〜３個程度の複数の導通路を対応させるのが好まし
い。
形状、大きさ、数は、チップの電極に応じて適宜選択す
ることができるが、ピッチ５０μｍ以下のようなファイ
ンピッチの電極配置パターンに対応するには、外径５〜
３０μｍとすることが好ましい。上記の条件を満たせ
ば、導通路の断面形状は、円形や、多角形など、どのよ
うな形状であってもよい。チップの１つの電極には、１
個〜３個程度の複数の導通路を対応させるのが好まし
い。
【００２３】フィルム基板の面に対して、導通路の端部
は、突起していても、窪んでいても、フィルム面と同一
面でもよく、これらの状態が混在していてもよい。ま
た、フィルム基板の一方の面では、導通路が突起し、他
方の面では窪んでいるなどの態様でもよく、組み合わせ
は自由である。導通路の端部の凹凸の態様は、接合すべ
きチップの電極に応じて、また、実装相手の回路基板に
応じて選択すればよい。通常、チップの電極、および実
装相手の回路基板の導体部分は、微小な凹状を呈するパ
ッドの場合が多いため、図２（ｂ）に示すように、フィ
ルム基板の両方の面ともに導通路が突起した態様が、信
頼性の高い接続のためには好ましい。
は、突起していても、窪んでいても、フィルム面と同一
面でもよく、これらの状態が混在していてもよい。ま
た、フィルム基板の一方の面では、導通路が突起し、他
方の面では窪んでいるなどの態様でもよく、組み合わせ
は自由である。導通路の端部の凹凸の態様は、接合すべ
きチップの電極に応じて、また、実装相手の回路基板に
応じて選択すればよい。通常、チップの電極、および実
装相手の回路基板の導体部分は、微小な凹状を呈するパ
ッドの場合が多いため、図２（ｂ）に示すように、フィ
ルム基板の両方の面ともに導通路が突起した態様が、信
頼性の高い接続のためには好ましい。
【００２４】フィルム面から導通路の端部を突起させる
場合の突起量は、０．０１μｍ〜５μｍ程度、特に０．
１μｍ〜２μｍ程度が接続信頼性の点で好ましい。フィ
ルム基板の面から導通路の端部を突起させる方法は、後
述のとおりである。
場合の突起量は、０．０１μｍ〜５μｍ程度、特に０．
１μｍ〜２μｍ程度が接続信頼性の点で好ましい。フィ
ルム基板の面から導通路の端部を突起させる方法は、後
述のとおりである。
【００２５】導通路の端部の表面は、導通性が高い金属
材料や耐腐食性に優れた金やニッケルなどの材料でさら
に被覆してもよい。また、導通路の材料、特に半導体素
子側の端部を被覆する材料は、半導体素子の電極の表面
の材料に応じて、好ましいものを選択すればよい。例え
ば、アルミニウム（電極側）と金（導通路側）、バリア
メタル（電極側）と半田（導通路側）などの組み合わせ
が挙げられる。バリアメタルは、素子内の配線材料とし
て用いられるＡｌと、外部の金属との拡散反応を防止す
る層を構成すべく用いられる金属であって、Ｃｒ、Ａ
ｕ、Ｎｉ等の単体および合金などが挙げられる。
材料や耐腐食性に優れた金やニッケルなどの材料でさら
に被覆してもよい。また、導通路の材料、特に半導体素
子側の端部を被覆する材料は、半導体素子の電極の表面
の材料に応じて、好ましいものを選択すればよい。例え
ば、アルミニウム（電極側）と金（導通路側）、バリア
メタル（電極側）と半田（導通路側）などの組み合わせ
が挙げられる。バリアメタルは、素子内の配線材料とし
て用いられるＡｌと、外部の金属との拡散反応を防止す
る層を構成すべく用いられる金属であって、Ｃｒ、Ａ
ｕ、Ｎｉ等の単体および合金などが挙げられる。
【００２６】導通路は、フィルム基板内により密に配列
されるのがよい。フィルム面を見たときの導通路の配列
のパターンは、図２（ａ）に示すような最密状、図４に
示すような正方行列状、その他、ランダムな密集状態で
あってもよいが、微細な電極に対応するには最密状が好
ましい。
されるのがよい。フィルム面を見たときの導通路の配列
のパターンは、図２（ａ）に示すような最密状、図４に
示すような正方行列状、その他、ランダムな密集状態で
あってもよいが、微細な電極に対応するには最密状が好
ましい。
【００２７】金属導線が導通路としてフィルム基板を多
数貫通した構造のものを得るには、多数の絶縁電線を密
に束ねた状態で互いに分離できないように固定し、各絶
縁電極と角度をなす面を切断面として、所望のフィルム
厚さにスライスする方法が挙げられる。なかでも、本発
明の異方導電性フィルムの製造方法として最も好ましい
ものとしては、次のの工程またはの工
程を有する製造方法が挙げられる。
数貫通した構造のものを得るには、多数の絶縁電線を密
に束ねた状態で互いに分離できないように固定し、各絶
縁電極と角度をなす面を切断面として、所望のフィルム
厚さにスライスする方法が挙げられる。なかでも、本発
明の異方導電性フィルムの製造方法として最も好ましい
ものとしては、次のの工程またはの工
程を有する製造方法が挙げられる。
【００２８】導通路の直径（例えば、１０〜５０μ
ｍ）を有する金属導線の表面に、絶縁性樹脂からなる被
覆層を１層以上形成して絶縁導線とし、これを芯材に巻
線する工程。 上記巻線によって得られたコイルを加熱および／また
は加圧して、巻き付けられた絶縁導線の被覆層どうしを
融着および／または圧着させて一体化しコイルブロック
を形成する工程。 前記の工程で得られたコイルブロックを、巻きつけ
られた絶縁導線と角度をなして交差する平面を断面とし
て所定のフィルム厚さに切断する工程。 上記で得られたフィルム状物の絶縁性樹脂の部分を
エッチングし、金属導線をフィルム面から突起させる工
程。 上記で得られたフィルム状物のフィルム面に露出し
ている金属導線の端面にさらに金属を堆積させて、フィ
ルム面から突起させる工程。
ｍ）を有する金属導線の表面に、絶縁性樹脂からなる被
覆層を１層以上形成して絶縁導線とし、これを芯材に巻
線する工程。 上記巻線によって得られたコイルを加熱および／また
は加圧して、巻き付けられた絶縁導線の被覆層どうしを
融着および／または圧着させて一体化しコイルブロック
を形成する工程。 前記の工程で得られたコイルブロックを、巻きつけ
られた絶縁導線と角度をなして交差する平面を断面とし
て所定のフィルム厚さに切断する工程。 上記で得られたフィルム状物の絶縁性樹脂の部分を
エッチングし、金属導線をフィルム面から突起させる工
程。 上記で得られたフィルム状物のフィルム面に露出し
ている金属導線の端面にさらに金属を堆積させて、フィ
ルム面から突起させる工程。
【００２９】上記〜の工程は、絶縁電線を最も効率
よく密に束ねることができ、かつ、図２（ａ）に示すよ
うな導通路の最密な集合パターンを容易に得ることがで
きる方法である。上記〜の工程の後に、導通路を突
起させる方法によって、上記またはの工程を選択し
加えればよい。
よく密に束ねることができ、かつ、図２（ａ）に示すよ
うな導通路の最密な集合パターンを容易に得ることがで
きる方法である。上記〜の工程の後に、導通路を突
起させる方法によって、上記またはの工程を選択し
加えればよい。
【００３０】上記の製造方法によれば、金属導線の表面
に形成した被覆層が、最後にはフィルム基板となる。金
属導線の表面に被覆層を形成する際には、絶縁用、接着
用など種々の特性に応じた材料を多層に形成することが
できる。よって、得られた異方導電性フィルムは、導電
性、誘電性、絶縁性、接着性、強度などの種々の電気的
特性、機械的特性が、フィルム面が拡張する方向に変化
するものとなる。上記の製造方法における〜の各工
程については、国際公開公報ＷＯ９８／０７２１６「異
方導電性フィルムおよびその製造方法」に記載の技術を
参照してもよい。
に形成した被覆層が、最後にはフィルム基板となる。金
属導線の表面に被覆層を形成する際には、絶縁用、接着
用など種々の特性に応じた材料を多層に形成することが
できる。よって、得られた異方導電性フィルムは、導電
性、誘電性、絶縁性、接着性、強度などの種々の電気的
特性、機械的特性が、フィルム面が拡張する方向に変化
するものとなる。上記の製造方法における〜の各工
程については、国際公開公報ＷＯ９８／０７２１６「異
方導電性フィルムおよびその製造方法」に記載の技術を
参照してもよい。
【００３１】半導体素子と異方導電性フィルムとを接合
するに際しては、半導体素子の電極に対応する導通路
は、高い信頼性をもってその電極に接続（接触や接合な
ど）されなければならない。そのためには、異方導電性
フィルム全体に適度な弾性が必要である。異方導電性フ
ィルムの全体としての弾性率は、導電性と同様に異方性
を有し、フィルム厚み方向とフィルム面方向とでは異な
る。本発明では、異方導電性フィルムの全体としての好
ましい弾性率を、フィルム面方向について規定し、温度
範囲２５℃〜１２５℃において、０．１〜５ＧＰａとす
ることが、冷熱サイクルを加えられた後の接続信頼性の
面から好ましい。
するに際しては、半導体素子の電極に対応する導通路
は、高い信頼性をもってその電極に接続（接触や接合な
ど）されなければならない。そのためには、異方導電性
フィルム全体に適度な弾性が必要である。異方導電性フ
ィルムの全体としての弾性率は、導電性と同様に異方性
を有し、フィルム厚み方向とフィルム面方向とでは異な
る。本発明では、異方導電性フィルムの全体としての好
ましい弾性率を、フィルム面方向について規定し、温度
範囲２５℃〜１２５℃において、０．１〜５ＧＰａとす
ることが、冷熱サイクルを加えられた後の接続信頼性の
面から好ましい。
【００３２】異方導電性フィルムの構造全体としての弾
性率を決定する要素としては、導通路の材料、導通路の
断面形状や全長、導通路の配置の密度や配置パターン、
フィルム基板の材料、フィルム基板の厚みなどである。
これらの要素を選択し、上記弾性率の範囲とすればよ
い。
性率を決定する要素としては、導通路の材料、導通路の
断面形状や全長、導通路の配置の密度や配置パターン、
フィルム基板の材料、フィルム基板の厚みなどである。
これらの要素を選択し、上記弾性率の範囲とすればよ
い。
【００３３】電極と導通路との接続状態は、金属同士の
溶着による接合状態であっても、接触しているだけの状
態であってもよく、半導体素子と異方導電性フィルムと
の接合に応じて選択すればよい。半導体素子と異方導電
性フィルムとの接合には、フィルム基板の材料に接着性
を有するものを用いその接着性を利用する接合（電極と
導通路とは接触だけでもよい）、電極と導通路とを溶着
させてその接合力を利用する接合、フィルム基板の材料
に接着性を有するものを用いかつ電極と導通路とを溶着
させる接合、などが挙げられる。
溶着による接合状態であっても、接触しているだけの状
態であってもよく、半導体素子と異方導電性フィルムと
の接合に応じて選択すればよい。半導体素子と異方導電
性フィルムとの接合には、フィルム基板の材料に接着性
を有するものを用いその接着性を利用する接合（電極と
導通路とは接触だけでもよい）、電極と導通路とを溶着
させてその接合力を利用する接合、フィルム基板の材料
に接着性を有するものを用いかつ電極と導通路とを溶着
させる接合、などが挙げられる。
【００３４】接着性を有する材料とは、それ自体がその
ままの状態でまたは加圧されて接着性を示す材料、また
は、そのままの状態では接着性を示さないが加熱（加圧
を伴ってもよい）により接着可能となる材料をいう。後
者の材料としては、熱可塑性樹脂や、熱硬化性樹脂など
が挙げられる。
ままの状態でまたは加圧されて接着性を示す材料、また
は、そのままの状態では接着性を示さないが加熱（加圧
を伴ってもよい）により接着可能となる材料をいう。後
者の材料としては、熱可塑性樹脂や、熱硬化性樹脂など
が挙げられる。
【００３５】半導体素子と異方導電性フィルムとを接合
する場合、素子に対応する大きさの異方導電性フィルム
を１つ１つ接合するという製造方法としてもよいが、ウ
エハ上に形成された状態の複数の半導体素子に、それら
の半導体素子を包含する大きさ（例えば、ウエハと同じ
大きさ）の１枚の異方導電性フィルムを接合し、各素子
の電極とそれらに対応する導通路との接続を確定させた
後で、異方導電性フィルムと共に半導体素子を個々のチ
ップに分断するという製造方法が、最も生産性が高く、
しかも信頼性の高い接合が得られる。また上記したよう
に、そのときの分断前の状態のものを独立した１つの装
置であるとするとき、それが上記（２）の態様の装置で
ある。
する場合、素子に対応する大きさの異方導電性フィルム
を１つ１つ接合するという製造方法としてもよいが、ウ
エハ上に形成された状態の複数の半導体素子に、それら
の半導体素子を包含する大きさ（例えば、ウエハと同じ
大きさ）の１枚の異方導電性フィルムを接合し、各素子
の電極とそれらに対応する導通路との接続を確定させた
後で、異方導電性フィルムと共に半導体素子を個々のチ
ップに分断するという製造方法が、最も生産性が高く、
しかも信頼性の高い接合が得られる。また上記したよう
に、そのときの分断前の状態のものを独立した１つの装
置であるとするとき、それが上記（２）の態様の装置で
ある。
【００３６】次に、上記（４）、（５）の態様である半
導体素子実装用回路基板（以下、「実装用基板」ともよ
ぶ）について説明する。本発明の実装用基板は、図５に
示すように、回路基板３に、異方導電性フィルム２が接
合されたものである。回路基板３は、絶縁性基板３２の
一方の面に実装用回路３１が形成されたものであり、実
装用回路３１は、ベアチップ状態の半導体素子の電極に
対応する導体パターンとして形成されたものである。回
路基板３には、異方導電性フィルム２の導通路２１の端
部が、接触しているかまたは接合されており、異方導電
性フィルム２を介して、チップを回路基板３に実装でき
るようになっている。
導体素子実装用回路基板（以下、「実装用基板」ともよ
ぶ）について説明する。本発明の実装用基板は、図５に
示すように、回路基板３に、異方導電性フィルム２が接
合されたものである。回路基板３は、絶縁性基板３２の
一方の面に実装用回路３１が形成されたものであり、実
装用回路３１は、ベアチップ状態の半導体素子の電極に
対応する導体パターンとして形成されたものである。回
路基板３には、異方導電性フィルム２の導通路２１の端
部が、接触しているかまたは接合されており、異方導電
性フィルム２を介して、チップを回路基板３に実装でき
るようになっている。
【００３７】この構成によって、上記（１）の態様の場
合と同様、フリップチップボンダーなどの実装装置をそ
のまま利用できるようになるために実装工程における生
産性が向上し、チップ、異方導電性フィルム、回路基板
の、３者の接続体が効率良く得られるようになる。ま
た、上記（１）の態様の場合と同様、異方導電性フィル
ムの特徴によって、高い接続信頼性をもってチップの実
装が可能な基板となっている。
合と同様、フリップチップボンダーなどの実装装置をそ
のまま利用できるようになるために実装工程における生
産性が向上し、チップ、異方導電性フィルム、回路基板
の、３者の接続体が効率良く得られるようになる。ま
た、上記（１）の態様の場合と同様、異方導電性フィル
ムの特徴によって、高い接続信頼性をもってチップの実
装が可能な基板となっている。
【００３８】本発明の実装用基板を構成する異方導電性
フィルムや回路基板、また、本発明の実装用基板に実装
すべきベアチップ状態の半導体素子などは、上記（１）
の態様の説明で述べたとおりである。また、半導体素
子、異方導電性フィルム、回路基板の３者を好ましく接
合するために規定すべき異方導電性フィルム全体の弾性
率も、上記（１）の態様の説明で述べたものと同様であ
る。異方導電性フィルムと回路基板との接合、導通路と
実装用回路との接続状態は、上記（１）の態様の説明で
述べた異方導電性フィルムと半導体素子との接合、導通
路と電極との接続状態を参照してよい。
フィルムや回路基板、また、本発明の実装用基板に実装
すべきベアチップ状態の半導体素子などは、上記（１）
の態様の説明で述べたとおりである。また、半導体素
子、異方導電性フィルム、回路基板の３者を好ましく接
合するために規定すべき異方導電性フィルム全体の弾性
率も、上記（１）の態様の説明で述べたものと同様であ
る。異方導電性フィルムと回路基板との接合、導通路と
実装用回路との接続状態は、上記（１）の態様の説明で
述べた異方導電性フィルムと半導体素子との接合、導通
路と電極との接続状態を参照してよい。
【００３９】
【実施例】実施例１ 本実施例では、上記（１）の態様の実例として、ウエハ
上に配列された半導体素子に対して、それらを全てカバ
ーする大面積の異方導電性フィルムを接合し、素子分断
して、本発明の半導体装置を製作した。異方導電性フィ
ルムは、上記で挙げたの工程を含む製造方法に
よって製作した。
上に配列された半導体素子に対して、それらを全てカバ
ーする大面積の異方導電性フィルムを接合し、素子分断
して、本発明の半導体装置を製作した。異方導電性フィ
ルムは、上記で挙げたの工程を含む製造方法に
よって製作した。
【００４０】〔半導体素子〕直径８ｉｎｃｈの円板状の
シリコンウエハ基板上に、１０ｍｍ×１０ｍｍの半導体
素子（集積回路）がマトリクス状に形成されたものを用
いた。該素子の各電極は、平坦なＡｌパッドである。
シリコンウエハ基板上に、１０ｍｍ×１０ｍｍの半導体
素子（集積回路）がマトリクス状に形成されたものを用
いた。該素子の各電極は、平坦なＡｌパッドである。
【００４１】〔異方導電性フィルム〕半導体素子に接合
する前の、単品としての異方導電性フィルムの仕様は次
のとおりである。構造は、ポリカルボジイミド樹脂から
なるフィルム基板に、直径１８μｍの銅線が貫通した状
態で保持され導通路となっている構造である。フィルム
基板の厚みは６０μｍ、導通路の両端部ともに、フィル
ムの両面から各々突き出した態様である。その突起の量
は、両面共に等しく、各々０．５μｍであり、この突き
出た部分には、さらに厚さ０．１μｍの金メッキを施し
た。よって、個々の導通路のトータル長さは約６１．２
μｍ（＝異方導電性フィルムの総厚み）である。異方導
電性フィルムの外周形状はウエハ基板と同じとし、ウエ
ハ基板上に形成された半導体素子を全てカバーし得るも
のとした。
する前の、単品としての異方導電性フィルムの仕様は次
のとおりである。構造は、ポリカルボジイミド樹脂から
なるフィルム基板に、直径１８μｍの銅線が貫通した状
態で保持され導通路となっている構造である。フィルム
基板の厚みは６０μｍ、導通路の両端部ともに、フィル
ムの両面から各々突き出した態様である。その突起の量
は、両面共に等しく、各々０．５μｍであり、この突き
出た部分には、さらに厚さ０．１μｍの金メッキを施し
た。よって、個々の導通路のトータル長さは約６１．２
μｍ（＝異方導電性フィルムの総厚み）である。異方導
電性フィルムの外周形状はウエハ基板と同じとし、ウエ
ハ基板上に形成された半導体素子を全てカバーし得るも
のとした。
【００４２】異方導電性フィルムの製造工程において巻
線に用いた絶縁導線は、直径１８μｍの銅線の表面に、
ポリカルボジイミド樹脂をコーティングして被覆層とし
たものである。導通路同士は、巻線時の整列巻きによっ
て、図２（ａ）に示すように、ほぼ最密の状態で集合し
ており、隣合った２つの導通路の中心軸線間距離は４０
μｍである。この異方導電性フィルムのフィルム面方向
についての構造全体の弾性率は、３．０ＧＰａであっ
た。
線に用いた絶縁導線は、直径１８μｍの銅線の表面に、
ポリカルボジイミド樹脂をコーティングして被覆層とし
たものである。導通路同士は、巻線時の整列巻きによっ
て、図２（ａ）に示すように、ほぼ最密の状態で集合し
ており、隣合った２つの導通路の中心軸線間距離は４０
μｍである。この異方導電性フィルムのフィルム面方向
についての構造全体の弾性率は、３．０ＧＰａであっ
た。
【００４３】上記半導体素子がマトリクス状に形成され
たシリコンウエハ基板上に、上記異方導電性フィルムを
載せ、フッ素フィルムでカバーし、オートクレーヴの缶
内に入れ、２００℃、１０ｋｇｆの条件でウエハに異方
導電性フィルムを貼り付けた。この状態が、上記（２）
の態様の半導体装置であって、全ての素子の電極は、異
方導電性フィルムを介して外部との接続が可能な状態と
なっている。
たシリコンウエハ基板上に、上記異方導電性フィルムを
載せ、フッ素フィルムでカバーし、オートクレーヴの缶
内に入れ、２００℃、１０ｋｇｆの条件でウエハに異方
導電性フィルムを貼り付けた。この状態が、上記（２）
の態様の半導体装置であって、全ての素子の電極は、異
方導電性フィルムを介して外部との接続が可能な状態と
なっている。
【００４４】得られた上記（２）の態様の半導体装置
（ウエハ上に複数形成された状態の素子に異方導電性フ
ィルムが接合されたもの）を、ダイシングマシンによっ
て、個々の半導体装置（１０ｍｍ×１０ｍｍ）に分断
し、上記（１）の態様の半導体装置を得た。
（ウエハ上に複数形成された状態の素子に異方導電性フ
ィルムが接合されたもの）を、ダイシングマシンによっ
て、個々の半導体装置（１０ｍｍ×１０ｍｍ）に分断
し、上記（１）の態様の半導体装置を得た。
【００４５】得られた上記（１）の態様の半導体装置
は、従来の実装装置であるフリップチップボンダーをそ
のまま利用することによって、相手の回路基板に実装す
ることができた。これによって、〔半導体素子／異方導
電性フィルム／回路基板〕という、異方導電性フィルム
が介在した３層構造の実装体を、高い生産性で組み立て
得ることがわかった。また、異方導電性フィルムが介在
した半導体素子と回路基板との接続状態は、サーマルサ
イクルテスト（−２５℃〜１２５℃）において導通不良
の発生率が０／２００であり、好ましいものであった。
は、従来の実装装置であるフリップチップボンダーをそ
のまま利用することによって、相手の回路基板に実装す
ることができた。これによって、〔半導体素子／異方導
電性フィルム／回路基板〕という、異方導電性フィルム
が介在した３層構造の実装体を、高い生産性で組み立て
得ることがわかった。また、異方導電性フィルムが介在
した半導体素子と回路基板との接続状態は、サーマルサ
イクルテスト（−２５℃〜１２５℃）において導通不良
の発生率が０／２００であり、好ましいものであった。
【００４６】実施例２ 本実施例では、上記（４）の態様の実例として、チップ
をパッケージに封入するための回路基板（回路の表面に
は厚さ２１μｍの半田メッキを付与）の回路側の面に異
方導電性フィルムを接合し、本発明の実装用基板を製作
した。異方導電性フィルムは、実施例１と同様、上記で
挙げたの工程を含む製造方法によって製作し
た。
をパッケージに封入するための回路基板（回路の表面に
は厚さ２１μｍの半田メッキを付与）の回路側の面に異
方導電性フィルムを接合し、本発明の実装用基板を製作
した。異方導電性フィルムは、実施例１と同様、上記で
挙げたの工程を含む製造方法によって製作し
た。
【００４７】〔実装対象の半導体素子〕厚さ３７０μ
ｍ、外形１０ｍｍ×１０ｍｍのベアチップ状態の集積回
路である。電極は平坦なＡｌパッドである。
ｍ、外形１０ｍｍ×１０ｍｍのベアチップ状態の集積回
路である。電極は平坦なＡｌパッドである。
【００４８】〔回路基板〕厚さ１ｍｍのガラスエポキシ
基板（ＦＲ−４）上に、銅からなる回路パターンが形成
されたものである。回路パターンは、上記実装対象とな
る半導体素子の電極に対応する回路パターンとして形成
されている。回路パターンの回路幅は１００μｍ、隣合
った回路間の間隙部分の幅は１００μｍである。
基板（ＦＲ−４）上に、銅からなる回路パターンが形成
されたものである。回路パターンは、上記実装対象とな
る半導体素子の電極に対応する回路パターンとして形成
されている。回路パターンの回路幅は１００μｍ、隣合
った回路間の間隙部分の幅は１００μｍである。
【００４９】〔異方導電性フィルム〕実施例１に用いた
ものと構造上の仕様、製造方法は同じである。当該フィ
ルムの外形は、実装すべきチップの外形を考慮し、１０
ｍｍ×１０ｍｍとした。
ものと構造上の仕様、製造方法は同じである。当該フィ
ルムの外形は、実装すべきチップの外形を考慮し、１０
ｍｍ×１０ｍｍとした。
【００５０】上記回路基板の実装側の面のうち素子が占
有すべき領域（チップをボンディングする位置）に、上
記異方導電性フィルムを載せ、フリップチップボンダー
で接合し、本発明の実装用基板を得た。このときの接合
条件は、１８０℃、２０秒、荷重２０ｋｇｆである。ま
た、フリップチップボンダーを使用するに際しては、そ
のボンディング機能だけを利用できるように、該ボンダ
ーのヘッド部分（本来、チップに接する部分）に、フッ
素フィルムを貼っておいた。
有すべき領域（チップをボンディングする位置）に、上
記異方導電性フィルムを載せ、フリップチップボンダー
で接合し、本発明の実装用基板を得た。このときの接合
条件は、１８０℃、２０秒、荷重２０ｋｇｆである。ま
た、フリップチップボンダーを使用するに際しては、そ
のボンディング機能だけを利用できるように、該ボンダ
ーのヘッド部分（本来、チップに接する部分）に、フッ
素フィルムを貼っておいた。
【００５１】上記で得られた実装用基板に対して、上記
ベアチップ状態の半導体素子を、従来の実装装置である
フリップチップボンダーを用いて実装を試みたところ、
好ましく実装することができた。これによって、実施例
１と同様、〔半導体素子／異方導電性フィルム／回路基
板〕という、異方導電性フィルムが介在した３層構造の
実装体を、高い生産性で組み立て得ることがわかった。
また、異方導電性フィルムが介在した半導体素子と回路
基板との接続状態は、実施例１と同様、好ましいもので
あった。
ベアチップ状態の半導体素子を、従来の実装装置である
フリップチップボンダーを用いて実装を試みたところ、
好ましく実装することができた。これによって、実施例
１と同様、〔半導体素子／異方導電性フィルム／回路基
板〕という、異方導電性フィルムが介在した３層構造の
実装体を、高い生産性で組み立て得ることがわかった。
また、異方導電性フィルムが介在した半導体素子と回路
基板との接続状態は、実施例１と同様、好ましいもので
あった。
【００５２】
【発明の効果】本発明によって、異方導電性フィルムを
介したチップの実装でありながら、従来の実装装置が利
用できるようになった。これによって、半導体素子／異
方導電性フィルム／回路基板の３者の実装体を製造する
際の、実装工程における生産性が向上した。
介したチップの実装でありながら、従来の実装装置が利
用できるようになった。これによって、半導体素子／異
方導電性フィルム／回路基板の３者の実装体を製造する
際の、実装工程における生産性が向上した。
【図１】本発明の半導体装置の構成を示す断面図であ
る。半導体素子１の詳細な内部構造は省略しており、電
極が素子のどの位置にあるかだけを示している。説明の
ために、各部の寸法比を誇張して変えている。ハッチン
グは、領域を区別するために用いている。
る。半導体素子１の詳細な内部構造は省略しており、電
極が素子のどの位置にあるかだけを示している。説明の
ために、各部の寸法比を誇張して変えている。ハッチン
グは、領域を区別するために用いている。
【図２】本発明に用いられる異方導電性フィルムの一例
を示す模式図である。図２（ａ）は、フィルム面を見た
図であって、導通路の配列パターンを示すためにフィル
ム面の一部を拡大して示している。図２（ｂ）は、図２
（ａ）のＸ−Ｘ断面を示している。
を示す模式図である。図２（ａ）は、フィルム面を見た
図であって、導通路の配列パターンを示すためにフィル
ム面の一部を拡大して示している。図２（ｂ）は、図２
（ａ）のＸ−Ｘ断面を示している。
【図３】本発明に用いられる異方導電性フィルムの他の
例を示す模式図である。
例を示す模式図である。
【図４】本発明に用いられる異方導電性フィルムの、導
通路の配列パターンの一例を示す図である。図２（ａ）
と同様、フィルム面を見た図であって、フィルム面の一
部を拡大して示しており、フィルムの外周形状を示すも
のではない。
通路の配列パターンの一例を示す図である。図２（ａ）
と同様、フィルム面を見た図であって、フィルム面の一
部を拡大して示しており、フィルムの外周形状を示すも
のではない。
【図５】本発明の実装用基板の構成を示す断面図であ
る。回路基板３の内部構造、層間接続構造などは省略し
ており、異方導電性フィルムとの接続側の実装用回路３
１がどの位置にあるかだけを示している。また、実装用
回路３１を誇張して厚く描いているために、異方導電性
フィルム２と回路基板３との間に大きな間隙があるよう
な図となっているが、実際にはほとんどの部分で密着し
ている。
る。回路基板３の内部構造、層間接続構造などは省略し
ており、異方導電性フィルムとの接続側の実装用回路３
１がどの位置にあるかだけを示している。また、実装用
回路３１を誇張して厚く描いているために、異方導電性
フィルム２と回路基板３との間に大きな間隙があるよう
な図となっているが、実際にはほとんどの部分で密着し
ている。
１ 半導体素子 １１ 電極 ２ 異方導電性フィルム ２１ 導通路 ２２ フィルム基板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松村 亜紀子 大阪府茨木市下穂積１丁目１番２号 日東 電工株式会社内 Ｆターム(参考） 5F044 KK03 LL09
Claims (5)
- 【請求項１】 絶縁性樹脂からなるフィルム基板中に、
金属導線が互いに絶縁された状態で且つ該フィルム基板
を厚み方向に貫通した状態で、導通路として複数設けら
れた構造を有する異方導電性フィルムが、半導体素子の
電極面に接合され、半導体素子の各電極が、異方導電性
フィルム中の導通路を介して外部との電気的な接続が可
能な状態とされていることを特徴とする半導体装置。 - 【請求項２】 絶縁性樹脂からなるフィルム基板中に、
金属導線が互いに絶縁された状態で且つ該フィルム基板
を厚み方向に貫通した状態で、導通路として複数設けら
れた構造を有する異方導電性フィルムが、ウエハ上に形
成された複数の半導体素子の全ての電極面に接合され、
半導体素子の各電極が、異方導電性フィルム中の導通路
を介して外部との電気的な接続が可能な状態とされてい
ることを特徴とする半導体装置。 - 【請求項３】 半導体素子の電極と、異方導電性フィル
ムの導通路の端部とが、接触または接合の状態とされて
おり、この接触または接合の状態とされている部分にお
ける、両者の材料の組み合わせが、電極側をアルミニウ
ムとし導通路側を金とする組み合わせ、または電極側を
バリアメタルとし、導通路側を半田とする組み合わせで
ある請求項１または２記載の半導体装置。 - 【請求項４】 絶縁性樹脂からなるフィルム基板中に、
金属導線が互いに絶縁された状態で且つ該フィルム基板
を厚み方向に貫通した状態で、導通路として複数設けら
れた構造を有する異方導電性フィルムが、 半導体素子の電極に対応する導体パターンとして形成さ
れた実装用回路を絶縁性基板の一方の面に有する回路基
板の、実装用回路側の面に接合され、 回路基板の実装用回路が、異方導電性フィルムを介して
半導体素子との電気的な接続が可能な状態とされている
ことを特徴とする半導体素子実装用回路基板。 - 【請求項５】 回路基板の実装用回路と異方導電性フィ
ルムの導通路の端部とが接触または接合の状態とされて
おり、この接触または接合の状態とされている部分にお
ける、両者の材料の組み合わせが、実装用回路側を半田
とし導通路側を金とする組み合わせである請求項４記載
の半導体素子実装用回路基板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11087178A JP2000286293A (ja) | 1999-03-29 | 1999-03-29 | 半導体装置および半導体素子実装用回路基板 |
| US09/537,690 US6538309B1 (en) | 1999-03-29 | 2000-03-29 | Semiconductor device and circuit board for mounting semiconductor element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11087178A JP2000286293A (ja) | 1999-03-29 | 1999-03-29 | 半導体装置および半導体素子実装用回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000286293A true JP2000286293A (ja) | 2000-10-13 |
Family
ID=13907746
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11087178A Pending JP2000286293A (ja) | 1999-03-29 | 1999-03-29 | 半導体装置および半導体素子実装用回路基板 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6538309B1 (ja) |
| JP (1) | JP2000286293A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002279830A (ja) * | 2001-03-19 | 2002-09-27 | Nitto Denko Corp | 異方導電性フィルム |
| JP2003045913A (ja) * | 2001-08-02 | 2003-02-14 | Nippon Joint Kk | 導電接続用基体 |
| US6597192B2 (en) * | 1999-01-29 | 2003-07-22 | Nitto Denko Corporation | Test method of semiconductor device |
| JP2010239329A (ja) * | 2009-03-31 | 2010-10-21 | Kyocera Kinseki Corp | 圧電振動子及び圧電発振器 |
| JP2013008749A (ja) * | 2011-06-22 | 2013-01-10 | Denso Corp | 半導体装置及びその製造方法 |
| WO2017094874A1 (ja) * | 2015-12-03 | 2017-06-08 | 国立大学法人東北大学 | 半導体デバイスおよび半導体デバイスの製造方法 |
| WO2018159186A1 (ja) * | 2017-02-28 | 2018-09-07 | 富士フイルム株式会社 | 半導体デバイス、積層体ならびに半導体デバイスの製造方法および積層体の製造方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101574022B (zh) * | 2007-02-22 | 2011-04-20 | 夏普株式会社 | 电子电路装置及其制造方法以及显示装置 |
| US8058669B2 (en) * | 2008-08-28 | 2011-11-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Light-emitting diode integration scheme |
| KR101513642B1 (ko) * | 2013-08-21 | 2015-04-20 | 엘지전자 주식회사 | 반도체 디바이스 |
| CN106129108B (zh) * | 2016-08-29 | 2023-08-22 | 洛阳鸿泰半导体有限公司 | 一种具有三维结构的半导体晶圆 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6386322A (ja) | 1986-09-30 | 1988-04-16 | ソニ−ケミカル株式会社 | 導電異方性接着剤シ−ト |
| US5421396A (en) * | 1993-05-11 | 1995-06-06 | The United States Of America As Represented By The Secretary Of The Navy | Method of making ultrahigh density charge transfer device |
| US5834335A (en) * | 1995-09-28 | 1998-11-10 | Texas Instruments Incorporated | Non-metallurgical connection between an integrated circuit and a circuit board or another integrated circuit |
| US5719440A (en) * | 1995-12-19 | 1998-02-17 | Micron Technology, Inc. | Flip chip adaptor package for bare die |
| JP3080579B2 (ja) * | 1996-03-06 | 2000-08-28 | 富士機工電子株式会社 | エアリア・グリッド・アレイ・パッケージの製造方法 |
| JPH10107140A (ja) * | 1996-09-26 | 1998-04-24 | Nec Corp | 多層配線半導体装置とその製造方法 |
| US6191477B1 (en) * | 1999-02-17 | 2001-02-20 | Conexant Systems, Inc. | Leadless chip carrier design and structure |
-
1999
- 1999-03-29 JP JP11087178A patent/JP2000286293A/ja active Pending
-
2000
- 2000-03-29 US US09/537,690 patent/US6538309B1/en not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6597192B2 (en) * | 1999-01-29 | 2003-07-22 | Nitto Denko Corporation | Test method of semiconductor device |
| JP2002279830A (ja) * | 2001-03-19 | 2002-09-27 | Nitto Denko Corp | 異方導電性フィルム |
| JP2003045913A (ja) * | 2001-08-02 | 2003-02-14 | Nippon Joint Kk | 導電接続用基体 |
| JP2010239329A (ja) * | 2009-03-31 | 2010-10-21 | Kyocera Kinseki Corp | 圧電振動子及び圧電発振器 |
| JP2013008749A (ja) * | 2011-06-22 | 2013-01-10 | Denso Corp | 半導体装置及びその製造方法 |
| WO2017094874A1 (ja) * | 2015-12-03 | 2017-06-08 | 国立大学法人東北大学 | 半導体デバイスおよび半導体デバイスの製造方法 |
| JPWO2017094874A1 (ja) * | 2015-12-03 | 2018-09-13 | 国立大学法人東北大学 | 半導体デバイスおよび半導体デバイスの製造方法 |
| WO2018159186A1 (ja) * | 2017-02-28 | 2018-09-07 | 富士フイルム株式会社 | 半導体デバイス、積層体ならびに半導体デバイスの製造方法および積層体の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6538309B1 (en) | 2003-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5347222B2 (ja) | 半導体装置の製造方法 | |
| KR100272156B1 (ko) | 배선기판 조립체와 그 전기적 접합부 형성방법 | |
| JPH10199934A (ja) | 半導体素子実装構造体及び半導体素子実装方法 | |
| US6720644B2 (en) | Semiconductor device using interposer substrate and manufacturing method therefor | |
| JP2000331538A (ja) | 異方導電性フィルムおよびその製造方法 | |
| JP3737899B2 (ja) | 半導体素子の検査方法およびそのための異方導電性フィルム | |
| JP2000286293A (ja) | 半導体装置および半導体素子実装用回路基板 | |
| JP2000277649A (ja) | 半導体装置及びその製造方法 | |
| JP2001223240A (ja) | 半導体装置 | |
| JP2002151549A (ja) | 異方導電性フィルム | |
| JP2003188209A (ja) | 半導体装置とその製造方法 | |
| JPH0214779B2 (ja) | ||
| JPH10125725A (ja) | 半導体装置およびその製造方法 | |
| JP2005072098A (ja) | 半導体装置 | |
| JP2001351944A (ja) | 半導体装置の製造方法および異方導電性フィルム付き半導体ウエハの製造方法 | |
| JP2001006770A (ja) | 異方導電性フィルム | |
| JP3337922B2 (ja) | 半導体装置及びその製造方法 | |
| US20160190045A1 (en) | Semiconductor device and method of making the same | |
| JP2008024941A (ja) | 半導体装置 | |
| JP2001110477A (ja) | 異方導電性フィルム付き半導体ウエハ及びその製造方法 | |
| JP2000294910A (ja) | 異方導電性フィルムの接合方法 | |
| JP2006108130A (ja) | 半導体装置およびその製造方法 | |
| JP2004288814A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2002208448A (ja) | 異方導電性フィルム | |
| JPH11274347A (ja) | 半導体パッケージ、及びその形成方法 |