JP2000286295A - 半導体装置の接合構造 - Google Patents
半導体装置の接合構造Info
- Publication number
- JP2000286295A JP2000286295A JP11088904A JP8890499A JP2000286295A JP 2000286295 A JP2000286295 A JP 2000286295A JP 11088904 A JP11088904 A JP 11088904A JP 8890499 A JP8890499 A JP 8890499A JP 2000286295 A JP2000286295 A JP 2000286295A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- substrate
- semiconductor device
- semiconductor
- characteristic impedance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 接合部分の大きさを小さくすることが可能で
あり、またその特性インピーダンスを接続するパターン
の特性インピーダンスに近づけることができる半導体装
置の接合構造を提供する。 【解決手段】 接合すべき半導体接続パターン４と基板
パターン３間に両者を接合する複数個の微小なバンプ２
を介在させたものである。
あり、またその特性インピーダンスを接続するパターン
の特性インピーダンスに近づけることができる半導体装
置の接合構造を提供する。 【解決手段】 接合すべき半導体接続パターン４と基板
パターン３間に両者を接合する複数個の微小なバンプ２
を介在させたものである。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の接合構
造、特に、ＩＣ等の半導体装置を基板に実装する際の半
導体装置の接合構造に関するものである。
造、特に、ＩＣ等の半導体装置を基板に実装する際の半
導体装置の接合構造に関するものである。
【０００２】
【従来の技術】以下、従来の半導体装置の接合構造につ
いて図面を参照しながら説明する。図２は従来の半導体
装置の接合構造を示す側面図及び要部平面図であり、特
公平６−６６３５５号公報に記載されているものであ
る。
いて図面を参照しながら説明する。図２は従来の半導体
装置の接合構造を示す側面図及び要部平面図であり、特
公平６−６６３５５号公報に記載されているものであ
る。
【０００３】図中、１はＩＣ等の半導体、２はバンプ、
３は基板パターン、４は半導体接続パターン、５は基板
であり、フリップチップ実装により、図２（ａ）に示す
状態で加熱、加圧処理して、基板パターン３と半導体接
続パターン４を図２（ｂ）に示すように単一のバンプ２
により接合するものである。
３は基板パターン、４は半導体接続パターン、５は基板
であり、フリップチップ実装により、図２（ａ）に示す
状態で加熱、加圧処理して、基板パターン３と半導体接
続パターン４を図２（ｂ）に示すように単一のバンプ２
により接合するものである。
【０００４】
【発明が解決しようとする課題】しかしながら、このよ
うな構成では、接合部分において良好な高周波電気特性
が得られないという問題点がある。すなわち、フリップ
チップ実装における接合部分に高周波領域の電気信号が
通過する場合、接合部分の接続抵抗だけでなく、その特
性インピーダンスが重要なパラメータとなり、特性イン
ピーダンスの値が、その前後のパターンの特性インピー
ダンスの値と異なる場合（通常の場合異なる）、その差
が大きくなればなるほど前記接合部分において信号の反
射が起こって、信号伝達が滞り、また、接合部分の電気
的な長さが信号の波長に対してある程度以上の長さを持
つ場合、これまた大きな信号の反射が発生して良好な高
周波電気特性が得られないという問題があり、上記従来
のものにあっては、単一の太い円柱状導体による接続構
造になるので、前記特性インピーダンスの差が大きく、
また、接合部分の電気的な長さも長くなるという問題点
があった。
うな構成では、接合部分において良好な高周波電気特性
が得られないという問題点がある。すなわち、フリップ
チップ実装における接合部分に高周波領域の電気信号が
通過する場合、接合部分の接続抵抗だけでなく、その特
性インピーダンスが重要なパラメータとなり、特性イン
ピーダンスの値が、その前後のパターンの特性インピー
ダンスの値と異なる場合（通常の場合異なる）、その差
が大きくなればなるほど前記接合部分において信号の反
射が起こって、信号伝達が滞り、また、接合部分の電気
的な長さが信号の波長に対してある程度以上の長さを持
つ場合、これまた大きな信号の反射が発生して良好な高
周波電気特性が得られないという問題があり、上記従来
のものにあっては、単一の太い円柱状導体による接続構
造になるので、前記特性インピーダンスの差が大きく、
また、接合部分の電気的な長さも長くなるという問題点
があった。
【０００５】本発明は上記従来の問題点を解決するもの
であり、接合部分の大きさを小さくすることが可能であ
り、またその特性インピーダンスを接続するパターンの
特性インピーダンスに近づけることができる半導体装置
の接合構造を提供することを目的とする。
であり、接合部分の大きさを小さくすることが可能であ
り、またその特性インピーダンスを接続するパターンの
特性インピーダンスに近づけることができる半導体装置
の接合構造を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明の半導体装置の接
合構造は、接合すべき半導体接続パターンと基板パター
ン間に両者を接合する複数個の微小なバンプを介在させ
たものである。
合構造は、接合すべき半導体接続パターンと基板パター
ン間に両者を接合する複数個の微小なバンプを介在させ
たものである。
【０００７】この発明によれば、接合部分の大きさを小
さくすることが可能であり、またその特性インピーダン
スを接続するパターンの特性インピーダンスに近づける
ことができる。
さくすることが可能であり、またその特性インピーダン
スを接続するパターンの特性インピーダンスに近づける
ことができる。
【０００８】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら説明する。なお、前記従来のもの
と同一の部分については同一符号を用いるものとする。
て図面を参照しながら説明する。なお、前記従来のもの
と同一の部分については同一符号を用いるものとする。
【０００９】図１は本発明の半導体装置の接合構造を示
す側面図及び要部平面図であり、図中、１はＩＣ等の半
導体、２はバンプ、３は基板パターン、４は半導体接続
パターン、５は基板であり、バンプ２が基板パターン３
と半導体接続パターン４に対してその幅方向に２個併設
されている点が特徴である。
す側面図及び要部平面図であり、図中、１はＩＣ等の半
導体、２はバンプ、３は基板パターン、４は半導体接続
パターン、５は基板であり、バンプ２が基板パターン３
と半導体接続パターン４に対してその幅方向に２個併設
されている点が特徴である。
【００１０】次に実装について説明する。まず、半導体
接続パターン４に複数の小さなバンプ２を信号の流れる
方向に対して横に並べて形成し、次にこのバンプ２を形
成した半導体１を図１（ａ）に示すように基板５上に載
せ、加熱、加圧処理して、基板上のパターン３とＩＣ上
のパターン４を図１（ｂ）に示すようにこれら複数の小
さなバンプ２により接合するものである。
接続パターン４に複数の小さなバンプ２を信号の流れる
方向に対して横に並べて形成し、次にこのバンプ２を形
成した半導体１を図１（ａ）に示すように基板５上に載
せ、加熱、加圧処理して、基板上のパターン３とＩＣ上
のパターン４を図１（ｂ）に示すようにこれら複数の小
さなバンプ２により接合するものである。
【００１１】このようにすると、接合部分の電気的な長
さは前記従来のものに比し大幅に短くなり、また、接合
部分の高周波信号に対する電気的な伝送特性と、基板パ
ターン３及び半導体接続パターン４の伝送特性を近似さ
せることができ、言い換えれば両者の特性インピーダン
スの差を小さくできるので、接合部分の高周波電気特性
を大幅に向上させることが可能となる。
さは前記従来のものに比し大幅に短くなり、また、接合
部分の高周波信号に対する電気的な伝送特性と、基板パ
ターン３及び半導体接続パターン４の伝送特性を近似さ
せることができ、言い換えれば両者の特性インピーダン
スの差を小さくできるので、接合部分の高周波電気特性
を大幅に向上させることが可能となる。
【００１２】以上のように、本実施の形態によれば、基
板パターンと半導体接続パターンの接合部分の高周波電
気特性を大幅に向上させることが可能となる。なお、本
実施の形態においてはバンプと基板の電気的接続を直接
接続させた例で説明したが、導電性ペーストや、異方性
導電シートによって接続させてもよく、また、バンプの
数も２個に限らず、パターンによっては３個、４個の構
成も当然可能である。さらに、パターンが信号ラインで
なく、グランド信号の場合においても複数のバンプによ
り接続抵抗を下げることができ、この場合は複数のバン
プは信号の流れる方向に対して横に並んでいる必要はな
い。
板パターンと半導体接続パターンの接合部分の高周波電
気特性を大幅に向上させることが可能となる。なお、本
実施の形態においてはバンプと基板の電気的接続を直接
接続させた例で説明したが、導電性ペーストや、異方性
導電シートによって接続させてもよく、また、バンプの
数も２個に限らず、パターンによっては３個、４個の構
成も当然可能である。さらに、パターンが信号ラインで
なく、グランド信号の場合においても複数のバンプによ
り接続抵抗を下げることができ、この場合は複数のバン
プは信号の流れる方向に対して横に並んでいる必要はな
い。
【００１３】
【発明の効果】以上のように本発明によれば、基板パタ
ーンとＩＣ上のパターンの接合部分の高周波電気特性を
大幅に向上させることができるという有利な効果が得ら
れる。
ーンとＩＣ上のパターンの接合部分の高周波電気特性を
大幅に向上させることができるという有利な効果が得ら
れる。
【図１】本発明のフリップチップ実装用接合装置の構成
を示す側面図及び要部平面図
を示す側面図及び要部平面図
【図２】従来のフリップチップ実装用接合装置の構成を
示す側面図及び要部平面図
示す側面図及び要部平面図
【符号の説明】 １ 半導体 ２ バンプ ３ 基板パターン ４ 半導体接続パターン ５ 基板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山本 憲一 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 辻村 昌治 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5F044 KK17 QQ02
Claims (1)
- 【請求項１】 接合すべき半導体接続パターンと基板パ
ターン間に両者を接合する複数個の微小なバンプを介在
させたことを特徴とする半導体装置の接合構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08890499A JP3588641B2 (ja) | 1999-03-30 | 1999-03-30 | 半導体装置の接合構造および接合方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08890499A JP3588641B2 (ja) | 1999-03-30 | 1999-03-30 | 半導体装置の接合構造および接合方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000286295A true JP2000286295A (ja) | 2000-10-13 |
| JP3588641B2 JP3588641B2 (ja) | 2004-11-17 |
Family
ID=13955947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08890499A Expired - Fee Related JP3588641B2 (ja) | 1999-03-30 | 1999-03-30 | 半導体装置の接合構造および接合方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3588641B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7679188B2 (en) | 2006-02-06 | 2010-03-16 | Fujitsu Microelectronics Limited | Semiconductor device having a bump formed over an electrode pad |
| US8178972B2 (en) * | 2004-12-14 | 2012-05-15 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and manufacturing method therefor |
| US8237274B1 (en) * | 2010-05-13 | 2012-08-07 | Xilinx, Inc. | Integrated circuit package with redundant micro-bumps |
-
1999
- 1999-03-30 JP JP08890499A patent/JP3588641B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8178972B2 (en) * | 2004-12-14 | 2012-05-15 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and manufacturing method therefor |
| US7679188B2 (en) | 2006-02-06 | 2010-03-16 | Fujitsu Microelectronics Limited | Semiconductor device having a bump formed over an electrode pad |
| US8237274B1 (en) * | 2010-05-13 | 2012-08-07 | Xilinx, Inc. | Integrated circuit package with redundant micro-bumps |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3588641B2 (ja) | 2004-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1011141A3 (en) | Semiconductor device and process for producing it | |
| JP2000091818A (ja) | フィルム型伝送線路の製造方法および該線路の接続方法 | |
| EP0766310A3 (en) | Solder bump structure | |
| US6303979B1 (en) | Face-down bonding pin diode | |
| US6756686B2 (en) | Semiconductor device | |
| JPH10233509A (ja) | 半導体パワー・デバイス | |
| EP0942470A3 (en) | High-frequency semiconductor device | |
| JP3898350B2 (ja) | 半導体装置 | |
| JP2941523B2 (ja) | 半導体装置 | |
| JP2000286295A (ja) | 半導体装置の接合構造 | |
| JP3697926B2 (ja) | 半導体装置の製造方法 | |
| US6424049B1 (en) | Semiconductor device having chip-on-chip structure and semiconductor chip used therefor | |
| US7064434B2 (en) | Customized microelectronic device and method for making customized electrical interconnections | |
| EP1209736A3 (en) | Semiconductor device and method of fabricating semiconductor device | |
| JPH08330525A (ja) | 半導体素子と集積回路 | |
| US5905308A (en) | Bond pad for integrated circuit | |
| JP3206716B2 (ja) | 半導体装置及びリードフレーム対 | |
| JP3715816B2 (ja) | 半導体チップ | |
| US6664630B2 (en) | Semiconductor device | |
| JP2002299501A (ja) | モノリシックミリ波集積回路およびその製造方法 | |
| JP3547270B2 (ja) | 実装構造体およびその製造方法 | |
| JP3814227B2 (ja) | チップオンフィルム基板 | |
| JPH10335401A (ja) | 半導体装置およびその実装方法 | |
| JP2004221264A (ja) | 半導体装置及びその製造方法 | |
| JPH02260551A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040302 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040423 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040608 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040609 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040727 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070827 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100827 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |