JPH02260551A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH02260551A
JPH02260551A JP1081072A JP8107289A JPH02260551A JP H02260551 A JPH02260551 A JP H02260551A JP 1081072 A JP1081072 A JP 1081072A JP 8107289 A JP8107289 A JP 8107289A JP H02260551 A JPH02260551 A JP H02260551A
Authority
JP
Japan
Prior art keywords
electrode
insulating substrate
chip
connection
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1081072A
Other languages
English (en)
Inventor
Tetsuo Yabushita
藪下　哲男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP1081072A priority Critical patent/JPH02260551A/ja
Publication of JPH02260551A publication Critical patent/JPH02260551A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/547—Dispositions of multiple bond wires
    • H10W72/5473—Dispositions of multiple bond wires multiple bond wires connected to a common bond pad
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の接続技術に関するものである。
〔従来の技術〕
従来は、第４図に示す様なＩＣチップ１の電極２とリー
ドフレーム９上に設置された導電性を有する中継範囲８
を有する絶縁基板７と信号を取り出す為にインナーリー
ド５部を金属細線６で接続するワイヤーボンディング（
以下中継ボンディング方式と呼ぶ）において用いられる
ボンディング方式はそのほとんどがポールボンディング
が用いられている。
〔発明が解決しようとする課題〕
最近、ＡＳＩＣ（用途特定ＩＣ）などでは入出力端子数
の増加に対する要求が急激に高まって来ており、２００
ビンを超える半導体装置も出来ている。この様な要求は
今後もますます高まってゆくものと考えられ、多ビンの
半導体装置を組立てる為に中継ボンディング方式が採用
されつつあるが、従来の技術において問題となるのは次
の点である。
２００ピンを超える電極を持つＩＣチップにおいてポー
ルボンディングを用いた場合、周知の如くポールボンド
においては電極ピッチは少なくとも１３０μｍ以上は必
要な為、最適な電極配置が出来たとしてもＩＣチップサ
イズは６．５ｍｍ２以上となってしまう。従ってＩＣチ
ップ内の回路パターンが微細化等によって縮少出来ても
、ＩＣチップ自体は電極数によってサイズが決定してし
まい目的とするＩＣチップ縮少が達成出来ない。
中継ボンディング方式において、ポールボンディング方
式を用いるとリードフレームはかなり大きさの違うＩＣ
チップを塔載出来るがＩＣチップサイズは縮少化に制限
を与える事になる。この事は１ウエハーで製造可能なＩ
Ｃチップ数を増やす事が出来ずコストダウンが図れない
事になる。
〔課題を解決するための手段〕
本発明は、前記課題を解決すべくなされたもので、ポー
ルボンディングよりも狭い電極チップを得る事が出来る
。ウェッジボンド方式、ＴＡＢ方式、フェースダウン方
式を接続方式として用いる事により、中継ボンディング
方式の優秀さをより一層大きくするものである。
〔実　施　例〕
第１図は、本発明の実施例を示すウェッジボンド方式を
用いた接続方式の模式図である。リードフレーム９上に
設置された絶縁基板７に形成された中継範囲８とＩＣチ
ップ１の電極２は第１図（Ｃ）に示されるウェッジボン
ド方式を用いた金属細線６により接続される。この場合
、必要であれば、中継範囲８とインナーリード５の接続
についても中継範囲８と電極２の接続と同様のウェッジ
ボンド方式を用いてもかまわない。又、中継範囲８は中
継の用途のみならず、絶縁基板７上に回路配線として利
用する事も出来る。これらの事は後述する接続方式にお
いても同様である。第１図（ｂ）は第１図の側面図であ
る。
第２図は本発明の接続方式としてＴＡＢ方式を用いた実
施例の側面図である＝ポリイミド等の絶縁フィルム３に
よって支持された銅箔４は電極２と金−スズ合金化等の
金属間合金化により接続され、中継範囲８と銅箔４は同
様の合金化又はハンダ付けにより接続される。
第３図は本発明の接続方式としてフェースダウン方式を
用いた実施例の側面図である。電極２と中継範囲８の接
続は金属間合金化又は導電性接着剤を用いて行なわれる
。
〔発明の効果〕
前記の如く本発明で用いられる接続方式の、ウェッジボ
ンド方式、ＴＡＢ方式、フェイスダウン方式はいずれも
ポールボンディングで使用可能な電極ピッチより狭い電
極ピッチのＩＣチップを用いて半導体装置を製造する事
が可能である。例えば、ウェッジボンド方式及びＴＡＢ
方式においては電極ピッチは８０μｍくらいが可能で、
最適な電極配置を行なえば２００ピン°のＩＣチップサ
イズは４ｍｍ’となり、フェイスダウン方式ではそれ以
上縮少出来る。従って、前記ポールボンディングのＩＣ
チップサイズと比較すると面積比で６゜５ｍｍ”／４ｍ
ｍ’″ｔ２．２３となり、半分以下のＩＣチップで同機
能の半導体装置を得る事が出来る様になる。これをコス
トで考えると当然ＩＣチップは半分以下の製造コストで
出来、大目夏なコストダウンが実現出来る事になる。
本発明の各前記接続方式は、中継ボンディング方式では
ない直接電極とインナーリード部を接続する方式におい
ては発表されている。しかし、中継ボンディング方式を
採用している２００ピン以上の電極を有するＩＣチップ
はそのほとんどが大規模集積回路でチップサイズも大き
く、経済性や電気的特性を向上させる為に縮少させなけ
ればならない。縮少させる為には電極ピッチも含めての
事であるので本発明の効果は絶大である。
【図面の簡単な説明】
第１図（ａ）は本発明実施例の模式図、第１図（ｂ）は
本発明実施例の模式断面図、第１図（Ｃ）は本発明実施
例のウェッジボンド方式模式図である。 第２図は本発明実施例のＴＡＢ方式模式断面図、第３図
は本発明実施例のフェイスダウン方式模式断面図、第４
図は従来実施例の模式図である。 φＩＣチップ ・電極 Φ絶縁フィルム ・銅箔 会インナー曹ノード ・金属細線 ・絶縁基板 ・中継範囲 ・リードフレーム 以 上 出願人　セイコーエプソン株式会社 代理人　弁理士　鈴　木　喜三部（他１名）第１ｒｊＸ
Ｎｂ＞ 第１図（Ｃ’）

Claims (3)

    【特許請求の範囲】
  1. （１）ＩＣチップの電極とリードフレーム上に設置され
    た導電性を有する中継範囲を有する絶縁基板と信号を取
    り出す為にリードフレームに設けられたインナーリード
    部からなる半導体装置において、少なくとも前記電極と
    前記絶縁基板の接続がウェッジボンド方式によってワイ
    ヤーボンディングされている事を特徴とする半導体装置
    。
  2. （２）少なくとも前記電極と前記絶縁基板の接続がＴＡ
    Ｂ方式によって接続されている事を特徴とする請求項１
    記載の半導体装置。
  3. （３）少なくとも前記電極と前記絶縁基板の接続がフェ
    イスダウン方式によって接続されている事を特徴とする
    請求項１記載の半導体装置。
JP1081072A 1989-03-31 1989-03-31 半導体装置 Pending JPH02260551A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1081072A JPH02260551A (ja) 1989-03-31 1989-03-31 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1081072A JPH02260551A (ja) 1989-03-31 1989-03-31 半導体装置

Publications (1)

Publication Number Publication Date
JPH02260551A true JPH02260551A (ja) 1990-10-23

Family

ID=13736188

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1081072A Pending JPH02260551A (ja) 1989-03-31 1989-03-31 半導体装置

Country Status (1)

Country Link
JP (1) JPH02260551A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7115977B2 (en) * 2000-09-28 2006-10-03 Oki Electric Industry Co., Ltd. Multi-chip package type semiconductor device
DE102012224355A1 (de) 2012-04-11 2013-10-17 Mitsubishi Electric Corporation Leistungsmodul

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7115977B2 (en) * 2000-09-28 2006-10-03 Oki Electric Industry Co., Ltd. Multi-chip package type semiconductor device
US8053278B2 (en) 2000-09-28 2011-11-08 Oki Semiconductor Co., Ltd. Multi-chip package type semiconductor device
DE102012224355A1 (de) 2012-04-11 2013-10-17 Mitsubishi Electric Corporation Leistungsmodul
US8674492B2 (en) 2012-04-11 2014-03-18 Mitsubishi Electric Corporation Power module
DE102012224355B4 (de) * 2012-04-11 2016-06-23 Mitsubishi Electric Corporation Leistungsmodul

Similar Documents

Publication Publication Date Title
US5817530A (en) Use of conductive lines on the back side of wafers and dice for semiconductor interconnects
JP3186941B2 (ja) 半導体チップおよびマルチチップ半導体モジュール
US6303992B1 (en) Interposer for mounting semiconductor dice on substrates
US20050116322A1 (en) Circuit module
JP2001085609A (ja) 半導体装置およびその製造方法
JP3898350B2 (ja) 半導体装置
JP2001156251A (ja) 半導体装置
US6285562B1 (en) Method of contacting a chip
JPS5915183B2 (ja) マトリツクス配線基板
JPH02260551A (ja) 半導体装置
US20050073059A1 (en) Integrated circuit with dual electrical attachment PAD configuration
JP2006032871A (ja) 半導体装置
US5905308A (en) Bond pad for integrated circuit
JP2004221264A (ja) 半導体装置及びその製造方法
US7800237B2 (en) Electronic device including a component stack and connecting elements, and connecting elements, and method for producing the electronic device
JPS5854646A (ja) 混成集積回路装置
JP2008124072A (ja) 半導体装置
JP2871575B2 (ja) リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
JP2652222B2 (ja) 電子部品搭載用基板
JPH04102366A (ja) ２チップ回路の実装構造
KR100422271B1 (ko) 마이크로 비지에이 방식 반도체 패키지의 빔 리드
JPH04322435A (ja) 半導体装置およびその製造方法
US20140120661A1 (en) Flip chip packaging method
JPH06350025A (ja) 半導体装置
JPH04127547A (ja) Ｌｓｉ実装構造体