JP2000286384A - 唯一グラフィックインターフェイス参考電圧ピンを有するチップセット - Google Patents
唯一グラフィックインターフェイス参考電圧ピンを有するチップセットInfo
- Publication number
- JP2000286384A JP2000286384A JP2000069297A JP2000069297A JP2000286384A JP 2000286384 A JP2000286384 A JP 2000286384A JP 2000069297 A JP2000069297 A JP 2000069297A JP 2000069297 A JP2000069297 A JP 2000069297A JP 2000286384 A JP2000286384 A JP 2000286384A
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- graphic
- input
- pin
- graphics
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/363—Graphics controllers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Graphics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Power Sources (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【課題】 唯一グラフィックインターフェイス参考電圧
ピンを有するチップセットを提供する。 【解決手段】 グラフィックインターフェイス参考電圧
を提供するグラフィックチップ、グラフィックインター
フェイス参考電圧を伝送するグラフィック加速ポート、
グラフィック加速ポートに接続し、グラフィック加速シ
ステムを制御する、唯一グラフィックインターフェイス
参考電圧ピンを有するチップセットを含み、モード信号
を発生する比較回路、比較回路と唯一グラフィックイン
ターフェイス参考電圧ピンに接続し、出入力供給信号で
参考の精確電圧とグラフィックインターフェイス参考電
圧の中の二つから一つを選び、マルチプレクサに接続
し、内部参考電圧でグラフィック加速ポートのインター
フェイス信号の入力感測電圧レベルを判断するコア回路
を含む。
ピンを有するチップセットを提供する。 【解決手段】 グラフィックインターフェイス参考電圧
を提供するグラフィックチップ、グラフィックインター
フェイス参考電圧を伝送するグラフィック加速ポート、
グラフィック加速ポートに接続し、グラフィック加速シ
ステムを制御する、唯一グラフィックインターフェイス
参考電圧ピンを有するチップセットを含み、モード信号
を発生する比較回路、比較回路と唯一グラフィックイン
ターフェイス参考電圧ピンに接続し、出入力供給信号で
参考の精確電圧とグラフィックインターフェイス参考電
圧の中の二つから一つを選び、マルチプレクサに接続
し、内部参考電圧でグラフィック加速ポートのインター
フェイス信号の入力感測電圧レベルを判断するコア回路
を含む。
Description
【０００１】
【発明の属する技術分野】この発明は、グラフィックシ
ステムを制御できるチップセット（chip set）に関し
て、特にＡＧＰ（accelerated graphic port＝ＡＧＰ）
を制御利用することができるグラフィック加速システム
の唯一グラフィックインターフェイス参考電圧ピンを具
するチップセットに関する。
ステムを制御できるチップセット（chip set）に関し
て、特にＡＧＰ（accelerated graphic port＝ＡＧＰ）
を制御利用することができるグラフィック加速システム
の唯一グラフィックインターフェイス参考電圧ピンを具
するチップセットに関する。
【０００２】
【従来の技術】３Ｄグラフィック（3D-graphic）の使用
は段々一般的になってきたが、但し３Ｄグラフィック技
術が使用するデータ量は膨大なため、たびたび全体の作
業システムの速度を低下させた。従来の処理方式が全体
システムの出力／入力の詰まりを起こす問題を解決する
ために、新しいチャンネルを使用して、直接にグラフィ
ックチップ（graphic chip）とマザーボード上のチップ
セットを接続、つまりグラフィック加速ポートをもって
解決方法とした。従来のグラフィック加速ポートはシン
グルエッジ・クロック・モード（１Ｘmode）、ダブルエ
ッジ・クロック・モード（２Ｘmode）、および四倍エッ
ジ・クロック・モード（４Ｘmode）など数種類の動作モ
ードでグラフィックチップとグラフィック加速システム
のチップセット間のデータ伝達を制御した。
は段々一般的になってきたが、但し３Ｄグラフィック技
術が使用するデータ量は膨大なため、たびたび全体の作
業システムの速度を低下させた。従来の処理方式が全体
システムの出力／入力の詰まりを起こす問題を解決する
ために、新しいチャンネルを使用して、直接にグラフィ
ックチップ（graphic chip）とマザーボード上のチップ
セットを接続、つまりグラフィック加速ポートをもって
解決方法とした。従来のグラフィック加速ポートはシン
グルエッジ・クロック・モード（１Ｘmode）、ダブルエ
ッジ・クロック・モード（２Ｘmode）、および四倍エッ
ジ・クロック・モード（４Ｘmode）など数種類の動作モ
ードでグラフィックチップとグラフィック加速システム
のチップセット間のデータ伝達を制御した。
【０００３】図１に示すのは、グラフィック加速ポート
のシングルエッジ・クロック・モード或いはダブルエッ
ジ・クロック・モードで、グラフィック加速システムの
参考電圧の回路図である。そのうちマザーボードの出入
力供給電圧（Vddq）は約３．３ボルトで、チップセット
１０をマザーボードに接続して、出入力供給電圧の分圧
で、１．３２ボルトを内部参考電圧にした。
のシングルエッジ・クロック・モード或いはダブルエッ
ジ・クロック・モードで、グラフィック加速システムの
参考電圧の回路図である。そのうちマザーボードの出入
力供給電圧（Vddq）は約３．３ボルトで、チップセット
１０をマザーボードに接続して、出入力供給電圧の分圧
で、１．３２ボルトを内部参考電圧にした。
【０００４】図２に示すように、四倍エッジ・クロック
の動作モードの速度は比較的速いため、チップセット使
用の内部参考電圧が小さくなり、反応時間が速くなる。
グラフィック加速部が四倍エッジ・クロック・モード
時、常に０．７５ボルトを使用して内部参考電圧にす
る。しかし、内部参考電圧が比較的小さいため、マザー
ボードが提供の出入力供給電圧が不安定になると、チッ
プセット内部は正確な入力感測レベル（input detectin
g potential level）に依って、正確な答えを得ること
ができなかった。この問題を解決するために、四倍エッ
ジ・クロックのモード動作時、チップセット２０のコア
回路（core logic）２１の内部参考電圧はマザーボード
がディスプレイカード２２上に提供した参考出入力供給
電圧の電圧を来源にして、グラフィック加速ポート２４
の一個のピン２５によりコア回路２１へ提供する。ディ
スプレイカード２２上のグラフィックチップ２３は、同
様に参考マザーボードにより提供の出入力供給電圧の電
圧で、グラフィック加速ポート２４のもう一つのピン２
６を経過後、参考電圧の来源にする。そのうち、グラフ
ィックチップ２３とコア回路２１が使用の電圧はいずれ
も参考出入力供給電圧の電圧である。そのため電圧が不
安定の状況を発生する時、グラフィックチップ２３とチ
ップセット２０のコア回路２１の内部参考電圧は連動し
てジャンプするため、グラフィックチップ２３とコア回
路２１の参考電圧の電圧差は変化が無く、そのためグラ
フィックチップ２３とコア回路２１のデータ判断結果に
影響を与えない。
の動作モードの速度は比較的速いため、チップセット使
用の内部参考電圧が小さくなり、反応時間が速くなる。
グラフィック加速部が四倍エッジ・クロック・モード
時、常に０．７５ボルトを使用して内部参考電圧にす
る。しかし、内部参考電圧が比較的小さいため、マザー
ボードが提供の出入力供給電圧が不安定になると、チッ
プセット内部は正確な入力感測レベル（input detectin
g potential level）に依って、正確な答えを得ること
ができなかった。この問題を解決するために、四倍エッ
ジ・クロックのモード動作時、チップセット２０のコア
回路（core logic）２１の内部参考電圧はマザーボード
がディスプレイカード２２上に提供した参考出入力供給
電圧の電圧を来源にして、グラフィック加速ポート２４
の一個のピン２５によりコア回路２１へ提供する。ディ
スプレイカード２２上のグラフィックチップ２３は、同
様に参考マザーボードにより提供の出入力供給電圧の電
圧で、グラフィック加速ポート２４のもう一つのピン２
６を経過後、参考電圧の来源にする。そのうち、グラフ
ィックチップ２３とコア回路２１が使用の電圧はいずれ
も参考出入力供給電圧の電圧である。そのため電圧が不
安定の状況を発生する時、グラフィックチップ２３とチ
ップセット２０のコア回路２１の内部参考電圧は連動し
てジャンプするため、グラフィックチップ２３とコア回
路２１の参考電圧の電圧差は変化が無く、そのためグラ
フィックチップ２３とコア回路２１のデータ判断結果に
影響を与えない。
【０００５】図３に示すように、全てのコンピューター
が四倍エッジ・クロックのグラフィック加速ポートの動
作モードを使用するわけではないため、多くのチップセ
ットはグラフィック加速ポートの異なるモード上で操作
できるように製作される。そのうちチップセット３０上
のコア回路３１は二つのピンを有して、内部参考電圧源
に接続する。一つのピンをマザーボード３６に接続し
て、グラフィック加速ポート３４でシングルエッジ・ク
ロックとダブルエッジ・クロック動作時、マザーボード
から内部参考電圧を得る。もう一つのピンをグラフィッ
ク加速ポート３４に接続して、グラフィック加速ポート
３４で四倍エッジ・クロック以上のモードで動作時に内
部参考電圧を得る。ただし、このような接続方法は、使
用が面倒なだけでなく、チップセットのピン数を増やす
必要性があった。一般に、チップセット内部のレイアウ
トは相当に複雑で、さらに内部参考電圧源をもう一個増
加するとなると、レイアウトの問題はより複雑になる。
が四倍エッジ・クロックのグラフィック加速ポートの動
作モードを使用するわけではないため、多くのチップセ
ットはグラフィック加速ポートの異なるモード上で操作
できるように製作される。そのうちチップセット３０上
のコア回路３１は二つのピンを有して、内部参考電圧源
に接続する。一つのピンをマザーボード３６に接続し
て、グラフィック加速ポート３４でシングルエッジ・ク
ロックとダブルエッジ・クロック動作時、マザーボード
から内部参考電圧を得る。もう一つのピンをグラフィッ
ク加速ポート３４に接続して、グラフィック加速ポート
３４で四倍エッジ・クロック以上のモードで動作時に内
部参考電圧を得る。ただし、このような接続方法は、使
用が面倒なだけでなく、チップセットのピン数を増やす
必要性があった。一般に、チップセット内部のレイアウ
トは相当に複雑で、さらに内部参考電圧源をもう一個増
加するとなると、レイアウトの問題はより複雑になる。
【０００６】
【発明が解決しようとする課題】この発明の第一の目的
は、唯一グラフィックインターフェイス参考電圧ピンを
有するチップセットを提供することである。それは一個
の比較回路を含み、出入力供給電圧と一個の判定モード
参考電圧の大きさを比較して、比較結果により一個のモ
ード信号を発生する。一個のマルチプレクサ（multiple
xer）を、比較回路（comparator）とグラフィック加速
ポートに接続して、比較回路で発生のモード信号により
内部参考電圧を出力する。内部参考電圧は、参考出入力
供給電圧が得る精確電圧か、ディスプレイカードがグラ
フィック加速ポートにより提供するグラフィックインタ
ーフェイス参考電圧の二つの中の一つである。コア回路
は、マルチプレクサに接続して、並びにマルチプレクサ
が出力の内部参考電圧でグラフィック加速ポートのイン
ターフェイス信号の入力感測電圧レベルを判断する。
は、唯一グラフィックインターフェイス参考電圧ピンを
有するチップセットを提供することである。それは一個
の比較回路を含み、出入力供給電圧と一個の判定モード
参考電圧の大きさを比較して、比較結果により一個のモ
ード信号を発生する。一個のマルチプレクサ（multiple
xer）を、比較回路（comparator）とグラフィック加速
ポートに接続して、比較回路で発生のモード信号により
内部参考電圧を出力する。内部参考電圧は、参考出入力
供給電圧が得る精確電圧か、ディスプレイカードがグラ
フィック加速ポートにより提供するグラフィックインタ
ーフェイス参考電圧の二つの中の一つである。コア回路
は、マルチプレクサに接続して、並びにマルチプレクサ
が出力の内部参考電圧でグラフィック加速ポートのイン
ターフェイス信号の入力感測電圧レベルを判断する。
【０００７】この発明の第二の目的は、マザーボードの
システムを提供することである。マザーボードとグラフ
ィック加速ポートをマルチプレクサに接続して、グラフ
ィック加速ポートは２本のピンでマルチプレクサに接続
する。１本のピンをグラフィックインターフェイス参考
電圧に使い、もう１本のピンをモード信号に提供、モー
ド信号によりマルチプレクサは出力の内部参考電圧を調
整して、精確電圧とグラフィックインターフェイス参考
電圧の中の二つから一つを選択する。
システムを提供することである。マザーボードとグラフ
ィック加速ポートをマルチプレクサに接続して、グラフ
ィック加速ポートは２本のピンでマルチプレクサに接続
する。１本のピンをグラフィックインターフェイス参考
電圧に使い、もう１本のピンをモード信号に提供、モー
ド信号によりマルチプレクサは出力の内部参考電圧を調
整して、精確電圧とグラフィックインターフェイス参考
電圧の中の二つから一つを選択する。
【０００８】
【課題を解決するための手段】ディスプレイカード上に
装着して、ディスプレイカードが出入力供給電圧によ
り、グラフィックインターフェイス参考電圧を提供する
グラフィックチップと、ディスプレイカードに接続して
モード信号を提供して、グラフィックインターフェイス
参考電圧を伝送するグラフィック加速ポートと、そし
て、グラフィック加速ポートに接続して、グラフィック
加速システムを制御する、唯一グラフィックインターフ
ェイス参考電圧ピンを有するチップセットを含む。その
うちチップセットが、出入力供給電圧と判定モード参考
電圧によりモード信号を発生する比較回路と、比較回路
と唯一グラフィックインターフェイス参考電圧ピンに接
続して、モード信号により出入力供給信号で参考の精確
電圧とグラフィックインターフェイス参考電圧の中の二
つから一つを選び、内部参考電圧を出力するマルチプレ
クサと、マルチプレクサに接続して、内部参考電圧でグ
ラフィック加速ポートのインターフェイス信号の入力感
測電圧レベルを判断するコア回路でグラフィック加速シ
ステムを構成する。
装着して、ディスプレイカードが出入力供給電圧によ
り、グラフィックインターフェイス参考電圧を提供する
グラフィックチップと、ディスプレイカードに接続して
モード信号を提供して、グラフィックインターフェイス
参考電圧を伝送するグラフィック加速ポートと、そし
て、グラフィック加速ポートに接続して、グラフィック
加速システムを制御する、唯一グラフィックインターフ
ェイス参考電圧ピンを有するチップセットを含む。その
うちチップセットが、出入力供給電圧と判定モード参考
電圧によりモード信号を発生する比較回路と、比較回路
と唯一グラフィックインターフェイス参考電圧ピンに接
続して、モード信号により出入力供給信号で参考の精確
電圧とグラフィックインターフェイス参考電圧の中の二
つから一つを選び、内部参考電圧を出力するマルチプレ
クサと、マルチプレクサに接続して、内部参考電圧でグ
ラフィック加速ポートのインターフェイス信号の入力感
測電圧レベルを判断するコア回路でグラフィック加速シ
ステムを構成する。
【０００９】
【発明の実施の形態】以下、この発明にかかる好適な実
施例を図面に基づいて説明する。図４に示すように、チ
ップセット４０は一個の比較回路４７を含む。比較回路
４７は二個の入力端子を有し、一端子は出入力供給電圧
を受け取ることができて、もう一つの端子は判定モード
参考電圧４９に接続する。出力端子をマルチプレクサ４
８に接続して、モード信号を出力する。この実施例で
は、判定モード参考電圧４９は２．２ボルトである。も
し出入力供給電圧がシングルエッジ・クロック或いはダ
ブルエッジ・クロック動作モードで、使用しているのが
３．３ボルトで判定モード参考電圧より大きいなら、比
較回路がマルチプレクサ４８に出力するモード信号はハ
イ（high）である。反対にもし出入力供給電圧が１．５
ボルトで、判定モード参考電圧より低いならロウ（lo
w）である。
施例を図面に基づいて説明する。図４に示すように、チ
ップセット４０は一個の比較回路４７を含む。比較回路
４７は二個の入力端子を有し、一端子は出入力供給電圧
を受け取ることができて、もう一つの端子は判定モード
参考電圧４９に接続する。出力端子をマルチプレクサ４
８に接続して、モード信号を出力する。この実施例で
は、判定モード参考電圧４９は２．２ボルトである。も
し出入力供給電圧がシングルエッジ・クロック或いはダ
ブルエッジ・クロック動作モードで、使用しているのが
３．３ボルトで判定モード参考電圧より大きいなら、比
較回路がマルチプレクサ４８に出力するモード信号はハ
イ（high）である。反対にもし出入力供給電圧が１．５
ボルトで、判定モード参考電圧より低いならロウ（lo
w）である。
【００１０】マルチプレクサ４８は複数個の入力端子か
ら一つを選択して出力する。この発明で、マルチプレク
サ４８の一個の出力端子は精確電源生産器５１が発生す
る出入力供給電圧が得る精確な準備電圧を受け取り。マ
ルチプレクサ４８のもう一個の入力端子を、チップセッ
ト４０の唯一グラフィックインターフェイス参考電圧ピ
ン５２に接続する。唯一グラフィックインターフェイス
参考電圧ピン５２をグラフィック加速ポート４４に接続
して、ディスプレイカード４２がグラフィック加速ポー
ト４４を通して提供のグラフィックインターフェイス参
考電圧を受け取る。この実施例で、もし比較回路４７が
出力のモード信号がハイだと、グラフィック加速ポート
４４がシングルエッジ・クロック或いはダブルエッジ・
クロック・モード下で動作して、マルチプレクサ４８は
参考出入力供給電圧の精確電圧を内部参考電圧にして出
力する。もし比較回路４７出力のモード信号がロウで、
グラフィック加速ポートが四倍エッジ・クロック・モー
ドだと、マルチプレクサ４８はグラフィック加速ポート
４４が提供のグラフィックインターフェイス参考電圧を
内部参考電圧にして、コア回路４１まで出力する。
ら一つを選択して出力する。この発明で、マルチプレク
サ４８の一個の出力端子は精確電源生産器５１が発生す
る出入力供給電圧が得る精確な準備電圧を受け取り。マ
ルチプレクサ４８のもう一個の入力端子を、チップセッ
ト４０の唯一グラフィックインターフェイス参考電圧ピ
ン５２に接続する。唯一グラフィックインターフェイス
参考電圧ピン５２をグラフィック加速ポート４４に接続
して、ディスプレイカード４２がグラフィック加速ポー
ト４４を通して提供のグラフィックインターフェイス参
考電圧を受け取る。この実施例で、もし比較回路４７が
出力のモード信号がハイだと、グラフィック加速ポート
４４がシングルエッジ・クロック或いはダブルエッジ・
クロック・モード下で動作して、マルチプレクサ４８は
参考出入力供給電圧の精確電圧を内部参考電圧にして出
力する。もし比較回路４７出力のモード信号がロウで、
グラフィック加速ポートが四倍エッジ・クロック・モー
ドだと、マルチプレクサ４８はグラフィック加速ポート
４４が提供のグラフィックインターフェイス参考電圧を
内部参考電圧にして、コア回路４１まで出力する。
【００１１】その中、内部参考電圧の変換は四倍エッジ
・クロック以上のモードで、ディスプレイカード４２が
提供のグラフィックインターフェイス参考電圧は、グラ
フィック加速ポート４４の一個ピン４５を通して伝送す
る。グラフィックチップ４３使用の参考電圧はマザーボ
ード５０により提供される。これはデータ処理の安定度
を高めるためである。そのうち、グラフィック加速ポー
ト四倍エッジ・クロックのプロトコルにより、ピン４６
は番号Ｂ６６のピンで、ピン４５は番号Ａ６６のピンで
ある。ただし、グラフィック加速ポートのプロトコル中
では、シングルエッジ・クロックおよびダブルエッジ・
クロックの状況下、番号Ａ６６とＢ６６の二本のピンの
用途は無作用（resereved）で、これはシングルエッジ
・クロックおよびダブルエッジ・クロックのモード下、
コア回路４１のグラフィックインターフェイス参考電圧
は同様にグラフィック加速ポート４４により得ることは
できない。
・クロック以上のモードで、ディスプレイカード４２が
提供のグラフィックインターフェイス参考電圧は、グラ
フィック加速ポート４４の一個ピン４５を通して伝送す
る。グラフィックチップ４３使用の参考電圧はマザーボ
ード５０により提供される。これはデータ処理の安定度
を高めるためである。そのうち、グラフィック加速ポー
ト四倍エッジ・クロックのプロトコルにより、ピン４６
は番号Ｂ６６のピンで、ピン４５は番号Ａ６６のピンで
ある。ただし、グラフィック加速ポートのプロトコル中
では、シングルエッジ・クロックおよびダブルエッジ・
クロックの状況下、番号Ａ６６とＢ６６の二本のピンの
用途は無作用（resereved）で、これはシングルエッジ
・クロックおよびダブルエッジ・クロックのモード下、
コア回路４１のグラフィックインターフェイス参考電圧
は同様にグラフィック加速ポート４４により得ることは
できない。
【００１２】図５に示すように、グラフィックチップ６
３の参考電圧は同様にマザーボード７０からグラフィッ
ク加速ポート６４のピン６６を通して提供される。もし
グラフィック加速ポート６４が四倍速モードだとする
と、唯一グラフィックインターフェイス参考電圧ピンを
有するチップセット６０のグラフィックインターフェイ
ス参考電圧は、ディスプレイカード６２からグラフィッ
ク加速ポート６４のピン６５を通して提供される。ピン
６５は同様に、番号Ａ６６のピンで、ピン６６は同様に
番号Ｂ６６のピンである。
３の参考電圧は同様にマザーボード７０からグラフィッ
ク加速ポート６４のピン６６を通して提供される。もし
グラフィック加速ポート６４が四倍速モードだとする
と、唯一グラフィックインターフェイス参考電圧ピンを
有するチップセット６０のグラフィックインターフェイ
ス参考電圧は、ディスプレイカード６２からグラフィッ
ク加速ポート６４のピン６５を通して提供される。ピン
６５は同様に、番号Ａ６６のピンで、ピン６６は同様に
番号Ｂ６６のピンである。
【００１３】この実施例では、モード信号は比較回路で
はなくグラフィック加速ポート６４のピン６７により発
生する。そのうち、ピン６７はモード偵測（TYPEDET#）
ピンで、番号はＡ２である。マルチプレクサ６８は受け
取ったモード信号により、内部参考電圧を出力する。も
しピン６７が送り出す信号モードがハイだとすると、マ
ルチプレクサ６８は精確電源生産器７１により出力して
発生した、参考マザーボード７０の出入力供給電圧の精
確電圧を内部参考電圧とする。もしピン６７が出力のモ
ード信号がロウだとすると、マルチプレクサ６８はグラ
フィック加速ポート６４のピン６５から出力して伝送す
るグラフィックインターフェイス参考電圧を内部参考電
圧にする。マルチプレクサ６８が提供の内部参考電圧
は、唯一グラフィックインターフェイス参考電圧ピン７
２からコア回路６１に伝送、内部参考電圧を接収して、
並びに其れはグラフィック加速ポートのインターフェイ
ス信号の入力感測レベルを判断する。
はなくグラフィック加速ポート６４のピン６７により発
生する。そのうち、ピン６７はモード偵測（TYPEDET#）
ピンで、番号はＡ２である。マルチプレクサ６８は受け
取ったモード信号により、内部参考電圧を出力する。も
しピン６７が送り出す信号モードがハイだとすると、マ
ルチプレクサ６８は精確電源生産器７１により出力して
発生した、参考マザーボード７０の出入力供給電圧の精
確電圧を内部参考電圧とする。もしピン６７が出力のモ
ード信号がロウだとすると、マルチプレクサ６８はグラ
フィック加速ポート６４のピン６５から出力して伝送す
るグラフィックインターフェイス参考電圧を内部参考電
圧にする。マルチプレクサ６８が提供の内部参考電圧
は、唯一グラフィックインターフェイス参考電圧ピン７
２からコア回路６１に伝送、内部参考電圧を接収して、
並びに其れはグラフィック加速ポートのインターフェイ
ス信号の入力感測レベルを判断する。
【００１４】以上のごとく、この発明を好適な実施例に
より開示したが、もとより、この発明を限定するための
ものではなく、当業者であれば容易に理解できるよう
に、この発明の技術思想の範囲において、適当な変更な
らびに修正が当然なされうるものであるから、その特許
権保護の範囲は、特許請求の範囲および、それと均等な
領域を基準として定めなければならない。
より開示したが、もとより、この発明を限定するための
ものではなく、当業者であれば容易に理解できるよう
に、この発明の技術思想の範囲において、適当な変更な
らびに修正が当然なされうるものであるから、その特許
権保護の範囲は、特許請求の範囲および、それと均等な
領域を基準として定めなければならない。
【００１５】
【発明の効果】上記構成により、この発明は下記の優れ
た点を有す。この発明の唯一グラフィックインターフェ
イス参考電圧ピンを有するチップセットは、唯一グラフ
ィックインターフェイス参考電圧ピンだけで、グラフィ
ックインターフェイス参考電圧を受け取ることにより、
グラフィック加速ポートの異なるモードのチップセット
のレイアウトの複雑度を下げる。同時にピン使用を減少
することにより、コスト削減を達成することができる。
従って、産業上の利用価値が高い。
た点を有す。この発明の唯一グラフィックインターフェ
イス参考電圧ピンを有するチップセットは、唯一グラフ
ィックインターフェイス参考電圧ピンだけで、グラフィ
ックインターフェイス参考電圧を受け取ることにより、
グラフィック加速ポートの異なるモードのチップセット
のレイアウトの複雑度を下げる。同時にピン使用を減少
することにより、コスト削減を達成することができる。
従って、産業上の利用価値が高い。
【図１】図１は、従来技術にかかる、グラフィック加速
ポートが、シングルエッジ・クロック・モード或いはダ
ブルエッジ・クロック・モード動作時での、グラフィッ
ク加速システムの参考電圧の回路図である。
ポートが、シングルエッジ・クロック・モード或いはダ
ブルエッジ・クロック・モード動作時での、グラフィッ
ク加速システムの参考電圧の回路図である。
【図２】図２は、従来技術にかかる、グラフィック加速
ポートが四倍エッジ・クロック以上のモード動作時、グ
ラフィック加速システムの参考電圧の回路図である。
ポートが四倍エッジ・クロック以上のモード動作時、グ
ラフィック加速システムの参考電圧の回路図である。
【図３】図３は、従来技術にかかる、グラフィック加速
ポートのシングル、ダブルおよび四倍エッジ・クロック
・モード下でいずれも使用することが可能なグラフィッ
ク加速システムの参考電圧の回路図である。
ポートのシングル、ダブルおよび四倍エッジ・クロック
・モード下でいずれも使用することが可能なグラフィッ
ク加速システムの参考電圧の回路図である。
【図４】図４は、この発明にかかる、実施例の唯一グラ
フィックインターフェイス参考電圧ピンを有するチップ
セットのグラフィック加速システムの参考電圧回路図で
ある。
フィックインターフェイス参考電圧ピンを有するチップ
セットのグラフィック加速システムの参考電圧回路図で
ある。
【図５】図５は、この発明にかかる、もう一つの実施例
の唯一グラフィックインターフェイス参考電圧ピンを有
するチップセットのグラフィック加速システムの参考電
圧回路図である。
の唯一グラフィックインターフェイス参考電圧ピンを有
するチップセットのグラフィック加速システムの参考電
圧回路図である。
１０ チップセット ２０ チップセット ３０ チップセット ４０ チップセット ６０ チップセット ２１ コア回路 ３１ コア回路 ４１ コア回路 ６１ コア回路 ２２ ディスプレイカード ３２ ディスプレイカード ４２ ディスプレイカード ６２ ディスプレイカード ２３ グラフィックチップ ３３ グラフィックチップ ４３ グラフィックチップ ６３ グラフィックチップ ２４ グラフィック加速ポート ３４ グラフィック加速ポート ４４ グラフィック加速ポート ６４ グラフィック加速ポート ２５ ピン ３５ ピン ４５ ピン ６５ ピン ２６ ピン ４６ ピン ６６ ピン ３６ マザーボード ５０ マザーボード ７０ マザーボード ４７ 比較回路 ４８ マルチプレクサ ６８ マルチプレクサ ４９ 判定モード参考電圧 ５１ 精確電源生産器 ７１ 精確電源生産器 ５２ 唯一グラフィックインターフェイス参考電圧ピ
ン ６７ ピン ７２ 唯一グラフィックインターフェイス参考電圧ピ
ン
ン ６７ ピン ７２ 唯一グラフィックインターフェイス参考電圧ピ
ン
Claims (5)
- 【請求項１】 グラフィック加速システムが、 ディスプレイカード上に装着して、前記ディスプレイカ
ードが出入力供給電圧により、グラフィックインターフ
ェイス参考電圧を提供するグラフィックチップ、前記デ
ィスプレイカードに接続して、モード信号を提供して、
並びに前記グラフィックインターフェイス参考電圧を伝
送するグラフィック加速ポート、 そしてグラフィック加速ポートに接続して、並びに前記
グラフィック加速システムを制御する、唯一グラフィッ
クインターフェイス参考電圧ピンを有するチップセッ
ト、 を含み、 そのうち前記チップセットが、 前記出入力供給電圧と判定モード参考電圧によりモード
信号を発生する比較回路、 前記比較回路と前記唯一グラフィックインターフェイス
参考電圧ピンに接続して、前記モード信号により、前記
出入力供給信号で参考の精確電圧と前記グラフィックイ
ンターフェイス参考電圧の中の二つから一つを選び、内
部参考電圧を出力するマルチプレクサ、 および前記マルチプレクサに接続して、前記内部参考電
圧で前記グラフィック加速ポートのインターフェイス信
号の入力感測電圧レベルを判断するコア回路、 を含む、 のを特徴とするグラフィック加速システム。 - 【請求項２】 唯一グラフィックインターフェイス参考
電圧ピンを有するチップセットを、上記グラフィック加
速ポートのシングルエッジ・クロック、ダブルエッジ・
クロック、四倍エッジ・クロックの動作モードで使うの
を特徴とする請求項１記載のグラフィック加速システ
ム。 - 【請求項３】 モード信号とグラフィックインターフェ
イス参考電圧を提供するグラフィック加速ポート、 前記グラフィック加速ポートに接続して、前記モード信
号により、出入力供給電圧で参考の精確電圧と前記グラ
フィックインターフェイス参考電圧の二つから一つを選
んで、内部参考電圧を出力するマルチプレクサ、 そして、 前記唯一グラフィックインターフェイス参考電圧ピンを
前記マルチプレクサに接続して、前記内部参考電圧で前
記グラフィック加速ポートのインターフェイス信号の入
力感測電圧レベルを判断して、前記グラフィック加速ポ
ートを制御する唯一グラフィックインターフェイス参考
電圧ピンを有するチップセット、 を含むのを特徴とするマザーボードのシステム。 - 【請求項４】 上記唯一グラフィックインターフェイス
参考電圧ピンを有するチップセットを、上記グラフィッ
ク加速ポートのシングルエッジ・クロック、ダブルエッ
ジ・クロック、四倍エッジ・クロックの動作モードで使
うことができるのを特徴とする請求項３記載のマザーボ
ードのシステム。 - 【請求項５】 上記グラフィック加速システムをマザー
ボード上に装着して、 グラフィックチップ、グラフィック加速ポート、マルチ
プレクサ、および唯一グラフィックインターフェイス参
考電圧ピンを有するチップセットを含み、 上記グラフィック加速システムの制御方法が、 前記マザーボードから出入力供給電圧を前記グラフィッ
クチップへ提供して、前記出入力供給電圧により前記グ
ラフィックチップがグラフィックインターフェイス参考
電圧を発生させて前記グラフィック加速ポートへ送り、 前記グラフィック加速ポートにより前記グラフィックイ
ンターフェイス参考電圧とモード信号を前記マルチプレ
クサへ伝送して、前記マザーボードが前記出入力供給電
圧を前記マルチプレクサへ提供して、上記モード信号に
より前記マルチプレクサは内部参考電圧を発生して、前
記唯一グラフィックインターフェイス参考電圧ピンを有
するチップセットへ送り、前記内部参考電圧は前記出入
力供給電圧と前記グラフィックインターフェイス参考電
圧の二つから一つを選び、前記唯一グラフィックインタ
ーフェイス参考電圧ピンを有するチップセットが前記内
部参考電圧を使用して、前記グラフィック加速ポートの
インターフェイス信号の入力感測レベルを判断できるよ
うにする、 のを含む、 のを特徴とするグラフィック加速システムの制御方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW088104901A TW412683B (en) | 1999-03-29 | 1999-03-29 | Chip set with sole reference voltage pin for graphics interface |
| TW88104901 | 1999-03-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000286384A true JP2000286384A (ja) | 2000-10-13 |
| JP4842418B2 JP4842418B2 (ja) | 2011-12-21 |
Family
ID=21640116
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000069297A Expired - Lifetime JP4842418B2 (ja) | 1999-03-29 | 2000-03-13 | グラフィック加速システム、マザーボードのシステム、およびグラフィック加速システムの制御方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6519708B1 (ja) |
| JP (1) | JP4842418B2 (ja) |
| DE (1) | DE19955034B4 (ja) |
| TW (1) | TW412683B (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030097506A1 (en) * | 2001-11-20 | 2003-05-22 | Aaeon Technology Inc. | Structure of the bus card of the mini image port |
| KR100555509B1 (ko) * | 2003-07-23 | 2006-03-03 | 삼성전자주식회사 | 선택적 전압 레퍼런스로 소모 전력을 절감하는 내부 전압변환기, 이를 구비한 반도체 장치 및 그 방법 |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63131546A (ja) * | 1986-11-20 | 1988-06-03 | Fuji Xerox Co Ltd | 半導体装置 |
| JPH02161793A (ja) * | 1988-12-14 | 1990-06-21 | Fujitsu Ltd | 多層配線基板 |
| JPH02219259A (ja) * | 1989-02-20 | 1990-08-31 | Toshiba Corp | 半導体装置およびその製造方法 |
| JPH04269853A (ja) * | 1990-12-19 | 1992-09-25 | Samsung Electron Co Ltd | 半導体装置のリフロー方法 |
| JPH04343261A (ja) * | 1991-05-21 | 1992-11-30 | Nec Ic Microcomput Syst Ltd | 半導体装置 |
| JPH07122635A (ja) * | 1993-10-21 | 1995-05-12 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JPH08143818A (ja) * | 1994-11-25 | 1996-06-04 | Showa Denko Kk | 半導体絶縁膜用及び平坦化膜用組成物並びにその膜の形成方法 |
| JPH09199589A (ja) * | 1996-01-18 | 1997-07-31 | Sony Corp | 配線形成方法 |
| JPH10229083A (ja) * | 1997-02-14 | 1998-08-25 | Sony Corp | 金属配線および／または金属プラグの形成方法 |
| JP2000235973A (ja) * | 1999-02-17 | 2000-08-29 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2002124639A (ja) * | 2000-08-09 | 2002-04-26 | Seiko Instruments Inc | 半導体装置及びその製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5886657A (en) * | 1997-08-21 | 1999-03-23 | C-Cube Microsystems | Selectable reference voltage circuit for a digital-to-analog converter |
| US6005412A (en) * | 1998-04-08 | 1999-12-21 | S3 Incorporated | AGP/DDR interfaces for full swing and reduced swing (SSTL) signals on an integrated circuit chip |
-
1999
- 1999-03-29 TW TW088104901A patent/TW412683B/zh not_active IP Right Cessation
- 1999-11-09 US US09/436,141 patent/US6519708B1/en not_active Expired - Lifetime
- 1999-11-16 DE DE19955034A patent/DE19955034B4/de not_active Expired - Lifetime
-
2000
- 2000-03-13 JP JP2000069297A patent/JP4842418B2/ja not_active Expired - Lifetime
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63131546A (ja) * | 1986-11-20 | 1988-06-03 | Fuji Xerox Co Ltd | 半導体装置 |
| JPH02161793A (ja) * | 1988-12-14 | 1990-06-21 | Fujitsu Ltd | 多層配線基板 |
| JPH02219259A (ja) * | 1989-02-20 | 1990-08-31 | Toshiba Corp | 半導体装置およびその製造方法 |
| JPH04269853A (ja) * | 1990-12-19 | 1992-09-25 | Samsung Electron Co Ltd | 半導体装置のリフロー方法 |
| JPH04343261A (ja) * | 1991-05-21 | 1992-11-30 | Nec Ic Microcomput Syst Ltd | 半導体装置 |
| JPH07122635A (ja) * | 1993-10-21 | 1995-05-12 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JPH08143818A (ja) * | 1994-11-25 | 1996-06-04 | Showa Denko Kk | 半導体絶縁膜用及び平坦化膜用組成物並びにその膜の形成方法 |
| JPH09199589A (ja) * | 1996-01-18 | 1997-07-31 | Sony Corp | 配線形成方法 |
| JPH10229083A (ja) * | 1997-02-14 | 1998-08-25 | Sony Corp | 金属配線および／または金属プラグの形成方法 |
| JP2000235973A (ja) * | 1999-02-17 | 2000-08-29 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2002124639A (ja) * | 2000-08-09 | 2002-04-26 | Seiko Instruments Inc | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE19955034A1 (de) | 2000-10-05 |
| DE19955034B4 (de) | 2008-04-30 |
| TW412683B (en) | 2000-11-21 |
| US6519708B1 (en) | 2003-02-11 |
| JP4842418B2 (ja) | 2011-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5361290A (en) | Clock generating circuit for use in single chip microcomputer | |
| US6792494B2 (en) | Apparatus and method for parallel and serial PCI hot plug signals | |
| US8352793B2 (en) | Device testing method and architecture | |
| US6715094B2 (en) | Mult-mode I/O interface for synchronizing selected control patterns into control clock domain to obtain interface control signals to be transmitted to I/O buffers | |
| KR101441028B1 (ko) | 시리얼 ｉ／ｏ 버스트 게이팅을 이용한 저전력 ｓｅｒｄｅｓ 아키텍처 | |
| US20100111117A1 (en) | Transferring data between asynchronous clock domains | |
| EP0786726A2 (en) | Interrupt sharing technique for PCMCIA cards | |
| JP2000286384A (ja) | 唯一グラフィックインターフェイス参考電圧ピンを有するチップセット | |
| US5926651A (en) | Output buffer with current paths having different current carrying characteristics for providing programmable slew rate and signal strength | |
| US20040039963A1 (en) | Asynchronous debug interface | |
| JP2002182777A (ja) | クロック切り換え回路 | |
| JP4544858B2 (ja) | 多位相符号化プロトコルを利用するネットワークおよび方法 | |
| KR20190007656A (ko) | 인터페이스 변환장치 | |
| JPH07154447A (ja) | 高速データ伝送回路 | |
| US10901935B2 (en) | IC, bus system and control method thereof | |
| KR100241952B1 (ko) | 마이크로프로세서 카운터/타이머 매크로 셀을 트리거하기 위해 신호원을 선택하는 방법 및 시스템 | |
| US7243269B2 (en) | Electronic device | |
| US20100204934A1 (en) | Semiconductor device, power supply current measuring device and method of measuring power supply | |
| US6642768B1 (en) | Voltage-dependent impedance selector for non-linearity compensation | |
| KR0114336Y1 (ko) | 직렬 입/출력 인터페이스 장치 | |
| CN117032025B (zh) | 低功耗状态同步控制方法、系统及电器设备 | |
| CN117632841A (zh) | 带有通用异步收发器接口的系统单芯片 | |
| JPH04319756A (ja) | 調歩同期式シリアルインターフェース | |
| CN100385412C (zh) | 存储器模组控制装置 | |
| JP2000231487A (ja) | デジタル信号処理回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070703 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070927 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090414 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090723 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090812 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20090911 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110812 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111006 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4842418 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141014 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |