JPH02161793A - 多層配線基板 - Google Patents

多層配線基板

Info

Publication number
JPH02161793A
JPH02161793A JP31681188A JP31681188A JPH02161793A JP H02161793 A JPH02161793 A JP H02161793A JP 31681188 A JP31681188 A JP 31681188A JP 31681188 A JP31681188 A JP 31681188A JP H02161793 A JPH02161793 A JP H02161793A
Authority
JP
Japan
Prior art keywords
layer
conductor pattern
thin film
pattern
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31681188A
Other languages
English (en)
Inventor
Toshio Matsuzaki
松崎 壽夫
Hiroaki Toshima
博彰 戸島
Kiyoshi Sato
清 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP31681188A priority Critical patent/JPH02161793A/ja
Publication of JPH02161793A publication Critical patent/JPH02161793A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 高集積化混成集積回路および高速混成集積回路等に用い
られる多層配線基板の構成に関し、その製造を容易なら
しめることを目的とし、最上位の絶縁層のビアホールを
介して該絶縁層の下に形成した銅の下部導体パターンと
接続せしめ該絶縁層の上に銅または金により形成した上
部導体パターンが、タングステンを主成分とした密着層
を媒体に形成してなることを特徴とし、さらに、前記密
着層がタングステンにチタンを1〜5%含むことを特徴
とし構成する。
〔産業上の利用分野] 本発明は装置の小型化のため用いられる高集積化混成集
積回路や、低抵抗導体,高精度抵抗素子が必要な高速混
成集積回路に用いられる多層配線基板に関する。
C従来の技術〕 導体パターンの低抵抗化と高精度の薄膜抵抗素子を同一
基板内に形成する方法として、Cuの厚膜パターンとA
uまたはCuの薄膜パターンを混成に多層化する方法が
あり、従来の該多層配線基板においてその最上位に形成
される薄膜導体バターンは、NiCrまたはCrを密着
層としNiCr/Au、Cr/Au、Cr/Cuという
構成であった。
一般にガラス質の絶縁層に形成したビアホールを介して
Cuの下部導体と接続される前記薄膜導体パターンは、
密着層となるNiCr薄膜またはCr薄膜を被着した上
に導体層となるAu薄膜またはCu薄膜を積層したのち
、所望のパターンにそれらをエツチングし形成されるが
、絶縁層に形成したビアホールに表呈する下部導体パタ
ーンの表呈部は密着膜に対する選択エツチング性を確保
する必要がある。
そのため、従来は前記表呈部にNiめっきを被着させる
かまたは、Cuに対し選択性を有する強アルカリのエッ
チャントを用いNiCr薄膜またはCr薄膜をエツチン
グしていた。
第4図は従来の多層配線基板の要部を示す断面図であり
、前述のNiめっきを利用し形成された多層配線基板1
は、アルミナ基板2の上にCuにて第1の導体パターン
3を形成し、その上に結晶質ガラスにて第1の絶縁層4
を形成させる。所要部にビアホールを有する絶縁層4の
上にCuにて第2の導体パターン5を形成したのち、結
晶質ガラスにて第2の絶縁層6を形成し、絶縁層6のビ
アポール内に表呈する導体パターン5の表呈部分にはN
iめっき層7を形成する。次いで、その上に順次被着さ
」遍だ抵抗体薄膜とNiCr薄膜およびAu薄膜を選択
エツチングして、抵抗体パターン8.密着層9と導体層
10にてなる導体パターン11を形成する。
ただし、導体パターン3.5と絶縁層4は厚膜手段で形
成し、絶縁層6は厚膜手段で形成した結晶質のガラス層
6aの上に、ガラス層6aの粗面を平滑化する非晶質の
ガラス層6bをCVDにより積層させたものである。
〔発明が解決しようとする課題〕
以上説明したように、従来の多層配線基板は所定部にN
iめっきを形成させるまたは、強アルカリ性のエッチャ
ントを使用していた。
しかし、Niめっきを利用する従来方法は、該下部導体
をめっき電極に接続するための電気的接続が必要となり
そのことでパターン設計の自由度が損なわれるおよび、
5μm以下でマスクとして効果がなく10μm以上にな
ると膜応力によって剥離し易いNiめっきの厚さを、5
μff1〜10μmにコントロールすることが厄介であ
るという問題点があった。
他方、強アルカリのエッチャントを使用する従来方法は
、耐アルカリ性の強いネガレジストを使用する必要が生
じ、強い耐アルカリ性ネガレジストはポジレジストに比
べて有機溶剤を多く必要とするため、有機溶剤に対する
防爆性等の配慮から自動化させた製造装置の構成に困難
性が増して大型化されると共に、一般にガラス質である
絶縁層は、強アルカリ性のエッチャントによって劣化さ
れ易いという問題点がある。
前記問題点に鑑みてなされた本発明の目的は、多層配線
基板の製造を容易化させることである。
〔課題を解決するための手段〕
本発明はその実施例を示す第1図によれば、最上位の絶
縁層6のビアホールを介して絶縁層6の下に形成した銅
の下部導体パターン5と接続せしめ絶縁層6の上にCu
またはAuにより形成した上部導体パターン23が、W
を主成分とした密着層22を媒体に形成してなることを
特徴とし、さらには、密着層22がWにTiを1〜5%
含むことを特徴とする多層配線基板21である。
〔作用] 上記手段によれば、W自体がCuまたはAuによりなる
導体パターンに対しNiCr、Crと同等の密着性を有
すると共に、ポジレジストを使用してNiCrまたはC
rをエツチングするエッチャントに対する耐性を具え、
さらにはWに1〜5%Tiを含有させることでその耐水
性と残渣発生率が向上し、多層配線基板の製造を容易な
らしめることができる。
〔実施例] 以下に、図面を用いて本発明の実施例による多層配線基
板を説明する。
第1図は本発明の一実施例による多層配線基板の要部を
示す断面図、第2図は該多層配線基板の主要製造工程を
説明するための断面図である。
第4図と共通部分に同一符号を使用した第1図において
、多層配線基板21は96%のアルミナ基板2の上にC
uにて第1層目の導体パターン3を形成し、その上にガ
ラス絶縁層4を形成させる。所要部にビアホールを有す
る絶縁層4の上に第2の導体パターン5を形成したのち
第2の絶縁層6を形成し、ビアホールを設けた絶縁層6
の上に抵抗体パターン8.Wを主成分とした密着層22
.銅または金にてなる導体層10からなる導体パターン
23を形成してなる。
ただし、導体パターン3と5.絶縁層4およびガラス層
6aは厚膜手段で形成し、ガラス層6bと導体パターン
23は薄膜手段で形成する。
第2図(イ)において、アルミナ基板2の上に導体パタ
ーン3.絶縁層4.導体パターン5および絶縁層6を形
成したのち、DCマグネトロンスパンタによりTa−N
(窒化タンタル)の抵抗体薄膜24(例えば厚さ100
0人)、W薄膜25(例えばI7さ500人)、Au薄
膜26(例えば厚さlμl)を連続に被着し、その上に
所望のポジレジスト27を形成する。
次いで、レジスト27より表呈するAu薄膜26の不要
部を沃素沃化カリ系のエッチャントにより溶去し、Au
薄II!26の該不要部の溶去により表呈するW薄膜2
5の不要部をp H9に調整した赤血塩系のエッチャン
トにより溶去し、W薄膜25の該不要部の溶去により表
呈する抵抗薄膜24の不要部をCF、系のエッチャント
により?容去したのち、第2図(0)に示すように第2
のポジレジスト28を形成させる。
しかるのち、レジスト28より表呈するAu薄膜26の
不要部を沃素沃化カリ系のエッチャントにより溶去し、
Au!膜26の該不要部の溶去により表呈するW薄膜2
5の不要部をpH9に調整した赤血塩系のエラチャン1
−により溶去したのち、レジスト28を除去して洗浄す
ると第2図(ハ)に示すように、多層配線基板21が完
成する。
第3図はW薄膜に含むTiの含有量とその上に被着させ
た導体薄膜の剥離発生率、残渣発生率との関係を示す図
であり、85°C395%RHの雰囲気中に1000時
間曝すプレッシャクツカーテストを施した試料について
、実線は測定値を黒丸でブロットシた導体薄膜の剥離特
性、破線は測定値を白丸でプロットした残渣発住持性で
ある。
第3図から明らかなように、導体薄膜の剥離発生率はW
薄膜に含有するTiが1%以上のとき約2%以下となり
、導体薄膜の残渣発生率はW薄膜に含有するTiが5%
以下のとき約2.5%以下となる。従って、W薄膜に含
有するTiは1〜5%のとき、導体薄膜は剥離発生率お
よび残渣発生率の双方に優れた特性が得られることにな
る。
[発明の効果] 以北説明したように本発明によれば、W自体がCuまた
はAuによりなる導体パターンに対しNiCr、Crと
同等の密着性を有すると共に、ポジレジストを使用して
NiCrまたはCrをエツチングするエッチャントに対
する耐性を具え、さらにはWに1〜5%のTiを含有さ
せることで薄膜の密着性と残渣発生率が向上し、多層配
線基板の製造を容易ならしめることができる。
【図面の簡単な説明】
第1図は本発明の一実施例による多層配線基板、第2図
は第1図に示す多層配線基板の主要製造工程の説明図、 第3図は密着層のWに含むTiの含有量と膜剥離発生率
、残渣発生率との関係、 第4図は従来の多層配線基板、 である。 図中において、 5は最上位絶縁層の下部導体パターン、6は最上位の絶
縁層、 21は多層配線基板、 22は密着層、 23は最」二値絶縁層の上部導体パターン、を示す。

Claims (2)

    【特許請求の範囲】
  1. (1)最上位の絶縁層(6)のビアホールを介して該絶
    縁層(6)の下に形成した銅の下部導体パターン(5)
    と接続せしめ該絶縁層(6)の上に銅または金により形
    成した上部導体パターン(23)が、タングステンを主
    成分とした密着層(22)を媒体に形成してなることを
    特徴とする多層配線基板。
  2. (2)前記密着層(22)がタングステンにチタンを1
    〜5%含むことを特徴とする前記請求項1に記載の多層
    配線基板。
JP31681188A 1988-12-14 1988-12-14 多層配線基板 Pending JPH02161793A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31681188A JPH02161793A (ja) 1988-12-14 1988-12-14 多層配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31681188A JPH02161793A (ja) 1988-12-14 1988-12-14 多層配線基板

Publications (1)

Publication Number Publication Date
JPH02161793A true JPH02161793A (ja) 1990-06-21

Family

ID=18081187

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31681188A Pending JPH02161793A (ja) 1988-12-14 1988-12-14 多層配線基板

Country Status (1)

Country Link
JP (1) JPH02161793A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000286384A (ja) * 1999-03-29 2000-10-13 Isei Denshi Kofun Yugenkoshi 唯一グラフィックインターフェイス参考電圧ピンを有するチップセット
WO2001037620A1 (en) * 1999-11-18 2001-05-25 Ibiden Co., Ltd. Resistor structure of wiring board
JP2004304068A (ja) * 2003-03-31 2004-10-28 Denso Corp 半導体装置及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000286384A (ja) * 1999-03-29 2000-10-13 Isei Denshi Kofun Yugenkoshi 唯一グラフィックインターフェイス参考電圧ピンを有するチップセット
WO2001037620A1 (en) * 1999-11-18 2001-05-25 Ibiden Co., Ltd. Resistor structure of wiring board
JP2004304068A (ja) * 2003-03-31 2004-10-28 Denso Corp 半導体装置及びその製造方法

Similar Documents

Publication Publication Date Title
US5120572A (en) Method of fabricating electrical components in high density substrates
US5254493A (en) Method of fabricating integrated resistors in high density substrates
KR850001363B1 (ko) 후막 파인패턴(thick film fine pattern) 도전체(導電體)의 제조방법
US4964947A (en) Method of manufacturing double-sided wiring substrate
JP2688446B2 (ja) 多層配線基板およびその製造方法
JP2019186337A (ja) 多層配線構造体及びその製造方法
JPH07147483A (ja) プリント配線板及びその製造方法
JP2001223460A (ja) 実装回路基板及びその製造方法
JPS62199043A (ja) 薄膜回路及びその製造法
JP3144596B2 (ja) 薄膜電子部品及びその製造方法
JPH07131155A (ja) 多層配線基板の製造方法及び多層配線基板
JP4328134B2 (ja) プリント配線基板の製造方法
JPH10116746A (ja) 薄膜インダクタ素子の製造方法
JP2530008B2 (ja) 配線基板の製造方法
JPH0245996A (ja) 混成集積回路の製造方法
JPH0151076B2 (ja)
JP3049161B2 (ja) マルチチップ薄膜多層配線板の製造方法
JP2001196252A (ja) 電子デバイスの製造方法
JPH0621651A (ja) 多層配線回路板及びその製造方法
JP2937676B2 (ja) 多層回路基板
JP2565362B2 (ja) 多層配線基板の製造方法
JPS63148696A (ja) 電子回路基板
JPH09270329A (ja) 電子部品及びその製造方法
JPH0582970A (ja) 混成回路基板
JP4626282B2 (ja) 抵抗素子内蔵基板の製造方法