JP2000286422A - 半導体装置、電気光学装置、及び電子機器 - Google Patents

Abstract

(57)【要約】 【課題】 オフリーク電流のレベルが低くて、オン電流
のレベルの高い薄トランジスタを備える半導体装置を提
供すること。 【解決手段】 ＴＦＴ１０では、ゲート電極１９および
チャネル領域１５をチャネル長方向において複数に分割
するとともに、分割されたチャネル領域１５の間には、
低濃度の第１の中間領域１１１および高濃度の第２の中
間領域１１２を形成し、かつ、分割されたチャネル領域
１５のうち、最もドレイン領域１７側に位置する第２の
チャネル領域１５２には低濃度ドレイン領域１６２を隣
接させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、薄膜トランジスタ
（以下、ＴＦＴという。）を備える半導体装置に関する
ものである。さらに詳しくは、ＴＦＴのトランジスタ特
性を改良するための構造技術に関するものである。

【０００２】

【従来の技術】ＴＦＴを備える各種の半導体装置のう
ち、たとえば、電気光学装置のアクティブマトリクス基
板では、図７（Ａ）に示すように、ガラス製などの透明
な基板のうち、略中央領域に相当する領域が画面表示領
域８１とされる。この画面表示領域８１では、アルミニ
ウム、タンタル、モリブデン、チタン、タングステンな
どの金属膜、シリサイド膜、導電性半導体膜などで形成
されたデータ線９０および走査線９１によって画素が区
画形成されている。各画素には、画素スイッチング用の
ＴＦＴ５０を介して画像信号が入力される液晶容量９４
（液晶セル）が形成されている。データ線９０に対して
は、シフトレジスタ８４、レベルシフタ８５、ビデオラ
イン８７、アナログスイッチ８６を備えるデータ側駆動
回路６０が構成されている。走査線９１に対しては、シ
フトレジスタ８８およびレベルシフタ８９を備える走査
側駆動回路７０が構成されている。各画素には、走査線
９１と並行に延びる容量線９２との間に保持容量４０が
形成され、この保持容量４０は、液晶容量９４での電荷
の保持特性を高める機能を有している。この保持容量４
０は、前段の走査線９１と画素電極との間に形成される
こともある。

【０００３】データ側および走査側の駆動回路６０、７
０では、図７（Ｂ）に示すように、Ｎ型のＴＦＴ１０と
Ｐ型のＴＦＴ２０とによってＣＭＯＳ回路が構成されて
いる。このようなＣＭＯＳ回路は、駆動回路６０、７０
において１段あるいは２段以上でインバータ回路などを
構成する。

【０００４】このため、アクティブマトリクス基板２０
０では、基板の表面側に、駆動回路用のＮ型のＴＦＴ１
０、駆動回路用のＰ型のＴＦＴ２０、および画素スイッ
チング用のＮ型のＴＦＴ５０からなる３種類のＴＦＴが
形成されている。但し、これらのＴＦＴ１０、２０、５
０は、基本的な構造および製造方法が共通している。従
って、説明の重複を避けるために、図８、図９および図
１０を参照して、駆動回路用のＮ型のＴＦＴ１０の構造
およびその製造方法を説明する。

【０００５】図８（Ａ）に示すように、アクティブマト
リクス基板では、基体たる透明基板３０の表面に絶縁性
の下地保護膜３０１が形成され、この下地保護膜３０１
の表面には、ＴＦＴ１０を形成するためのポリシリコン
などといった多結晶の半導体膜１０ａ（半導体膜）が、
たとえば５０ｎｍの膜厚で形成されている。半導体膜１
０ａの表面にはゲート絶縁膜１３がたとえば１００ｎｍ
の膜厚で形成され、このゲート絶縁膜１３の表面にゲー
ト電極１９が形成されている。半導体膜１０ａのうち、
ゲート電極１９に対してゲート絶縁膜１３を介して対峙
する領域はチャネル領域１５になっている。このチャネ
ル領域１５に対して一方側には、低濃度ソース領域１６
１および高濃度ソース領域１６２を備えるソース領域１
６が形成され、他方側には低濃度ドレイン領域１７１お
よび高濃度ドレイン領域１７２を備えるドレイン領域１
７が形成されている。このように構成されたＴＦＴ１０
の表面側には、層間絶縁膜１８が形成され、この層間絶
縁膜１８の表面に形成されたソース電極１２は、層間絶
縁膜１８に形成されたコンタクトホール１８ａを介して
高濃度ソース領域１６２に電気的に接続している。ま
た、層間絶縁膜１８の表面にはドレイン電極１４も形成
され、このドレイン電極１４は、層間絶縁膜１８に形成
されたコンタクトホール１８ｂを介して高濃度ドレイン
領域１７２に電気的に接続している。

【０００６】このような構成のＴＦＴ１０を製造するに
は、まず、図９（Ａ）に示すように、絶縁基板３０の表
面に下地保護膜３０１を形成した後、この下地保護膜の
表面全体に、たとえば膜厚が５０ｎｍのポリシリコン膜
からなる半導体膜１００を形成する。

【０００７】次に、半導体膜１００の表面にフォトリソ
グラフィ技術を用いてレジストマスクＲＭ１１を形成す
る。

【０００８】次に、レジストマスクＲＭ１１を介して半
導体膜１をパターニングし、図９（Ｂ）に示すように、
島状の半導体膜１０ａ（能動層）を形成する。

【０００９】次に、図９（Ｃ）に示すように、半導体膜
１０ａの表面に、たとえば膜厚が１００ｎｍのシリコン
酸化膜からなるゲート絶縁膜１３を形成する。

【００１０】次に、図９（Ｄ）に示すように、ゲート電
極などを形成するためのタンタル膜９１０を絶縁基板３
０全面に形成した後、フォトリソグラフィ技術を用いて
レジストマスクＲＭ１２を形成する。

【００１１】次に、レジストマスクＲＭ１２を介してタ
ンタル膜９１０をパターニングし、図９（Ｅ）に示すよ
うに、チャネル長方向における寸法がたとえば５μｍの
ゲート電極１９を形成する。

【００１２】次に、図９（Ｆ）に示すように、ゲート電
極１９をマスクとして低濃度の不純物イオン（リンイオ
ン）４００の打ち込みを行い、ゲート電極に対して自己
整合的に低濃度のソース領域１６１および低濃度のドレ
イン領域１７１を形成する。ここで、ゲート電極の真下
に位置しているため、不純物イオンが導入されなかった
部分はチャネル領域１５となる。

【００１３】次に、図１０（Ａ）に示すように、ゲート
電極より幅の広いレジストマスクＲＭ１３を形成して高
濃度の不純物イオン（リンイオン）６００を打ち込み、
高濃度のソース領域１６２およびドレイン領域１７２を
形成する。このようにして、図１０（Ｂ）に示すよう
に、低濃度ソース領域１６１および高濃度ソース領域１
６２を備えるソース領域１６を形成するとともに、低濃
度ドレイン領域１７１および高濃度ドレイン領域１７２
を備えるドレイン領域１７を形成する。

【００１４】次に、図１０（Ｃ）に示すように、ゲート
電極１９の表面側に層間絶縁膜１８を形成した後、フォ
トリソグラフィ技術を用いて、層間絶縁膜１８にコンタ
クトホールを形成するためのレジストマスクＲＭ１４を
形成する。

【００１５】次に、レジストマスクＲＭ１４を介して層
間絶縁膜１８にエッチングを行い、図１０（Ｄ）に示す
ように、層間絶縁膜１８のうち、高濃度ソース領域１６
２および高濃度ドレイン領域１７２に対応する部分にコ
ンタクトホール１８ａ、１８ｂをそれぞれ形成する。

【００１６】次に、図１０（Ｅ）に示すように、層間絶
縁膜１８の表面側に、ソース電極などを構成するための
アルミニウム膜９００をスパッタ法などで形成した後、
フォトリソグラフィ技術を用いて、レジストマスクＲＭ
１５を形成する。

【００１７】次に、レジストマスクＲＭ１５を介してア
ルミニウム膜９００にエッチングを行い、図８（Ａ）に
示すように、高濃度ソース領域１６２にコンタクトホー
ル１８ａを介して電気的に接続するアルミニウム膜から
なるソース電極１２と、高濃度ドレイン領域１７２にコ
ンタクトホール１８ｂを介して電気的に接続するドレイ
ン電極１４とを形成する。

【００１８】このような製造工程のうち、図１０（Ａ）
に示す工程で、レジストマスクＲＭ１３をドレイン領域
１７を形成すべき側のみに幅を広げて形成すると、図８
（Ｂ）に示すように、ドレイン領域１７の側では、ゲー
ト電極１９の端部に対してゲート絶縁膜１３を介して対
峙する領域に低濃度ドレイン領域１７１を有している
が、ソース領域１６の側では高濃度ソース領域１６２が
ゲート電極１９に自己整合的に形成されたＴＦＴ１０を
製造できる。このＴＦＴにおけるその他の構成は、図８
（Ａ）に示すＴＦＴと同様なので、共通する部分には同
一の符号を図８（Ｂ）において付すことにして、それら
の説明を省略する。

【００１９】また、図９（Ｆ）に示す工程において、低
濃度の不純物に代えて、高濃度の不純物を導入して、ゲ
ート電極１９に対して自己整合的に高濃度ソース領域１
６２および高濃度ドレイン領域１７２を形成してしまえ
ば、図８（Ｃ）に示すように、セルフアライン構造のＴ
ＦＴ１０を製造できる。このＴＦＴにおけるその他の構
成も、図８（Ａ）に示すＴＦＴと同様なので、共通する
部分には同一の符号を図８（Ｃ）において付すことにし
て、それらの説明を省略する。

【００２０】このように構成したＴＦＴ１０では、ソー
ス電極１２の電位に対して正となるＴＦＴドレイン電圧
をドレイン電極１４に印加し、ゲート電極１９には正の
ゲート電圧を印加する。その結果、チャネル領域１５と
ゲート絶縁膜１３の界面に負の電荷が集中してＮ型のチ
ャネル（反転層）が形成され、ＴＦＴ１０はオン状態に
なる。逆に、ゲート電極１９には負のゲート電圧を印加
すると、チャネルが形成されないので、オフ状態にな
る。このオフ状態のときに流れる電流をオフリーク電流
という。このようなオフリーク電流は、図８（Ｃ）に示
すセルフアライン構造のＴＦＴでは、かなり大きな値で
あるが、図８（Ａ）、（Ｂ）に示すように、ゲート電極
１９のドレイン側の端部に低濃度ドレイン領域１７１を
形成することによってオフリーク電流は低減できる。

【００２１】

【発明が解決しようとする課題】しかしながら、図６
（Ａ）、（Ｂ）に示すＴＦＴであっても、電気的特性が
十分でなく、一層の改良が必要である。すなわち、オフ
リーク電流の低減を目的に、低濃度ドレイン領域１７１
の不純物濃度を低下しすぎると、あるいは低濃度ドレイ
ン領域１７１のチャネル長方向における寸法を長くし過
ぎると、オン電流が小さくなりすぎて、このＴＦＴ１０
を駆動回路などに用いたときに動作速度がかなり低下す
るという問題点がある。

【００２２】そこで、本発明の課題は、オフリーク電流
のレベルが低くて、オン電流のレベルの高い薄トランジ
スタを備える半導体装置を提供することにある。

【００２３】

【課題を解決するための手段】上記課題を解決するため
に、本発明では、ゲート絶縁膜を介してゲート電極と対
峙するチャネル領域と、該チャネル領域の両側のうち一
方の側に形成された高濃度ソース領域と、他方の側に形
成された高濃度ドレイン領域とが形成された半導体膜を
有する薄膜トランジスタが形成されてなる半導体装置に
おいて、前記ゲート電極および前記チャネル領域は、チ
ャネル長方向において複数に分割されているとともに、
分割された複数のチャネル領域のうち、最もドレイン領
域側に位置するチャネル領域と前記高濃度ドレイン領域
の間には低濃度ドレイン領域が形成され、分割された各
チャネル領域の間には、ソース領域側からドレイン領域
に向かって、前記低濃度ドレイン領域と不純物濃度がほ
ぼ同等の第１の中間領域、および前記第１の中間領域よ
りも不純物濃度が高い第２の中間領域が形成されてなる
ことを特徴とする。

【００２４】本発明では、分割した各チャネル領域に対
してドレイン領域の側から低濃度領域が隣接するように
構成したので、オフリーク電流を効果的に低減できる。
また、分割したチャネル領域の間では、一部を低濃度の
第１の中間領域とするが、この第１の中間領域に隣接す
る部分は、この第１の中間領域の不純物濃度（低濃度ド
レイン領域の不純物濃度）よりも高濃度の第２の中間領
域としてある。このように、本発明では、低濃度領域に
ついてはオフリーク電流を低減するのに効果的なドレイ
ン端に相当する場所のみに形成し、その他の領域につい
ては可能な限り、不純物濃度の高い領域になっている。
それ故、本発明を適用したＴＦＴでは、オフリーク電流
のレベルが低く、かつ、オン電流のレベルが高い。

【００２５】本発明の別の形態では、ゲート電極にゲー
ト絶縁膜を介して対峙するチャネル領域と、該チャネル
領域の両側のうち一方の側に形成された高濃度ソース領
域と、他方の側に形成された高濃度ドレイン領域とが形
成された半導体膜を有する薄膜トランジスタが形成され
た半導体装置において、前記ゲート電極および前記チャ
ネル領域は、チャネル長方向において複数に分割されて
いるとともに、分割された複数のチャネル領域のうち、
最もドレイン領域側に位置するチャネル領域と前記高濃
度ドレイン領域の間には低濃度ドレイン領域が形成さ
れ、分割された各チャネル領域の間には、前記低濃度ド
レイン領域よりも不純物濃度が高く且つ前記高濃度ドレ
イン領域よりも不純物濃度が低い領域が形成されてなる
ことを特徴とする。

【００２６】本形態では、最もドレイン領域側に位置す
るチャネル領域に隣接するように低濃度ドレイン領域を
形成してオフリーク電流の低減を効果的に図るととも
に、この箇所よりもオフリーク電流を低減するという面
での効果が小さいチャネル領域の間では、低濃度ドレイ
ン領域よりも不純物濃度が高くて、高濃度ドレイン領域
よりも不純物濃度が低い中濃度領域にしてある。それ
故、本発明を適用したＴＦＴでは、オフリーク電流のレ
ベルが低く、かつ、オン電流のレベルが高い。

【００２７】本発明において、分割された複数のチャネ
ル領域のうち、最もソース領域側に位置するチャネル領
域には前記高濃度ソース領域が隣接していることが好ま
しい。このように構成すると、オフリーク電流を低減す
る効果がほとんどないソース領域側については高濃度領
域にしてあるので、オン電流レベルの低下を防止するこ
とができる。

【００２８】このような半導体装置は、たとえば液晶表
示装置用のアクティブマトリクス基板である。この場合
には、前記薄膜トランジシスタによって、各画素毎の画
素スイッチング用の薄膜トランジスタ、または該画素ス
イッチング用の薄膜トランジスタに回路接続する駆動回
路を構成する薄膜トランジスタを形成する。

【００２９】更には、電気光学装置、そして電気光学装
置を表示装置として用いた電子機器にも適用できる。

【００３０】

【発明の実施の形態】図面を参照して、本発明の実施の
形態を説明する。本形態に係るＴＦＴは、たとえば電気
光学装置用のアクティブマトリクス基板（半導体装置）
において画素スイッチング用あるいは駆動回路用として
形成される。ここで、駆動回路用のＴＦＴ、および画素
スイッチング用のＴＦＴは、基本的な構造および製造方
法が共通している。また、本発明を適用したＴＦＴは、
従来のＴＦＴと基本的な構造および製造工程が共通して
いる。従って、以下の説明では、説明の重複を避けるた
めに、従来のＴＦＴおよびその製造方法と共通する要素
には同一の符号を付して、駆動回路用のＮ型のＴＦＴの
構造およびその製造方法のみについて説明する。

【００３１】［実施の形態１］ （ＴＦＴの構造）図１に示すように、本形態に係るアク
ティブマトリクス基板（半導体装置）でも、透明基板３
０の表面にはシリコン酸化膜からなる絶縁性の下地保護
膜３０１が形成され、この下地保護膜３０１の表面に
は、ＴＦＴ１０を形成するための半導体膜１０ａが、た
とえば５０ｎｍの膜厚で形成されている。半導体膜１０
ａの表面にはゲート絶縁膜１３が、たとえば１００ｎｍ
の膜厚で形成され、このゲート絶縁膜１３の表面にゲー
ト電極１９が形成されている。半導体膜１０ａのうち、
ゲート電極１９に対してゲート絶縁膜１３を介して対峙
する領域がチャネル領域１５になっている。

【００３２】本形態において、ゲート電極１９はチャネ
ル長方向において２分割され、ソース側に位置する第１
のゲート電極１９１と、ドレイン側に位置する第２のゲ
ート電極１９２とからなる。これら２つのゲート電極１
９１、１９２の間には隙間１９０が形成され、この隙間
１９０は層間絶縁膜１８で埋められている。但し、ゲー
ト電極１９１、１９２同士は電気的に接続しているの
で、同じゲート電圧が印加される。

【００３３】チャネル領域１５も、チャネル長方向にお
いて２分割され、ソース側において第１のゲート電極１
９１にゲート絶縁膜１３を介して対峙する第１のチャネ
ル領域１５１と、ドレイン側において第２のゲート電極
１９２にゲート絶縁膜１３を介して対峙する第２のチャ
ネル領域１５２とからなる。

【００３４】本形態でも、チャネル領域１５の両側には
ソース領域１６およびドレイン領域１７が形成されてい
る。これらのソース領域１６およびドレイン領域１７の
うち、ソース領域１６は高濃度ソース領域１６２のみで
構成され、この高濃度ソース領域１６２はゲート電極１
５に対して自己整合的に形成されている。このため、第
１のチャネル領域１５１のソース側には高濃度ソース領
域１６２が隣接している。これに対して、ドレイン領域
１７は、第２のチャネル領域１５２に隣接する低濃度ド
レイン領域１７１と、この低濃度ドレイン領域１７１に
隣接する高濃度ドレイン領域１７２とから構成され、Ｌ
ＤＤ構造を有している。ここで、低濃度ドレイン領域１
７１の不純物濃度は約３×１０¹⁷／ｃｍ³であり、高濃
度ドレイン領域１７２および高濃度ソース領域１６２の
不純物濃度は約１×１０²⁰／ｃｍ³である。

【００３５】また、本形態において、第１および第２の
チャネル領域１５１、１５２の間には、第１のチャネル
領域１５１に対してドレイン領域１７の側で隣接する第
１の中間領域１１１と、この第１の中間領域１１１と第
２のチャネル領域１５２との間に挟まれた第２の中間領
域１１２とが構成されている。第１の中間領域１１１の
不純物濃度は、低濃度ドレイン領域１７１と同等の約３
×１０¹⁷／ｃｍ³である。これに対して、第２の中間領
域１１２の不純物濃度は、高濃度ドレイン領域１７２と
同等の約１×１０²⁰／ｃｍ³である。

【００３６】このように構成されたＴＦＴ１０の表面側
には、層間絶縁膜１８が形成され、この層間絶縁膜１８
の表面に形成されたソース電極１２は、層間絶縁膜１８
に形成されたコンタクトホール１８ａを介して高濃度ソ
ース領域１６２に電気的に接続している。また、層間絶
縁膜１８の表面にはドレイン電極１４も形成され、この
ドレイン電極１４は、層間絶縁膜１８に形成されたコン
タクトホール１８ｂを介して高濃度ドレイン領域１７２
に電気的に接続している。

【００３７】このように本形態のＮ型のＴＦＴ１０で
は、分割した第１および第２のチャネル領域１５１、１
５２のいずれに対してもドレイン領域１７の側から低濃
度領域（第１の中間領域１１１および低濃度ドレイン領
域１７１）が隣接しているので、Ｎ型のＴＦＴ１０のオ
フリーク電流を効果的に低減できる。また、分割した第
１および第２のチャネル領域１５１、１５２の間では、
第１のチャネル領域１５１側を低濃度の第１の中間領域
１１１するが、第１の中間領域１１１と第２のチャネル
領域１５２との間に挟まれた部分は、第１の中間領域１
１１の不純物濃度（低濃度ドレイン領域１７１の不純物
濃度）よりも高濃度の第２の中間領域１１２としてあ
る。従って、本形態では、低濃度領域についてはオフリ
ーク電流を低減するのに効果的なドレイン端に相当する
場所のみに形成し、その他の領域については可能な限
り、不純物濃度の高い領域になっている。それ故、本形
態のＮ型のＴＦＴ１０では、オフリーク電流のレベルが
低く、かつ、オン電流のレベルが高い。

【００３８】また、分割された複数のチャネル領域１５
１、１５２のうち、最もソース領域１６側に位置する第
１のチャネル領域１５１には高濃度ソース領域１６２が
隣接している。すなわち、オフリーク電流を低減する効
果がほとんどないソース領域１７側については高濃度領
域にしてあるので、オン電流レベルの低下を防止するこ
とができる。

【００３９】（ＴＦＴの製造方法）このような構成のＴ
ＦＴを製造する方法を、図２および図３を参照して説明
する。図２および図３はいずれも、本形態のＴＦＴの製
造方法を示す工程断面図である。

【００４０】まず、図２（Ａ）に示すように、無アリカ
リガラスや石英などからなる透明な絶縁基板３０の表面
にシリコン酸化膜からなる下地保護膜３０１を形成した
後、この下地保護膜３０１の表面全体に、減圧ＣＶＤ法
などにより厚さが約２０ｎｍ〜約２００ｎｍ、たとえば
約５０ｎｍのポリシリコン膜からなる半導体膜１００を
形成する。

【００４１】このような多結晶性の半導体膜１００を形
成するにあたっては、低温プロセスを用いることによ
り、絶縁基板３０が熱変形するのを防止する。低温プロ
セスとは、工程の最高温度（基板全体が同時に上がる最
高温度）が約６００℃程度未満（好ましくは約５００℃
未満）である。これに対して、高温プロセスとは工程の
最高温度（基板全体が同時に上がる最高温度）が８００
℃程度以上になるものであり、高温下での成膜やシリコ
ンの熱酸化などといった７００℃〜１２００℃の高温の
工程を行うものである。

【００４２】但し、低温プロセスでは、基板の上に多結
晶性の半導体膜を直接、形成するのは不可能であるた
め、以下に説明するように、まず、プラズマＣＶＤ法あ
るいは低圧ＣＶＤ法を用いて非晶質の半導体膜１００を
形成した後、この半導体膜１００を結晶化する必要があ
る。この結晶化の方法としては、たとえばＳＰＣ法（So
lid Phase Crystallization ）やＲＴＡ法（Rapid Ther
mal Annealing ）などといった手法があるが、ＸｅＣｌ
を用いたエキシマレーザービームを照射することによる
レーザアニール（ＥＬＡ：Excimer Laser Annealing ／
結晶化工程）を行えば、基板温度の上昇が抑えられ、か
つ、大粒径の多結晶Ｓｉが得られる。

【００４３】この結晶化工程では、たとえば、レーザ光
源から出射したレーザ光（エキシマレーザ）を光学系を
介して絶縁基板３０に向けて照射する。この際には、照
射領域が基板の幅方向に長いラインビームを半導体膜１
００に照射し、その照射領域を基板の長さ方向にずらし
ていく。ここで、レーザ光の照射領域をずらしていく際
には、レーザの照射領域が部分的に重なるように所定の
距離だけずらしていく。その結果、非晶質の半導体膜１
００は一度溶融し、冷却固化過程を経て多結晶化する。
この際には、各領域へのレーザ光の照射時間が非常に短
時間であり、かつ、照射領域が基板全体に対して局所的
であるため、絶縁基板３０全体が同時に高温に熱せられ
ることがない。それ故、絶縁基板３０としてガラス基板
を用いた場合には、ガラス基板は、石英基板と比較して
耐熱性の面で劣るが、熱による変形や割れ等が生じるこ
とはない。

【００４４】次に、半導体膜１００の表面にフォトリソ
グラフィ技術を用いてレジストマスクＲＭ１を形成す
る。

【００４５】次に、レジストマスクＲＭ１を介して半導
体膜１をパターニングし、図２（Ｂ）に示すように、島
状の半導体膜１０ａ（能動層）を形成する。

【００４６】次に、図２（Ｃ）に示すように、ＣＶＤ法
などにより半導体膜１０ａの表面に厚さが約５０ｎｍ〜
約１５０ｎｍ、たとえば５０ｎｍのシリコン酸化膜から
なるゲート絶縁膜１３を形成する。また、ゲート絶縁膜
１３としてシリコン窒化膜を用いてもよい。

【００４７】次に、図２（Ｄ）に示すように、ゲート電
極などを形成するためのタンタル膜９１０を絶縁基板３
０全面に形成した後、フォトリソグラフィ技術を用いて
レジストマスクＲＭ２を形成する。このレジストマスク
ＲＭ２には、図１を参照して説明したゲート電極１９を
分割する隙間１９０に対応する位置に開口ＲＭ２′を形
成しておく。

【００４８】次に、レジストマスクＲＭ２を介してタン
タル膜９１０をパターニングし、図２（Ｅ）に示すよう
に、ゲート電極１９を形成する。その結果、タンタル膜
９１０は、レジストマスクＲＭ２の開口ＲＭ２′に相当
する部分もエッチングされ、隙間１９０によって第１の
ゲート電極１９１と第２のゲート電極１９２とに分割さ
れたゲート電極１９が形成される。

【００４９】次に、図２（Ｆ）に示すように、ゲート電
極１９をマスクとして、たとえば約０．３×１０¹³／ｃ
ｍ²のドーズ量で低濃度の不純物イオン（リンイオン）
４００の打ち込みを行い、ゲート電極１９に対して自己
整合的に、不純物濃度が約３×１０^1７／ｃｍ^３の低濃
度のソース領域１６１および低濃度のドレイン領域１７
１を形成する。また、半導体膜１０ａには、ゲート電極
１９の隙間１９０からも不純物が導入されるので、チャ
ネル領域１５は、不純物濃度が約３×１０^1７／ｃｍ^３
の低濃度領域１１０によって、第１のチャネル領域１５
１と第２のチャネル領域１５２とに分割された状態で形
成される。

【００５０】次に、図３（Ａ）に示すように、第１のゲ
ート電極１９１および第２のゲート電極１９２よりもド
レイン領域の側だけ幅の広いレジストマスクＲＭ３を形
成した状態で高濃度の不純物イオン（リンイオン）６０
０を約１×１０¹⁵／ｃｍ² のドーズ量で打ち込み、高濃
度ソース領域１６２および高濃度ドレイン領域１７２を
形成する。その結果、図３（Ｂ）に示すように、低濃度
ドレイン領域１７１および高濃度ドレイン領域１７２を
備えるドレイン領域１７が形成されるとともに、ゲート
電極１９に自己整合的に高濃度ソース領域１６２（ソー
ス領域１６）が形成される。また、第１および第２のチ
ャネル領域１５１、１５２の間には、第１のチャネル領
域１５１にドレイン領域１７の側で隣接する低濃度の第
１の中間領域１１１と、この第１の中間領域１１１と第
２のチャネル領域１５２との間に挟まれた高濃度の第２
の中間領域１１２とが形成される。

【００５１】次に、図３（Ｃ）に示すように、ゲート電
極１９の表面側にＣＶＤ法などにより、酸化シリコン膜
やＮＳＧ膜（ボロンやリンを含まないシリケートガラス
膜）などからなる層間絶縁膜１８を３００ｎｍ〜１５０
０ｎｍ程度の膜厚で形成した後、フォトリソグラフィ技
術を用いて、層間絶縁膜１８にコンタクトホールを形成
するためのレジストマスクＲＭ４を形成する。

【００５２】次に、レジストマスクＲＭ４を介して層間
絶縁膜１８にエッチングを行い、図３（Ｄ）に示すよう
に、層間絶縁膜１８のうち、高濃度ソース領域１６２お
よび高濃度ドレイン領域１７２に対応する部分にコンタ
クトホール１８ａ、１８ｂをそれぞれ形成する。

【００５３】次に、図３（Ｅ）に示すように、層間絶縁
膜１８の表面側に、ソース電極などを構成するためのア
ルミニウム膜９００をスパッタ法などで形成した後、フ
ォトリソグラフィ技術を用いて、レジストマスクＲＭ５
を形成する。

【００５４】次に、レジストマスクＲＭ５を介してアル
ミニウム膜９００にエッチングを行い、図１に示すよう
に、高濃度ソース領域１６２にコンタクトホール１８ａ
を介して電気的に接続するアルミニウム膜からなるソー
ス電極１２と、高濃度ドレイン領域１７２にコンタクト
ホール１８ｂを介して電気的に接続するドレイン電極１
４とを形成する。

【００５５】その結果、ゲート電極１９およびチャネル
領域１５がチャネル長方向において複数に分割されてい
るとともに、分割されたチャネル領域１５の間に第１お
よび第２の中間領域１１１、１１２が形成され、かつ、
分割されたチャネル領域１５のうち、最もドレイン領域
１７側に位置する第２のチャネル領域１５２には低濃度
ドレイン領域１６１が隣接するＴＦＴ１０を製造でき
る。このような製造方法であれば、図９および図１０を
参照して説明した従来のＬＤＤ構造のＴＦＴと同じ工程
数で本形態のＴＦＴ１０を製造できる。

【００５６】［実施の形態２］なお、本形態のＴＦＴお
よびその製造方法は、基本的な構成が実施の形態１と共
通するので、対応する部分は同一の符号を付してそれら
の詳細な説明を省略する。

【００５７】（ＴＦＴの構造）図４に示すように、本形
態に係るアクティブマトリクス基板（半導体装置）で
も、基体たる透明基板３０の表面にはシリコン酸化膜か
らなる絶縁性の下地保護膜３０１が形成され、この下地
保護膜３０１の表面には、ＴＦＴ１０を形成するための
半導体膜１０ａが、たとえば５０ｎｍの膜厚で形成され
ている。半導体膜１０ａの表面にはゲート絶縁膜１３
が、たとえば１００ｎｍの膜厚で形成され、このゲート
絶縁膜１３の表面にゲート電極１９が形成されている。
半導体膜１０ａのうち、ゲート電極１９に対してゲート
絶縁膜１３を介して対峙する領域がチャネル領域１５に
なっている。

【００５８】本形態においても、ゲート電極１９はチャ
ネル長方向において２分割され、ソース側に位置する第
１のゲート電極１９１と、ドレイン側に位置する第２の
ゲート電極１９２とからなる。これら２つのゲート電極
１９１、１９２の間には隙間１９０が形成され、この隙
間１９０は層間絶縁膜１８で埋められている。但し、ゲ
ート電極１９１、１９２同士は電気的に接続しているの
で、同じゲート電圧が印加される。

【００５９】チャネル領域１５も、チャネル長方向にお
いて２分割され、ソース側において第１のゲート電極１
９１にゲート絶縁膜１３を介して対峙する第１のチャネ
ル領域１５１と、ドレイン側において第２のゲート電極
１９２にゲート絶縁膜１３を介して対峙する第２のチャ
ネル領域１５２とからなる。

【００６０】本形態でも、チャネル領域１５の両側には
ソース領域１６およびドレイン領域１７が形成されてい
る。これらのソース領域１６およびドレイン領域１７の
うち、ソース領域１６は高濃度ソース領域１６２のみで
構成され、この高濃度ソース領域１６２はゲート電極１
５に対して自己整合的に形成されている。このため、第
１のチャネル領域１５１のソース側には高濃度ソース領
域１６２が隣接している。これに対して、ドレイン領域
１７は、第２のチャネル領域１５２に隣接する低濃度ド
レイン領域１７１と、この低濃度ドレイン領域１７１に
隣接する高濃度ドレイン領域１７２とから構成され、Ｌ
ＤＤ構造を有している。ここで、低濃度ドレイン領域１
７１の不純物濃度は約３×１０¹⁷／ｃｍ³であり、高濃
度ドレイン領域１７２および高濃度ソース領域１６２の
不純物濃度は約１×１０²⁰／ｃｍ³である。

【００６１】また、本形態において、第１および第２の
チャネル領域１５１、１５２の間は、低濃度ドレイン領
域１７１よりも不純物濃度が高く、高濃度ドレイン領域
１７２よりも不純物濃度が低い中濃度領域１１３になっ
ている。この中濃度領域１１３の不純物濃度は約１．５
×１０^1９／ｃｍ³である。

【００６２】このように構成されたＴＦＴ１０の表面側
には、層間絶縁膜１８が形成され、この層間絶縁膜１８
の表面に形成されたソース電極１２は、層間絶縁膜１８
に形成されたコンタクトホール１８ａを介して高濃度ソ
ース領域１６２に電気的に接続している。また、層間絶
縁膜１８の表面にはドレイン電極１４も形成され、この
ドレイン電極１４は、層間絶縁膜１８に形成されたコン
タクトホール１８ｂを介して高濃度ドレイン領域１７２
に電気的に接続している。

【００６３】このように、本形態のＮ型のＴＦＴ１０で
は、最もドレイン領域１７側に位置する第２のチャネル
領域１５２に隣接するように低濃度ドレイン領域１７１
を形成してオフリーク電流の低減を効果的に図るととも
に、この箇所よりもオフリーク電流を低減するという面
での効果が小さい第１および第２のチャネル領域１５
１、１５２の間では、低濃度ドレイン領域１７１よりも
不純物濃度が高くて、高濃度ドレイン領域１７２よりも
不純物濃度が低い中濃度領域１１３にしてある。それ
故、本発明を適用したＴＦＴ１０では、オフリーク電流
のレベルが低く、かつ、オン電流のレベルが高い。

【００６４】また、分割された複数のチャネル領域１５
１、１５２のうち、最もソース領域１６側に位置する第
１のチャネル領域１５１には高濃度ソース領域１６２が
隣接している。すなわち、オフリーク電流を低減する効
果がほとんどないソース領域１７側については高濃度領
域にしてあるので、オン電流レベルの低下を防止するこ
とができる。

【００６５】（ＴＦＴの製造方法）このような構成のＴ
ＦＴを製造する方法を、図５および図６を参照して説明
する。図５および図６はいずれも、本形態のＴＦＴの製
造方法を示す工程断面図である。

【００６６】まず、図５（Ａ）に示すように、無アリカ
リガラスや石英などからなる透明な絶縁基板３０１の表
面にシリコン酸化膜からなる下地保護膜３０１を形成し
た後、この下地保護膜３０の表面全体にポリシリコン膜
からなる半導体膜１００を形成する。このような多結晶
性の半導体膜１００を形成するにあたっては、低温プロ
セスを用いることにより、絶縁基板３０が熱変形するの
を防止する。

【００６７】次に、半導体膜１００の表面にフォトリソ
グラフィ技術を用いてレジストマスクＲＭ１を形成す
る。

【００６８】次に、レジストマスクＲＭ１を介して半導
体膜１をパターニングし、図５（Ｂ）に示すように、島
状の半導体膜１０ａ（能動層）を形成する。

【００６９】次に、図５（Ｃ）に示すように、ＣＶＤ法
などにより半導体膜１０ａの表面に厚さが約５０ｎｍ〜
約１５０ｎｍ、たとえば５０ｎｍのシリコン酸化膜から
なるゲート絶縁膜１３を形成する。

【００７０】次に、図５（Ｄ）に示すように、ゲート電
極などを形成するためのタンタル膜９１０を絶縁基板３
０全面に形成した後、フォトリソグラフィ技術を用いて
レジストマスクＲＭ２を形成する。このレジストマスク
ＲＭ２には、図４を参照して説明したゲート電極１９を
分割する隙間１９０に対応する位置に開口ＲＭ２′を形
成しておく。

【００７１】次に、レジストマスクＲＭ２を介してタン
タル膜９１０をパターニングし、図５（Ｅ）に示すよう
に、ゲート電極１９を形成する。その結果、タンタル膜
９１０は、レジストマスクＲＭ２の開口ＲＭ２′に相当
する部分もエッチングされ、隙間１９０によって第１の
ゲート電極１９１と第２のゲート電極１９２とに分割さ
れたゲート電極１９が形成される。

【００７２】次に、図５（Ｆ）に示すように、ゲート電
極１９をマスクとして、たとえば約０．３×１０¹³／ｃ
ｍ²のドーズ量で低濃度の不純物イオン（リンイオン）
４００の打ち込みを行い、ゲート電極１９に対して自己
整合的に、不純物濃度が約３×１０^1７／ｃｍ^３の低濃
度のソース領域１６１および低濃度のドレイン領域１７
１を形成する。また、半導体膜１０ａには、ゲート電極
１９の隙間１９０からも不純物が導入されるので、チャ
ネル領域１５は、不純物濃度が約３×１０^1７／ｃｍ^３
の低濃度領域１１０によって、第１のチャネル領域１５
１と第２のチャネル領域１５２とに分割された状態で形
成される。

【００７３】次に、図５（Ｇ）に示すように、第１のゲ
ート電極１９１、第２のゲート電極１９２、それらの隙
間１９０に相当する部分を覆うよりもドレイン領域の側
だけ幅の広いレジストマスクＲＭ３０１を形成した状態
で高濃度の不純物イオン（リンイオン）６００を約１×
１０¹⁵／ｃｍ² のドーズ量で打ち込み、高濃度ソース領
域１６２および高濃度ドレイン領域１７２を形成する。
その結果、低濃度ドレイン領域１７１および高濃度ドレ
イン領域１７２を備えるドレイン領域１７が形成される
とともに、ゲート電極１９に自己整合的に高濃度ソース
領域１６２（ソース領域１６）が形成される。なお、第
１および第２のチャネル領域１５１、１５２の間には不
純物が導入されない。

【００７４】次に、図６（Ａ）に示すように、第２のゲ
ート電極１９２よりもドレイン領域の側だけ幅の広いレ
ジストマスクＲＭ３０２を形成した状態で中濃度の不純
物イオン（リンイオン）５００を約１．５×１０^1４／
ｃｍ² のドーズ量で打ち込む。その結果、図６（Ｂ）に
示すように、第１および第２のチャネル領域１５１、１
５２の間には、低濃度ドレイン領域１７１よりも不純物
濃度が高く、高濃度ドレイン領域１７２よりも不純物濃
度が低い中濃度領域１１３が形成される。

【００７５】次に、図６（Ｃ）に示すように、ゲート電
極１９の表面側にＣＶＤ法などにより、酸化シリコン膜
やＮＳＧ膜（ボロンやリンを含まないシリケートガラス
膜）などからなる層間絶縁膜１８を３００ｎｍ〜１５０
０ｎｍ程度の膜厚で形成した後、フォトリソグラフィ技
術を用いて、層間絶縁膜１８にコンタクトホールを形成
するためのレジストマスクＲＭ４を形成する。

【００７６】次に、レジストマスクＲＭ４を介して層間
絶縁膜１８にエッチングを行い、図６（Ｄ）に示すよう
に、層間絶縁膜１８のうち、高濃度ソース領域１６２お
よび高濃度ドレイン領域１７２に対応する部分にコンタ
クトホール１８ａ、１８ｂをそれぞれ形成する。

【００７７】次に、図６（Ｅ）に示すように、層間絶縁
膜１８の表面側に、ソース電極などを構成するためのア
ルミニウム膜９００をスパッタ法などで形成した後、フ
ォトリソグラフィ技術を用いて、レジストマスクＲＭ５
を形成する。

【００７８】次に、レジストマスクＲＭ５を介してアル
ミニウム膜９００にエッチングを行い、図４に示すよう
に、高濃度ソース領域１６２にコンタクトホール１８ａ
を介して電気的に接続するアルミニウム膜からなるソー
ス電極１２と、高濃度ドレイン領域１７２にコンタクト
ホール１８ｂを介して電気的に接続するドレイン電極１
４とを形成する。

【００７９】その結果、ゲート電極１９およびチャネル
領域１５がチャネル長方向において複数に分割されてい
るとともに、分割されたチャネル領域１５の間に中濃度
領域１１３が形成され、かつ、分割されたチャネル領域
１５のうち、最もドレイン領域１７側に位置する第２の
チャネル領域１５２には低濃度ドレイン領域１６１が隣
接するＴＦＴ１０を製造できる。このような製造方法で
あれば、図９および図１０を参照して説明した従来のＬ
ＤＤ構造のＴＦＴよりも工程数が１回増えただけで本形
態のＴＦＴ１０を製造できる。

【００８０】このようなアクティブマトリクス基板を用
いた電気光学装置を図１１および図１２に示す。図１１
及び図１２はそれぞれ、本形態に係る電気光学装置に用
いた液晶パネルを対向基板の側からみた平面図、および
図１のＨ−Ｈ′線で切断したときの液晶パネルの断面図
である。

【００８１】図１１および図１２において、液晶パネル
は、電極がマトリクス状に形成されたアクティブマトリ
クス基板２００と、対向電極５３２および必要に応じて
形成された遮光膜５３１が形成された対向基板４００
と、これらの基板間に封入、挟持されている液晶５３９
とから概略構成されている。アクティブマトリクス基板
２００と対向基板４００とは、対向基板４００の外周縁
に沿って形成されたギャップ材含有のシール材５５２に
よって所定の間隙を介して貼り合わされている。

【００８２】また、アクティブマトリクス基板２００と
対向基板４００との間には、シール材５５２によって液
晶封入領域５４０が区画形成され、この液晶封入領域５
４０内に液晶５３９が封入されている。この液晶封入領
域５４０内において、アクティブマトリクス基板２００
と対向基板４００と間にはスペーサ５３７を介在させる
こともある。シール材５５２としては、エポキシ樹脂や
各種の紫外線硬化樹脂などを用いることができる。ま
た、シール材５５２に配合されるギャップ材としては、
約２μｍ〜約１０μｍの無機あるいは有機質のファイバ
若しくは球などが用いられる。

【００８３】ここで、シール材５５２は部分的に途切れ
ているので、この途切れ部分によって、液晶注入口５４
１が構成されている。このため、対向基板４００とアク
ティブマトリクス基板２００とを貼り合わせた後、シー
ル材５５２の内側領域を減圧状態にすれば、液晶注入口
５４１から液晶５３９を減圧注入でき、液晶５３９を封
入した後、液晶注入口５４１を封止剤５４２で塞げばよ
い。対向基板４００には、シール材５５２の内側におい
て画像表示領域８０を見切りするための遮光膜５５５も
形成されている。対向基板４００のコーナー部のいずれ
にも、アクティブマトリクス基板２００と対向基板４０
０との間で電気的導通をとるための上下導通材５５６が
形成されている。また、対向基板４００およびアクティ
ブマトリクス基板２００の光入射側の面あるいは光出射
側には、使用する液晶５３９の種類、動作モードや、ノ
ーマリホワイトモード／ノーマリブラックモードの別に
応じて、偏光フィルム、位相差フィルム、偏光板などが
所定の向きに配置される。

【００８４】本形態において、対向基板４００はアクテ
ィブマトリクス基板２００よりも小さく、アクティブマ
トリクス基板２００の周辺部分は、対向基板４００の外
周縁よりはみ出た状態に貼り合わされる。従って、アク
ティブマトリクス基板２００の駆動回路（走査線駆動回
路７０やデータ線駆動回路６０）や入出力端子５４５は
対向基板４００から露出した状態にある。

【００８５】

【発明の効果】以上説明したように、本発明に係るＴＦ
Ｔでは、分割した各チャネル領域に対してドレイン領域
の側から低濃度領域が隣接するように構成したので、オ
フリーク電流を効果的に低減できる。また、低濃度領域
についてはオフリーク電流を低減するのに効果的なドレ
イン端に相当する場所のみに形成し、その他の領域につ
いては可能な限り、不純物濃度の高い領域になってい
る。それ故、本発明を適用したＴＦＴでは、オフリーク
電流のレベルが低く、かつ、オン電流のレベルが高い。

【図面の簡単な説明】

【図１】本発明の実施の形態１に係るＴＦＴの構造を示
す断面図である。

【図２】（Ａ）〜（Ｆ）は、図１に示すＴＦＴの製造方
法を示す工程断面図である。

【図３】（Ａ）〜（Ｅ）は、図１に示すＴＦＴの製造方
法において、図２に示す工程に続いて行う工程を示す工
程断面図である。

【図４】本発明の実施の形態２に係るＴＦＴの構造を示
す断面図である。

【図５】（Ａ）〜（Ｇ）は、図４に示すＴＦＴの製造方
法を示す工程断面図である。

【図６】（Ａ）〜（Ｅ）は、図４に示すＴＦＴの製造方
法において、図５に示す工程に続いて行う工程を示す工
程断面図である。

【図７】（Ａ）、（Ｂ）はそれぞれ、液晶表示装置用の
アクティブマトリクス基板のブロック図、およびそれに
形成した駆動回路の等価透過回路図である。

【図８】（Ａ）、（Ｂ）、（Ｃ）はそれぞれ、従来から
有るＬＤＤ構造のＴＦＴの断面図、片側のみＬＤＤ構造
を有するＴＦＴの断面図、およびセルフアライン構造の
ＴＦＴの構造を示す断面図である。

【図９】図８（Ａ）に示すＴＦＴの製造方法を示す工程
断面図である。

【図１０】図８（Ａ）に示すＴＦＴの製造方法におい
て、図９に示す工程に続いて行う工程を示す工程断面図
である。

【図１１】本発明に係る電気光学装置の平面図を示す図
である。

【図１２】本発明に係る電気光学装置の断面図を示す図
である。

【符号の説明】

１０ ＴＦＴ １０ａ 半導体膜 １２ ソース電極 １３ ゲート絶縁膜 １４ ドレイン電極 １５ チャネル領域 １６ ソース領域 １７ ドレイン領域 １８ 層間絶縁膜 １９ ゲート電極 ３０ 透明基板 １１１ 低濃度の第１の中間領域 １１２ 高濃度の第１の中間領域 １１３ 中濃度領域 １５１ 第１のチャネル領域 １５２ 第２のチャネル領域 １６２ 高濃度ソース領域 １７１ 低濃度ドレイン領域 １７２ 高濃度ドレイン領域 １９０ ゲート電極の隙間 １９１ 第１のゲート電極 １９２ 第２のゲート電極

フロントページの続き Ｆターム(参考） 2H092 JA24 JA34 JA37 JA46 JB69 KA04 KB25 MA07 MA13 MA17 MA30 NA21 NA26 PA01 PA06 5F110 AA06 AA17 BB01 CC02 DD02 DD03 DD13 EE04 EE28 FF02 FF03 FF29 GG02 GG13 GG16 GG24 GG25 GG45 GG47 HJ01 HJ04 HJ13 HL03 HL23 HM12 HM13 HM15 NN02 NN04 NN22 NN23 NN35 NN44 PP02 PP03 QQ11

Claims (6)

【特許請求の範囲】
1. 【請求項１】ゲート絶縁膜を介してゲート電極と対峙す
   るチャネル領域と、該チャネル領域の両側のうち一方の
   側に形成された高濃度ソース領域と、他方の側に形成さ
   れた高濃度ドレイン領域とが形成された半導体膜を有す
   る薄膜トランジスタが形成されてなる半導体装置におい
   て、 前記ゲート電極および前記チャネル領域は、チャネル長
   方向において複数に分割されているとともに、 分割された複数のチャネル領域のうち、最もドレイン領
   域側に位置するチャネル領域と前記高濃度ドレイン領域
   の間には低濃度ドレイン領域が形成され、 分割された各チャネル領域の間には、ソース領域側から
   ドレイン領域に向かって、前記低濃度ドレイン領域と不
   純物濃度がほぼ同等の第１の中間領域、および前記第１
   の中間領域よりも不純物濃度が高い第２の中間領域が形
   成されてなることを特徴とする半導体装置。
2. 【請求項２】 ゲート電極にゲート絶縁膜を介して対峙
   するチャネル領域と、該チャネル領域の両側のうち一方
   の側に形成された高濃度ソース領域と、他方の側に形成
   された高濃度ドレイン領域とが形成された半導体膜を有
   する薄膜トランジスタが形成された半導体装置におい
   て、 前記ゲート電極および前記チャネル領域は、チャネル長
   方向において複数に分割されているとともに、 分割された複数のチャネル領域のうち、最もドレイン領
   域側に位置するチャネル領域と前記高濃度ドレイン領域
   の間には低濃度ドレイン領域が形成され、 分割された各チャネル領域の間には、前記低濃度ドレイ
   ン領域よりも不純物濃度が高く且つ前記高濃度ドレイン
   領域よりも不純物濃度が低い領域が形成されてなること
   を特徴とする半導体装置。
3. 【請求項３】 請求項１または２において、分割された
   複数のチャネル領域のうち、最もソース領域側に位置す
   るチャネル領域には、高濃度ソース領域が隣接している
   ことを特徴とする半導体装置。
4. 【請求項４】 前記半導体装置は前記基板上にマトリク
   ス状に形成されてなる画素電極と、前記画素電極に接続
   してなる薄膜トランジシスタと、前記薄膜トランジスタ
   に配線を介して接続してなる駆動回路とが少なくとも形
   成されてなるアクティブマトリクス基板であり、前記画
   素電極に接続してなる薄膜トランジスタ及び前記駆動回
   路を構成する薄膜トランジスタに前記請求項１乃至３に
   記載の薄膜トランジスタが形成されてなることを特徴と
   する半導体装置。
5. 【請求項５】 請求項４に記載のアクティブマトリクス
   基板と、対向基板とにより形成されてなる電気光学装
   置。
6. 【請求項６】 請求項５に記載の電気光学装置を搭載し
   た電子機器。