JP2000286549A - バイアコネクションを備えた基板の製造方法 - Google Patents

バイアコネクションを備えた基板の製造方法

Info

Publication number
JP2000286549A
JP2000286549A JP2000065347A JP2000065347A JP2000286549A JP 2000286549 A JP2000286549 A JP 2000286549A JP 2000065347 A JP2000065347 A JP 2000065347A JP 2000065347 A JP2000065347 A JP 2000065347A JP 2000286549 A JP2000286549 A JP 2000286549A
Authority
JP
Japan
Prior art keywords
substrate
conductive
conductive layer
sides
vias
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000065347A
Other languages
English (en)
Inventor
T Chou William
ティー チョウ ウィリアム
Solomon I Beilin
アイ ベイリン ソロモン
G Lee Michael
ジー リー マイケル
Michael G Peters
ジー ピーターズ マイケル
Vincent Wang Uen-Cho
ヴィンセント ワン ウェン−チョウ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JP2000286549A publication Critical patent/JP2000286549A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 バイアを充填する導電性領域の厚さがパター
ニングされた金属層の厚さによって制限されない、導電
性バイアにより相互接続された導電層が両面に設けられ
た基板の製造方法の提供を目的とする。 【解決手段】 基板の両側表面の片面若しくは両面に導
電層１０２，１１２が堆積又は積層された誘電体層１０
０を使用する。誘電体を通り基板と導電層の境界で止ま
る非貫通バイア１０４を穿孔するためレーザドリル加工
が使用される。電解めっきプロセスにより、導電層への
電気接続を確立するために導電性材料１０６でバイアを
埋める。第２の導電層１０８は、基板のもう一方の表面
に堆積又は積層される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置用の多
層相互連結基板の製造方法に係わり、特に、導電性バイ
アによって相互接続された二つの導電層が両面に設けら
れた基板の製造方法に関する。
【０００２】
【従来の技術】両面多層印刷回路基板は、一般的に、集
積回路の集積度を高めるため半導体産業で使用されてい
る。両面多層印刷回路基板は、典型的に、両面に印刷回
路が設けられた平面誘電体基板から作製される。基板表
面上の導電層は、基板中に作製された導電性バイアを介
して相互接続される。このような多数枚の回路基板が積
層され相互接続され、より複雑な構造体が作製される。
【０００３】従来、誘電体基板の両面上の導電層間の相
互接続は、最初に、誘電体基板にバイアをエッチングす
ることによって作製される。次に、基板の片面又は両面
に金属薄層を作製するため真空蒸着若しくは無電解めっ
き作業が行なわれる。電着プロセスは、バイアを埋め、
所望の厚さの金属層で基板の片面又は両面をめっきする
ため使用される。
【０００４】しかし、このような従来の方法にはいくつ
かの欠点がある。真空蒸着工程は、必要な機器のコスト
に起因して実施するために高い費用がかかり、スループ
ットがかなり低いという欠点がある。無電解めっき作業
は、金属層の基板への粘着性が弱く、めっき金属の厚さ
が薄いという欠点がある。
【０００５】
【発明が解決しようとする課題】導電性バイアによって
相互接続された導電層が両面に設けられた誘電体基板を
作製する従来の別の方法は、両面基板を準備し、バイア
ホールを形成する。このバイアは、次に、メタライゼー
ション工程によって充填され２層の導電層に接続され
る。しかし、バイアの充填とパッド及びトレースパター
ンのめっきに同じプロセスが使用されるため、バイアを
充填する導電性領域の厚さはパターニングされた金属層
の厚さによって制限される。
【０００６】したがって、導電性バイアによって相互接
続された導電層が両面に設けられた基板を製造する方法
において、上記従来技術の欠点が解決された方法が必要
とされる。
【０００７】
【課題を解決するための手段】本発明による導電性バイ
アによって相互接続された導電層が両面に設けられた基
板を製造する方法は、基板の両側表面の片面若しくは両
面に導電層が堆積又は積層された誘電体層を使用する。
基板の片面が金属層で覆われている場合、誘電体を通り
基板と導電層の境界で止まる非貫通バイアを穿孔するた
めレーザドリル加工が使用される。電解めっきプロセス
は、導電層への電気接続を確立することによりバイアを
埋めるため使用される。第２の導電層は、基板のもう一
方の表面に堆積又は積層される。初期構造体が基板の両
面に導電層を有する場合、ドリル加工は上側導電層を通
る孔をあけるように制御され、次に、基板中ではパワー
を低下させてドリル加工が続けられる。上側導電層に穿
孔された非貫通バイアは、バイア充填工程中にめっきさ
れ、必要に応じて、充填されたバイア部位と周囲の導電
層との間に平坦な表面が得られるようにプレーナー化さ
れる。導電層は、次に、パッド及び相互接続トレースを
作製するため必要に応じてパターニングされる。
【０００８】
【発明の実施の形態】本発明は、両面に設けられた導電
層の間に相互接続を有する誘電体基板の製造方法に関す
る。誘電体基板は、基板の両側の片面若しくは両面に金
属層が堆積又は積層される。レーザードリル加工は、
（両面に金属層が設けられた場合には）上側金属層又は
誘電体基板をパターニングするため使用される。片面金
属層の場合、ドリル加工によって誘電体基板を通る孔が
低出力で穿孔され、下側の金属層でドリル加工は停止す
る。両面金属層の場合、ドリル加工は比較的高い出力で
上側金属層を貫通する孔をあけ、下側の金属層で停止さ
れる。レーザードリル加工は、基板、又は、上側金属層
及び基板に非貫通的にパターンを形成し、２層の金属層
を相互接続するバイアのための部位を作製する。バイア
部位はレーザードリル加工後に洗浄してもよい。次に、
電解めっき作業が導電性材料でバイア部位を充填するた
め使用される。このバイア部位の充填は、下側にある金
属層まで電気接続を作製することによっても実現され
る。片面金属層の場合、第２の金属層が基板の上側に堆
積又は積層される。両面金属層の場合、上側層を貫通す
る孔はバイア充填作業中にめっきされる。バイア領域
は、必要に応じて、充填されたバイア領域の高さを周囲
の金属層と同じ高さにするためプレーナー化される。
【０００９】図１の（Ａ）乃至（Ｆ）には、本発明によ
るバイア接続を用いて基板を作製するためのプロセスフ
ローが示されている。図１の（Ａ）に示されるように、
本発明によるプロセスは、誘電体基板１００から始ま
る。金属層１０２は基板１００の片面若しくは両面に形
成される。同図の（Ａ）には、片面に導電層が設けられ
た構造体が示されている。金属層１０２は、基板１００
にそのまま堆積され、又は、接着剤を用いて基板１００
上に積層される。或いは、鋳造プロセス（液体誘電体が
金属箔上で鋳造される）が誘電−導電層を作製するため
使用される。
【００１０】図１の（Ｂ）に示されるように、コンピュ
ータ制御されたレーザードリル加工機は、基板１００の
上側表面をパターニングするため使用される。レーザー
は、基板１００を穿孔し、下にある金属層１０２の表面
で止めることにより、非貫通バイア部位１０４を形成す
るため使用される。随意的な洗浄作業は、バイア部位を
洗浄し、次の段階のため金属・誘電体の構造体を準備す
るため使用される。
【００１１】電解めっきプロセスは、導電性材料１０６
でバイア部位を充填するため使用される（図１の
（Ｃ））。これは、金属層１０２への電気接続を作製す
ることにより行なわれる。第２の金属層１０８は、所望
の基板構造体を作製するため、基板１００の上側表面に
堆積又は積層される（図１の（Ｄ））。
【００１２】初期構造体が基板１００の両面に堆積又は
積層された金属層１１２を有する場合、レーザードリル
加工機は、上側金属層を通る非貫通バイア部位を穿孔す
るためかなり高出力に設定され、次に、レーザー出力は
基板内を穿孔するため下げられる。ドリル加工作業は、
基板と下にある金属層との間の境界でもう一度停止され
る。このような本発明の方法の一実施例の場合に、各バ
イア部位で上側金属層を通過する孔は、バイアが充填さ
れるときに導電性材料でめっきされる。基板上の元の導
電層が基板上にめっきされた領域の高さよりも薄い場合
に、バイア領域は、周囲の金属層と同じ高さになるよう
にプレーナー化処理される必要がある（そのプレーナー
化処理の結果は図１の（Ｅ）に示される）。この一実施
例の場合、誘電体基板の中で露出する領域は、めっきプ
ロセス中に露出したバイア領域だけであることに注意す
る必要がある。これにより露出領域が最小限に抑えら
れ、処理中に吸収される水が減少する。これは、誘電体
基板の膨張並びに寸法変化を制限する。
【００１３】上側金属層がパターニングされた基板の上
にそのまま堆積される場合、バイアに電気接続された高
集積度導電パターン１２０を形成するため準粘着性プロ
セスによってパターニングされる（図１（Ｆ））。
【００１４】図２には、本発明の製造方法により作製さ
れた多層構造体の略側面図が示される。同図に示される
ごとく、相互接続多層構造体は、２層以上の導電層−誘
電体層−導電層の構造体を接着層１２０を用いて互いに
接着させることにより作製される。図２に示された構造
体の全体は、最初に、本発明の方法に従って導電層−基
板−導電層の各構造体を別々に処理し、次に、接着層１
２０を用いてこれらの構造体を一つに接合することによ
り作製される。必要ならば、電気接続は、２枚の基板を
垂直方向に相互接続するため適した適切な相互接続技術
を用いて別個の基板の導電層の間に接着層を介して作製
される。このような技術の中の一つは、本願出願人であ
る富士通株式会社により開発されたＺコネクション技術
である。Ｚコネクション技術は、1998年11月13日に出願
された発明の名称が"MultilayerLaminated Substrates
with High Density Interconnects and Methods of Mak
ing the Same"である米国特許出願第09/192,003号と、1
998年12月1日に出願された発明の名称が"Articles Comp
rised of Electrically Conductive Media"である米国
特許出願第09/203,126号に記載され、これらの文献は参
考のため引用される。
【００１５】図２には、本発明による方法が従来技術に
よる方法よりも多層基板構造体を製造するために優れて
いる利点が示されている。図3は、図2に示された導電基
板を相互接続する従来技術による方法を説明するための
側面図である。図3に示されるように、多層基板上の導
電層を相互接続するため、めっきされたスルーホールが
使用されるとき、ホール（孔）は、先に組み立てられた
多層基板構造体の全ての層を貫通するように穿孔され
る。次に、層を電気的に一体的に接続するため、メタラ
イゼーションプロセスが実行される。図3に示されるよ
うに、このメタライゼーションプロセスによって、各層
の利用可能な能動デバイス領域の重要な部分はめっきさ
れたスルーホールによって占領される。これは、接続が
要求されていない層では不要である。これに対し、本発
明の方法によれば、相互接続場所のカスタマイズが可能
であり、利用可能な接続配線領域が増加する。
【００１６】誘電体基板にパターンを形成するため非貫
通バイアを形成する上記のレーザードリル加工方法の他
に、ウェットエッチング、プラズマエッチング、或い
は、その他の適当な技術が、下にある導電層に孔をあけ
ることなく基板を選択的にパターニングするため使用さ
れる。プラズマ又はウェット化学エッチングは、メタラ
イゼーションプロセスの前にバイア部位を洗浄するため
使用してもよい。
【００１７】誘電体基板は、フレキシブル材料又は剛性
材料のいずれでも構わない。フレキシブル材料を使用す
る場合に、本発明の方法は、このような誘電体基板の処
理と関連した寸法制御問題を取り扱うので特に有利であ
る。また、従来より知られているフレキシブル基板の処
理中の熱的変化及び機械的変化は、精密なアライメント
が要求される領域の間に寸法的な変化を生じさせる。た
とえば、水分吸収は誘電体膜を膨張させる。本発明の方
法は、めっき工程中に露出される基板の面積を最小限に
抑えることによってこの問題を解決する。
【００１８】誘電体の表面の上に延びるめっきされた構
造体の厚さは、（初期構造体が単一の導電層を有する場
合の）誘電体基板の上側表面、又は、上側導電層の上側
表面と実質的に同一平面上にある仕上げ表面を生成する
ため制御され得る。バイア構造体の充填と、パッド及び
トレースパターンのめっきとを行うため同じプロセス工
程が使用される従来技術の方法では充填されたバイア構
造体の寸法上の制約を避けることができないが、本発明
の方法によれば、充填されたバイア構造体の寸法上の制
約を取り除くため、バイア充填工程と、導電パッド及び
トレースのメタライゼーション工程とが別々の工程に効
率的に分離される。
【００１９】上記の説明で使用された用語及び表現は、
本発明の説明のため使用されたものであって、本発明を
制限するものではなく、また、これらの用語及び表現を
使用することによって、詳細な説明及び図面に示された
特徴或いは特徴の一部分の均等物を除外する意図はな
い。特許請求の範囲に記載された発明の範囲を逸脱する
こと無く、種々の変形をなし得ることが認められる。
【００２０】
【発明の効果】以上の説明の通り、本発明の導電性バイ
アによって相互接続された導電層が両面に設けられた基
板を製造する方法によれば、必要な機器のコストに起因
して実施するために高い費用がかかりスループットがか
なり低い真空蒸着工程と、金属層の基板への粘着性が弱
くめっき金属の厚さが薄い無電解めっき作業の欠点が回
避される。
【００２１】また、本発明の方法によれば、バイアの充
填とパッド及びトレースパターンのめっきに別個のプロ
セスが使用されるため、バイアを充填する導電性領域の
厚さはパターニングされた金属層の厚さによって制限さ
れなくなる。
【図面の簡単な説明】
【図１】（Ａ）乃至（Ｆ）は、本発明による基板製造方
法のプロセスフローを示す導電層を有する基板の側面図
である。
【図２】図１に示された複数個の基板構造体から作製さ
れ、本発明の製造方法により基板の導電層が相互接続さ
れた多層構造体の側面図である。
【図３】従来技術による導電性基板を相互接続する方法
を説明する基板の側面図である。
【符号の説明】
１００ 誘電体基板 １０２，１１２ 金属層 １０４ バイア部位 １０６ 導電性材料 １０８ 第２の金属層 １１４ 高集積度導電パターン １２０ 接着層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マイケル ジー リー アメリカ合衆国，カリフォルニア 95120, サン・ノゼ，セイジ・オーク・ウェイ 6064番 (72)発明者 マイケル ジー ピーターズ アメリカ合衆国，カリフォルニア 95051, サンタ・クララ，ジャンニニ・ドライヴ 485番 (72)発明者 ウェン−チョウ ヴィンセント ワン アメリカ合衆国，カリフォルニア 95014, クパティーノ，エドミントン・ドライヴ 18457番

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 導電性バイアによって相互接続された導
    電層が両面に設けられた基板を製造する方法であって、 両側の実質的に平坦な表面の中の第1の面に導電層を有
    する誘電体基板を設ける工程と、 上記基板を通り上記基板と上記導電層の境界へ延びる非
    貫通バイアのための部位を形成する工程と、 上記導電層への接続部を作る電解めっきプロセスを用い
    て上記非貫通バイアのための部位を導電性材料で充填す
    る工程とを有する方法。
  2. 【請求項２】 上記基板の実質的に平坦な表面の中の第
    ２の面に上記充填された非貫通バイアに相互接続された
    導電層を形成する工程を更に有する請求項1記載の方
    法。
  3. 【請求項３】 上記非貫通バイアのための部位を形成す
    る工程はレーザードリル加工を用いて上記非貫通バイア
    のための部位を形成する、請求項1又は2記載の方法。
  4. 【請求項４】 上記導電層を形成する工程は上記第２の
    面に導電層を積層させる、請求項2又は３記載の方法。
  5. 【請求項５】 導電性バイアによって相互接続された導
    電層が両面に設けられた基板を製造する方法であって、 実質的に平坦な両側の表面に第１の導電層及び第２の導
    電層を有する誘電体基板を設ける工程と、 上記第１の導電層及び上記基板を通り上記基板と上記第
    ２の導電層の境界へ延びる非貫通バイアのための部位を
    形成する工程と、 上記第２の導電層への接続部を作る電解めっきプロセス
    を用いて上記非貫通バイアのための部位を導電性材料で
    充填する工程とを有する方法。
  6. 【請求項６】 上記第１の導電層と実質的に同一平面に
    なるように必要に応じて上記充填された非貫通バイアの
    ための部位をプレーナー化する工程を更に有する請求項
    ５記載の方法。
  7. 【請求項７】 上記非貫通バイアのための部位を形成す
    る工程はレーザードリル加工を用いて上記非貫通バイア
    のための部位を形成する、請求項５又は６記載の方法。
JP2000065347A 1999-03-24 2000-03-09 バイアコネクションを備えた基板の製造方法 Pending JP2000286549A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US27554399A 1999-03-24 1999-03-24
US275543 1999-03-24

Publications (1)

Publication Number Publication Date
JP2000286549A true JP2000286549A (ja) 2000-10-13

Family

ID=23052750

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000065347A Pending JP2000286549A (ja) 1999-03-24 2000-03-09 バイアコネクションを備えた基板の製造方法

Country Status (2)

Country Link
US (1) US6662443B2 (ja)
JP (1) JP2000286549A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002062116A1 (en) * 2001-01-30 2002-08-08 Matsushita Electric Industrial Co., Ltd. It laminating double-side circuit board and production method therefor and multi-layer printed circuit board using
JP2005524109A (ja) * 2002-04-23 2005-08-11 アリーン テクノロジー コーポレイション 可撓性ディスプレイ用の電気接触部
JP2011103000A (ja) * 2002-11-26 2011-05-26 E Ink Corp 可撓性電子回路およびディスプレイ

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2828334A1 (fr) * 2001-08-03 2003-02-07 Schlumberger Systems & Service Procede pour rendre connectable electriquement et mecaniquement un dispositif electrique ayant une face munie de plots de contacts
US7083901B2 (en) * 2002-10-01 2006-08-01 International Business Machines Corporation Joining member for Z-interconnect in electronic devices without conductive paste
DE602004028349D1 (de) 2003-03-04 2010-09-09 Rohm & Haas Elect Mat Koaxiale wellenleitermikrostrukturen und verfahern zu ihrer bildung
EP1939137B1 (en) 2006-12-30 2016-08-24 Nuvotronics, LLC Three-dimensional microstructures and methods of formation thereof
US7755174B2 (en) 2007-03-20 2010-07-13 Nuvotonics, LLC Integrated electronic components and methods of formation thereof
KR101472134B1 (ko) 2007-03-20 2014-12-15 누보트로닉스, 엘.엘.씨 동축 전송선 마이크로구조물 및 그의 형성방법
US10410991B2 (en) * 2007-08-06 2019-09-10 Immunolight, Llc Adhesive bonding composition and method of use
WO2016003888A1 (en) 2014-06-30 2016-01-07 Immunolight, Llc Improved adhesive bonding composition and method of use
TWI358799B (en) * 2007-11-26 2012-02-21 Unimicron Technology Corp Semiconductor package substrate and method of form
US8967772B2 (en) * 2009-10-22 2015-03-03 Memjet Technology Ltd. Inkjet printhead having low-loss contact for thermal actuators
US20110123783A1 (en) 2009-11-23 2011-05-26 David Sherrer Multilayer build processses and devices thereof
JP5639194B2 (ja) * 2010-01-22 2014-12-10 ヌボトロニクス，エルエルシー 熱制御
US8917150B2 (en) * 2010-01-22 2014-12-23 Nuvotronics, Llc Waveguide balun having waveguide structures disposed over a ground plane and having probes located in channels
US8866300B1 (en) 2011-06-05 2014-10-21 Nuvotronics, Llc Devices and methods for solder flow control in three-dimensional microstructures
US8814601B1 (en) * 2011-06-06 2014-08-26 Nuvotronics, Llc Batch fabricated microconnectors
JP6335782B2 (ja) 2011-07-13 2018-05-30 ヌボトロニクス、インク． 電子的および機械的な構造を製作する方法
US8564909B1 (en) 2011-10-24 2013-10-22 Magnecomp Corporation Multilayer bond pads for hard disk drive suspensions
JP6443609B2 (ja) * 2012-07-10 2018-12-26 パナソニックＩｐマネジメント株式会社 コネクタ装置及びそれに用いる雌側コネクタ
US9325044B2 (en) 2013-01-26 2016-04-26 Nuvotronics, Inc. Multi-layer digital elliptic filter and method
US9306254B1 (en) 2013-03-15 2016-04-05 Nuvotronics, Inc. Substrate-free mechanical interconnection of electronic sub-systems using a spring configuration
US9306255B1 (en) 2013-03-15 2016-04-05 Nuvotronics, Inc. Microstructure including microstructural waveguide elements and/or IC chips that are mechanically interconnected to each other
EP3095159A4 (en) 2014-01-17 2017-09-27 Nuvotronics, Inc. Wafer scale test interface unit: low loss and high isolation devices and methods for high speed and high density mixed signal interconnects and contactors
US10847469B2 (en) 2016-04-26 2020-11-24 Cubic Corporation CTE compensation for wafer-level and chip-scale packages and assemblies
EP3224899A4 (en) 2014-12-03 2018-08-22 Nuvotronics, Inc. Systems and methods for manufacturing stacked circuits and transmission lines
US10319654B1 (en) 2017-12-01 2019-06-11 Cubic Corporation Integrated chip scale packages
CN111148374A (zh) * 2018-11-02 2020-05-12 先丰通讯股份有限公司 电路板及其电镀方法
DE102019121827A1 (de) * 2019-08-13 2021-02-18 Trumpf Laser- Und Systemtechnik Gmbh Laserätzen mit variierender Ätzselektivität

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3311966A (en) 1962-09-24 1967-04-04 North American Aviation Inc Method of fabricating multilayer printed-wiring boards
US3335489A (en) 1962-09-24 1967-08-15 North American Aviation Inc Interconnecting circuits with a gallium and indium eutectic
US3391457A (en) 1965-03-10 1968-07-09 Litton Systems Inc Shielded circuit conductor
US3464855A (en) 1966-09-06 1969-09-02 North American Rockwell Process for forming interconnections in a multilayer circuit board
US3791858A (en) 1971-12-13 1974-02-12 Ibm Method of forming multi-layer circuit panels
SE404863B (sv) 1975-12-17 1978-10-30 Perstorp Ab Forfarande vid framstellning av ett flerlagerkort
US4591411A (en) 1982-05-05 1986-05-27 Hughes Aircraft Company Method for forming a high density printed wiring board
US4663497A (en) 1982-05-05 1987-05-05 Hughes Aircraft Company High density printed wiring board
JPS61206293A (ja) 1985-03-08 1986-09-12 日本ペイント株式会社 回路板の製造方法
US4915983A (en) 1985-06-10 1990-04-10 The Foxboro Company Multilayer circuit board fabrication process
US5320979A (en) 1987-07-20 1994-06-14 Nippon Telegraph And Telephone Corporation Method of connecting wirings through connection hole
US4996133A (en) 1987-07-31 1991-02-26 Texas Instruments Incorporated Self-aligned tungsten-filled via process and via formed thereby
US4824511A (en) 1987-10-19 1989-04-25 E. I. Du Pont De Nemours And Company Multilayer circuit board with fluoropolymer interlayers
US4856184A (en) 1988-06-06 1989-08-15 Tektronix, Inc. Method of fabricating a circuit board
US4943346A (en) 1988-09-29 1990-07-24 Siemens Aktiengesellschaft Method for manufacturing printed circuit boards
US4961259A (en) 1989-06-16 1990-10-09 Hughes Aircraft Company Method of forming an interconnection by an excimer laser
US5100501A (en) 1989-06-30 1992-03-31 Texas Instruments Incorporated Process for selectively depositing a metal in vias and contacts by using a sacrificial layer
US4975142A (en) 1989-11-07 1990-12-04 General Electric Company Fabrication method for printed circuit board
US5034091A (en) 1990-04-27 1991-07-23 Hughes Aircraft Company Method of forming an electrical via structure
JPH04355990A (ja) 1990-09-18 1992-12-09 Fujitsu Ltd 回路基板およびその製造方法
US5189261A (en) 1990-10-09 1993-02-23 Ibm Corporation Electrical and/or thermal interconnections and methods for obtaining such
US5244538A (en) 1991-07-26 1993-09-14 Microelectronics And Computer Technology Corporation Method of patterning metal on a substrate using direct-write deposition of a mask
JP2794960B2 (ja) 1991-02-19 1998-09-10 松下電器産業株式会社 焼結導体配線基板とその製造方法
US5137597A (en) 1991-04-11 1992-08-11 Microelectronics And Computer Technology Corporation Fabrication of metal pillars in an electronic component using polishing
US5118385A (en) 1991-05-28 1992-06-02 Microelectronics And Computer Technology Corporation Multilayer electrical interconnect fabrication with few process steps
US5227013A (en) 1991-07-25 1993-07-13 Microelectronics And Computer Technology Corporation Forming via holes in a multilevel substrate in a single step
US5209817A (en) 1991-08-22 1993-05-11 International Business Machines Corporation Selective plating method for forming integral via and wiring layers
US5274912A (en) 1992-09-01 1994-01-04 Rogers Corporation Method of manufacturing a multilayer circuit board
US5375041A (en) 1992-12-02 1994-12-20 Intel Corporation Ra-tab array bump tab tape based I.C. package
US5454161A (en) 1993-04-29 1995-10-03 Fujitsu Limited Through hole interconnect substrate fabrication process
JPH06314869A (ja) 1993-04-30 1994-11-08 Eastern:Kk プリント配線板のスルーホール形成方法
US5419038A (en) 1993-06-17 1995-05-30 Fujitsu Limited Method for fabricating thin-film interconnector
US5527998A (en) 1993-10-22 1996-06-18 Sheldahl, Inc. Flexible multilayer printed circuit boards and methods of manufacture
AU1182295A (en) 1993-11-19 1995-06-06 Cts Corporation Metallurgically bonded polymer vias
US5378313A (en) 1993-12-22 1995-01-03 Pace; Benedict G. Hybrid circuits and a method of manufacture
JP2775585B2 (ja) 1994-03-25 1998-07-16 日本メクトロン株式会社 両面配線基板の製造法
US5466972A (en) 1994-05-09 1995-11-14 At&T Corp. Metallization for polymer-dielectric multichip modules including a Ti/Pd alloy layer
US5514247A (en) 1994-07-08 1996-05-07 Applied Materials, Inc. Process for plasma etching of vias
JP3587884B2 (ja) 1994-07-21 2004-11-10 富士通株式会社 多層回路基板の製造方法
US5541366A (en) 1994-12-12 1996-07-30 M-Rad Electromagnetic Technology Ltd. Foam printed circuit substrates
US5567329A (en) 1995-01-27 1996-10-22 Martin Marietta Corporation Method and system for fabricating a multilayer laminate for a printed wiring board, and a printed wiring board formed thereby
US5910255A (en) 1996-11-08 1999-06-08 W. L. Gore & Associates, Inc. Method of sequential laser processing to efficiently manufacture modules requiring large volumetric density material removal for micro-via formation
US5863446A (en) 1996-11-08 1999-01-26 W. L. Gore & Associates, Inc. Electrical means for extracting layer to layer registration
US5925206A (en) 1997-04-21 1999-07-20 International Business Machines Corporation Practical method to make blind vias in circuit boards and other substrates
US6163957A (en) 1998-11-13 2000-12-26 Fujitsu Limited Multilayer laminated substrates with high density interconnects and methods of making the same
US6054761A (en) 1998-12-01 2000-04-25 Fujitsu Limited Multi-layer circuit substrates and electrical assemblies having conductive composition connectors

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002062116A1 (en) * 2001-01-30 2002-08-08 Matsushita Electric Industrial Co., Ltd. It laminating double-side circuit board and production method therefor and multi-layer printed circuit board using
US7151228B2 (en) 2001-01-30 2006-12-19 Matsushita Electric Industrial Co., Ltd. Laminating double-side circuit board, manufacturing method thereof, and multilayer printed circuit board using same
JP2005524109A (ja) * 2002-04-23 2005-08-11 アリーン テクノロジー コーポレイション 可撓性ディスプレイ用の電気接触部
CN1322587C (zh) * 2002-04-23 2007-06-20 艾伦技术公司 软性电子设备及其制造方法
JP2011103000A (ja) * 2002-11-26 2011-05-26 E Ink Corp 可撓性電子回路およびディスプレイ

Also Published As

Publication number Publication date
US6662443B2 (en) 2003-12-16
US20020000037A1 (en) 2002-01-03

Similar Documents

Publication Publication Date Title
US6662443B2 (en) Method of fabricating a substrate with a via connection
KR100295932B1 (ko) 인쇄회로기판제조방법및이에의해형성된인쇄회로기판
JP3771867B2 (ja) 同一平面回路フィーチャを有する構造およびその製法
US6187652B1 (en) Method of fabrication of multiple-layer high density substrate
KR100467825B1 (ko) 스택형 비아홀을 갖는 빌드업 인쇄회로기판 및 그 제조 방법
JP3585796B2 (ja) 多層配線基板の製造方法、及び半導体装置
US6365974B1 (en) Flex circuit substrate for an integrated circuit package
US7754598B2 (en) Method for manufacturing coreless packaging substrate
US20080128288A1 (en) Method of manufacturing a multi-layer wiring board using a metal member having a rough surface
TW200524502A (en) Method of providing printed circuit board with conductive holes and board resulting therefrom
TW200921816A (en) Method of making multi-layer package board of copper nuclear layer
US6323435B1 (en) Low-impedance high-density deposited-on-laminate structures having reduced stress
JP3721139B2 (ja) プリント配線基板構造及びこれの製造方法
JP3592129B2 (ja) 多層配線基板の製造方法
JP7607076B2 (ja) チップ相互接続を実現するパッケージ構造及びその製作方法
US7393720B2 (en) Method for fabricating electrical interconnect structure
JPH05291744A (ja) 多層配線板の製造法および多層金属層付絶縁基板
JP2007096007A (ja) プリント配線板及びその製造方法
KR20070068445A (ko) 유전체의 표면에 매입된 금속 트레이스들을 갖는 상호접속소자를 제조하는 구조와 방법
US6913814B2 (en) Lamination process and structure of high layout density substrate
JPS63241995A (ja) 多層印刷回路板およびその製法
TWI272887B (en) Printed circuit board and manufacturing method thereof
JP2751678B2 (ja) ポリイミド多層配線基板およびその製造方法
JP3152225B2 (ja) プリント配線板及びその製造方法
JP4176283B2 (ja) 可撓性微細多層回路基板の製造法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050408

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051006

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20051110

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20051209