JP2000286659A - アッテネータ - Google Patents
アッテネータInfo
- Publication number
- JP2000286659A JP2000286659A JP9086999A JP9086999A JP2000286659A JP 2000286659 A JP2000286659 A JP 2000286659A JP 9086999 A JP9086999 A JP 9086999A JP 9086999 A JP9086999 A JP 9086999A JP 2000286659 A JP2000286659 A JP 2000286659A
- Authority
- JP
- Japan
- Prior art keywords
- variable resistance
- frequency variable
- attenuator
- attenuation
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Attenuators (AREA)
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】
【課題】挿入損失を増大させずに最大減衰量を増大させ
る。 【解決手段】信号ライン２８に、第１，第２のＰＩＮダ
イオード２３，２３を直列に挿入する一方、この直列回
路の入力側と出力側とにおいて第３，第４のＰＩＮダイ
オード２４，２５をシャント状にそれぞれ接続してなる
π形回路２６と；第１，第２のＰＩＮダイオード２３，
２３同士の間にてコンデンサ３８を介して第５のＰＩＮ
ダイオード３９を接続して接地する減衰回路２７と；各
ＰＩＮダイオード２２〜２５，３９を駆動する電源装置
のバイアス端子３５と；制御用電源装置のコントロール
端子４５と；を具備している。
る。 【解決手段】信号ライン２８に、第１，第２のＰＩＮダ
イオード２３，２３を直列に挿入する一方、この直列回
路の入力側と出力側とにおいて第３，第４のＰＩＮダイ
オード２４，２５をシャント状にそれぞれ接続してなる
π形回路２６と；第１，第２のＰＩＮダイオード２３，
２３同士の間にてコンデンサ３８を介して第５のＰＩＮ
ダイオード３９を接続して接地する減衰回路２７と；各
ＰＩＮダイオード２２〜２５，３９を駆動する電源装置
のバイアス端子３５と；制御用電源装置のコントロール
端子４５と；を具備している。
Description
【０００１】
【発明の属する技術分野】本発明は携帯電話機等の移動
体通信機器やその他の高周波，マイクロ波帯電気機器等
に好適な高周波用非共振π形アッテネータ等のアッテネ
ータに関する。
体通信機器やその他の高周波，マイクロ波帯電気機器等
に好適な高周波用非共振π形アッテネータ等のアッテネ
ータに関する。
【０００２】
【従来の技術】一般に、携帯電話機等の移動体通信機器
やその他の高周波，マイクロ波帯電気機器等では信号分
岐やアンテナ切替え等のためにアッテネータが使用され
るが、この種の従来のアッテネータの一例としては図６
に示す非共振π形アッテネータ１がある。
やその他の高周波，マイクロ波帯電気機器等では信号分
岐やアンテナ切替え等のためにアッテネータが使用され
るが、この種の従来のアッテネータの一例としては図６
に示す非共振π形アッテネータ１がある。
【０００３】この非共振π形アッテネータ１はマイクロ
波等高周波信号ＲＦが入力される入力端ＩＮと出力端Ｏ
ＵＴとを結ぶ信号ライン２の途中に、図中左右一対の高
周波用可変抵抗素子である第１，第２のＰＩＮダイオー
ド３，４を直列に挿入する一方、これらＰＩＮダイオー
ド３，４のカソード側にて左右一対の第３，第４ＰＩＮ
ダイオード５，６のカソードをシャント状に接続し、こ
れら第３，第４のＰＩＮダイオード５，６のアノード側
を各バイパスコンデンサ７，８を介して接地している。
波等高周波信号ＲＦが入力される入力端ＩＮと出力端Ｏ
ＵＴとを結ぶ信号ライン２の途中に、図中左右一対の高
周波用可変抵抗素子である第１，第２のＰＩＮダイオー
ド３，４を直列に挿入する一方、これらＰＩＮダイオー
ド３，４のカソード側にて左右一対の第３，第４ＰＩＮ
ダイオード５，６のカソードをシャント状に接続し、こ
れら第３，第４のＰＩＮダイオード５，６のアノード側
を各バイパスコンデンサ７，８を介して接地している。
【０００４】また、これら第３，第４のＰＩＮダイオー
ド５，６のアノード側には分圧抵抗９，１０を介して駆
動手段であるバイアス電源装置のバイアス端子１１を接
続して、各ＰＩＮダイオード３，４、５，６に一定の直
流電圧を印加し駆動する一方、第１，第２のＰＩＮダイ
オード３，４のアノード側に高周成分遮断用のチョーク
コイル１２を介して制御手段である制御用電源装置のコ
ントロール端子１３を接続し、各ＰＩＮダイオード３〜
６に印加される制御用直流電圧を制御することにより、
これらＰＩＮダイオード３〜６の内部抵抗を制御して信
号ライン２を通る信号を適宜減衰するようになってい
る。なお、図６中、１４，１５は入，出力側インピーダ
ンス整合用の抵抗である。
ド５，６のアノード側には分圧抵抗９，１０を介して駆
動手段であるバイアス電源装置のバイアス端子１１を接
続して、各ＰＩＮダイオード３，４、５，６に一定の直
流電圧を印加し駆動する一方、第１，第２のＰＩＮダイ
オード３，４のアノード側に高周成分遮断用のチョーク
コイル１２を介して制御手段である制御用電源装置のコ
ントロール端子１３を接続し、各ＰＩＮダイオード３〜
６に印加される制御用直流電圧を制御することにより、
これらＰＩＮダイオード３〜６の内部抵抗を制御して信
号ライン２を通る信号を適宜減衰するようになってい
る。なお、図６中、１４，１５は入，出力側インピーダ
ンス整合用の抵抗である。
【０００５】
【発明が解決しようとする課題】しかしながら、このよ
うな従来のπ形アッテネータ１では、その最大減衰量が
ＰＩＮダイオード３〜６等の高周波用可変抵抗素子の最
大内部等価抵抗と等価電極間容量により制限される。
うな従来のπ形アッテネータ１では、その最大減衰量が
ＰＩＮダイオード３〜６等の高周波用可変抵抗素子の最
大内部等価抵抗と等価電極間容量により制限される。
【０００６】このために、最大減衰量を増大するために
は、同構成のπ形アッテネータ１の複数を縦続接続する
か、あるいは少なくとも、信号ライン２に直列に挿入し
たＰＩＮダイオード３，４の直列挿入数を増やす方法が
ある。
は、同構成のπ形アッテネータ１の複数を縦続接続する
か、あるいは少なくとも、信号ライン２に直列に挿入し
たＰＩＮダイオード３，４の直列挿入数を増やす方法が
ある。
【０００７】しかし、この方法では最小減衰時の挿入損
失がほぼ縦続数に比例して増大するという課題がある。
また、高周波領域に行くほど減衰量が小さくなるという
周波数特性を有し、周波数特性が必ずしも良好ではない
という課題がある。
失がほぼ縦続数に比例して増大するという課題がある。
また、高周波領域に行くほど減衰量が小さくなるという
周波数特性を有し、周波数特性が必ずしも良好ではない
という課題がある。
【０００８】本発明はこのような事情を考慮してなされ
たもので、その目的は、挿入損失を増大させずに最大減
衰量を増大させることができるアッテネータを提供する
ことにある。
たもので、その目的は、挿入損失を増大させずに最大減
衰量を増大させることができるアッテネータを提供する
ことにある。
【０００９】また、本発明の他の目的は、減衰量の周波
数特性を改善することにある。
数特性を改善することにある。
【００１０】
【課題を解決するための手段】請求項１の発明は、信号
路に、一対の高周波用可変抵抗素子を直列に挿入する一
方、この高周波用可変抵抗素子直列回路の入力側と出力
側とにおいて高周波用可変抵抗素子をシャント状にそれ
ぞれ接続してなるπ形回路と；直列に挿入された一対の
高周波用可変抵抗素子同士の間にてキャパシタを介して
高周波用可変抵抗素子を接続して接地する減衰回路と；
各高周波用可変抵抗素子を駆動する駆動手段と；各高周
波用可変抵抗素子に印加する電圧または電流を制御して
これら高周波用可変抵抗素子の内部抵抗を制御すること
により信号路を通る信号の減衰量を制御する制御手段
と；を具備していることを特徴とするアッテネータであ
る。
路に、一対の高周波用可変抵抗素子を直列に挿入する一
方、この高周波用可変抵抗素子直列回路の入力側と出力
側とにおいて高周波用可変抵抗素子をシャント状にそれ
ぞれ接続してなるπ形回路と；直列に挿入された一対の
高周波用可変抵抗素子同士の間にてキャパシタを介して
高周波用可変抵抗素子を接続して接地する減衰回路と；
各高周波用可変抵抗素子を駆動する駆動手段と；各高周
波用可変抵抗素子に印加する電圧または電流を制御して
これら高周波用可変抵抗素子の内部抵抗を制御すること
により信号路を通る信号の減衰量を制御する制御手段
と；を具備していることを特徴とするアッテネータであ
る。
【００１１】この発明によれば、制御手段により各高周
波用可変抵抗素子に印加される電圧または電流を連続的
に制御すると、これら高周波用可変抵抗素子の内部抵抗
が連続的に制御されるので、信号路を通る入力信号の減
衰量が連続的に制御される。そして、信号路の入力端に
入力された信号は、π形回路の高周波用可変抵抗素子に
より減衰されるうえに、減衰回路の高周波用可変抵抗素
子によっても減衰されるので、最大減衰量を増大させる
ことができる。
波用可変抵抗素子に印加される電圧または電流を連続的
に制御すると、これら高周波用可変抵抗素子の内部抵抗
が連続的に制御されるので、信号路を通る入力信号の減
衰量が連続的に制御される。そして、信号路の入力端に
入力された信号は、π形回路の高周波用可変抵抗素子に
より減衰されるうえに、減衰回路の高周波用可変抵抗素
子によっても減衰されるので、最大減衰量を増大させる
ことができる。
【００１２】しかも、減衰回路の高周波用可変抵抗素子
は信号路にシャント状に接続され、直列には挿入されて
いないので、挿入損失の増大を抑制することができる。
は信号路にシャント状に接続され、直列には挿入されて
いないので、挿入損失の増大を抑制することができる。
【００１３】さらに、この減衰回路側のインピーダンス
はπ形回路の高周波用可変抵抗素子直列回路側のインピ
ーダンスよりも低いので、高周波的には殆ど無視するこ
とができる。このために、入出力のインピーダンス整合
に悪影響を与えることが殆どない。
はπ形回路の高周波用可変抵抗素子直列回路側のインピ
ーダンスよりも低いので、高周波的には殆ど無視するこ
とができる。このために、入出力のインピーダンス整合
に悪影響を与えることが殆どない。
【００１４】請求項２の発明は、減衰回路におけるキャ
パシタと高周波用可変抵抗素子との間を、インダクタを
それぞれ介して各シャント状接続の高周波用可変抵抗素
子のカソード側にそれぞれ接続していることを特徴とす
る請求項１記載のアッテネータである。
パシタと高周波用可変抵抗素子との間を、インダクタを
それぞれ介して各シャント状接続の高周波用可変抵抗素
子のカソード側にそれぞれ接続していることを特徴とす
る請求項１記載のアッテネータである。
【００１５】この発明によれば、請求項１の発明の作用
効果に加えて、π形回路の高周波用可変抵抗素子直列回
路側に対して並列になるようにインダクタをシャント状
高周波可変抵抗素子側に接続しているので、入力信号の
高周波信号成分がシャント側高周波可変抵抗素子側にリ
ークするのをインダクタにより防止ないし低減すること
ができる。
効果に加えて、π形回路の高周波用可変抵抗素子直列回
路側に対して並列になるようにインダクタをシャント状
高周波可変抵抗素子側に接続しているので、入力信号の
高周波信号成分がシャント側高周波可変抵抗素子側にリ
ークするのをインダクタにより防止ないし低減すること
ができる。
【００１６】請求項３の発明は、減衰回路におけるキャ
パシタと高周波用可変抵抗素子との間を、インダクタと
抵抗を介して接地していることを特徴とする請求項１記
載のアッテネータである。
パシタと高周波用可変抵抗素子との間を、インダクタと
抵抗を介して接地していることを特徴とする請求項１記
載のアッテネータである。
【００１７】この発明によれば、請求項１記載の発明の
作用効果に加えて、インダクタにより入力信号の高周波
信号成分のリークを防止ないし低減できるうえに、この
インダクタは信号路に直列に挿入されていないので、挿
入損失が増大するのを防止ないし低減できるうえに、こ
のインダクタは１個でよいので、コスト低減を図ること
ができる。
作用効果に加えて、インダクタにより入力信号の高周波
信号成分のリークを防止ないし低減できるうえに、この
インダクタは信号路に直列に挿入されていないので、挿
入損失が増大するのを防止ないし低減できるうえに、こ
のインダクタは１個でよいので、コスト低減を図ること
ができる。
【００１８】請求項４の発明は、減衰回路のキャパシタ
の容量は、入力信号の減衰量の周波数特性を改善する値
に設定されていることを特徴とする請求項１ないし３の
いずれか一に記載のアッテネータである。
の容量は、入力信号の減衰量の周波数特性を改善する値
に設定されていることを特徴とする請求項１ないし３の
いずれか一に記載のアッテネータである。
【００１９】この発明によれば、請求項１ないし３のい
ずれかの発明の作用効果に加えて、減衰回路のキャパシ
タの容量を入力信号の減衰量の周波数特性を改善する小
さい値に設定しているので、この減衰量の周波数特性を
改善することができる。
ずれかの発明の作用効果に加えて、減衰回路のキャパシ
タの容量を入力信号の減衰量の周波数特性を改善する小
さい値に設定しているので、この減衰量の周波数特性を
改善することができる。
【００２０】請求項５の発明は、高周波用可変抵抗素子
が、ＰＩＮダイオード、ＭＥＳＦＥＴ，ＪＦＥＴのいず
れかであることを特徴とする請求項１ないし４のいずれ
か一に記載のアッテネータである。ここで、ＭＥＳＦＥ
ＴとはＭＥｔａｌ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＦＥ
Ｔ、ＪＦＥＴとはＪｏｉｎｔ ＦＥＴをいう。
が、ＰＩＮダイオード、ＭＥＳＦＥＴ，ＪＦＥＴのいず
れかであることを特徴とする請求項１ないし４のいずれ
か一に記載のアッテネータである。ここで、ＭＥＳＦＥ
ＴとはＭＥｔａｌ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＦＥ
Ｔ、ＪＦＥＴとはＪｏｉｎｔ ＦＥＴをいう。
【００２１】この発明によれば、上記請求項１ないし４
のいずれか一の発明と同様の作用効果を奏することがで
きる。
のいずれか一の発明と同様の作用効果を奏することがで
きる。
【００２２】
【発明の実施の形態】以下、本発明の実施形態を図１〜
図５に基づいて説明する。なお、これらの図中、同一ま
たは相当部分には同一符号を付している。
図５に基づいて説明する。なお、これらの図中、同一ま
たは相当部分には同一符号を付している。
【００２３】図１は本発明の一実施形態に係るアッテネ
ータ２１の電子回路図である。このアッテネータ２１は
高周波用可変抵抗素子である４個のＰＩＮダイオード２
２，２３，２４，２５をπ形に接続してなるπ形回路２
６に、図中破線で示す減衰回路２７を追加することによ
り、等価的にπ形アッテネータ回路内部に副次的なＴ形
アッテネータ回路を付加した点に特徴がある。
ータ２１の電子回路図である。このアッテネータ２１は
高周波用可変抵抗素子である４個のＰＩＮダイオード２
２，２３，２４，２５をπ形に接続してなるπ形回路２
６に、図中破線で示す減衰回路２７を追加することによ
り、等価的にπ形アッテネータ回路内部に副次的なＴ形
アッテネータ回路を付加した点に特徴がある。
【００２４】すなわち、π形回路２６は、マイクロ波等
高周波信号ＲＦが入力される入力端ＩＮと出力端ＯＵＴ
とを結ぶ信号ライン２８の途中に、第１，第２のＰＩＮ
ダイオード２２，２３を、そのアノード同士が対向する
状態で直列に挿入して高周波用可変抵抗素子直列回路を
構成している。
高周波信号ＲＦが入力される入力端ＩＮと出力端ＯＵＴ
とを結ぶ信号ライン２８の途中に、第１，第２のＰＩＮ
ダイオード２２，２３を、そのアノード同士が対向する
状態で直列に挿入して高周波用可変抵抗素子直列回路を
構成している。
【００２５】そして、この信号ライン２８には、第１の
ＰＩＮダイオード２２のカソードと入力端ＩＮとの間に
て入力側カップリングコンデンサ２９を直列に挿入する
一方、第２のＰＩＮダイオード２３のカソードと出力端
ＯＵＴとの間にて出力側カップリングコンデンサ３０を
直列に挿入している。
ＰＩＮダイオード２２のカソードと入力端ＩＮとの間に
て入力側カップリングコンデンサ２９を直列に挿入する
一方、第２のＰＩＮダイオード２３のカソードと出力端
ＯＵＴとの間にて出力側カップリングコンデンサ３０を
直列に挿入している。
【００２６】さらに、信号ライン２８には、入力側カッ
プリングコンデンサ２９と第１のＰＩＮダイオード２２
のカソードとの間にて、第３のＰＩＮダイオード２４の
カソード側をシャント状に接続する一方、この第３のＰ
ＩＮダイオード２４と入力側カップリングコンデンサ２
９との間にて入力側インピーダンス整合用の抵抗３１を
シャント状に接続し、この入力側抵抗３１の一端を接地
している。
プリングコンデンサ２９と第１のＰＩＮダイオード２２
のカソードとの間にて、第３のＰＩＮダイオード２４の
カソード側をシャント状に接続する一方、この第３のＰ
ＩＮダイオード２４と入力側カップリングコンデンサ２
９との間にて入力側インピーダンス整合用の抵抗３１を
シャント状に接続し、この入力側抵抗３１の一端を接地
している。
【００２７】また、信号ライン２８には、出力側カップ
リングコンデンサ３０と第２のＰＩＮダイオード２３の
カソードとの間にて、第４のＰＩＮダイオード２５のカ
ソード側をシャント状に接続する一方、この第４のＰＩ
Ｎダイオード２５と出力側カップリングコンデンサ３０
との間にて出力側インピーダンス整合用の抵抗３２をシ
ャント状に接続し、この出力側抵抗３２の一端を接地し
ている。
リングコンデンサ３０と第２のＰＩＮダイオード２３の
カソードとの間にて、第４のＰＩＮダイオード２５のカ
ソード側をシャント状に接続する一方、この第４のＰＩ
Ｎダイオード２５と出力側カップリングコンデンサ３０
との間にて出力側インピーダンス整合用の抵抗３２をシ
ャント状に接続し、この出力側抵抗３２の一端を接地し
ている。
【００２８】そして、第３，第４のＰＩＮダイオード２
４，２５の各アード側を抵抗３３，３４をそれぞれ介し
て駆動手段であるバイアス電源装置のバイアス端子３５
に接続している。
４，２５の各アード側を抵抗３３，３４をそれぞれ介し
て駆動手段であるバイアス電源装置のバイアス端子３５
に接続している。
【００２９】さらに、抵抗３３と第３のＰＩＮダイオー
ド２４のアノード側との間には、接地されたバイパスコ
ンデンサ３６を接続する一方、抵抗３４と第４のＰＩＮ
ダイオード２５のアノード側との間には、接地されたバ
イパスコンデンサ３７を接続している。
ド２４のアノード側との間には、接地されたバイパスコ
ンデンサ３６を接続する一方、抵抗３４と第４のＰＩＮ
ダイオード２５のアノード側との間には、接地されたバ
イパスコンデンサ３７を接続している。
【００３０】一方、減衰回路２７は、信号ライン２８の
第１，第２のＰＩＮダイオード２２，２３のアノード同
士を接続する中間部にて、コンデンサ３８と第５のＰＩ
Ｎダイオード３９と抵抗４０の直列回路を接続し、この
抵抗４０の他端をバイアス電源装置３５に接続し、バイ
アス電圧ＶＢを各ＰＩＮダイオード２２〜２５，３９に
印加することにより、これらを駆動するようになってい
る。この抵抗４０と第５のＰＩＮダイオード３９との間
には、接地されたバイパスコンデンサ４１を接続してい
る。上記コンデンサ３８の容量は入力信号ＲＦの減衰量
の周波数特性が改善される小さい値に設定されている。
第１，第２のＰＩＮダイオード２２，２３のアノード同
士を接続する中間部にて、コンデンサ３８と第５のＰＩ
Ｎダイオード３９と抵抗４０の直列回路を接続し、この
抵抗４０の他端をバイアス電源装置３５に接続し、バイ
アス電圧ＶＢを各ＰＩＮダイオード２２〜２５，３９に
印加することにより、これらを駆動するようになってい
る。この抵抗４０と第５のＰＩＮダイオード３９との間
には、接地されたバイパスコンデンサ４１を接続してい
る。上記コンデンサ３８の容量は入力信号ＲＦの減衰量
の周波数特性が改善される小さい値に設定されている。
【００３１】また、第５のＰＩＮダイオード３９のカソ
ードとコンデンサ３８との間には、第１，第２のチョー
クコイル４２，４３をそれぞれシャント状に接続し、こ
れらチョクークコイル４２，４３の他端を第３，第４の
ＰＩＮダイオード２４，２５の各カソード側にそれぞれ
接続している。
ードとコンデンサ３８との間には、第１，第２のチョー
クコイル４２，４３をそれぞれシャント状に接続し、こ
れらチョクークコイル４２，４３の他端を第３，第４の
ＰＩＮダイオード２４，２５の各カソード側にそれぞれ
接続している。
【００３２】そして、信号ライン２８には、第１，第２
のＰＩＮダイオード２２，２３の間にて、第３のチョー
クコイル４４を介して制御手段である制御用電源装置の
コントロール端子４５を接続して、制御電圧ＶＣを各Ｐ
ＩＮダイオード２２〜２５，３９に印加し、これらの内
部抵抗を連続的に制御するようになっている。
のＰＩＮダイオード２２，２３の間にて、第３のチョー
クコイル４４を介して制御手段である制御用電源装置の
コントロール端子４５を接続して、制御電圧ＶＣを各Ｐ
ＩＮダイオード２２〜２５，３９に印加し、これらの内
部抵抗を連続的に制御するようになっている。
【００３３】すなわち、このアッテネータ２１は、第１
〜第４のＰＩＮダイオード２２〜２５を備えたπ形回路
２６に、第５のＰＩＮダイオード３９を備えた減衰回路
２７を付加することにより、等価的には信号ライン２８
に直列挿入の高周波用抵抗素子数を殖やすことなしに、
π形アッテネータ回路の内部に副次的なＴ形アッテネー
タ回路を付加した構成になっている。
〜第４のＰＩＮダイオード２２〜２５を備えたπ形回路
２６に、第５のＰＩＮダイオード３９を備えた減衰回路
２７を付加することにより、等価的には信号ライン２８
に直列挿入の高周波用抵抗素子数を殖やすことなしに、
π形アッテネータ回路の内部に副次的なＴ形アッテネー
タ回路を付加した構成になっている。
【００３４】したがって、バイアス電源装置３５から一
定の直流バイアス電圧ＶＢを各ＰＩＮダイオード２２〜
２５，３９に印加して駆動した状態において、これら各
ＰＩＮダイオード２２〜２５，３９に印加される制御電
圧ＶＣを連続的に制御すると、各ＰＩＮダイオード２２
〜２５，３９の内部抵抗が連続的に制御されるので、信
号ライン２８の入力端ＩＮに入力されたマイクロ波等の
高周波入力信号が連続的に減衰されて出力端ＯＵＴから
出力される。
定の直流バイアス電圧ＶＢを各ＰＩＮダイオード２２〜
２５，３９に印加して駆動した状態において、これら各
ＰＩＮダイオード２２〜２５，３９に印加される制御電
圧ＶＣを連続的に制御すると、各ＰＩＮダイオード２２
〜２５，３９の内部抵抗が連続的に制御されるので、信
号ライン２８の入力端ＩＮに入力されたマイクロ波等の
高周波入力信号が連続的に減衰されて出力端ＯＵＴから
出力される。
【００３５】すなわち、制御電圧ＶＣを連続的に高くし
て行くと、直列挿入側の第１，第２のＰＩＮダイオード
２２，２３の内部抵抗が連続的に高くなる一方、シャン
ト側の第３，第４のＰＩＮダイオード２４，２５および
減衰回路２７の第５のＰＩＮダイオード３９の内部抵抗
が連続的に低下して行くので、入力端ＩＮに入力された
マイクロ波等高周波入力信号ＲＦの減衰量も連続的に増
大して行く。
て行くと、直列挿入側の第１，第２のＰＩＮダイオード
２２，２３の内部抵抗が連続的に高くなる一方、シャン
ト側の第３，第４のＰＩＮダイオード２４，２５および
減衰回路２７の第５のＰＩＮダイオード３９の内部抵抗
が連続的に低下して行くので、入力端ＩＮに入力された
マイクロ波等高周波入力信号ＲＦの減衰量も連続的に増
大して行く。
【００３６】つまり、図１で示す従来のπ形アッテネー
タ１にほぼ相当するπ形回路２６により入力信号を減衰
することができるうえに、副次的なＴ形アッテネータ回
路の一部を構成する減衰回路２７によっても二重に入力
信号を減衰できるので、最大減衰量を増大させることが
できる。
タ１にほぼ相当するπ形回路２６により入力信号を減衰
することができるうえに、副次的なＴ形アッテネータ回
路の一部を構成する減衰回路２７によっても二重に入力
信号を減衰できるので、最大減衰量を増大させることが
できる。
【００３７】しかも、減衰回路２７は第１，第２のＰＩ
Ｎダイオード２２，２３の直列回路部分のインピーダン
スよりも低いので、高周波上は無視でき、入出力のイン
ピーダンスの整合に悪影響を与えることが殆どない。
Ｎダイオード２２，２３の直列回路部分のインピーダン
スよりも低いので、高周波上は無視でき、入出力のイン
ピーダンスの整合に悪影響を与えることが殆どない。
【００３８】そして、この第５のＰＩＮダイオード３９
は信号ライン２８に直列に挿入されておらず、シャント
状に接続されているので、挿入損失の増大を抑制するこ
とができる。
は信号ライン２８に直列に挿入されておらず、シャント
状に接続されているので、挿入損失の増大を抑制するこ
とができる。
【００３９】また、減衰回路２７のコンデンサ３８の容
量を周波数特性が改善される小さい値に設定しているの
で、その減衰量の周波数特性を改善することができる。
量を周波数特性が改善される小さい値に設定しているの
で、その減衰量の周波数特性を改善することができる。
【００４０】すなわち、図２の曲線Ａに示すように従来
の非共振π形可変アッテネータ１（図６参照）では、一
般に高周波数域に行くに従って減衰量が小さくなり、周
波数特性の平坦性が低下する。また、減衰回路２７のコ
ンデンサ３８の容量を大きな値に設定する場合には、曲
線Ｂに示すようにほぼ全周波数域に亘って減衰量を増大
させることができるが、その減衰量の周波数特性の平坦
性は殆ど改善されず、曲線Ａと殆ど等しい。
の非共振π形可変アッテネータ１（図６参照）では、一
般に高周波数域に行くに従って減衰量が小さくなり、周
波数特性の平坦性が低下する。また、減衰回路２７のコ
ンデンサ３８の容量を大きな値に設定する場合には、曲
線Ｂに示すようにほぼ全周波数域に亘って減衰量を増大
させることができるが、その減衰量の周波数特性の平坦
性は殆ど改善されず、曲線Ａと殆ど等しい。
【００４１】これに対し、本実施形態のようにコンデン
サ３８の容量を所要の小値に設定すると、曲線Ｃに示す
ように従来例の曲線Ａよりも高周波域ほど減衰回路２７
による減衰量が増大するので、減衰量の周波数特性の平
坦性を改善することができる。
サ３８の容量を所要の小値に設定すると、曲線Ｃに示す
ように従来例の曲線Ａよりも高周波域ほど減衰回路２７
による減衰量が増大するので、減衰量の周波数特性の平
坦性を改善することができる。
【００４２】図３は本発明の第２の実施形態に係るアッ
テネータ２１Ａの電子回路図である。このアッテネータ
２１Ａは図１で示すアッテネータ２１の第１〜第５のＰ
ＩＮダイオード２２〜２５，３９を第１〜第５のＦＥＴ
２２ａ，２３ａ，２４ａ，２５ａ，３９ａにそれぞれ置
換した点に主な特徴を有する。
テネータ２１Ａの電子回路図である。このアッテネータ
２１Ａは図１で示すアッテネータ２１の第１〜第５のＰ
ＩＮダイオード２２〜２５，３９を第１〜第５のＦＥＴ
２２ａ，２３ａ，２４ａ，２５ａ，３９ａにそれぞれ置
換した点に主な特徴を有する。
【００４３】これらＦＥＴ２２ａ〜２５ａ，３９ａは、
ソースＳ側を接地したソース接地に構成され、例えばＭ
ＥＳＦＥＴ（ＭＥｔａｌ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ
ＦＥＴ）やＪＦＥＴ（Ｊｏｉｎｔ ＦＥＴ）よりな
り、バイアス電圧ＶＢと制御電圧ＶＣが印加されて駆動
する電圧駆動であって、ＰＩＮダイオード２２〜２５，
３９と相違してこれらの電流ＩＢ，ＩＣは流さないの
で、図１で示す入，出力側インピーダンス整合用の抵抗
３１，３２と、高周波遮断用のチョークコイル４２，４
３とバイパスコンデンサ３６，３７，４１を省略するこ
とができるうえに、バイアス電圧ＶＢ印加用の抵抗３
３，３４，４０を１つの抵抗４６に削減することができ
る。
ソースＳ側を接地したソース接地に構成され、例えばＭ
ＥＳＦＥＴ（ＭＥｔａｌ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ
ＦＥＴ）やＪＦＥＴ（Ｊｏｉｎｔ ＦＥＴ）よりな
り、バイアス電圧ＶＢと制御電圧ＶＣが印加されて駆動
する電圧駆動であって、ＰＩＮダイオード２２〜２５，
３９と相違してこれらの電流ＩＢ，ＩＣは流さないの
で、図１で示す入，出力側インピーダンス整合用の抵抗
３１，３２と、高周波遮断用のチョークコイル４２，４
３とバイパスコンデンサ３６，３７，４１を省略するこ
とができるうえに、バイアス電圧ＶＢ印加用の抵抗３
３，３４，４０を１つの抵抗４６に削減することができ
る。
【００４４】したがって、この実施形態のアッテネータ
２１Ａによれば、上記図１で示すアッテネータ１と同様
に信号ライン２８に第５のＦＥＴ３９ａ等の高周波用可
変抵抗素子を直列に挿入していないので、上記アッテネ
ータ２１とほぼ同様の効果を有するうえに、部品数を大
幅に削減して回路構成を簡単にすることができる。ま
た、バイアス電圧ＶＢを連続的に制御することにより
入，出力側のインピーダンス整合を細かく行なうことが
できる。また、減衰回路２７ａの第５のＦＥＴ３９ａに
印加されるバイアス電圧ＶＢを低くすることにより入力
信号の減衰量の増大を図ることができる。
２１Ａによれば、上記図１で示すアッテネータ１と同様
に信号ライン２８に第５のＦＥＴ３９ａ等の高周波用可
変抵抗素子を直列に挿入していないので、上記アッテネ
ータ２１とほぼ同様の効果を有するうえに、部品数を大
幅に削減して回路構成を簡単にすることができる。ま
た、バイアス電圧ＶＢを連続的に制御することにより
入，出力側のインピーダンス整合を細かく行なうことが
できる。また、減衰回路２７ａの第５のＦＥＴ３９ａに
印加されるバイアス電圧ＶＢを低くすることにより入力
信号の減衰量の増大を図ることができる。
【００４５】図４は本発明の第３の実施形態に係るアッ
テネータ２１Ｂの電子回路図である。このアッテネータ
２１Ｂは、図１で示すアッテネータ２１の減衰回路２７
を減衰回路２７ｂに置換した点に特徴がある。
テネータ２１Ｂの電子回路図である。このアッテネータ
２１Ｂは、図１で示すアッテネータ２１の減衰回路２７
を減衰回路２７ｂに置換した点に特徴がある。
【００４６】この減衰回路２７ｂは制御用電源装置のコ
ントロール端子４５とチョークコイル４４との間を２つ
の分圧抵抗４７，４８を介して接地し、この分圧抵抗４
７，４８の共通接続点をチョークコイル４９を介して第
５のＰＩＮダイオード３９のカソード側に接続し、コン
トロール端子４５に印加される制御電圧ＶＣを分圧抵抗
４７，４８により分圧して第５のＰＩＮダイオード３９
のカソードに印加するように構成した点に特徴がある。
ントロール端子４５とチョークコイル４４との間を２つ
の分圧抵抗４７，４８を介して接地し、この分圧抵抗４
７，４８の共通接続点をチョークコイル４９を介して第
５のＰＩＮダイオード３９のカソード側に接続し、コン
トロール端子４５に印加される制御電圧ＶＣを分圧抵抗
４７，４８により分圧して第５のＰＩＮダイオード３９
のカソードに印加するように構成した点に特徴がある。
【００４７】したがって、このアッテネータ２１Ｂによ
れば、上記図１で示すアッテネータ１と同様に信号ライ
ン２８に第５のＰＩＮダイオード３９を直列に挿入して
いないので、このアッテネータ３１とほぼ同様の効果を
有するうえに、減衰回路２７の２つのチョークコイル４
２，４３を一つのチョークコイル４９に削減できるうえ
に、第５のＰＩＮダイオード３９のアノード側に挿入さ
れる抵抗４０を削減することができる。
れば、上記図１で示すアッテネータ１と同様に信号ライ
ン２８に第５のＰＩＮダイオード３９を直列に挿入して
いないので、このアッテネータ３１とほぼ同様の効果を
有するうえに、減衰回路２７の２つのチョークコイル４
２，４３を一つのチョークコイル４９に削減できるうえ
に、第５のＰＩＮダイオード３９のアノード側に挿入さ
れる抵抗４０を削減することができる。
【００４８】図５は本発明の第４の実施形態に係るアッ
テネータ２１Ｃの電子回路図である。このアッテネータ
２１Ｃは、図１で示すアッテネータ２１の減衰回路２７
を減衰回路２７ｃに置換した点に特徴がある。
テネータ２１Ｃの電子回路図である。このアッテネータ
２１Ｃは、図１で示すアッテネータ２１の減衰回路２７
を減衰回路２７ｃに置換した点に特徴がある。
【００４９】この減衰回路２７ｃは、図１や図４で示す
第５のＰＩＮダイオード３９の極性を逆にして第５のＰ
ＩＮダイオード３９ｃを構成し、この第５のＰＩＮダイ
オード３９ｃのアノードとコンデンサ３８との間をチョ
ークコイル５０を介してバイアス端子３５に接続するこ
とにより、バイアス電圧を第５のＰＩＮダイオード３９
ａのアノード側に印加し、このチョークコイル５０とバ
イアス端子３５との間をバイパスコンデンサ５１を介し
て接地した点に特徴がある。
第５のＰＩＮダイオード３９の極性を逆にして第５のＰ
ＩＮダイオード３９ｃを構成し、この第５のＰＩＮダイ
オード３９ｃのアノードとコンデンサ３８との間をチョ
ークコイル５０を介してバイアス端子３５に接続するこ
とにより、バイアス電圧を第５のＰＩＮダイオード３９
ａのアノード側に印加し、このチョークコイル５０とバ
イアス端子３５との間をバイパスコンデンサ５１を介し
て接地した点に特徴がある。
【００５０】このアッテネータ２１Ｃによれば、図１で
示すアッテネータ１と上記図１で示すアッテネータ１と
同様に信号ライン２８に第５のＰＩＮダイオード３９ｃ
を直列に挿入していないので、このアッテネータ２１と
ほぼ同様の効果を有する。また、第５のＰＩＮダイオー
ド３９ａに流れる電流は、図５中、その両側の第３，第
４のＰＩＮダイオード２４，２５にそれぞれ流れる電流
のほぼ倍の電流が流れるので、このＰＩＮダイオード３
９ａの内部抵抗を一層小さくすることができ、その分、
最大減衰量を増大させることができる。
示すアッテネータ１と上記図１で示すアッテネータ１と
同様に信号ライン２８に第５のＰＩＮダイオード３９ｃ
を直列に挿入していないので、このアッテネータ２１と
ほぼ同様の効果を有する。また、第５のＰＩＮダイオー
ド３９ａに流れる電流は、図５中、その両側の第３，第
４のＰＩＮダイオード２４，２５にそれぞれ流れる電流
のほぼ倍の電流が流れるので、このＰＩＮダイオード３
９ａの内部抵抗を一層小さくすることができ、その分、
最大減衰量を増大させることができる。
【００５１】
【発明の効果】以上説明したように本願請求項１の発明
は、制御手段により各高周波用可変抵抗素子に印加され
る電圧または電流を連続的に制御すると、これら高周波
用可変抵抗素子の内部抵抗が連続的に制御されるので、
信号路を通る信号の減衰量が連続的に制御される。そし
て、信号路の入力端に入力された信号は、π形回路の高
周波用可変抵抗素子により減衰されるうえに、減衰回路
の高周波用抵抗素子によっても減衰されるので、最大減
衰量を増大させることができる。
は、制御手段により各高周波用可変抵抗素子に印加され
る電圧または電流を連続的に制御すると、これら高周波
用可変抵抗素子の内部抵抗が連続的に制御されるので、
信号路を通る信号の減衰量が連続的に制御される。そし
て、信号路の入力端に入力された信号は、π形回路の高
周波用可変抵抗素子により減衰されるうえに、減衰回路
の高周波用抵抗素子によっても減衰されるので、最大減
衰量を増大させることができる。
【００５２】しかも、減衰回路の高周波用可変抵抗素子
は信号路にシャント状に接続され、直列には挿入されて
いないので、挿入損失の増大を抑制することができる。
は信号路にシャント状に接続され、直列には挿入されて
いないので、挿入損失の増大を抑制することができる。
【００５３】さらに、この減衰回路側のインピーダンス
はπ形回路の高周波用可変抵抗素子直列回路側のインピ
ーダンスよりも低いので、高周波的には殆ど無視するこ
とができる。このために、入出力のインピーダンス整合
に悪影響を与えることが殆どない。
はπ形回路の高周波用可変抵抗素子直列回路側のインピ
ーダンスよりも低いので、高周波的には殆ど無視するこ
とができる。このために、入出力のインピーダンス整合
に悪影響を与えることが殆どない。
【００５４】請求項２の発明によれば、請求項１の発明
の作用効果に加えて、π形回路の高周波用可変抵抗素子
直列回路側に対して並列になるようにインダクタンスを
シャント状高周波可変抵抗素子側に設けているので、入
力信号の高周波信号成分がシャント側高周波可変抵抗素
子側にリークするのをインダクタにより防止ないし低減
することができる。
の作用効果に加えて、π形回路の高周波用可変抵抗素子
直列回路側に対して並列になるようにインダクタンスを
シャント状高周波可変抵抗素子側に設けているので、入
力信号の高周波信号成分がシャント側高周波可変抵抗素
子側にリークするのをインダクタにより防止ないし低減
することができる。
【００５５】請求項３の発明によれば、請求項１記載の
発明の作用効果に加えて、インダクタにより入力信号の
高周波信号成分のリークを防止ないし低減できるうえ
に、このインダクタは信号路に直列に挿入されていない
ので、挿入損失が増大するのを防止ないし低減できるう
えに、このコンダクタは１個でよいので、コスト低減を
図ることができる。
発明の作用効果に加えて、インダクタにより入力信号の
高周波信号成分のリークを防止ないし低減できるうえ
に、このインダクタは信号路に直列に挿入されていない
ので、挿入損失が増大するのを防止ないし低減できるう
えに、このコンダクタは１個でよいので、コスト低減を
図ることができる。
【００５６】請求項４の発明によれば、請求項１ないし
３のいずれかの発明の作用効果に加えて、減衰回路のキ
ャパシタの容量を入力信号の減衰量の周波数特性を改善
する小さい値に設定しているので、この減衰量の周波数
特性を改善することができる。
３のいずれかの発明の作用効果に加えて、減衰回路のキ
ャパシタの容量を入力信号の減衰量の周波数特性を改善
する小さい値に設定しているので、この減衰量の周波数
特性を改善することができる。
【００５７】請求項５の発明によれば、上記請求項１な
いし４のいずれか一の発明と同様の作用効果を奏するこ
とができる。
いし４のいずれか一の発明と同様の作用効果を奏するこ
とができる。
【図１】本発明の第１の実施形態に係るアッテネータの
電子回路図。
電子回路図。
【図２】図１で示すアッテネータにおける減衰量の周波
数特性を示すグラフ。
数特性を示すグラフ。
【図３】本発明の第２の実施形態に係るアッテネータの
電子回路図。
電子回路図。
【図４】本発明の第３の実施形態に係るアッテネータの
電子回路図。
電子回路図。
【図５】本発明の第４の実施形態に係るアッテネータの
電子回路図。
電子回路図。
【図６】従来の非共振π形アッテネータの電子回路図。
２１，２１Ａ〜２１Ｃ アッテネータ ２２ 第１のＰＩＮダイオード ２３ 第２のＰＩＮダイオード ２４ 第３のＰＩＮダイオード ２５ 第４のＰＩＮダイオード ２６ π形回路 ２７，２７ａ，２７ｂ，２７ｃ 減衰回路 ２８ 信号ライン ２９，３０ カップリングコンデンサ ３１，３２ 入出力側インピーダンス整合用抵抗 ３５ バイアス端子 ３８ コンデンサ ３９，３９ｃ 第５のＰＩＮダイオード ３９ａ 第５のＦＥＴ
Claims (5)
- 【請求項１】 信号路に、一対の高周波用可変抵抗素子
を直列に挿入する一方、この高周波用可変抵抗素子直列
回路の入力側と出力側とにおいて高周波用可変抵抗素子
をシャント状にそれぞれ接続してなるπ形回路と；直列
に挿入された一対の高周波用可変抵抗素子同士の間にて
キャパシタを介して高周波用可変抵抗素子を接続して接
地する減衰回路と；各高周波用可変抵抗素子を駆動する
駆動手段と；各高周波用可変抵抗素子に印加する電圧ま
たは電流を制御してこれら高周波用可変抵抗素子の内部
抵抗を制御することにより信号路を通る信号の減衰量を
制御する制御手段と；を具備していることを特徴とする
アッテネータ。 - 【請求項２】 減衰回路におけるキャパシタと高周波用
可変抵抗素子との間を、インダクタをそれぞれ介して各
シャント状接続の高周波用可変抵抗素子のカソード側に
それぞれ接続していることを特徴とする請求項１記載の
アッテネータ。 - 【請求項３】 減衰回路におけるキャパシタと高周波用
可変抵抗素子との間を、インダクタと抵抗を介して接地
していることを特徴とする請求項１記載のアッテネー
タ。 - 【請求項４】 減衰回路のキャパシタの容量は、入力信
号の減衰量の周波数特性を改善する値に設定されている
ことを特徴とする請求項１ないし３のいずれか一に記載
のアッテネータ。 - 【請求項５】 高周波用可変抵抗素子が、ＰＩＮダイオ
ード、ＭＥＳＦＥＴ，ＪＦＥＴのいずれかであることを
特徴とする請求項１ないし４のいずれか一に記載のアッ
テネータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9086999A JP2000286659A (ja) | 1999-03-31 | 1999-03-31 | アッテネータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9086999A JP2000286659A (ja) | 1999-03-31 | 1999-03-31 | アッテネータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000286659A true JP2000286659A (ja) | 2000-10-13 |
Family
ID=14010539
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9086999A Pending JP2000286659A (ja) | 1999-03-31 | 1999-03-31 | アッテネータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000286659A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003030357A3 (en) * | 2001-10-03 | 2004-02-12 | Microtune Texas Lp | Broadband pin diode attenuator bias network |
| KR100452625B1 (ko) * | 2001-12-27 | 2004-10-14 | (주) 엘지텔레콤 | 핸드오버와 전력제어 모사를 위한 가변 감쇄장치 및 그를이용한 무선가입자망 시스템의 채널 시뮬레이터 |
| WO2006100726A1 (ja) * | 2005-03-18 | 2006-09-28 | Fujitsu Limited | 可変減衰器及び集積回路 |
| US7184731B2 (en) | 2002-11-12 | 2007-02-27 | Gi Mun Kim | Variable attenuator system and method |
| JPWO2006098059A1 (ja) * | 2005-03-14 | 2008-08-21 | 新潟精密株式会社 | アンテナダンピング回路およびこれを用いた高周波受信機 |
| JP2009130808A (ja) * | 2007-11-27 | 2009-06-11 | Nec Electronics Corp | アッテネータ |
| US8135369B2 (en) | 2007-11-27 | 2012-03-13 | Renesas Electronics Corporation | Communication device |
| JP2016208220A (ja) * | 2015-04-21 | 2016-12-08 | 三菱電機株式会社 | 可変減衰器 |
| CN107787555A (zh) * | 2015-06-26 | 2018-03-09 | 派瑞格恩半导体有限公司 | 移相器/衰减器电路中的状态改变稳定化 |
| CN119210376A (zh) * | 2024-08-28 | 2024-12-27 | 广东省新一代通信与网络创新研究院 | 一种电调幅度均衡器及控制系统 |
-
1999
- 1999-03-31 JP JP9086999A patent/JP2000286659A/ja active Pending
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003030357A3 (en) * | 2001-10-03 | 2004-02-12 | Microtune Texas Lp | Broadband pin diode attenuator bias network |
| US6919774B2 (en) | 2001-10-03 | 2005-07-19 | Microtune (Texas), L.P. | Broadband PIN diode attenuator bias network |
| KR100452625B1 (ko) * | 2001-12-27 | 2004-10-14 | (주) 엘지텔레콤 | 핸드오버와 전력제어 모사를 위한 가변 감쇄장치 및 그를이용한 무선가입자망 시스템의 채널 시뮬레이터 |
| US7184731B2 (en) | 2002-11-12 | 2007-02-27 | Gi Mun Kim | Variable attenuator system and method |
| JPWO2006098059A1 (ja) * | 2005-03-14 | 2008-08-21 | 新潟精密株式会社 | アンテナダンピング回路およびこれを用いた高周波受信機 |
| WO2006100726A1 (ja) * | 2005-03-18 | 2006-09-28 | Fujitsu Limited | 可変減衰器及び集積回路 |
| US7453329B2 (en) | 2005-03-18 | 2008-11-18 | Fujitsu Limited | Variable attenuator and integrated circuit |
| US20120122393A1 (en) * | 2007-11-27 | 2012-05-17 | Renesas Electronics Corporation | Communication device |
| US8031031B2 (en) | 2007-11-27 | 2011-10-04 | Renesas Electronics Corporation | Attenuator |
| US8135369B2 (en) | 2007-11-27 | 2012-03-13 | Renesas Electronics Corporation | Communication device |
| JP2009130808A (ja) * | 2007-11-27 | 2009-06-11 | Nec Electronics Corp | アッテネータ |
| US8203397B2 (en) | 2007-11-27 | 2012-06-19 | Renesas Electronics Corporation | Attenuator |
| US8305158B2 (en) | 2007-11-27 | 2012-11-06 | Renesas Electronics Corporation | Attenuator |
| US8311502B2 (en) * | 2007-11-27 | 2012-11-13 | Renesas Electronics Corporation | Communication device |
| US8362850B2 (en) | 2007-11-27 | 2013-01-29 | Renesas Electronics Corporation | Attenuator |
| JP2016208220A (ja) * | 2015-04-21 | 2016-12-08 | 三菱電機株式会社 | 可変減衰器 |
| CN107787555A (zh) * | 2015-06-26 | 2018-03-09 | 派瑞格恩半导体有限公司 | 移相器/衰减器电路中的状态改变稳定化 |
| CN107787555B (zh) * | 2015-06-26 | 2022-01-11 | 派赛公司 | 移相器/衰减器电路中的状态改变稳定化 |
| CN119210376A (zh) * | 2024-08-28 | 2024-12-27 | 广东省新一代通信与网络创新研究院 | 一种电调幅度均衡器及控制系统 |
| CN119210376B (zh) * | 2024-08-28 | 2025-06-10 | 广东省新一代通信与网络创新研究院 | 一种电调幅度均衡器及控制系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3310203B2 (ja) | 高周波スイッチ装置 | |
| US8013690B2 (en) | Electronically tunable, absorptive, low-loss notch filter | |
| EP0647024A1 (en) | Attenuator circuit apparatus | |
| EP0474337A1 (en) | Switched low-loss attenuator | |
| JP2004166205A (ja) | 可変減衰器 | |
| US9705172B2 (en) | Non-reciprocal circuit element | |
| GB2219704A (en) | Double balanced mixers | |
| JP2000286659A (ja) | アッテネータ | |
| CN114497928A (zh) | 一种毫米波单刀单掷开关 | |
| EP1001480B1 (en) | Microwave semiconductor variable attenuation circuit | |
| JP2899210B2 (ja) | 周波数帯域可変フィルタ | |
| CN108233892A (zh) | 电压可变衰减器、集成电路和衰减方法 | |
| JP2004519941A (ja) | 電子装置における電力増幅器の入力側インピーダンス整合用の回路及び方法 | |
| JPH0923101A (ja) | 高周波スイッチ装置 | |
| US20040017244A1 (en) | Balanced load switch | |
| EP1087538A2 (en) | Transmitting-receiving switch | |
| JPH1155059A (ja) | 可変減衰器 | |
| US7474169B2 (en) | Attenuator | |
| CN110247635B (zh) | 可变衰减器 | |
| JP2000124759A (ja) | 可変減衰器及び移動体通信機器 | |
| JPH11317605A (ja) | アッテネータ | |
| US20220085794A1 (en) | Configurable micro-acoustic rf filter | |
| JPH07321586A (ja) | 周波数帯域可変フィルタ | |
| JP4071549B2 (ja) | 多段増幅器 | |
| JP4235023B2 (ja) | 高周波可変減衰器 |