JP2000286872A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2000286872A5 JP2000286872A5 JP1999088526A JP8852699A JP2000286872A5 JP 2000286872 A5 JP2000286872 A5 JP 2000286872A5 JP 1999088526 A JP1999088526 A JP 1999088526A JP 8852699 A JP8852699 A JP 8852699A JP 2000286872 A5 JP2000286872 A5 JP 2000286872A5
- Authority
- JP
- Japan
- Prior art keywords
- serial data
- slave
- address
- terminal
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 description 2
- 101000881196 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) Sporulation-specific protein Proteins 0.000 description 1
Description
【００１３】
【課題を解決するための手段】
上記目的を達成するために、本発明は、データを転送するためのシリアルデータラインおよび前記データを保持するクロック信号を転送するためのシリアルクロックラインを介して接続される少なくとも１つのマスタデバイスと、複数のスレーブデバイスと、論理手段とを有し、
通常動作モードにおいて、前記マスタデバイスの１つから前記シリアルデータラインを介して前記スレーブデバイスの１つを指定する固有アドレスが転送され、当該固有アドレスを有するスレーブデバイスが第１の端子より前記シリアルデータラインにアクノリッジ信号を出力し、
ローカルモードにおいて、前記マスタデバイスの１つから前記シリアルデータラインを介して前記複数のスレーブデバイスのうちのあらかじめ設定されている複数のスレーブデバイスに共通の共有アドレスが転送され、当該共有アドレスを有するスレーブデバイスが前記第１の端子と異なる第２の端子よりアクノリッジ信号を前記論理手段に出力し、当該論理手段は前記共有アドレスを有するスレーブデバイスから出力される前記アクノリッジ信号の論理をとって前記シリアルデータラインに出力することを特徴とするシリアルデータ転送装置を提供するものである。
ここで、前記論理手段は前記共有アドレスを有する複数のスレーブデバイスの前記第２の端子に入力端子が接続されたＯＲゲートであるのが好ましい。
【課題を解決するための手段】
上記目的を達成するために、本発明は、データを転送するためのシリアルデータラインおよび前記データを保持するクロック信号を転送するためのシリアルクロックラインを介して接続される少なくとも１つのマスタデバイスと、複数のスレーブデバイスと、論理手段とを有し、
通常動作モードにおいて、前記マスタデバイスの１つから前記シリアルデータラインを介して前記スレーブデバイスの１つを指定する固有アドレスが転送され、当該固有アドレスを有するスレーブデバイスが第１の端子より前記シリアルデータラインにアクノリッジ信号を出力し、
ローカルモードにおいて、前記マスタデバイスの１つから前記シリアルデータラインを介して前記複数のスレーブデバイスのうちのあらかじめ設定されている複数のスレーブデバイスに共通の共有アドレスが転送され、当該共有アドレスを有するスレーブデバイスが前記第１の端子と異なる第２の端子よりアクノリッジ信号を前記論理手段に出力し、当該論理手段は前記共有アドレスを有するスレーブデバイスから出力される前記アクノリッジ信号の論理をとって前記シリアルデータラインに出力することを特徴とするシリアルデータ転送装置を提供するものである。
ここで、前記論理手段は前記共有アドレスを有する複数のスレーブデバイスの前記第２の端子に入力端子が接続されたＯＲゲートであるのが好ましい。
また、本発明は、データを転送するためのシリアルデータラインおよび前記データを保持するクロック信号を転送するためのシリアルクロックラインを介して少なくとも１つのマスタデバイスと接続されるスレーブデバイスであって、
前記マスタデバイスと前記シリアルデータラインを介してデータ通信を行う手段と、
前記マスタデバイスから前記シリアルデータラインを介して転送されるアドレス情報と自分自身に固有の固有アドレスとを比較する手段と、
前記マスタデバイスから前記シリアルデータラインを介して転送されるアドレス情報と他のスレーブデバイスとの共通の共有アドレスとを比較する手段と、
前記マスタデバイスから転送されたアドレス情報が前記固有アドレスであると認識したときに第１の端子からアクノリッジ信号を出力する手段と、
前記マスタデバイスから転送されたアドレス情報が前記共有アドレスであると認識したときに前記第１の端子とは異なる第２の端子からアクノリッジ信号を出力する手段とを有することを特徴とするスレーブデバイスを提供する。
ここで、さらに、セレクト信号の状態に応じて、前記マスタデバイスから送信される前記データがいずれかに保持される第１および第２のレジスタを有し、
前記第１のレジスタの出力は、当該スレーブデバイスに接続される装置に対して直接接続され、前記第２のレジスタの出力は、Ｉ／Ｏポートを介して、当該スレーブデバイスに接続される装置に双方向に接続されているのが好ましい。
前記マスタデバイスと前記シリアルデータラインを介してデータ通信を行う手段と、
前記マスタデバイスから前記シリアルデータラインを介して転送されるアドレス情報と自分自身に固有の固有アドレスとを比較する手段と、
前記マスタデバイスから前記シリアルデータラインを介して転送されるアドレス情報と他のスレーブデバイスとの共通の共有アドレスとを比較する手段と、
前記マスタデバイスから転送されたアドレス情報が前記固有アドレスであると認識したときに第１の端子からアクノリッジ信号を出力する手段と、
前記マスタデバイスから転送されたアドレス情報が前記共有アドレスであると認識したときに前記第１の端子とは異なる第２の端子からアクノリッジ信号を出力する手段とを有することを特徴とするスレーブデバイスを提供する。
ここで、さらに、セレクト信号の状態に応じて、前記マスタデバイスから送信される前記データがいずれかに保持される第１および第２のレジスタを有し、
前記第１のレジスタの出力は、当該スレーブデバイスに接続される装置に対して直接接続され、前記第２のレジスタの出力は、Ｉ／Ｏポートを介して、当該スレーブデバイスに接続される装置に双方向に接続されているのが好ましい。
なお、固有アドレス信号Ａ０〜６、共有アドレス信号ＣＡ０〜６の内、固有アドレス信号Ａ０〜２および共有アドレス信号ＣＡ０〜２は、図３および図４に示されている信号である。固有アドレス信号Ａ３〜６および共有アドレス信号ＣＡ３〜６は、例えばＩＩＣバスの規格との互換性を考慮すれば、‘０１００’または‘０１１１’の固定値とする必要がある。また、Ｓ／Ｐ変換出力ＳＰＲ０〜６は、Ｓ／Ｐ変換後のアドレス情報を表すデータである。
次に、図７に示すフローチャートを参照しながら、本発明のシリアルデータ転送装置の動作について説明する。
Claims (4)
- データを転送するためのシリアルデータラインおよび前記データを保持するクロック信号を転送するためのシリアルクロックラインを介して接続される少なくとも１つのマスタデバイスと、複数のスレーブデバイスと、論理手段とを有し、
通常動作モードにおいて、前記マスタデバイスの１つから前記シリアルデータラインを介して前記スレーブデバイスの１つを指定する固有アドレスが転送され、当該固有アドレスを有するスレーブデバイスが第１の端子より前記シリアルデータラインにアクノリッジ信号を出力し、
ローカルモードにおいて、前記マスタデバイスの１つから前記シリアルデータラインを介して前記複数のスレーブデバイスのうちのあらかじめ設定されている複数のスレーブデバイスに共通の共有アドレスが転送され、当該共有アドレスを有するスレーブデバイスが前記第１の端子と異なる第２の端子よりアクノリッジ信号を前記論理手段に出力し、当該論理手段は前記共有アドレスを有するスレーブデバイスから出力される前記アクノリッジ信号の論理をとって前記シリアルデータラインに出力することを特徴とするシリアルデータ転送装置。 - 前記論理手段は前記共有アドレスを有する複数のスレーブデバイスの前記第２の端子に入力端子が接続されたＯＲゲートであることを特徴とする請求項１に記載のシリアルデータ転送装置。
- データを転送するためのシリアルデータラインおよび前記データを保持するクロック信号を転送するためのシリアルクロックラインを介して少なくとも１つのマスタデバイスと接続されるスレーブデバイスであって、
前記マスタデバイスと前記シリアルデータラインを介してデータ通信を行う手段と、
前記マスタデバイスから前記シリアルデータラインを介して転送されるアドレス情報と自分自身に固有の固有アドレスとを比較する手段と、
前記マスタデバイスから前記シリアルデータラインを介して転送されるアドレス情報と他のスレーブデバイスとの共通の共有アドレスとを比較する手段と、
前記マスタデバイスから転送されたアドレス情報が前記固有アドレスであると認識したときに第１の端子からアクノリッジ信号を出力する手段と、
前記マスタデバイスから転送されたアドレス情報が前記共有アドレスであると認識したときに前記第１の端子とは異なる第２の端子からアクノリッジ信号を出力する手段とを有することを特徴とするスレーブデバイス。 - さらに、セレクト信号の状態に応じて、前記マスタデバイスから送信される前記データがいずれかに保持される第１および第２のレジスタを有し、
前記第１のレジスタの出力は、当該スレーブデバイスに接続される装置に対して直接接続され、前記第２のレジスタの出力は、Ｉ／Ｏポートを介して、当該スレーブデバイスに接続される装置に双方向に接続されていることを特徴とする請求項３に記載のスレーブデバイス。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08852699A JP3838809B2 (ja) | 1999-03-30 | 1999-03-30 | シリアルデータ転送装置 |
| US09/536,040 US6779046B1 (en) | 1999-03-30 | 2000-03-27 | Serial-data transfer system which has a normal mode and a local mode and devices for the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08852699A JP3838809B2 (ja) | 1999-03-30 | 1999-03-30 | シリアルデータ転送装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2000286872A JP2000286872A (ja) | 2000-10-13 |
| JP2000286872A5 true JP2000286872A5 (ja) | 2005-05-19 |
| JP3838809B2 JP3838809B2 (ja) | 2006-10-25 |
Family
ID=13945295
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08852699A Expired - Fee Related JP3838809B2 (ja) | 1999-03-30 | 1999-03-30 | シリアルデータ転送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3838809B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4650253B2 (ja) * | 2005-12-19 | 2011-03-16 | ヤマハ株式会社 | 電子楽器用バスシステム |
| JP5104222B2 (ja) * | 2007-02-06 | 2012-12-19 | セイコーエプソン株式会社 | シリアル通信システム |
| EP3432150B1 (en) | 2010-12-13 | 2021-01-20 | Nokia Technologies Oy | Method and apparatus for 3d capture synchronisation |
| JP2014134866A (ja) * | 2013-01-08 | 2014-07-24 | New Japan Radio Co Ltd | 通信システム |
| US9710410B2 (en) * | 2013-10-31 | 2017-07-18 | Qualcomm Incorporated | Camera control slave devices with multiple slave device identifiers |
| CN115543906B (zh) * | 2022-11-23 | 2023-04-28 | 荣耀终端有限公司 | 一种基于i2c总线的数据读写方法和装置 |
| JPWO2025009346A1 (ja) * | 2023-07-06 | 2025-01-09 | ||
| JP7786759B1 (ja) * | 2024-07-16 | 2025-12-16 | Ｎｅｃプラットフォームズ株式会社 | スレーブデバイス、処理システム、処理方法、およびプログラム |
-
1999
- 1999-03-30 JP JP08852699A patent/JP3838809B2/ja not_active Expired - Fee Related
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7506089B2 (en) | Bus system and method thereof | |
| JP4447892B2 (ja) | マルチコア通信モジュールを組み入れたデータ通信システム及び方法 | |
| ES2349488T3 (es) | Controlador de acceso directo a memoria (dmac) para gestionar transferencias de longitudes desconocidas. | |
| US9448960B2 (en) | Address translation in I2C data communications system | |
| JP2001014269A5 (ja) | ||
| US10282343B2 (en) | Semiconductor device | |
| US7779194B2 (en) | Data modification module | |
| JP2000286872A5 (ja) | ||
| KR20070059859A (ko) | 칩 내부 회로 간의 데이터 전송을 위한 통신 시스템 | |
| JP2006520956A5 (ja) | ||
| US6996655B1 (en) | Efficient peer-to-peer DMA | |
| US5805843A (en) | Microprocessor bus interface unit for interfacing an N-bit microprocessor bus to an M-bit memory device | |
| TWI417728B (zh) | 串列週邊介面設備通訊電路 | |
| RU140982U1 (ru) | Микросхема адаптера удаленных устройств | |
| JP2005505856A5 (ja) | ||
| US6442643B1 (en) | System and method for resolving data transfer incompatibilities between PCI and Non-PCI buses | |
| RU2360282C2 (ru) | Программируемый контроллер последовательных шин | |
| JP2000285070A5 (ja) | ||
| KR100230375B1 (ko) | 직렬 데이터 통신 시스템 | |
| JP4201375B2 (ja) | データ転送装置 | |
| KR0150032B1 (ko) | 서로 다른 버스간의 데이타 트랜잭션 맵핑 장치 | |
| JPS6367702B2 (ja) | ||
| CN101533381A (zh) | 一种类ahb总线及其实现方法 | |
| CN101211328B (zh) | 高性能可编程逻辑系统接口及芯片 | |
| KR100962306B1 (ko) | 임베디드 시스템의 양방향 데이터 통신장치 및 그 방법 |