JPS6367702B2 - - Google Patents
Info
- Publication number
- JPS6367702B2 JPS6367702B2 JP58071086A JP7108683A JPS6367702B2 JP S6367702 B2 JPS6367702 B2 JP S6367702B2 JP 58071086 A JP58071086 A JP 58071086A JP 7108683 A JP7108683 A JP 7108683A JP S6367702 B2 JPS6367702 B2 JP S6367702B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- data processing
- lock
- processing unit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Bus Control (AREA)
- Multi Processors (AREA)
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は、複数のデータ処理ユニツトを結合す
る情報処理装置におけるバス上の信号のロツク動
作の方式に関するものである。
る情報処理装置におけるバス上の信号のロツク動
作の方式に関するものである。
従来この種のロツク動作の方式は、バスからの
ロツク信号を伴う情報転送において、ロツク動作
を受け取る側のユニツトにそれを記憶するフラグ
を設け、最初のロツク信号を伴うバスからのアク
セスに応じてロツクフラグをセツトし、以後の一
連の動作情報を受け取り、最後のアクセスととも
にロツクフラグをリセツトする信号を送り、ロツ
ク動作を終了させる。また、ロツクフラグがセツ
トされているユニツトに対する他のロツク信号を
伴うアクセスに対しては、そのユニツトよりロツ
クビジーの応答が返るように構成される。
ロツク信号を伴う情報転送において、ロツク動作
を受け取る側のユニツトにそれを記憶するフラグ
を設け、最初のロツク信号を伴うバスからのアク
セスに応じてロツクフラグをセツトし、以後の一
連の動作情報を受け取り、最後のアクセスととも
にロツクフラグをリセツトする信号を送り、ロツ
ク動作を終了させる。また、ロツクフラグがセツ
トされているユニツトに対する他のロツク信号を
伴うアクセスに対しては、そのユニツトよりロツ
クビジーの応答が返るように構成される。
以上のことからわかるように、従来はロツクさ
れているかどうかは、実際にアクセスして見るま
で分からなかつた。そこでロツク動作を行おうと
してロツクビジーの応答を待つユニツトは、ロツ
ク信号を伴うアクセスを繰り返すことになり、ロ
ツクフラグの解除を待たなければならなかつた。
れているかどうかは、実際にアクセスして見るま
で分からなかつた。そこでロツク動作を行おうと
してロツクビジーの応答を待つユニツトは、ロツ
ク信号を伴うアクセスを繰り返すことになり、ロ
ツクフラグの解除を待たなければならなかつた。
第１図は複数のデータ処理ユニツト１００，１
０１と、入出力制御ユニツト１１０，１１１と、
主記憶１２０とを共通バス１０に結合した従来の
基本的な情報処理装置であり、これによりさらに
詳しく述べる。
０１と、入出力制御ユニツト１１０，１１１と、
主記憶１２０とを共通バス１０に結合した従来の
基本的な情報処理装置であり、これによりさらに
詳しく述べる。
まず情報転送中にデータ処理ユニツト１００が
主記憶１２０に対して一語を読み出して、その内
容を変更して、先に読み出したのと同一の場所
（番地）に格納する動作をとりあげる。この動作
の間にデータ処理ユニツト１０１が上に述べたの
と同様の動作を行おうとすると、データ処理ユニ
ツト１００が読み出したデータをデータ処理ユニ
ツト１０１が読み出し、データ処理ユニツト１０
０が前に書き込んだデータの上にさらにデータ処
理ユニツト１０１がデータを書き込むことになる
ので、、前記データ処理ユニツト１００が書き込
んだデータが失われる不都合が生じる。
主記憶１２０に対して一語を読み出して、その内
容を変更して、先に読み出したのと同一の場所
（番地）に格納する動作をとりあげる。この動作
の間にデータ処理ユニツト１０１が上に述べたの
と同様の動作を行おうとすると、データ処理ユニ
ツト１００が読み出したデータをデータ処理ユニ
ツト１０１が読み出し、データ処理ユニツト１０
０が前に書き込んだデータの上にさらにデータ処
理ユニツト１０１がデータを書き込むことになる
ので、、前記データ処理ユニツト１００が書き込
んだデータが失われる不都合が生じる。
これを避けるために従来のロツク構成が考え出
された。これはデータ処理ユニツト１００が上述
の動作を行う間に、データ処理ユニツト１０１に
よる同様な処理を禁止するように働くようにする
ことであり、従来はこのような機構は、被操作ユ
ニツト（前述の例では主記憶）に存在し、前述の
動作を行つていることを記憶するフラグと、フラ
グが「１」のときに他のユニツトからの前述の動
作の要求に対して「拒否」の応答を発生する回路
とで実現されていた。
された。これはデータ処理ユニツト１００が上述
の動作を行う間に、データ処理ユニツト１０１に
よる同様な処理を禁止するように働くようにする
ことであり、従来はこのような機構は、被操作ユ
ニツト（前述の例では主記憶）に存在し、前述の
動作を行つていることを記憶するフラグと、フラ
グが「１」のときに他のユニツトからの前述の動
作の要求に対して「拒否」の応答を発生する回路
とで実現されていた。
本発明は、上記の問題点を解決するものであ
り、バス上にロツク信号を表示することにより、
いたずらにバスサイクルを繰り返すことなく、ロ
ツク動作を確実に行えるデータ処理装置を提供す
ることを目的とする。
り、バス上にロツク信号を表示することにより、
いたずらにバスサイクルを繰り返すことなく、ロ
ツク動作を確実に行えるデータ処理装置を提供す
ることを目的とする。
本発明は、複数の情報処理ユニツトを結合し、
その中の任意の２つのユニツト間で情報の転送を
行う共通バスを備えたデータ処理装置において、 上記各情報処理ユニツトに、互いに他のユニツ
トに対するいくつかのバスサイクルに分割された
一連の動作を行つていることを上記共通バス上に
表示する手段と、前記動作の終了までこの表示を
保持する手段とを備えたことを特徴とする。
その中の任意の２つのユニツト間で情報の転送を
行う共通バスを備えたデータ処理装置において、 上記各情報処理ユニツトに、互いに他のユニツ
トに対するいくつかのバスサイクルに分割された
一連の動作を行つていることを上記共通バス上に
表示する手段と、前記動作の終了までこの表示を
保持する手段とを備えたことを特徴とする。
次に、本発明の実施例装置について添付図面を
参照して詳細に説明する。
参照して詳細に説明する。
第２図は本発明の実施例のデータ処理ユニツト
のブロツク構成図である。第２図において、図面
符号１０は、前記共通バスであり、４０および５
０はそれぞれバス１０とデータ処理ユニツト１０
０とを接続するドライバとレシーバ素子である。
２０は「ロツク動作中」を表示し、制御回路２０
０に結合する双安定回路であり、３０はバス上に
ロツク表示があるか否かを一時記憶しておく双安
定回路である。制御回路２００は双安定回路３０
の入出力側に結合されてある。前記の連続動作を
行おうとするデータ処理ユニツト１００は、バス
の使用権を割合てられたらバス１０上の信号１１
をレシーバ素子５０を介して受信し、双安定回路
３０にクロツク信号２０２を供給して取り込み、
双安定回路３０の出力３１を制御回路２００で判
定する。信号１１がバス上に存在しないときに制
御回路２００はセツト信号２０３で双安定回路２
０をセツトし、ドライバ４０を用いて共通バス１
０上信号１１として出力する。また、制御回路２
００で判定し、信号１１が存在しているときには
セツト信号２０３を出力せずに予定した連続動作
の実行を取りやめる。
のブロツク構成図である。第２図において、図面
符号１０は、前記共通バスであり、４０および５
０はそれぞれバス１０とデータ処理ユニツト１０
０とを接続するドライバとレシーバ素子である。
２０は「ロツク動作中」を表示し、制御回路２０
０に結合する双安定回路であり、３０はバス上に
ロツク表示があるか否かを一時記憶しておく双安
定回路である。制御回路２００は双安定回路３０
の入出力側に結合されてある。前記の連続動作を
行おうとするデータ処理ユニツト１００は、バス
の使用権を割合てられたらバス１０上の信号１１
をレシーバ素子５０を介して受信し、双安定回路
３０にクロツク信号２０２を供給して取り込み、
双安定回路３０の出力３１を制御回路２００で判
定する。信号１１がバス上に存在しないときに制
御回路２００はセツト信号２０３で双安定回路２
０をセツトし、ドライバ４０を用いて共通バス１
０上信号１１として出力する。また、制御回路２
００で判定し、信号１１が存在しているときには
セツト信号２０３を出力せずに予定した連続動作
の実行を取りやめる。
次にこの動作のタイミングの一例を第３図を用
いて説明する。図中のDVLDはバス上の情報転
送のタイミングを表わし、LOCKは前記バス１０
上の信号１１を表わす。図中１〜ｎで表示したバ
スサイクルが連続動作を表わし、破線で示した
A1，A2が他のユニツトによるバスサイクルを表
わしている。ここで連続動作を行おうとしている
ユニツトはタイミングT1でLOCK信号の有無を
判定し、１のバスサイクル中のタイミングT2で
ロツク信号をセツトする。以後連続動作１〜ｎを
行い最後のバスサイクルｎの出力とともにロツク
信号をリセツトする。以上述べた動作を行うこと
により連続動作を行つている間の他のユニツトに
よる同じような連続動作との競合が避けられる。
いて説明する。図中のDVLDはバス上の情報転
送のタイミングを表わし、LOCKは前記バス１０
上の信号１１を表わす。図中１〜ｎで表示したバ
スサイクルが連続動作を表わし、破線で示した
A1，A2が他のユニツトによるバスサイクルを表
わしている。ここで連続動作を行おうとしている
ユニツトはタイミングT1でLOCK信号の有無を
判定し、１のバスサイクル中のタイミングT2で
ロツク信号をセツトする。以後連続動作１〜ｎを
行い最後のバスサイクルｎの出力とともにロツク
信号をリセツトする。以上述べた動作を行うこと
により連続動作を行つている間の他のユニツトに
よる同じような連続動作との競合が避けられる。
本発明は、共通バス上に各処理ユニツトからロ
ツク表示を行うことにより、連続動作の競合によ
る不都合を解決しながら、各処理ユニツトはロツ
ク動作を伴わないメモリのリード・ライト動作が
妨げられず、また、他のバスに接続されているユ
ニツトの動作が可能であつて、不必要にバスが占
有されることはない効果を得ることができる。
ツク表示を行うことにより、連続動作の競合によ
る不都合を解決しながら、各処理ユニツトはロツ
ク動作を伴わないメモリのリード・ライト動作が
妨げられず、また、他のバスに接続されているユ
ニツトの動作が可能であつて、不必要にバスが占
有されることはない効果を得ることができる。
第１図は複数のデータ処理ユニツトを含む基本
的情報処理装置のブロツク構成図。第２図は本発
明の実施例データ処理ユニツトのブロツク構成
図。第３図は本発明の実施例のバスサイクルのタ
イミング図。 １０……共通バス、２０，３０……双安定回
路、４０……バスドライバ、５０……バスレシー
バ素子、１００，１０１……データ処理ユニツ
ト、１１０，１１１……入出力制御ユニツト、１
２０……主記憶、２００……制御回路。
的情報処理装置のブロツク構成図。第２図は本発
明の実施例データ処理ユニツトのブロツク構成
図。第３図は本発明の実施例のバスサイクルのタ
イミング図。 １０……共通バス、２０，３０……双安定回
路、４０……バスドライバ、５０……バスレシー
バ素子、１００，１０１……データ処理ユニツ
ト、１１０，１１１……入出力制御ユニツト、１
２０……主記憶、２００……制御回路。
Claims (1)
- 【特許請求の範囲】 １ 複数の情報処理ユニツトを結合し、その中の
任意の２つのユニツト間で情報の転送を行う共通
バスを備えたデータ処理装置において、 上記各情報処理ユニツトに、 互いに他のユニツトに対するいくつかのバスサ
イクルに分割された一連の動作を行つていること
を上記共通バス上に表示する手段と、 前記動作の終了までこの表示を保持する手段と を備えた ことを特徴とするデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7108683A JPS59195728A (ja) | 1983-04-22 | 1983-04-22 | デ−タ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7108683A JPS59195728A (ja) | 1983-04-22 | 1983-04-22 | デ−タ処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59195728A JPS59195728A (ja) | 1984-11-06 |
| JPS6367702B2 true JPS6367702B2 (ja) | 1988-12-27 |
Family
ID=13450362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7108683A Granted JPS59195728A (ja) | 1983-04-22 | 1983-04-22 | デ−タ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59195728A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61198355A (ja) * | 1985-02-28 | 1986-09-02 | Toshiba Corp | マルチプロセツサシステム |
| JPH04310165A (ja) * | 1991-04-09 | 1992-11-02 | Nec Corp | バスロック制御機構 |
| JPH06314232A (ja) * | 1993-05-06 | 1994-11-08 | Mitsubishi Electric Corp | メモリ切替制御回路 |
| US6107637A (en) | 1997-08-11 | 2000-08-22 | Hitachi, Ltd. | Electron beam exposure or system inspection or measurement apparatus and its method and height detection apparatus |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5326783B2 (ja) * | 1972-08-26 | 1978-08-04 |
-
1983
- 1983-04-22 JP JP7108683A patent/JPS59195728A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59195728A (ja) | 1984-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20040107265A1 (en) | Shared memory data transfer apparatus | |
| JPH02109153A (ja) | プロセッサ間データ伝送方式 | |
| JPH03189843A (ja) | データ処理システムおよび方法 | |
| JPS6367702B2 (ja) | ||
| JPS6391766A (ja) | 記憶装置アクセス制御方式 | |
| JP3057754B2 (ja) | メモリ回路および分散処理システム | |
| JPS60201453A (ja) | 記憶装置アクセス制御方式 | |
| US6295477B1 (en) | Bus coupler between a system bus and a local bus in a multiple processor data processing system | |
| JP2699482B2 (ja) | データ転送制御装置 | |
| JPS6217879Y2 (ja) | ||
| JPH05120207A (ja) | デ−タ転送方式 | |
| JPS6211753B2 (ja) | ||
| JP2821176B2 (ja) | 情報処理装置 | |
| JP2884943B2 (ja) | アドレス調停回路 | |
| JPH0329021A (ja) | プリンタサーバ | |
| JPH0652516B2 (ja) | バス・インターフェース装置 | |
| JPH0113570B2 (ja) | ||
| JPH02211571A (ja) | 情報処理装置 | |
| EP0369935A2 (en) | Multiple posting cache memory | |
| JPH0572619B2 (ja) | ||
| JPS61120262A (ja) | メモリ間インテリジエントｄｍａ制御装置 | |
| JPS5831437A (ja) | デ−タ受信装置 | |
| JPS62145345A (ja) | 直接メモリアクセス間隔制御方式 | |
| JPS59100653A (ja) | ポ−リングアドレス選択方式 | |
| JPS63259746A (ja) | バンクメモリ間のデ−タ転送方式 |