JP2000292808A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JP2000292808A JP2000292808A JP9917799A JP9917799A JP2000292808A JP 2000292808 A JP2000292808 A JP 2000292808A JP 9917799 A JP9917799 A JP 9917799A JP 9917799 A JP9917799 A JP 9917799A JP 2000292808 A JP2000292808 A JP 2000292808A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor device
- storage capacitor
- insulating film
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 切断対象以外の膜層へのレーザ光による破壊
を防止し、新たな画像欠陥や液晶の配向乱れ等の信頼性
の低下を防止する。
【解決手段】 絶縁基板2上に形成された薄膜トランジ
スタ3及びこの薄膜トランジスタ3の半導体層7中に形
成されたソース領域7sより延在する配線層11と、前
記配線層11に接続された蓄積容量電極と、この蓄積容
量電極に対し層間絶縁膜10を介して対向配置された蓄
積容量配線30と、前記配線層に対し前記層間絶縁膜を
介して対向配置された金属反射層22と、を具備する。
(57) [Summary] [PROBLEMS] To prevent destruction of a film layer other than an object to be cut by a laser beam, and to prevent a decrease in reliability such as a new image defect or a disorder in alignment of liquid crystal. SOLUTION: A thin film transistor 3 formed on an insulating substrate 2, a wiring layer 11 extending from a source region 7s formed in a semiconductor layer 7 of the thin film transistor 3, and a storage capacitor electrode connected to the wiring layer 11 A storage capacitor line 30 disposed opposite to the storage capacitor electrode via the interlayer insulating film 10; and a metal reflection layer 22 disposed opposite to the wiring layer via the interlayer insulating film. .
Description
【0001】[0001]
【発明の属する技術分野】本発明は半導体装置に係り、
特に液晶表示装置等における画素スイッチング素子とし
て用いられる薄膜トランジスタ(TFT―Thin Film Tr
ansistor―)アレイに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device,
Particularly, a thin film transistor (TFT-Thin Film Tr) used as a pixel switching element in a liquid crystal display device or the like.
ansistor-) for arrays.
【0002】[0002]
【従来の技術】例えば、ポリシリコン等の多結晶半導体
を用いる半導体装置は、例えば液晶表示装置の液晶セル
に対応して形成される薄膜トランジスタ(TFT)など
があり、従来のこのような半導体装置について図5ない
し図7を用いて説明する。2. Description of the Related Art For example, a semiconductor device using a polycrystalline semiconductor such as polysilicon includes, for example, a thin film transistor (TFT) formed corresponding to a liquid crystal cell of a liquid crystal display device. This will be described with reference to FIGS.
【0003】図6に示すように、従来の半導体装置1は
ガラス絶縁基板2上に半導体回路としてのTFT3が形
成された液晶ディスプレイ装置として実現されている。
図5に示される1画素の等価回路において、液晶Clは
コモン電圧Vcomと画素電圧Vnとの電圧差(Vco
m−Vn)により透過率が変調され、表示動作を行な
う。信号線4を介して供給される信号電圧Vsigは、
TFT3のゲート電極にオン電圧が印加されると、TF
T3を介して液晶容量Clを構成する画素電極に画素電
圧Vnとして伝達される。As shown in FIG. 6, a conventional semiconductor device 1 is realized as a liquid crystal display device in which a TFT 3 as a semiconductor circuit is formed on a glass insulating substrate 2.
In the equivalent circuit of one pixel shown in FIG. 5, the liquid crystal Cl has a voltage difference (Vco) between the common voltage Vcom and the pixel voltage Vn.
m−Vn), the transmittance is modulated, and the display operation is performed. The signal voltage Vsig supplied via the signal line 4 is
When an ON voltage is applied to the gate electrode of TFT3, TF
The pixel voltage Vn is transmitted to the pixel electrode forming the liquid crystal capacitance Cl via T3.
【0004】画素電圧Vnは、次にTFT3のゲート電
極Gにオン電圧が印加されるまでの間だけ保持される必
要があり、TFT3を介したリーク電流を少なくするた
め、液晶容量Clに並列に蓄積容量Csを接続してい
る。この蓄積容量Csにショート欠陥などの電気的な欠
陥が発生した場合、蓄積容量Csを液晶容量Clから切
り離すことによって、蓄積容量Csのリークがなくな
り、本来の蓄積容量Csの役割を完全に担うことはでき
ないにしても、画像欠陥の程度を低減することはできる
ようになる。The pixel voltage Vn needs to be held only until the next ON voltage is applied to the gate electrode G of the TFT 3. In order to reduce the leak current through the TFT 3, the pixel voltage Vn is connected in parallel with the liquid crystal capacitance Cl. The storage capacitor Cs is connected. When an electrical defect such as a short-circuit defect occurs in the storage capacitor Cs, the storage capacitor Cs is separated from the liquid crystal capacitor Cl to eliminate the leakage of the storage capacitor Cs and completely take the role of the original storage capacitor Cs. If not, the degree of image defects can be reduced.
【0005】図6はガラス基板2上にポリSiトランジ
スタ回路を用いた液晶ディスプレイ装置の1画素断面構
造である。TFT3は多結晶シリコン層7a、ゲート絶
縁層8a(ゲート電極)、ゲート導体層9aを有し、蓄
積容量Csは多結晶シリコン層7b、ゲート絶縁膜8
b、容量Cs電極9bより構成されている。TFT3の
ソースと蓄積容量Cs間は第1の層間絶縁膜10上に形
成されたアルミニウム(Al)配線11aにより接続さ
れている。また、TFT3のドレインは信号線Al配線
11Aに接続されている。Al配線11上には第2の層
間絶縁膜12が設けられ、この第2の層間絶縁膜12上
には画素電極13がITO(インジューム・スズの酸化
物)透明導体層により形成されて、TFT3と蓄積容量
Csに接続されている。画素電極13Aは隣接する画素
の画素電極である。FIG. 6 is a cross-sectional structure of one pixel of a liquid crystal display device using a poly-Si transistor circuit on a glass substrate 2. The TFT 3 has a polycrystalline silicon layer 7a, a gate insulating layer 8a (gate electrode), and a gate conductor layer 9a, and the storage capacitor Cs has a polycrystalline silicon layer 7b, a gate insulating film 8a.
b, a capacitor Cs electrode 9b. The source of the TFT 3 and the storage capacitor Cs are connected by an aluminum (Al) wiring 11 a formed on the first interlayer insulating film 10. The drain of the TFT 3 is connected to the signal line Al wiring 11A. A second interlayer insulating film 12 is provided on the Al wiring 11, and a pixel electrode 13 is formed on the second interlayer insulating film 12 by an ITO (indium tin oxide) transparent conductor layer. It is connected to the TFT 3 and the storage capacitor Cs. The pixel electrode 13A is a pixel electrode of an adjacent pixel.
【0006】これらの画素電極13,13A上に、例え
ばポリイミドの第1の配向膜14が形成され、液晶層1
5、第2の配向膜16、透明導体膜17を具備する対向
ガラス基板18との間に挟持された液晶層15を含む1
つの画素が構成されている。ここで、図5における蓄積
容量Csと液晶容量Clの切り離しは、図6における多
結晶シリコン7aと7bとを接続しているAl配線11
にガラス基板2の裏面より例えばレーザ19を照射して
切断することにより実現できる。On these pixel electrodes 13 and 13A, for example, a first alignment film 14 made of polyimide is formed.
5, including a liquid crystal layer 15 sandwiched between a second alignment film 16 and a counter glass substrate 18 having a transparent conductor film 17
One pixel is configured. Here, the storage capacitor Cs and the liquid crystal capacitor Cl in FIG. 5 are separated from each other by the Al wiring 11 connecting the polycrystalline silicons 7a and 7b in FIG.
For example, it can be realized by irradiating a laser 19 from the back surface of the glass substrate 2 for cutting.
【0007】このレーザ19の照射によるAl配線層1
1の切断においては、切断部20上の第2の層間絶縁膜
12、画素電極13、第1の配向膜14にもレーザが照
射されることになる。これらに対するレーザの照射によ
り切断部分の上の液晶15の配向が乱れ、またAl配線
11のみではなく第2の層間絶縁膜12、画素電極13
にも破壊が発生することになる。この液晶15の配向乱
れや、絶縁膜12や画素電極13の破壊により、さらに
画像欠陥が生じたり信頼性不良が発生したりすることに
なる。The Al wiring layer 1 by the irradiation of the laser 19
In the cutting of 1, the second interlayer insulating film 12, the pixel electrode 13, and the first alignment film 14 on the cut portion 20 are also irradiated with the laser. Irradiation of these with the laser disturbs the orientation of the liquid crystal 15 on the cut portion, and not only the Al wiring 11 but also the second interlayer insulating film 12 and the pixel electrode 13.
Destruction will also occur. Due to the disorder of the alignment of the liquid crystal 15 and the destruction of the insulating film 12 and the pixel electrode 13, further image defects or poor reliability occur.
【0008】図7は別の従来例を示す。すなわち、TF
T3と蓄積容量Csとは多結晶シリコン(ポリSi)7
により接続されている。この多結晶シリコン7における
TFT3と蓄積容量Csとの接続部分にレーザ19を照
射すると、多結晶シリコン層7が切断される。FIG. 7 shows another conventional example. That is, TF
T3 and the storage capacitor Cs are polycrystalline silicon (poly Si) 7
Connected by When the laser 19 is applied to the connection between the TFT 3 and the storage capacitor Cs in the polycrystalline silicon 7, the polycrystalline silicon layer 7 is cut.
【0009】この別の従来の半導体装置においては、多
結晶シリコン(ポリSi)層7をレーザ19の切断部2
0への照射によって、ポリSi島7aと7bに溶融分離
させる。この多結晶シリコン(ポリSi)分離はAl配
線の切断に比較して必要なレーザ照射エネルギを1/4
に低減できるという利点があるが、液晶15の配向乱れ
や第1の層間絶縁膜10、第2の層間絶縁膜12、画素
電極13への破壊は程度の差があっても避けることがで
きないという問題があった。また、液晶層15は厚さが
4μm程度であるので、レーザ照射後の切断部分の形状
によっては透明導体膜17と画素電極13、またはAl
配線の電気的短絡を生じ、新たな画像欠陥を発生させる
ことになる。In this other conventional semiconductor device, a polycrystalline silicon (poly Si) layer 7 is
By irradiation with 0, the poly-Si islands 7a and 7b are melted and separated. This polycrystalline silicon (poly Si) separation reduces the required laser irradiation energy by 1/4 as compared with the cutting of the Al wiring.
However, the disorder of the alignment of the liquid crystal 15 and the destruction of the first interlayer insulating film 10, the second interlayer insulating film 12, and the pixel electrode 13 cannot be avoided even if the degree is different. There was a problem. Further, since the liquid crystal layer 15 has a thickness of about 4 μm, the transparent conductor film 17 and the pixel electrode 13 or the
This causes an electrical short circuit in the wiring and causes new image defects.
【0010】[0010]
【発明が解決しようとする課題】以上のように、従来の
半導体装置によれば、レーザ光19の照射の際に層間絶
縁膜12や画素電極13も破壊されてしまったり、液晶
15の配向乱れや画像欠陥が発生したりするという問題
があった。As described above, according to the conventional semiconductor device, the interlayer insulating film 12 and the pixel electrode 13 are destroyed when the laser beam 19 is irradiated, or the alignment of the liquid crystal 15 is disturbed. And image defects occur.
【0011】本発明は従来の半導体装置における上記問
題を解消するために為されたものであり、レーザ照射に
よりTFT3と蓄積容量Csとを接続する配線層11ま
たは多結晶半導体層7を溶断する際に切断対象のレーザ
入射方向の裏側に反射層を形成しておくことにより、切
断対象以外の膜層へのレーザ破壊を防止し、新たな画像
欠陥や液晶の配向乱れ等の信頼性不良を防止することを
目的としている。The present invention has been made in order to solve the above-mentioned problem in the conventional semiconductor device, and is intended for cutting the wiring layer 11 or the polycrystalline semiconductor layer 7 connecting the TFT 3 and the storage capacitor Cs by laser irradiation. By forming a reflective layer on the back side of the cutting target in the laser incident direction, laser damage to film layers other than the cutting target is prevented, and new image defects and poor reliability such as liquid crystal alignment disorder are prevented. It is intended to be.
【0012】[0012]
【課題を解決するための手段】上記目的を達成するた
め、本発明の基本構成に係る半導体装置は、絶縁基板上
に形成された薄膜トランジスタ及びこの薄膜トランジス
タの半導体層中に形成されたソース領域より延在する配
線層と、前記配線層に接続された蓄積容量電極と、前記
蓄積容量電極に対し層間絶縁膜を介して対向配置された
蓄積容量配線と、前記配線層に対し前記層間絶縁膜を介
して対向配置された金属反射層と、を具備することを特
徴としている。In order to achieve the above object, a semiconductor device according to the basic structure of the present invention has a thin film transistor formed on an insulating substrate and a source region formed in a semiconductor layer of the thin film transistor. An existing wiring layer, a storage capacitor electrode connected to the wiring layer, a storage capacitor wiring opposed to the storage capacitor electrode via an interlayer insulating film, and a storage capacitor wiring connected to the wiring layer via the interlayer insulating film. And a metal reflective layer disposed opposite to the metal reflective layer.
【0013】また、上記基本構成において、前記配線層
は、前記薄膜トランジスタを駆動する配線とは電気的に
絶縁されているようにしても良い。In the above-mentioned basic structure, the wiring layer may be electrically insulated from a wiring for driving the thin film transistor.
【0014】また、上記基本構成において、前記絶縁基
板はガラス基板により構成するようにしても良い。Further, in the above basic configuration, the insulating substrate may be formed of a glass substrate.
【0015】また、上記基本構成において、前記蓄積容
量電極および前記配線層は、前記層間絶縁膜より下層に
形成するようにしても良い。In the above-mentioned basic structure, the storage capacitor electrode and the wiring layer may be formed below the interlayer insulating film.
【0016】また、上記基本構成において、前記半導体
層は、多結晶シリコン膜により構成するようにしても良
い。In the above-mentioned basic structure, the semiconductor layer may be made of a polycrystalline silicon film.
【0017】また、上記基本構成において、前記金属反
射層は、前記薄膜トランジスタの前記ソース領域に接続
されたソース電極と同一の層により形成されているよう
にしても良い。In the above-mentioned basic structure, the metal reflective layer may be formed of the same layer as a source electrode connected to the source region of the thin film transistor.
【0018】また、前記金属配線層がソース電極と同一
層で形成されているものにおいて、この金属反射層は、
前記ソース電極と一体的に形成されるようにしても良
い。Further, in the case where the metal wiring layer is formed in the same layer as the source electrode, the metal reflection layer is
It may be formed integrally with the source electrode.
【0019】また、上記基本構成において、前記金属反
射層は、アルミニウム膜またはアルミニウム合金膜によ
り構成するようにしても良い。In the above-mentioned basic structure, the metal reflection layer may be made of an aluminum film or an aluminum alloy film.
【0020】また、上記基本構成において、前記層間絶
縁膜は、前記薄膜トランジスタのゲート絶縁膜であって
も良い。Further, in the above basic configuration, the interlayer insulating film may be a gate insulating film of the thin film transistor.
【0021】[0021]
【発明の実施の形態】以下、本発明に係る半導体装置の
好適な実施形態について図面を参照しながら詳細に説明
する。まず、図1および図2を用いて、本発明の第1実
施形態に係る半導体装置について説明する。なお、各実
施形態を示す以下の図面において、従来の半導体装置を
示す図6及び図7で用いた符号と同一の参照符号は、従
来の半導体装置の構成と同一または相当する構成要素を
示すものとする。また、図1は図2の平面図におけるA
−A’線の断面図である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of a semiconductor device according to the present invention will be described below in detail with reference to the drawings. First, a semiconductor device according to a first embodiment of the present invention will be described with reference to FIGS. In the following drawings showing each embodiment, the same reference numerals as those used in FIGS. 6 and 7 showing the conventional semiconductor device indicate the same or corresponding components as those of the conventional semiconductor device. And FIG. 1 is a plan view of FIG.
It is sectional drawing of the -A 'line.
【0022】図1に示す半導体装置21は、ガラス基板
2上に形成された多結晶半導体(ポリSi)層7のチャ
ネル領域7a上に、ゲート絶縁膜8a上に形成されたゲ
ート電極9aを有するTFT3と、ポリSi層7のチャ
ネル領域以外の領域7b上にゲート絶縁膜8bを介して
対向配置された蓄積容量配線30よりなる蓄積容量Cs
が形成され、この上に第1の層間絶縁膜10が形成され
ている。TFT3のソース、ドレインは第1の層間絶縁
膜10上に設けられた例えばAlにより形成されたドレ
イン電極11Aおよびソース電極11aに接続されてい
る。TFT3と蓄積容量Csとは、TFT3のソース領
域7sから延在されたn+ 型ポリSi層により接続され
ている。Al電極はアルミニウムのみにより形成するの
ではなく、他の金属との合金により形成したものであっ
ても良い。The semiconductor device 21 shown in FIG. 1 has a gate electrode 9a formed on a gate insulating film 8a on a channel region 7a of a polycrystalline semiconductor (poly Si) layer 7 formed on a glass substrate 2. A storage capacitor Cs including a TFT 3 and a storage capacitor line 30 opposed to a region 7b other than a channel region of the poly-Si layer 7 via a gate insulating film 8b.
Is formed, and a first interlayer insulating film 10 is formed thereon. The source and drain of the TFT 3 are connected to a drain electrode 11A and a source electrode 11a formed on, for example, Al provided on the first interlayer insulating film 10. The TFT 3 and the storage capacitor Cs are connected by an n + -type poly-Si layer extending from the source region 7 s of the TFT 3. The Al electrode is not limited to being formed only of aluminum, but may be formed of an alloy with another metal.
【0023】そして、不純物をドープされた多結晶半導
体(ポリSi)層7の切断部20に相当する第1の層間
絶縁膜10上にAl金属電極が金属反射層22として設
けられている。その上を覆うように、第2の層間絶縁膜
12が形成されており、更にその上層に形成されたIT
O透明導体画素電極13がソース電極11aに接続され
ている。An Al metal electrode is provided as a metal reflection layer 22 on the first interlayer insulating film 10 corresponding to the cut portion 20 of the impurity-doped polycrystalline semiconductor (poly Si) layer 7. A second interlayer insulating film 12 is formed so as to cover it, and an IT layer formed thereover is formed.
The O transparent conductor pixel electrode 13 is connected to the source electrode 11a.
【0024】図2は、図1に示す半導体装置の平面図を
示す。TFT3を駆動する走査線9と信号線11が互い
に直交して配置され、走査線9からはTFT3のゲート
電極9aが分岐されている。このゲート電極9aの下層
には、ゲート絶縁膜を介してポリSi層が配置され、こ
のポリSi層に不純物が導入されることによりドレイン
領域7dおよびソース領域7sが形成されている。ドレ
イン領域7dはゲート絶縁膜および層間絶縁膜中に設け
られたコンタクトホールを介してソース電極11aに接
続される。このソース電極11aは第2の層間絶縁膜1
2中のコンタクトホールを介して画素電極13に接続さ
れている。FIG. 2 is a plan view of the semiconductor device shown in FIG. A scanning line 9 for driving the TFT 3 and a signal line 11 are arranged orthogonal to each other, and a gate electrode 9 a of the TFT 3 is branched from the scanning line 9. Under the gate electrode 9a, a poly-Si layer is arranged with a gate insulating film interposed therebetween, and an impurity is introduced into the poly-Si layer to form a drain region 7d and a source region 7s. Drain region 7d is connected to source electrode 11a via a contact hole provided in the gate insulating film and the interlayer insulating film. This source electrode 11a is the second interlayer insulating film 1
2 is connected to the pixel electrode 13 via a contact hole.
【0025】また、走査線9と平行に蓄積容量配線30
が配置されている。この蓄積容量配線30は、走査線9
と同一の層により形成されている。この蓄積容量配線3
0の下層に、ゲート絶縁膜を介して蓄積容量電極7bと
してのポリSi層が対向配置されている。この蓄積容量
電極7bおよび配線層20を構成する領域のポリSi層
には、ソース領域7sおよびドレイン領域7dと同様に
n型不純物が導入されている。The storage capacitor wiring 30 is connected in parallel with the scanning line 9.
Is arranged. The storage capacitor line 30 is connected to the scanning line 9
And the same layer. This storage capacitor wiring 3
A poly-Si layer serving as a storage capacitor electrode 7b is opposed to a lower layer of 0 through a gate insulating film. As in the source region 7s and the drain region 7d, an n-type impurity is introduced into the poly-Si layer in the region forming the storage capacitor electrode 7b and the wiring layer 20.
【0026】配線層20の上部には、ゲート絶縁膜およ
び第1の層間絶縁膜10を介して金属反射層22が対向
配置されている。この金属反射層22は、信号線11や
ソース電極11aと同層のAl膜により形成されてお
り、信号線11,走査線9とは電気的に分離して形成さ
れている。On the upper side of the wiring layer 20, a metal reflection layer 22 is opposed to the metal reflection layer 22 with the gate insulating film and the first interlayer insulating film 10 interposed therebetween. The metal reflection layer 22 is formed of the same Al film as the signal line 11 and the source electrode 11a, and is formed electrically separated from the signal line 11 and the scanning line 9.
【0027】以上の構成において、切断部20のポリS
i層7にガラス基板2側よりレーザ光19を照射してド
ープ・ポリSi層7を溶融切断する。ここで、レーザ光
の一部は多結晶半導体層7を照射して、ドープされた多
結晶半導体(ポリSi)の溶融切断に寄与することにな
る。このような構成を有する半導体装置においては、A
l配線層を照射レーザ光19により溶融切断する必要が
ないので、多結晶半導体層7のみをAl層11を切断す
るエネルギの1/4〜1/10のレーザ照射エネルギで
切断することができる。さらに、金属反射層22からの
反射効果により切断照射エネルギを更に減少させること
ができるので、切断部20の周辺への影響が低減され
る。In the above configuration, the poly S
The i-layer 7 is irradiated with laser light 19 from the glass substrate 2 side to melt-cut the doped poly-Si layer 7. Here, a part of the laser light irradiates the polycrystalline semiconductor layer 7 and contributes to the melting and cutting of the doped polycrystalline semiconductor (poly Si). In a semiconductor device having such a configuration, A
Since it is not necessary to melt and cut the l-wiring layer with the irradiation laser light 19, only the polycrystalline semiconductor layer 7 can be cut with a laser irradiation energy of 1/4 to 1/10 of the energy for cutting the Al layer 11. Further, since the cutting irradiation energy can be further reduced by the reflection effect from the metal reflection layer 22, the influence on the periphery of the cutting portion 20 is reduced.
【0028】また、実施形態においては、レーザ光19
が金属反射層22で遮断されるため画素電極13、第1
の配向膜14、液晶層15に対してレーザ光19の照射
がないので、従来の半導体装置で問題となっていた新た
な画像欠陥の発生や、信頼性の問題を抑制することがで
きる。In the embodiment, the laser light 19
Is blocked by the metal reflective layer 22, the pixel electrode 13, the first
Since the laser beam 19 is not irradiated to the alignment film 14 and the liquid crystal layer 15, it is possible to suppress the occurrence of a new image defect and the problem of reliability, which are problems in the conventional semiconductor device.
【0029】本第1実施形態においては、Al反射層2
2をレーザ光19に対する反射層として用いたが、ゲー
ト電極9a、Cs電極30が、例えばモリブデン・タン
グステン(MoW)の場合、この金属層を反射層として
用いても良い。また、本第1実施形態では液晶層15を
注入し、画像表示を行なって特定のセルに画像欠陥があ
ることを検出してからそのセルをリペア(修復)するこ
とを想定しているが、本発明はこれに限定されず、電気
的手法により回路欠陥を検出してからリペアを行なうよ
うにしても良い。この場合、表示装置に限らず本発明は
適用できる。このように液晶層15が無い状態では、金
属反射層22は多結晶半導体(ポリSi)層7の下側に
形成せしめて、レーザ光19はガラス基板2側からでな
く、逆方向から照射させても良い。In the first embodiment, the Al reflection layer 2
Although 2 is used as a reflection layer for the laser beam 19, when the gate electrode 9a and the Cs electrode 30 are, for example, molybdenum-tungsten (MoW), this metal layer may be used as a reflection layer. Further, in the first embodiment, it is assumed that the liquid crystal layer 15 is injected, an image is displayed, a specific cell is detected as having an image defect, and then the cell is repaired (repaired). The present invention is not limited to this, and repair may be performed after detecting a circuit defect by an electrical method. In this case, the present invention is applicable not only to the display device. In a state where the liquid crystal layer 15 is not present, the metal reflection layer 22 is formed below the polycrystalline semiconductor (poly Si) layer 7 so that the laser beam 19 is irradiated not from the glass substrate 2 side but from the opposite direction. May be.
【0030】次に、本発明の第2実施形態に係る半導体
装置を、図3に断面構造、図4に平面構造として示す。
図3の断面図は、図4の平面図をB−B’線より切断し
たものである。この第2実施形態に係る半導体装置は、
金属反射層22をTFT3のソース電極11aと一体的
に形成したものである。Next, a semiconductor device according to a second embodiment of the present invention is shown in FIG. 3 as a sectional structure and FIG. 4 as a plan structure.
The cross-sectional view of FIG. 3 is obtained by cutting the plan view of FIG. 4 along the line BB ′. The semiconductor device according to the second embodiment includes:
The metal reflection layer 22 is formed integrally with the source electrode 11a of the TFT 3.
【0031】この第2実施形態に係る半導体装置におい
ては、金属反射層22をソース電極11aと接続してい
るため、レーザ照射エネルギが熱伝導により減衰しやす
くなり、エネルギ強度を第1実施形態よりも大きく確保
することができる。このように、レーザ照射エネルギを
大きく確保することにより、ドープ・ポリSi層7の溶
融切断しやすくなり、加工マージンを増加させることが
できる。この第2実施形態においても、レーザ光19が
金属反射層22で遮断されるために画素電極13、第1
の配向膜14、液晶層15への照射がなくなるので従来
問題となっていたような新たな画像欠陥の発生を抑制す
ることができ、信頼性の向上を図ることができる。In the semiconductor device according to the second embodiment, since the metal reflection layer 22 is connected to the source electrode 11a, the laser irradiation energy is easily attenuated by heat conduction, and the energy intensity is lower than that of the first embodiment. Can also be secured large. As described above, by securing a large laser irradiation energy, the doped poly-Si layer 7 can be easily melted and cut, and the processing margin can be increased. Also in the second embodiment, since the laser beam 19 is blocked by the metal reflection layer 22, the pixel electrode 13 and the first
Since the irradiation of the alignment film 14 and the liquid crystal layer 15 is eliminated, the occurrence of a new image defect which has conventionally been a problem can be suppressed, and the reliability can be improved.
【0032】また、第1実施形態のように、反射層を島
状の金属反射層22を形成した場合には、ソース電極1
1aとの間のスペースが必要になり、リペアパターンサ
イズが大きくなるが、本第2実施形態のように金属反射
層22をソース電極11aと接続することによりリペア
パターンを小型化することができる。この第2実施形態
では金属反射層22をソース電極11aと接続させた
が、本発明はこれに限定されることなく回路内の他の金
属電極と接続させるようにしても良い。When the island-like metal reflection layer 22 is formed as the reflection layer as in the first embodiment, the source electrode 1
A space between the metal reflective layer 22 and the source electrode 11a is required, and the repair pattern can be reduced in size by connecting the metal reflective layer 22 to the source electrode 11a as in the second embodiment. In the second embodiment, the metal reflection layer 22 is connected to the source electrode 11a. However, the present invention is not limited to this, and may be connected to another metal electrode in the circuit.
【0033】また、レーザ光19の照射方向について
は、ガラス基板2側からではなくガラス基板2の逆側か
らレーザ光19を照射するようにしても良い。The laser beam 19 may be emitted from the opposite side of the glass substrate 2 instead of the glass substrate 2.
【0034】[0034]
【発明の効果】以上説明したように本発明に係る半導体
装置によれば、絶縁基板上に形成された半導体回路の配
線切断部の周囲に配置された回路素子に与える悪影響を
抑えながら、画像欠陥を有する特定のセルに対して配線
層の溶融切断を行なうことができると共に、新たな画像
欠陥の発生や信頼性を損なうといった問題の発生を抑制
することができる。As described above, according to the semiconductor device of the present invention, it is possible to suppress image defects while suppressing adverse effects on circuit elements arranged around a cut portion of a wiring of a semiconductor circuit formed on an insulating substrate. In addition, it is possible to perform melting and cutting of the wiring layer for a specific cell having the above-mentioned problem, and it is possible to suppress the occurrence of new image defects and the problem of impairing reliability.
【図1】本発明の第1実施形態に係る半導体装置の構成
を示す断面図。FIG. 1 is a sectional view showing a configuration of a semiconductor device according to a first embodiment of the present invention.
【図2】図1に示された半導体装置の配置を示す平面
図。FIG. 2 is a plan view showing an arrangement of the semiconductor device shown in FIG. 1;
【図3】本発明の第2実施形態に係る半導体装置の構成
を示す断面図。FIG. 3 is a sectional view showing a configuration of a semiconductor device according to a second embodiment of the present invention.
【図4】図3に示された半導体装置の配置を示す平面
図。FIG. 4 is a plan view showing an arrangement of the semiconductor device shown in FIG. 3;
【図5】従来の半導体装置の等価回路を示す回路図。FIG. 5 is a circuit diagram showing an equivalent circuit of a conventional semiconductor device.
【図6】図5に示された従来の半導体装置の構造を示す
断面図。FIG. 6 is a sectional view showing the structure of the conventional semiconductor device shown in FIG.
【図7】従来の半導体装置の異なる構造を示す断面図。FIG. 7 is a cross-sectional view showing a different structure of a conventional semiconductor device.
2 ガラス基板 3 TFT 7 多結晶半導体層 11 配線層 19 レーザ光 20 溶断箇所 21 半導体装置 22 金属反射層 30 蓄積容量配線 Cs 蓄積容量 Reference Signs List 2 glass substrate 3 TFT 7 polycrystalline semiconductor layer 11 wiring layer 19 laser beam 20 fusing location 21 semiconductor device 22 metal reflection layer 30 storage capacitor wiring Cs storage capacitor
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2H092 JA25 JA29 JA38 JA42 JA44 JB13 JB23 JB32 JB33 JB38 JB51 JB57 JB63 JB69 JB72 KA04 KA07 KA16 KA18 KB14 KB23 MA35 MA47 NA25 NA27 NA29 PA06 5C094 AA42 AA43 AA48 BA03 BA43 CA19 DB04 DB10 EA04 EA05 EA06 EB02 ED11 FA01 FA02 FB12 FB14 FB15 GB10 5F110 AA26 AA27 CC02 DD02 EE06 GG02 GG13 HL03 HM17 HM18 NN44 NN46 NN47 NN73 QQ30 ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 2H092 JA25 JA29 JA38 JA42 JA44 JB13 JB23 JB32 JB33 JB38 JB51 JB57 JB63 JB69 JB72 KA04 KA07 KA16 KA18 KB14 KB23 MA35 MA47 NA25 NA27 NA29 PA06 5C094 AA42 DB04A19 EA05 EA06 EB02 ED11 FA01 FA02 FB12 FB14 FB15 GB10 5F110 AA26 AA27 CC02 DD02 EE06 GG02 GG13 HL03 HM17 HM18 NN44 NN46 NN47 NN73 QQ30
Claims (9)
及びこの薄膜トランジスタの半導体層中に形成されたソ
ース領域より延在する配線層と、前記配線層に接続され
た蓄積容量電極と、前記蓄積容量電極に対し層間絶縁膜
を介して対向配置された蓄積容量配線と、前記配線層に
対し前記層間絶縁膜を介して対向配置された金属反射層
と、を具備することを特徴とする半導体装置。1. A thin film transistor formed on an insulating substrate, a wiring layer extending from a source region formed in a semiconductor layer of the thin film transistor, a storage capacitor electrode connected to the wiring layer, and the storage capacitor electrode A storage capacitor wiring opposed to the wiring layer via an interlayer insulating film, and a metal reflective layer opposed to the wiring layer via the interlayer insulating film.
動する配線とは電気的に絶縁されていることを特徴とす
る請求項1に記載の半導体装置。2. The semiconductor device according to claim 1, wherein said wiring layer is electrically insulated from a wiring for driving said thin film transistor.
徴とする請求項1に記載の半導体装置。3. The semiconductor device according to claim 1, wherein said insulating substrate is a glass substrate.
記層間絶縁膜より下層に形成されていることを特徴とす
る請求項1に記載の半導体装置。4. The semiconductor device according to claim 1, wherein said storage capacitor electrode and said wiring layer are formed below said interlayer insulating film.
ることを特徴とする請求項1に記載の半導体装置。5. The semiconductor device according to claim 1, wherein said semiconductor layer is made of a polycrystalline silicon film.
の前記ソース領域に接続されたソース電極と同一の層に
より形成されていることを特徴とする請求項1に記載の
半導体装置。6. The semiconductor device according to claim 1, wherein said metal reflection layer is formed of the same layer as a source electrode connected to said source region of said thin film transistor.
的に形成されていることを特徴とする請求項6に記載の
半導体装置。7. The semiconductor device according to claim 6, wherein said metal reflection layer is formed integrally with said source electrode.
アルミニウム合金膜からなることを特徴とする請求項1
に記載の半導体装置。8. The method according to claim 1, wherein said metal reflection layer is made of an aluminum film or an aluminum alloy film.
3. The semiconductor device according to claim 1.
のゲート絶縁膜であることを特徴とする請求項1に記載
の半導体装置。9. The semiconductor device according to claim 1, wherein said interlayer insulating film is a gate insulating film of said thin film transistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9917799A JP2000292808A (en) | 1999-04-06 | 1999-04-06 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9917799A JP2000292808A (en) | 1999-04-06 | 1999-04-06 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000292808A true JP2000292808A (en) | 2000-10-20 |
Family
ID=14240379
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9917799A Pending JP2000292808A (en) | 1999-04-06 | 1999-04-06 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000292808A (en) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004264470A (en) * | 2003-02-24 | 2004-09-24 | Seiu Kagi Kofun Yugenkoshi | Reflective TFT liquid crystal display panel and method of manufacturing the same |
| KR100453087B1 (en) * | 2001-02-28 | 2004-10-15 | 가부시끼가이샤 도시바 | Liquid crystal display panel |
| JP2005252228A (en) * | 2004-02-05 | 2005-09-15 | Sharp Corp | Display device and manufacturing method thereof |
| KR100662311B1 (en) * | 2000-12-15 | 2006-12-28 | 엔이씨 엘씨디 테크놀로지스, 엘티디. | Liquid crystal display device |
| US7242442B2 (en) | 2003-09-11 | 2007-07-10 | Sharp Kabushiki Kaisha | Active matrix substrate, display apparatus, and method for producing the same |
| GB2438243A (en) * | 2006-05-15 | 2007-11-21 | Lg Philips Lcd Co Ltd | Anti-diffusion structure for a display TFT |
| KR100802445B1 (en) * | 2001-07-30 | 2008-02-13 | 엘지.필립스 엘시디 주식회사 | Reflective Transmissive Liquid Crystal Display Array Substrate and Manufacturing Method Thereof |
| JP2008122810A (en) * | 2006-11-15 | 2008-05-29 | Sony Corp | TFT substrate, display device, manufacturing method of TFT substrate, and manufacturing method of display device |
| JP2008203636A (en) * | 2007-02-21 | 2008-09-04 | Toshiba Matsushita Display Technology Co Ltd | Manufacturing method of array substrate, manufacturing method of display device, and array substrate and display device |
| CN100451754C (en) * | 2005-11-29 | 2009-01-14 | 三菱电机株式会社 | Display device and method of repairing the same |
-
1999
- 1999-04-06 JP JP9917799A patent/JP2000292808A/en active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100662311B1 (en) * | 2000-12-15 | 2006-12-28 | 엔이씨 엘씨디 테크놀로지스, 엘티디. | Liquid crystal display device |
| KR100453087B1 (en) * | 2001-02-28 | 2004-10-15 | 가부시끼가이샤 도시바 | Liquid crystal display panel |
| KR100802445B1 (en) * | 2001-07-30 | 2008-02-13 | 엘지.필립스 엘시디 주식회사 | Reflective Transmissive Liquid Crystal Display Array Substrate and Manufacturing Method Thereof |
| JP2004264470A (en) * | 2003-02-24 | 2004-09-24 | Seiu Kagi Kofun Yugenkoshi | Reflective TFT liquid crystal display panel and method of manufacturing the same |
| US7242442B2 (en) | 2003-09-11 | 2007-07-10 | Sharp Kabushiki Kaisha | Active matrix substrate, display apparatus, and method for producing the same |
| JP2005252228A (en) * | 2004-02-05 | 2005-09-15 | Sharp Corp | Display device and manufacturing method thereof |
| CN100451754C (en) * | 2005-11-29 | 2009-01-14 | 三菱电机株式会社 | Display device and method of repairing the same |
| US7916236B2 (en) | 2005-11-29 | 2011-03-29 | Mitsubishi Electric Corporation | Display device and method of repairing the same including transmitting and reflecting regions and an opaque conductive film below a connecting portion |
| GB2438243A (en) * | 2006-05-15 | 2007-11-21 | Lg Philips Lcd Co Ltd | Anti-diffusion structure for a display TFT |
| GB2438243B (en) * | 2006-05-15 | 2008-10-15 | Lg Philips Lcd Co Ltd | Thin film transistor, method of manufacturing the thin film transistor, and display substrate having the thin film transistor |
| US8927995B2 (en) | 2006-05-15 | 2015-01-06 | Lg Display Co., Ltd. | Thin film transistor with anti-diffusion area that prevents metal atoms and/or ions from source/drain electrodes from shortening the channel length and display substrate having the thin film transistor |
| JP2008122810A (en) * | 2006-11-15 | 2008-05-29 | Sony Corp | TFT substrate, display device, manufacturing method of TFT substrate, and manufacturing method of display device |
| JP2008203636A (en) * | 2007-02-21 | 2008-09-04 | Toshiba Matsushita Display Technology Co Ltd | Manufacturing method of array substrate, manufacturing method of display device, and array substrate and display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0149447B1 (en) | Active Matrix Display and Manufacturing Method | |
| JP4011002B2 (en) | Active substrate, display device and manufacturing method thereof | |
| US7973871B2 (en) | Active matrix substrate, method for correcting a pixel deffect therein and manufacturing method thereof | |
| JP2669954B2 (en) | Active matrix display | |
| KR930001647B1 (en) | Active matrix panel and active matrix display device | |
| JP2002162914A (en) | Method for darkening pixel | |
| JPH10232408A (en) | Liquid crystal display panel, liquid crystal display device and method of manufacturing the same | |
| US7330222B2 (en) | Display device and method for fabricating the same | |
| KR940001904B1 (en) | Making method of active metrix desplay device | |
| JP2002091342A (en) | Matrix array substrate | |
| JP2000292808A (en) | Semiconductor device | |
| TW201209494A (en) | Liquid crystal display (LCD) panel and repairing method thereof | |
| JP4173332B2 (en) | Display device, pixel repair method for display device, and method for manufacturing display device | |
| JPH0279026A (en) | Liquid crystal display element | |
| JP3973223B2 (en) | Active substrate, display device and manufacturing method thereof | |
| JP5096127B2 (en) | Display device | |
| JP2004347891A (en) | Active matrix display | |
| JP4004050B2 (en) | Active substrate, display device and manufacturing method thereof | |
| JP2716108B2 (en) | Line defect repair method for active matrix display device | |
| JP4455704B2 (en) | Liquid crystal display device and pixel defect repair method | |
| KR20090099281A (en) | Thin film transistor substrate and repair method thereof | |
| JP2760459B2 (en) | Active matrix type substrate | |
| JP2633407B2 (en) | Active matrix display device | |
| JPH04265943A (en) | active matrix display device | |
| JP2625267B2 (en) | Active matrix display device |