JP2000292808A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2000292808A JP2000292808A JP9917799A JP9917799A JP2000292808A JP 2000292808 A JP2000292808 A JP 2000292808A JP 9917799 A JP9917799 A JP 9917799A JP 9917799 A JP9917799 A JP 9917799A JP 2000292808 A JP2000292808 A JP 2000292808A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor device
- storage capacitor
- insulating film
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 切断対象以外の膜層へのレーザ光による破壊
を防止し、新たな画像欠陥や液晶の配向乱れ等の信頼性
の低下を防止する。 【解決手段】 絶縁基板２上に形成された薄膜トランジ
スタ３及びこの薄膜トランジスタ３の半導体層７中に形
成されたソース領域７ｓより延在する配線層１１と、前
記配線層１１に接続された蓄積容量電極と、この蓄積容
量電極に対し層間絶縁膜１０を介して対向配置された蓄
積容量配線３０と、前記配線層に対し前記層間絶縁膜を
介して対向配置された金属反射層２２と、を具備する。
を防止し、新たな画像欠陥や液晶の配向乱れ等の信頼性
の低下を防止する。 【解決手段】 絶縁基板２上に形成された薄膜トランジ
スタ３及びこの薄膜トランジスタ３の半導体層７中に形
成されたソース領域７ｓより延在する配線層１１と、前
記配線層１１に接続された蓄積容量電極と、この蓄積容
量電極に対し層間絶縁膜１０を介して対向配置された蓄
積容量配線３０と、前記配線層に対し前記層間絶縁膜を
介して対向配置された金属反射層２２と、を具備する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置に係り、
特に液晶表示装置等における画素スイッチング素子とし
て用いられる薄膜トランジスタ（ＴＦＴ―Thin Film Tr
ansistor―）アレイに関する。
特に液晶表示装置等における画素スイッチング素子とし
て用いられる薄膜トランジスタ（ＴＦＴ―Thin Film Tr
ansistor―）アレイに関する。
【０００２】
【従来の技術】例えば、ポリシリコン等の多結晶半導体
を用いる半導体装置は、例えば液晶表示装置の液晶セル
に対応して形成される薄膜トランジスタ（ＴＦＴ）など
があり、従来のこのような半導体装置について図５ない
し図７を用いて説明する。
を用いる半導体装置は、例えば液晶表示装置の液晶セル
に対応して形成される薄膜トランジスタ（ＴＦＴ）など
があり、従来のこのような半導体装置について図５ない
し図７を用いて説明する。
【０００３】図６に示すように、従来の半導体装置１は
ガラス絶縁基板２上に半導体回路としてのＴＦＴ３が形
成された液晶ディスプレイ装置として実現されている。
図５に示される１画素の等価回路において、液晶Ｃｌは
コモン電圧Ｖｃｏｍと画素電圧Ｖｎとの電圧差（Ｖｃｏ
ｍ−Ｖｎ）により透過率が変調され、表示動作を行な
う。信号線４を介して供給される信号電圧Ｖｓｉｇは、
ＴＦＴ３のゲート電極にオン電圧が印加されると、ＴＦ
Ｔ３を介して液晶容量Ｃｌを構成する画素電極に画素電
圧Ｖｎとして伝達される。
ガラス絶縁基板２上に半導体回路としてのＴＦＴ３が形
成された液晶ディスプレイ装置として実現されている。
図５に示される１画素の等価回路において、液晶Ｃｌは
コモン電圧Ｖｃｏｍと画素電圧Ｖｎとの電圧差（Ｖｃｏ
ｍ−Ｖｎ）により透過率が変調され、表示動作を行な
う。信号線４を介して供給される信号電圧Ｖｓｉｇは、
ＴＦＴ３のゲート電極にオン電圧が印加されると、ＴＦ
Ｔ３を介して液晶容量Ｃｌを構成する画素電極に画素電
圧Ｖｎとして伝達される。
【０００４】画素電圧Ｖｎは、次にＴＦＴ３のゲート電
極Ｇにオン電圧が印加されるまでの間だけ保持される必
要があり、ＴＦＴ３を介したリーク電流を少なくするた
め、液晶容量Ｃｌに並列に蓄積容量Ｃｓを接続してい
る。この蓄積容量Ｃｓにショート欠陥などの電気的な欠
陥が発生した場合、蓄積容量Ｃｓを液晶容量Ｃｌから切
り離すことによって、蓄積容量Ｃｓのリークがなくな
り、本来の蓄積容量Ｃｓの役割を完全に担うことはでき
ないにしても、画像欠陥の程度を低減することはできる
ようになる。
極Ｇにオン電圧が印加されるまでの間だけ保持される必
要があり、ＴＦＴ３を介したリーク電流を少なくするた
め、液晶容量Ｃｌに並列に蓄積容量Ｃｓを接続してい
る。この蓄積容量Ｃｓにショート欠陥などの電気的な欠
陥が発生した場合、蓄積容量Ｃｓを液晶容量Ｃｌから切
り離すことによって、蓄積容量Ｃｓのリークがなくな
り、本来の蓄積容量Ｃｓの役割を完全に担うことはでき
ないにしても、画像欠陥の程度を低減することはできる
ようになる。
【０００５】図６はガラス基板２上にポリＳｉトランジ
スタ回路を用いた液晶ディスプレイ装置の１画素断面構
造である。ＴＦＴ３は多結晶シリコン層７ａ、ゲート絶
縁層８ａ（ゲート電極）、ゲート導体層９ａを有し、蓄
積容量Ｃｓは多結晶シリコン層７ｂ、ゲート絶縁膜８
ｂ、容量Ｃｓ電極９ｂより構成されている。ＴＦＴ３の
ソースと蓄積容量Ｃｓ間は第１の層間絶縁膜１０上に形
成されたアルミニウム（Ａｌ）配線１１ａにより接続さ
れている。また、ＴＦＴ３のドレインは信号線Ａｌ配線
１１Ａに接続されている。Ａｌ配線１１上には第２の層
間絶縁膜１２が設けられ、この第２の層間絶縁膜１２上
には画素電極１３がＩＴＯ（インジューム・スズの酸化
物）透明導体層により形成されて、ＴＦＴ３と蓄積容量
Ｃｓに接続されている。画素電極１３Ａは隣接する画素
の画素電極である。
スタ回路を用いた液晶ディスプレイ装置の１画素断面構
造である。ＴＦＴ３は多結晶シリコン層７ａ、ゲート絶
縁層８ａ（ゲート電極）、ゲート導体層９ａを有し、蓄
積容量Ｃｓは多結晶シリコン層７ｂ、ゲート絶縁膜８
ｂ、容量Ｃｓ電極９ｂより構成されている。ＴＦＴ３の
ソースと蓄積容量Ｃｓ間は第１の層間絶縁膜１０上に形
成されたアルミニウム（Ａｌ）配線１１ａにより接続さ
れている。また、ＴＦＴ３のドレインは信号線Ａｌ配線
１１Ａに接続されている。Ａｌ配線１１上には第２の層
間絶縁膜１２が設けられ、この第２の層間絶縁膜１２上
には画素電極１３がＩＴＯ（インジューム・スズの酸化
物）透明導体層により形成されて、ＴＦＴ３と蓄積容量
Ｃｓに接続されている。画素電極１３Ａは隣接する画素
の画素電極である。
【０００６】これらの画素電極１３，１３Ａ上に、例え
ばポリイミドの第１の配向膜１４が形成され、液晶層１
５、第２の配向膜１６、透明導体膜１７を具備する対向
ガラス基板１８との間に挟持された液晶層１５を含む１
つの画素が構成されている。ここで、図５における蓄積
容量Ｃｓと液晶容量Ｃｌの切り離しは、図６における多
結晶シリコン７ａと７ｂとを接続しているＡｌ配線１１
にガラス基板２の裏面より例えばレーザ１９を照射して
切断することにより実現できる。
ばポリイミドの第１の配向膜１４が形成され、液晶層１
５、第２の配向膜１６、透明導体膜１７を具備する対向
ガラス基板１８との間に挟持された液晶層１５を含む１
つの画素が構成されている。ここで、図５における蓄積
容量Ｃｓと液晶容量Ｃｌの切り離しは、図６における多
結晶シリコン７ａと７ｂとを接続しているＡｌ配線１１
にガラス基板２の裏面より例えばレーザ１９を照射して
切断することにより実現できる。
【０００７】このレーザ１９の照射によるＡｌ配線層１
１の切断においては、切断部２０上の第２の層間絶縁膜
１２、画素電極１３、第１の配向膜１４にもレーザが照
射されることになる。これらに対するレーザの照射によ
り切断部分の上の液晶１５の配向が乱れ、またＡｌ配線
１１のみではなく第２の層間絶縁膜１２、画素電極１３
にも破壊が発生することになる。この液晶１５の配向乱
れや、絶縁膜１２や画素電極１３の破壊により、さらに
画像欠陥が生じたり信頼性不良が発生したりすることに
なる。
１の切断においては、切断部２０上の第２の層間絶縁膜
１２、画素電極１３、第１の配向膜１４にもレーザが照
射されることになる。これらに対するレーザの照射によ
り切断部分の上の液晶１５の配向が乱れ、またＡｌ配線
１１のみではなく第２の層間絶縁膜１２、画素電極１３
にも破壊が発生することになる。この液晶１５の配向乱
れや、絶縁膜１２や画素電極１３の破壊により、さらに
画像欠陥が生じたり信頼性不良が発生したりすることに
なる。
【０００８】図７は別の従来例を示す。すなわち、ＴＦ
Ｔ３と蓄積容量Ｃｓとは多結晶シリコン（ポリＳｉ）７
により接続されている。この多結晶シリコン７における
ＴＦＴ３と蓄積容量Ｃｓとの接続部分にレーザ１９を照
射すると、多結晶シリコン層７が切断される。
Ｔ３と蓄積容量Ｃｓとは多結晶シリコン（ポリＳｉ）７
により接続されている。この多結晶シリコン７における
ＴＦＴ３と蓄積容量Ｃｓとの接続部分にレーザ１９を照
射すると、多結晶シリコン層７が切断される。
【０００９】この別の従来の半導体装置においては、多
結晶シリコン（ポリＳｉ）層７をレーザ１９の切断部２
０への照射によって、ポリＳｉ島７ａと７ｂに溶融分離
させる。この多結晶シリコン（ポリＳｉ）分離はＡｌ配
線の切断に比較して必要なレーザ照射エネルギを１／４
に低減できるという利点があるが、液晶１５の配向乱れ
や第１の層間絶縁膜１０、第２の層間絶縁膜１２、画素
電極１３への破壊は程度の差があっても避けることがで
きないという問題があった。また、液晶層１５は厚さが
４μｍ程度であるので、レーザ照射後の切断部分の形状
によっては透明導体膜１７と画素電極１３、またはＡｌ
配線の電気的短絡を生じ、新たな画像欠陥を発生させる
ことになる。
結晶シリコン（ポリＳｉ）層７をレーザ１９の切断部２
０への照射によって、ポリＳｉ島７ａと７ｂに溶融分離
させる。この多結晶シリコン（ポリＳｉ）分離はＡｌ配
線の切断に比較して必要なレーザ照射エネルギを１／４
に低減できるという利点があるが、液晶１５の配向乱れ
や第１の層間絶縁膜１０、第２の層間絶縁膜１２、画素
電極１３への破壊は程度の差があっても避けることがで
きないという問題があった。また、液晶層１５は厚さが
４μｍ程度であるので、レーザ照射後の切断部分の形状
によっては透明導体膜１７と画素電極１３、またはＡｌ
配線の電気的短絡を生じ、新たな画像欠陥を発生させる
ことになる。
【００１０】
【発明が解決しようとする課題】以上のように、従来の
半導体装置によれば、レーザ光１９の照射の際に層間絶
縁膜１２や画素電極１３も破壊されてしまったり、液晶
１５の配向乱れや画像欠陥が発生したりするという問題
があった。
半導体装置によれば、レーザ光１９の照射の際に層間絶
縁膜１２や画素電極１３も破壊されてしまったり、液晶
１５の配向乱れや画像欠陥が発生したりするという問題
があった。
【００１１】本発明は従来の半導体装置における上記問
題を解消するために為されたものであり、レーザ照射に
よりＴＦＴ３と蓄積容量Ｃｓとを接続する配線層１１ま
たは多結晶半導体層７を溶断する際に切断対象のレーザ
入射方向の裏側に反射層を形成しておくことにより、切
断対象以外の膜層へのレーザ破壊を防止し、新たな画像
欠陥や液晶の配向乱れ等の信頼性不良を防止することを
目的としている。
題を解消するために為されたものであり、レーザ照射に
よりＴＦＴ３と蓄積容量Ｃｓとを接続する配線層１１ま
たは多結晶半導体層７を溶断する際に切断対象のレーザ
入射方向の裏側に反射層を形成しておくことにより、切
断対象以外の膜層へのレーザ破壊を防止し、新たな画像
欠陥や液晶の配向乱れ等の信頼性不良を防止することを
目的としている。
【００１２】
【課題を解決するための手段】上記目的を達成するた
め、本発明の基本構成に係る半導体装置は、絶縁基板上
に形成された薄膜トランジスタ及びこの薄膜トランジス
タの半導体層中に形成されたソース領域より延在する配
線層と、前記配線層に接続された蓄積容量電極と、前記
蓄積容量電極に対し層間絶縁膜を介して対向配置された
蓄積容量配線と、前記配線層に対し前記層間絶縁膜を介
して対向配置された金属反射層と、を具備することを特
徴としている。
め、本発明の基本構成に係る半導体装置は、絶縁基板上
に形成された薄膜トランジスタ及びこの薄膜トランジス
タの半導体層中に形成されたソース領域より延在する配
線層と、前記配線層に接続された蓄積容量電極と、前記
蓄積容量電極に対し層間絶縁膜を介して対向配置された
蓄積容量配線と、前記配線層に対し前記層間絶縁膜を介
して対向配置された金属反射層と、を具備することを特
徴としている。
【００１３】また、上記基本構成において、前記配線層
は、前記薄膜トランジスタを駆動する配線とは電気的に
絶縁されているようにしても良い。
は、前記薄膜トランジスタを駆動する配線とは電気的に
絶縁されているようにしても良い。
【００１４】また、上記基本構成において、前記絶縁基
板はガラス基板により構成するようにしても良い。
板はガラス基板により構成するようにしても良い。
【００１５】また、上記基本構成において、前記蓄積容
量電極および前記配線層は、前記層間絶縁膜より下層に
形成するようにしても良い。
量電極および前記配線層は、前記層間絶縁膜より下層に
形成するようにしても良い。
【００１６】また、上記基本構成において、前記半導体
層は、多結晶シリコン膜により構成するようにしても良
い。
層は、多結晶シリコン膜により構成するようにしても良
い。
【００１７】また、上記基本構成において、前記金属反
射層は、前記薄膜トランジスタの前記ソース領域に接続
されたソース電極と同一の層により形成されているよう
にしても良い。
射層は、前記薄膜トランジスタの前記ソース領域に接続
されたソース電極と同一の層により形成されているよう
にしても良い。
【００１８】また、前記金属配線層がソース電極と同一
層で形成されているものにおいて、この金属反射層は、
前記ソース電極と一体的に形成されるようにしても良
い。
層で形成されているものにおいて、この金属反射層は、
前記ソース電極と一体的に形成されるようにしても良
い。
【００１９】また、上記基本構成において、前記金属反
射層は、アルミニウム膜またはアルミニウム合金膜によ
り構成するようにしても良い。
射層は、アルミニウム膜またはアルミニウム合金膜によ
り構成するようにしても良い。
【００２０】また、上記基本構成において、前記層間絶
縁膜は、前記薄膜トランジスタのゲート絶縁膜であって
も良い。
縁膜は、前記薄膜トランジスタのゲート絶縁膜であって
も良い。
【００２１】
【発明の実施の形態】以下、本発明に係る半導体装置の
好適な実施形態について図面を参照しながら詳細に説明
する。まず、図１および図２を用いて、本発明の第１実
施形態に係る半導体装置について説明する。なお、各実
施形態を示す以下の図面において、従来の半導体装置を
示す図６及び図７で用いた符号と同一の参照符号は、従
来の半導体装置の構成と同一または相当する構成要素を
示すものとする。また、図１は図２の平面図におけるＡ
−Ａ’線の断面図である。
好適な実施形態について図面を参照しながら詳細に説明
する。まず、図１および図２を用いて、本発明の第１実
施形態に係る半導体装置について説明する。なお、各実
施形態を示す以下の図面において、従来の半導体装置を
示す図６及び図７で用いた符号と同一の参照符号は、従
来の半導体装置の構成と同一または相当する構成要素を
示すものとする。また、図１は図２の平面図におけるＡ
−Ａ’線の断面図である。
【００２２】図１に示す半導体装置２１は、ガラス基板
２上に形成された多結晶半導体（ポリＳｉ）層７のチャ
ネル領域７ａ上に、ゲート絶縁膜８ａ上に形成されたゲ
ート電極９ａを有するＴＦＴ３と、ポリＳｉ層７のチャ
ネル領域以外の領域７ｂ上にゲート絶縁膜８ｂを介して
対向配置された蓄積容量配線３０よりなる蓄積容量Ｃｓ
が形成され、この上に第１の層間絶縁膜１０が形成され
ている。ＴＦＴ３のソース、ドレインは第１の層間絶縁
膜１０上に設けられた例えばＡｌにより形成されたドレ
イン電極１１Ａおよびソース電極１１ａに接続されてい
る。ＴＦＴ３と蓄積容量Ｃｓとは、ＴＦＴ３のソース領
域７ｓから延在されたｎ+ 型ポリＳｉ層により接続され
ている。Ａｌ電極はアルミニウムのみにより形成するの
ではなく、他の金属との合金により形成したものであっ
ても良い。
２上に形成された多結晶半導体（ポリＳｉ）層７のチャ
ネル領域７ａ上に、ゲート絶縁膜８ａ上に形成されたゲ
ート電極９ａを有するＴＦＴ３と、ポリＳｉ層７のチャ
ネル領域以外の領域７ｂ上にゲート絶縁膜８ｂを介して
対向配置された蓄積容量配線３０よりなる蓄積容量Ｃｓ
が形成され、この上に第１の層間絶縁膜１０が形成され
ている。ＴＦＴ３のソース、ドレインは第１の層間絶縁
膜１０上に設けられた例えばＡｌにより形成されたドレ
イン電極１１Ａおよびソース電極１１ａに接続されてい
る。ＴＦＴ３と蓄積容量Ｃｓとは、ＴＦＴ３のソース領
域７ｓから延在されたｎ+ 型ポリＳｉ層により接続され
ている。Ａｌ電極はアルミニウムのみにより形成するの
ではなく、他の金属との合金により形成したものであっ
ても良い。
【００２３】そして、不純物をドープされた多結晶半導
体（ポリＳｉ）層７の切断部２０に相当する第１の層間
絶縁膜１０上にＡｌ金属電極が金属反射層２２として設
けられている。その上を覆うように、第２の層間絶縁膜
１２が形成されており、更にその上層に形成されたＩＴ
Ｏ透明導体画素電極１３がソース電極１１ａに接続され
ている。
体（ポリＳｉ）層７の切断部２０に相当する第１の層間
絶縁膜１０上にＡｌ金属電極が金属反射層２２として設
けられている。その上を覆うように、第２の層間絶縁膜
１２が形成されており、更にその上層に形成されたＩＴ
Ｏ透明導体画素電極１３がソース電極１１ａに接続され
ている。
【００２４】図２は、図１に示す半導体装置の平面図を
示す。ＴＦＴ３を駆動する走査線９と信号線１１が互い
に直交して配置され、走査線９からはＴＦＴ３のゲート
電極９ａが分岐されている。このゲート電極９ａの下層
には、ゲート絶縁膜を介してポリＳｉ層が配置され、こ
のポリＳｉ層に不純物が導入されることによりドレイン
領域７ｄおよびソース領域７ｓが形成されている。ドレ
イン領域７ｄはゲート絶縁膜および層間絶縁膜中に設け
られたコンタクトホールを介してソース電極１１ａに接
続される。このソース電極１１ａは第２の層間絶縁膜１
２中のコンタクトホールを介して画素電極１３に接続さ
れている。
示す。ＴＦＴ３を駆動する走査線９と信号線１１が互い
に直交して配置され、走査線９からはＴＦＴ３のゲート
電極９ａが分岐されている。このゲート電極９ａの下層
には、ゲート絶縁膜を介してポリＳｉ層が配置され、こ
のポリＳｉ層に不純物が導入されることによりドレイン
領域７ｄおよびソース領域７ｓが形成されている。ドレ
イン領域７ｄはゲート絶縁膜および層間絶縁膜中に設け
られたコンタクトホールを介してソース電極１１ａに接
続される。このソース電極１１ａは第２の層間絶縁膜１
２中のコンタクトホールを介して画素電極１３に接続さ
れている。
【００２５】また、走査線９と平行に蓄積容量配線３０
が配置されている。この蓄積容量配線３０は、走査線９
と同一の層により形成されている。この蓄積容量配線３
０の下層に、ゲート絶縁膜を介して蓄積容量電極７ｂと
してのポリＳｉ層が対向配置されている。この蓄積容量
電極７ｂおよび配線層２０を構成する領域のポリＳｉ層
には、ソース領域７ｓおよびドレイン領域７ｄと同様に
ｎ型不純物が導入されている。
が配置されている。この蓄積容量配線３０は、走査線９
と同一の層により形成されている。この蓄積容量配線３
０の下層に、ゲート絶縁膜を介して蓄積容量電極７ｂと
してのポリＳｉ層が対向配置されている。この蓄積容量
電極７ｂおよび配線層２０を構成する領域のポリＳｉ層
には、ソース領域７ｓおよびドレイン領域７ｄと同様に
ｎ型不純物が導入されている。
【００２６】配線層２０の上部には、ゲート絶縁膜およ
び第１の層間絶縁膜１０を介して金属反射層２２が対向
配置されている。この金属反射層２２は、信号線１１や
ソース電極１１ａと同層のＡｌ膜により形成されてお
り、信号線１１，走査線９とは電気的に分離して形成さ
れている。
び第１の層間絶縁膜１０を介して金属反射層２２が対向
配置されている。この金属反射層２２は、信号線１１や
ソース電極１１ａと同層のＡｌ膜により形成されてお
り、信号線１１，走査線９とは電気的に分離して形成さ
れている。
【００２７】以上の構成において、切断部２０のポリＳ
ｉ層７にガラス基板２側よりレーザ光１９を照射してド
ープ・ポリＳｉ層７を溶融切断する。ここで、レーザ光
の一部は多結晶半導体層７を照射して、ドープされた多
結晶半導体（ポリＳｉ）の溶融切断に寄与することにな
る。このような構成を有する半導体装置においては、Ａ
ｌ配線層を照射レーザ光１９により溶融切断する必要が
ないので、多結晶半導体層７のみをＡｌ層１１を切断す
るエネルギの１／４〜１／１０のレーザ照射エネルギで
切断することができる。さらに、金属反射層２２からの
反射効果により切断照射エネルギを更に減少させること
ができるので、切断部２０の周辺への影響が低減され
る。
ｉ層７にガラス基板２側よりレーザ光１９を照射してド
ープ・ポリＳｉ層７を溶融切断する。ここで、レーザ光
の一部は多結晶半導体層７を照射して、ドープされた多
結晶半導体（ポリＳｉ）の溶融切断に寄与することにな
る。このような構成を有する半導体装置においては、Ａ
ｌ配線層を照射レーザ光１９により溶融切断する必要が
ないので、多結晶半導体層７のみをＡｌ層１１を切断す
るエネルギの１／４〜１／１０のレーザ照射エネルギで
切断することができる。さらに、金属反射層２２からの
反射効果により切断照射エネルギを更に減少させること
ができるので、切断部２０の周辺への影響が低減され
る。
【００２８】また、実施形態においては、レーザ光１９
が金属反射層２２で遮断されるため画素電極１３、第１
の配向膜１４、液晶層１５に対してレーザ光１９の照射
がないので、従来の半導体装置で問題となっていた新た
な画像欠陥の発生や、信頼性の問題を抑制することがで
きる。
が金属反射層２２で遮断されるため画素電極１３、第１
の配向膜１４、液晶層１５に対してレーザ光１９の照射
がないので、従来の半導体装置で問題となっていた新た
な画像欠陥の発生や、信頼性の問題を抑制することがで
きる。
【００２９】本第１実施形態においては、Ａｌ反射層２
２をレーザ光１９に対する反射層として用いたが、ゲー
ト電極９ａ、Ｃｓ電極３０が、例えばモリブデン・タン
グステン（ＭｏＷ）の場合、この金属層を反射層として
用いても良い。また、本第１実施形態では液晶層１５を
注入し、画像表示を行なって特定のセルに画像欠陥があ
ることを検出してからそのセルをリペア（修復）するこ
とを想定しているが、本発明はこれに限定されず、電気
的手法により回路欠陥を検出してからリペアを行なうよ
うにしても良い。この場合、表示装置に限らず本発明は
適用できる。このように液晶層１５が無い状態では、金
属反射層２２は多結晶半導体（ポリＳｉ）層７の下側に
形成せしめて、レーザ光１９はガラス基板２側からでな
く、逆方向から照射させても良い。
２をレーザ光１９に対する反射層として用いたが、ゲー
ト電極９ａ、Ｃｓ電極３０が、例えばモリブデン・タン
グステン（ＭｏＷ）の場合、この金属層を反射層として
用いても良い。また、本第１実施形態では液晶層１５を
注入し、画像表示を行なって特定のセルに画像欠陥があ
ることを検出してからそのセルをリペア（修復）するこ
とを想定しているが、本発明はこれに限定されず、電気
的手法により回路欠陥を検出してからリペアを行なうよ
うにしても良い。この場合、表示装置に限らず本発明は
適用できる。このように液晶層１５が無い状態では、金
属反射層２２は多結晶半導体（ポリＳｉ）層７の下側に
形成せしめて、レーザ光１９はガラス基板２側からでな
く、逆方向から照射させても良い。
【００３０】次に、本発明の第２実施形態に係る半導体
装置を、図３に断面構造、図４に平面構造として示す。
図３の断面図は、図４の平面図をＢ−Ｂ’線より切断し
たものである。この第２実施形態に係る半導体装置は、
金属反射層２２をＴＦＴ３のソース電極１１ａと一体的
に形成したものである。
装置を、図３に断面構造、図４に平面構造として示す。
図３の断面図は、図４の平面図をＢ−Ｂ’線より切断し
たものである。この第２実施形態に係る半導体装置は、
金属反射層２２をＴＦＴ３のソース電極１１ａと一体的
に形成したものである。
【００３１】この第２実施形態に係る半導体装置におい
ては、金属反射層２２をソース電極１１ａと接続してい
るため、レーザ照射エネルギが熱伝導により減衰しやす
くなり、エネルギ強度を第１実施形態よりも大きく確保
することができる。このように、レーザ照射エネルギを
大きく確保することにより、ドープ・ポリＳｉ層７の溶
融切断しやすくなり、加工マージンを増加させることが
できる。この第２実施形態においても、レーザ光１９が
金属反射層２２で遮断されるために画素電極１３、第１
の配向膜１４、液晶層１５への照射がなくなるので従来
問題となっていたような新たな画像欠陥の発生を抑制す
ることができ、信頼性の向上を図ることができる。
ては、金属反射層２２をソース電極１１ａと接続してい
るため、レーザ照射エネルギが熱伝導により減衰しやす
くなり、エネルギ強度を第１実施形態よりも大きく確保
することができる。このように、レーザ照射エネルギを
大きく確保することにより、ドープ・ポリＳｉ層７の溶
融切断しやすくなり、加工マージンを増加させることが
できる。この第２実施形態においても、レーザ光１９が
金属反射層２２で遮断されるために画素電極１３、第１
の配向膜１４、液晶層１５への照射がなくなるので従来
問題となっていたような新たな画像欠陥の発生を抑制す
ることができ、信頼性の向上を図ることができる。
【００３２】また、第１実施形態のように、反射層を島
状の金属反射層２２を形成した場合には、ソース電極１
１ａとの間のスペースが必要になり、リペアパターンサ
イズが大きくなるが、本第２実施形態のように金属反射
層２２をソース電極１１ａと接続することによりリペア
パターンを小型化することができる。この第２実施形態
では金属反射層２２をソース電極１１ａと接続させた
が、本発明はこれに限定されることなく回路内の他の金
属電極と接続させるようにしても良い。
状の金属反射層２２を形成した場合には、ソース電極１
１ａとの間のスペースが必要になり、リペアパターンサ
イズが大きくなるが、本第２実施形態のように金属反射
層２２をソース電極１１ａと接続することによりリペア
パターンを小型化することができる。この第２実施形態
では金属反射層２２をソース電極１１ａと接続させた
が、本発明はこれに限定されることなく回路内の他の金
属電極と接続させるようにしても良い。
【００３３】また、レーザ光１９の照射方向について
は、ガラス基板２側からではなくガラス基板２の逆側か
らレーザ光１９を照射するようにしても良い。
は、ガラス基板２側からではなくガラス基板２の逆側か
らレーザ光１９を照射するようにしても良い。
【００３４】
【発明の効果】以上説明したように本発明に係る半導体
装置によれば、絶縁基板上に形成された半導体回路の配
線切断部の周囲に配置された回路素子に与える悪影響を
抑えながら、画像欠陥を有する特定のセルに対して配線
層の溶融切断を行なうことができると共に、新たな画像
欠陥の発生や信頼性を損なうといった問題の発生を抑制
することができる。
装置によれば、絶縁基板上に形成された半導体回路の配
線切断部の周囲に配置された回路素子に与える悪影響を
抑えながら、画像欠陥を有する特定のセルに対して配線
層の溶融切断を行なうことができると共に、新たな画像
欠陥の発生や信頼性を損なうといった問題の発生を抑制
することができる。
【図１】本発明の第１実施形態に係る半導体装置の構成
を示す断面図。
を示す断面図。
【図２】図１に示された半導体装置の配置を示す平面
図。
図。
【図３】本発明の第２実施形態に係る半導体装置の構成
を示す断面図。
を示す断面図。
【図４】図３に示された半導体装置の配置を示す平面
図。
図。
【図５】従来の半導体装置の等価回路を示す回路図。
【図６】図５に示された従来の半導体装置の構造を示す
断面図。
断面図。
【図７】従来の半導体装置の異なる構造を示す断面図。
２ ガラス基板 ３ ＴＦＴ ７ 多結晶半導体層 １１ 配線層 １９ レーザ光 ２０ 溶断箇所 ２１ 半導体装置 ２２ 金属反射層 ３０ 蓄積容量配線 Ｃｓ 蓄積容量
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H092 JA25 JA29 JA38 JA42 JA44 JB13 JB23 JB32 JB33 JB38 JB51 JB57 JB63 JB69 JB72 KA04 KA07 KA16 KA18 KB14 KB23 MA35 MA47 NA25 NA27 NA29 PA06 5C094 AA42 AA43 AA48 BA03 BA43 CA19 DB04 DB10 EA04 EA05 EA06 EB02 ED11 FA01 FA02 FB12 FB14 FB15 GB10 5F110 AA26 AA27 CC02 DD02 EE06 GG02 GG13 HL03 HM17 HM18 NN44 NN46 NN47 NN73 QQ30
Claims (9)
- 【請求項１】絶縁基板上に形成された薄膜トランジスタ
及びこの薄膜トランジスタの半導体層中に形成されたソ
ース領域より延在する配線層と、前記配線層に接続され
た蓄積容量電極と、前記蓄積容量電極に対し層間絶縁膜
を介して対向配置された蓄積容量配線と、前記配線層に
対し前記層間絶縁膜を介して対向配置された金属反射層
と、を具備することを特徴とする半導体装置。 - 【請求項２】前記配線層は、前記薄膜トランジスタを駆
動する配線とは電気的に絶縁されていることを特徴とす
る請求項１に記載の半導体装置。 - 【請求項３】前記絶縁基板はガラス基板であることを特
徴とする請求項１に記載の半導体装置。 - 【請求項４】前記蓄積容量電極および前記配線層は、前
記層間絶縁膜より下層に形成されていることを特徴とす
る請求項１に記載の半導体装置。 - 【請求項５】前記半導体層は、多結晶シリコン膜からな
ることを特徴とする請求項１に記載の半導体装置。 - 【請求項６】前記金属反射層は、前記薄膜トランジスタ
の前記ソース領域に接続されたソース電極と同一の層に
より形成されていることを特徴とする請求項１に記載の
半導体装置。 - 【請求項７】前記金属反射層は、前記ソース電極と一体
的に形成されていることを特徴とする請求項６に記載の
半導体装置。 - 【請求項８】前記金属反射層は、アルミニウム膜または
アルミニウム合金膜からなることを特徴とする請求項１
に記載の半導体装置。 - 【請求項９】前記層間絶縁膜は、前記薄膜トランジスタ
のゲート絶縁膜であることを特徴とする請求項１に記載
の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9917799A JP2000292808A (ja) | 1999-04-06 | 1999-04-06 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9917799A JP2000292808A (ja) | 1999-04-06 | 1999-04-06 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000292808A true JP2000292808A (ja) | 2000-10-20 |
Family
ID=14240379
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9917799A Pending JP2000292808A (ja) | 1999-04-06 | 1999-04-06 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000292808A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004264470A (ja) * | 2003-02-24 | 2004-09-24 | Seiu Kagi Kofun Yugenkoshi | 反射型ｔｆｔ液晶ディスプレイパネル及びその製造方法 |
| KR100453087B1 (ko) * | 2001-02-28 | 2004-10-15 | 가부시끼가이샤 도시바 | 액정표시패널 |
| JP2005252228A (ja) * | 2004-02-05 | 2005-09-15 | Sharp Corp | 表示装置及びその製造方法 |
| KR100662311B1 (ko) * | 2000-12-15 | 2006-12-28 | 엔이씨 엘씨디 테크놀로지스, 엘티디. | 액정 디스플레이 장치 |
| US7242442B2 (en) | 2003-09-11 | 2007-07-10 | Sharp Kabushiki Kaisha | Active matrix substrate, display apparatus, and method for producing the same |
| GB2438243A (en) * | 2006-05-15 | 2007-11-21 | Lg Philips Lcd Co Ltd | Anti-diffusion structure for a display TFT |
| KR100802445B1 (ko) * | 2001-07-30 | 2008-02-13 | 엘지.필립스 엘시디 주식회사 | 반사투과형 액정표시장치용 어레이기판과 그 제조방법 |
| JP2008122810A (ja) * | 2006-11-15 | 2008-05-29 | Sony Corp | Ｔｆｔ基板、表示装置、ｔｆｔ基板の製造方法、及び表示装置の製造方法 |
| JP2008203636A (ja) * | 2007-02-21 | 2008-09-04 | Toshiba Matsushita Display Technology Co Ltd | アレイ基板の製造方法、表示装置の製造方法、アレイ基板及び表示装置 |
| CN100451754C (zh) * | 2005-11-29 | 2009-01-14 | 三菱电机株式会社 | 显示装置和显示装置的修复方法 |
-
1999
- 1999-04-06 JP JP9917799A patent/JP2000292808A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100662311B1 (ko) * | 2000-12-15 | 2006-12-28 | 엔이씨 엘씨디 테크놀로지스, 엘티디. | 액정 디스플레이 장치 |
| KR100453087B1 (ko) * | 2001-02-28 | 2004-10-15 | 가부시끼가이샤 도시바 | 액정표시패널 |
| KR100802445B1 (ko) * | 2001-07-30 | 2008-02-13 | 엘지.필립스 엘시디 주식회사 | 반사투과형 액정표시장치용 어레이기판과 그 제조방법 |
| JP2004264470A (ja) * | 2003-02-24 | 2004-09-24 | Seiu Kagi Kofun Yugenkoshi | 反射型ｔｆｔ液晶ディスプレイパネル及びその製造方法 |
| US7242442B2 (en) | 2003-09-11 | 2007-07-10 | Sharp Kabushiki Kaisha | Active matrix substrate, display apparatus, and method for producing the same |
| JP2005252228A (ja) * | 2004-02-05 | 2005-09-15 | Sharp Corp | 表示装置及びその製造方法 |
| CN100451754C (zh) * | 2005-11-29 | 2009-01-14 | 三菱电机株式会社 | 显示装置和显示装置的修复方法 |
| US7916236B2 (en) | 2005-11-29 | 2011-03-29 | Mitsubishi Electric Corporation | Display device and method of repairing the same including transmitting and reflecting regions and an opaque conductive film below a connecting portion |
| GB2438243A (en) * | 2006-05-15 | 2007-11-21 | Lg Philips Lcd Co Ltd | Anti-diffusion structure for a display TFT |
| GB2438243B (en) * | 2006-05-15 | 2008-10-15 | Lg Philips Lcd Co Ltd | Thin film transistor, method of manufacturing the thin film transistor, and display substrate having the thin film transistor |
| US8927995B2 (en) | 2006-05-15 | 2015-01-06 | Lg Display Co., Ltd. | Thin film transistor with anti-diffusion area that prevents metal atoms and/or ions from source/drain electrodes from shortening the channel length and display substrate having the thin film transistor |
| JP2008122810A (ja) * | 2006-11-15 | 2008-05-29 | Sony Corp | Ｔｆｔ基板、表示装置、ｔｆｔ基板の製造方法、及び表示装置の製造方法 |
| JP2008203636A (ja) * | 2007-02-21 | 2008-09-04 | Toshiba Matsushita Display Technology Co Ltd | アレイ基板の製造方法、表示装置の製造方法、アレイ基板及び表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0149447B1 (ko) | 액티브매트릭스표시장치와 그 제조방법 | |
| JP4011002B2 (ja) | アクティブ基板、表示装置およびその製造方法 | |
| US7973871B2 (en) | Active matrix substrate, method for correcting a pixel deffect therein and manufacturing method thereof | |
| JP2669954B2 (ja) | アクティブマトリクス表示装置 | |
| KR930001647B1 (ko) | 액티브 행렬 기판과 액티브 행렬 표시장치 | |
| JP2002162914A (ja) | 画素暗点化方法 | |
| JPH10232408A (ja) | 液晶表示パネル、液晶表示装置及びその製造方法 | |
| US7330222B2 (en) | Display device and method for fabricating the same | |
| KR940001904B1 (ko) | 액티브 매트릭스 표시장치의 제조방법 | |
| JP2002091342A (ja) | マトリクスアレイ基板 | |
| JP2000292808A (ja) | 半導体装置 | |
| TW201209494A (en) | Liquid crystal display (LCD) panel and repairing method thereof | |
| JP4173332B2 (ja) | 表示装置、表示装置の画素修復方法及び表示装置の製造方法 | |
| JPH0279026A (ja) | 液晶表示素子 | |
| JP3973223B2 (ja) | アクティブ基板、表示装置およびその製造方法 | |
| JP5096127B2 (ja) | 表示装置 | |
| JP2004347891A (ja) | アクティブマトリクス型表示装置 | |
| JP4004050B2 (ja) | アクティブ基板、表示装置およびその製造方法 | |
| JP2716108B2 (ja) | アクティブマトリクス表示装置の線欠陥修正方法 | |
| JP4455704B2 (ja) | 液晶表示装置及び画素欠陥修復方法 | |
| KR20090099281A (ko) | 박막 트랜지스터 기판 및 이의 리페어 방법 | |
| JP2760459B2 (ja) | アクティブマトリクス型基板 | |
| JP2633407B2 (ja) | アクティブマトリクス表示装置 | |
| JPH04265943A (ja) | アクティブマトリクス表示装置 | |
| JP2625267B2 (ja) | アクティブマトリクス表示装置 |