JP2000293485A

JP2000293485A - 通信インターフェース

Info

Publication number: JP2000293485A
Application number: JP11101066A
Authority: JP
Inventors: Shoichi Tsujita; 昭一辻田; Masaru Fujii; 勝藤井; Hirohisa Hosokawa; 拓央細川; Tsutomu Kanbe; 勉関部; Hiroshi Sakurai; 博桜井; Hideki Kawai; 秀樹河合
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1999-04-08
Filing date: 1999-04-08
Publication date: 2000-10-20
Also published as: US6665757B1

Abstract

(57)【要約】【課題】システムの小型化のため、マスター・システ
ムと複数のスレーブ・システム間を極力少ない通信信号
線数でデータ送受信できる通信インターフェースを提供
する。【解決手段】マスターとスレーブ間の通信信号は、ク
ロックと、バスコントロール信号とデータ線と、スレー
ブの検出／リセット用信号線で構成。これによって、マ
スターとスレーブ間の通信において必要な信号線数を少
なくし、スレーブに形成すべき端子数を減らしてスレー
ブの小型化とスレーブを接続するマスターの小型化を図
り、また、マスターからスレーブへのコマンド入力後
は、スレーブからマスターへの割り込みを使う事で、マ
スターからスレーブの状態の問い合わせ通信を抑制する
ことで、マスターの制御負担と消費電力の少ない通信手
法を実現した。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、１つのマスターと
なるシステム（以下マスター・システム）と複数のスレ
ーブとなるシステム（以下スレーブ・システム）間の通
信インターフェースに関するものである。

【０００２】

【従来の技術】従来より、複数のシステム間での通信に
関しては、種々の通信インターフェース方式が提案、標
準化されている。特に、マスター・システムとスレーブ
・システムから構成された通信インターフェースについ
て、従来の技術について説明する。

【０００３】まず、第１の従来例として、ＰＣカード
ＡＴＡのＩ／Ｏモードインターフェースについて説明す
る。

【０００４】図１３は、従来のＰＣカードＡＴＡＩ
／Ｏモードインターフェース信号線接続を示す図であ
る。１０１はアドレス入力でありマスター・システムが
アクセスするスレーブ・システム内のアドレスＡ０〜Ａ
１０を指定する。１０２はデータ／コマンド／ステータ
ス情報のデータ入出力信号線Ｄ０〜Ｄ１５、１０３はマ
スター・システムからスレーブ・システムを選択する信
号線−ＣＥ、１０５はスレーブ・システムの内部動作状
態をマスター・システムに知らせる信号線−ＩＲＥＱ、
１０６は信号線１０２へのマスター・システムからの出
力とスレーブ・システムへの入力を、マスター・システ
ムが制御する信号線−ＩＯＷＲ、１０７は信号線１０２
へのスレーブ・システムからの出力とマスター・システ
ムへの入力をマスター・システムが制御する信号線−Ｉ
ＯＲＤである。

【０００５】以上の信号線をマスター・システムとスレ
ーブ・システム間に接続した通信システムにおいて、以
下その基本動作であるリード／ライト動作によって説明
する。

【０００６】図１４は、従来のＰＣカードＡＴＡＩ
／Ｏモードの通信プロトコルを示すタイミング図であ
る。

【０００７】図１４（ａ）は、従来のマスター・システ
ムがスレーブ・システムからデータをリードする場合の
各信号線の動作について示した図である。マスター・シ
ステムは、通信を行うスレーブ・システムを選択するた
めにスレーブ・システム選択信号線１０３をロウ・レベ
ルに立ち下げ、まずアドレス信号線１０１およびデータ
入出力信号線１０２にそれぞれリードするアドレスを格
納するスレーブ・システム内のレジスタアドレスとリー
ドするアドレスデータを送信すると同時にスレーブ・シ
ステムへの入力制御信号線１０６をロウ・レベルに立ち
下げて、ある期間ロウ・レベルに立ち下げてハイ・レベ
ルに立ち上げることにより、スレーブ・システム内にあ
るリードを行うアドレスを示すアドレスレジスタの設定
を行う。このアドレス信号線１０１とデータ入出力信号
線１０２と入力制御信号線１０６によるスレーブ・シス
テム内のアドレスレジスタ設定動作を複数回繰り返すこ
とにより、これからリードすべきデータのアドレスを指
定する。次にリードコマンドをスレーブ・システムに指
示するために、アドレス信号線１０１およびデータ入出
力信号線１０２にそれぞれ、スレーブ・システム内にあ
るコマンドアドレスを格納するレジスタアドレスとリー
ドコマンドを示す規定のデータを送信すると同時にスレ
ーブ・システムへの入力制御信号線１０６をある期間ロ
ウ・レベルに立ち下げてハイ・レベルに立ち上げると、
スレーブ・システムはデータ入出力信号線１０２から受
信したデータを解釈することでリード要求がマスター・
システムから来たことを判断し、スレーブ・システム内
の記憶素子のリードを開始する。その後、スレーブ・シ
ステムは、リードデータの準備ができた時点でスレーブ
・システムの内部状態を示す信号線１０５をロウ・レベ
ルに立ち下げると、マスター・システムはスレーブ・シ
ステムの内部状態を示す信号線１０５のロウ・レベルへ
の立ち下がりを検知した後、アドレス信号線１０１にス
レーブ・システムのステータスレジスタのアドレスを送
信すると同時にスレーブ・システムからの出力制御信号
線１０７をある期間ロウ・レベルに立ち下げてハイ・レ
ベルに立ち上げることにより、スレーブ・システムのス
テータスをデータ入出力信号線１０２から受信する。そ
の後、マスター・システムは、アドレス信号線１０１に
スレーブ・システムのデータレジスタのアドレスを送信
すると同時にスレーブ・システムからの出力制御信号線
１０７をある期間ロウ・レベルに立ち下げてハイ・レベ
ルに立ち上げることにより、リードデータをデータ入出
力信号線１０２から受信する動作を繰り返し、スレーブ
・システムからある特定のデータ長のデータを受信す
る。

【０００８】図１４（ｂ）は、従来のマスター・システ
ムがスレーブ・システムへデータをライトする場合の各
信号線の動作について示した図である。ライトを行うア
ドレスを示すアドレスレジスタの設定については、上記
に図１４（ａ）で説明した動作と同様である。次にライ
トコマンドをスレーブ・システムに指示するために、ア
ドレス信号線１０１およびデータ入出力信号線１０２に
それぞれ、スレーブ・システム内にあるコマンドアドレ
スを格納するレジスタアドレスとライトコマンドを示す
規定のデータを送信すると同時にスレーブ・システムへ
の入力制御信号線１０６をある期間ロウ・レベルに立ち
下げてハイ・レベルに立ち上げると、スレーブ・システ
ムはデータ入出力信号線１０２から受信したデータを解
釈することでライト要求がマスター・システムから来た
ことを判断し、ライトデータの受信待ちをする。そこ
で、マスター・システムは、アドレス信号線１０１にス
レーブ・システムのデータレジスタのアドレスを送信す
ると同時にスレーブ・システムへの入力制御信号線１０
６をある期間ロウ・レベルに立ち下げてハイ・レベルに
立ち上げることにより、ライトデータをデータ入出力信
号線１０２から送信する動作を繰り返し、スレーブ・シ
ステムへある特定のデータ長のデータを送信する。送信
が完了した時点で、スレーブ・システムは、スレーブ・
システム内の記憶素子にライトデータをライトする。そ
のライトが完了した時点でスレーブ・システムの内部状
態を示す信号線１０５をロウ・レベルに立ち下げると、
マスター・システムはスレーブ・システムの内部状態を
示す信号線１０５のロウ・レベルへの立ち下がりを検知
した後、アドレス信号線１０１にスレーブ・システムの
ステータスレジスタのアドレスを送信すると同時にスレ
ーブ・システムからの出力制御信号線１０７をある期間
ロウ・レベルに立ち下げてハイ・レベルに立ち上げるこ
とにより、スレーブ・システムのステータスをデータ入
出力信号線１０２から受信し動作の完了を確認する。

【０００９】次に第２の従来例として、マイクロコント
ローラインターフェースでの、従来の技術例を説明す
る。

【００１０】図１５は従来のマイクロコントローライン
ターフェース信号線接続を示す図である。１１１はスレ
ーブ・システムの選択信号線−ＣＳ、１１２は通信デー
タの同期を取るためのクロック信号線ＣＬＫ、１１３は
マスター・システムからスレーブ・システムへのデータ
入力信号線ＤａｔａＩｎ、１１４はスレーブ・システム
からマスター・システムへのデータ出力信号線Ｄａｔａ
Ｏｕｔである。

【００１１】上記の信号線をマスター・システムとスレ
ーブ・システム間に接続した通信システムにおいて、以
下その動作を説明する。

【００１２】図１６は従来のマイクロコントローラの通
信プロトコルを示すタイミング図である。

【００１３】図１６（ａ）は、従来のマイクロコントロ
ーラのマスター・システムがスレーブ・システムのデー
タをリードする場合の各信号線の動作について示したタ
イミング図である。マスター・システムは、スレーブ・
システム選択信号線１１１をロウ・レベルに立ち下げる
ことによってこれから通信を行うスレーブ・システムを
選択し、リードコマンドをクロック信号線１１２のクロ
ックに同期させて決められたデータ長のデータをデータ
入力信号線１１３へ送信する。このデータ入力信号線１
１３は、はじめハイ・レベルに保たれておりロウ・レベ
ルに立ち下げることをトリガーとしてスレーブ・システ
ムが受信を開始する。この間、スレーブ・システムはデ
ータ出力信号線をハイ・レベルに保ち、マスター・シス
テムから受信したコマンドの解釈を行った後、コマンド
受信の応答データをクロック信号線１１２に同期してデ
ータ出力信号線１１４に送信するが、まずデータ出力信
号線をロウ・レベルに立ち下げ、次に決められたデータ
長の応答データを送信した後、再度データ出力信号線を
ハイ・レベルに保つ。マスター・システムは、スレーブ
・システムからのデータをデータ出力信号線１１４のロ
ウ・レベルへの立ち下りをトリガーとして受信しはじ
め、それ以降の出力データをコマンド受信の応答データ
として決められたデータ長分受信する。マスター・シス
テムはスレーブ・システムのコマンド受信の応答データ
を受信し正常動作を確認した後もクロック信号線１１２
にクロックを送信し続けることによって、スレーブ・シ
ステムがデータ出力信号線１１４から送信したデータを
受信するが、マスター・システムは、受信したデータ出
力信号線１１４のロウ・レベルへの立ち下がりをトリガ
ーとして、それ以降のデータを出力信号線１１４からリ
ードデータとして決められたデータ長分受信する。

【００１４】図１６（ｂ）は、従来のマイクロコントロ
ーラのマスター・システムがスレーブ・システムにデー
タをライトする場合の各信号線の動作について示したタ
イミング図である。マスター・システムは、スレーブ・
システム選択信号線１１１をロウ・レベルにすることに
よってこれから通信を行うスレーブ・システムを選択
し、ライトコマンドをクロック信号線１１２のクロック
に同期させて決められたデータ長のデータをデータ入力
信号線１１３へ送信する。このデータ入力信号線１１３
は、はじめハイ・レベルに保たれておりロウ・レベルに
立ち下げることをトリガーとしてスレーブ・システムが
データ入力信号線１１３から受信を開始する。この間、
スレーブ・システムはデータ出力信号線１１４をハイ・
レベルに保ち、マスター・システムから受信したコマン
ドデータの解釈を行った後、コマンド受信の応答データ
をクロック信号線１１２のクロックに同期してデータ出
力信号線１１４に送信するが、まずデータ出力信号線を
ロウ・レベルに立ち下げ、次に決められたデータ長の応
答データを送信した後、再度データ出力信号線をハイ・
レベルに保つ。マスター・システムは、スレーブ・シス
テムからのデータをデータ出力信号線１１４のロウ・レ
ベルへの立ち下りをトリガーとして受信しはじめ、それ
以降の出力データをコマンド受信の応答データとして決
められたデータ長分受信する。マスター・システムはコ
マンド受信の応答データを受信し正常動作を確認した
後、クロック線１１２のクロックに同期してデータ入力
信号線をロウ・レベルに立ち下げることをトリガーとし
て、決められたデータ長のライトデータをデータ入力信
号線１１３に送信し最後にデータ入力信号線１１３をハ
イ・レベルに立ち上げる。スレーブ・システムは、デー
タ入力信号線１１３のロウ・レベルへの立ち下りをトリ
ガーとしてライトデータを受信し、受信したデータを記
憶素子にライトする。また、スレーブ・システムはデー
タ出力信号線１１４のロウ・レベルへの立ち下がりをト
リガーとして、ライト動作完了の応答をデータ出力信号
線１１４から送信するが、マスター・システムは、受信
したデータ出力線１１４のロウ・レベルへの立ち下がり
をトリガーとして、それ以降のデータを出力信号線１１
４から応答データとして決められたデータ長分受信し、
ライト動作を確認する。

【００１５】

【発明が解決しようとする課題】第１の従来例の通信イ
ンターフェースは、ＡＮＳＩＡＴＡＳｔａｎｄａｒ
ｄとして規定され、パーソナルコンピュータとＰＣカー
ド間の通信に一般に使われている。この通信インターフ
ェースの特徴としては、上記に説明したように、アドレ
ス／データ／コントロール信号等の多数の信号線を使っ
た通信インターフェースで、従来からあるパーソナルコ
ンピュータとの通信の互換性を持たせるための仕様であ
る。しかしながら、多数の信号線で通信を行うため、物
理的形状の小型化を図る必要のあるシステムの通信イン
ターフェースとしては不向きである。

【００１６】また、第２の従来例の通信インターフェー
スは上記動作に説明したように、信号線は４本と少なく
小型機器の通信インターフェースとしては適当である。
しかしデータの送受信の高速化を実現させる場合、デー
タ線本数の複数化は必須であるが、この従来方式ではデ
ータ信号が入力・出力それぞれ独立しているため、例え
ば４ビットのデータ線によるシステムを構成する場合デ
ータ線が８本となり、大幅な信号線数の増大を招き小型
システムに向かなくなる。

【００１７】本発明は、上記従来の問題点を解決するも
ので、１つのマスター・システムと複数のスレーブ・シ
ステムで構成される小型のシステムにおいて、マスター
・システムとスレーブ・システム間の通信を極力少ない
信号線で行うことで機器の小型化を図ることを目的とす
る。

【００１８】

【課題を解決するための手段】本発明の通信インターフ
ェースは、マスター・システムとスレーブ・システムと
の間をクロック信号線と第１の信号線と第２の信号線と
１本以上のデータ信号線とで構成されている。

【００１９】本発明の通信インターフェースは、上記マ
スター・システムから上記スレーブ・システムへの信号
の送信、および上記スレーブ・システムから上記マスタ
ー・システムへの信号の送信が１本の第１の信号線で構
成されている。

【００２０】本発明の通信インターフェースは、上記第
１の信号線が上記マスター・システムあるいは上記スレ
ーブ・システムの何れかによって駆動されている間の
み、上記マスター・システムが上記クロック信号線へク
ロック信号を送信し、逆に上記第１の信号線が上記マス
ター・システムおよび上記スレーブ・システムによって
駆動されていない間は、上記マスター・システムは上記
クロック信号線へのクロック信号の送信を停止するよう
に構成されている。

【００２１】本発明の通信インターフェースは、上記第
２の信号線が上記マスター・システムから上記スレーブ
・システムへの初期化信号の送信および上記スレーブ・
システムから上記マスター・システムへの検知信号の送
信が１本の第２の信号線で構成されている。

【００２２】本発明の通信インターフェースは、上記第
１の信号線および上記第２の信号線が、抵抗素子を介し
て所定の電位接続された構成である。

【００２３】また、本発明の通信インターフェースは、
上記スレーブ・システムが上記第１の信号線を駆動した
後、上記マスター・システムが上記クロック信号線への
クロック信号を送信開始し、上記スレーブ・システムが
上記第１の信号線を停止した後、上記マスター・システ
ムが上記クロック信号線へのクロック信号を停止し、そ
の後所定の時間経過後、上記マスター・システムが上記
第１の信号線の駆動と上記クロック信号線へクロック信
号の送信を開始し、上記クロック信号線の信号に同期し
て上記マスター・システムと上記スレーブ・システム間
で上記データ信号線を介して通信を行い、通信終了後、
上記マスター・システムが上記第１の信号線の駆動を停
止すると同時に上記クロック信号線へのクロック信号の
送信を停止するように構成されている。

【００２４】この構成によって、極力少ない通信信号線
数での通信が可能となる。

【００２５】

【発明の実施の形態】以下、本発明の一実施形態につい
て、図面を参照しながら説明する。

【００２６】図１は、本発明の第１の実施形態における
インターフェース信号の信号線接続を示すブロック図で
ある。図１において、２０は通信のマスター・システ
ム、１０はスレーブ・システムであり、マスター・シス
テム２０はスレーブ・システム１０をコントロールし、
スレーブ・システム１０に対してデータの入出力を行
う。スレーブ・システム１０は、マスター・システムか
らのコントロールを受けデータの入出力を行いマスター
・システム２０とスレーブ・システム１０の間で通信を
行う。１は、クロック（ＣＬＫ）信号線でマスター・シ
ステム２０とスレーブ・システム１０のそれぞれのＣＬ
Ｋ端子を接続し、２はバス制御（ＢＣ）信号線で、デー
タバスの制御を行う信号を伝送する信号線で、マスター
・システム２０とスレーブ・システム１０のそれぞれの
ＢＣ端子を接続し、３は全４本のデータ信号線（Ｉ／Ｏ
０〜３）でマスター・システム２０とスレーブ・システ
ム１０のそれぞれのＩ／Ｏ０〜３端子を接続し、４はス
レーブ・システムの検出／リセット（ＣＤ／ＲＳＴ）信
号線でマスター・システム２０とスレーブ・システム１
０のそれぞれのＣＤ／ＲＳＴ端子を接続する信号線であ
る。また、５はＢＣ信号線２をプルアップする抵抗、６
はＣＤ／ＲＳＴ信号線をプルダウンする抵抗である。

【００２７】図２は、本発明の一実施形態におけるイン
ターフェース信号線を示す図である。１はＣＬＫで、マ
スター・システムがこの信号を発生し、バス制御信号Ｂ
Ｃ、データ信号Ｉ／Ｏ０〜３のデータ送受信時の同期信
号となる。２はＢＣで、マスター・システムとスレーブ
・システム何れからも発生され、マスター・システムか
らスレーブ・システムへのデータ送信要求信号ならびに
データ送信許可信号として、また、スレーブ・システム
からマスター・システムへのデータ送信要求信号として
使用される。３はＩ／Ｏ０〜３で、マスター・システム
とスレーブ・システム間で通信するデータ信号でマスタ
ー・システムからスレーブ・システムへのデータおよび
コマンド、スレーブ・システムからマスター・システム
へのデータとなる信号である。４はＣＤ／ＲＳＴで、マ
スター・システムがスレーブ・システムの装着・脱着の
検出を行う為の信号およびマスター・システムがスレー
ブ・システムのリセットを行う為の信号である。

【００２８】以上の様に構成された通信インターフェー
スにおいて、以下その動作を説明する。

【００２９】まず、通信のプロトコルについて説明す
る。

【００３０】図３は、本発明の一実施形態におけるマス
ター・システムからスレーブ・システムへの通信プロト
コルを示すタイミング図である。マスター・システム
は、スレーブ・システムに対してコマンドやデータを送
信する為に、ＢＣ信号線２をロウ・レベルに立ち下げた
後、ＣＬＫ信号線１にクロックを送信するとともに、Ｃ
ＬＫ信号線１のハイ・レベルへの立ち上がりに同期して
Ｉ／Ｏ０〜３信号線３へデータを送信する。スレーブ・
システムは、マスター・システムから送信されたＢＣ信
号２のロウ・レベルへの立ち下がりを検知し、その後の
ＣＬＫ信号１のハイ・レベルへの立ち上がりに同期し
て、Ｉ／Ｏ０〜３信号３のデータをｍ回受信する。この
ｍの回数については、マスター・システムから入力され
るデータ数に依存して固定である。マスター・システム
はＢＣ信号線２を通信の期間ロウ・レベルに駆動して、
通信が終了するとハイ・レベルに立ち上げて、ＢＣ信号
線２の駆動を止める。これ以降、ＢＣ信号線２は次の通
信が行われるまでプルアップ抵抗５によってプルアップ
されている。

【００３１】図４は、本発明の一実施形態におけるコマ
ンド設定の通信プロトコルを示すタイミング図である。
マスター・システムがスレーブ・システムに対してコマ
ンドを送信する際の通信プロトコルである。これは、図
３に示すマスター・システムからスレーブ・システムへ
の通信プロトコルのタイミング図で、データの送信サイ
クル回数ｍを４としたものである。まずｍ＝１、ｍ＝２
のサイクルで、スレーブ・システム内のレジスタのアド
レスを指定し、ｍ＝３、ｍ＝４のサイクルで、そのレジ
スタに書くデータを入力する。すなわち、本コマンド設
定通信プロトコルに従って、アドレス指定とコマンド指
定をデータ信号線Ｉ／Ｏ０〜３を使用して、連続した４
サイクルで行うことにより、通信信号線としてアドレス
信号線を不要にし、通信信号線の最小化を図っている。

【００３２】図５は、本発明の一実施形態におけるスレ
ーブ・システムからマスター・システムへの通信プロト
コルを示すタイミング図である。スレーブ・システム
は、マスター・システムに対してステータスやデータを
送信をする為に、送信要求信号としてＢＣ信号線２をロ
ウ・レベルに立ち下げる。マスター・システムは、ＢＣ
信号線２のロウ・レベルへの立ち下がりに応答してＣＬ
Ｋ信号線１にクロックを出力する。スレーブ・システム
はこのＣＬＫ信号１のハイ・レベルへの立ち上がりエッ
ジで、ＢＣ信号線２をハイ・レベルに立ち上げ、さらに
次のＣＬＫ信号１のハイ・レベルへの立ち上がりエッジ
で、スレーブ・システムはＢＣ信号線２の駆動を止め
る。この後、ＢＣ信号線２は、プルアップ抵抗５によっ
てハイ・レベルに保たれた状態になりマスター・システ
ムからもスレーブ・システムからも駆動されていない状
態となる。次にマスター・システムは、ＢＣ信号線２に
ロウ・レベルを出力し、ＣＬＫ信号線１にクロックを出
力する。スレーブ・システムは、ＢＣ信号２のロウ・レ
ベルへの立ち下がりを検知し、その後ＣＬＫ信号１のハ
イ・レベルへの立ち上がりに同期して、Ｉ／Ｏ０〜３信
号線３に対して、データをｎ回（ステータス１回とリー
ドデータ（ｎ−１）回）送信する。このｎの回数につい
ては、マスター・システムから入力されたコマンドに依
存した所定の値に固定する。マスター・システムは、Ｃ
ＬＫ信号１のハイ・レベルへの立ち上がりに同期してＩ
／Ｏ０〜３端子３からスレーブ・システムのデータを受
信する。

【００３３】以上の３つの通信プロトコルを組み合わ
せ、マスター・システムとスレーブ・システム間の通信
を行うが、以下、本発明による通信の一例として、スレ
ーブ・システムが着脱可能な記憶装置であって、このス
レーブ・システムに対するマスター・システムからのデ
ータリード動作およびデータライト動作について説明す
る。

【００３４】図６は、本発明の一実施形態におけるリー
ドの通信プロトコルを示すタイミング図である。

【００３５】まず、マスター・システム２０は、図４に
示すコマンド設定通信プロトコルを実行し、スレーブ・
システム１０にリードするアドレスデータを設定した後
にリードコマンドを送信する。次に、スレーブ・システ
ム１０は、マスター・システム２０から受信したリード
コマンドを確認し、スレーブ・システム１０からマスタ
ー・システム２０へ、そのコマンドが有効かどうかのコ
マンドステータスの応答の為、図５に示すスレーブ・シ
ステムからマスター・システムへの通信プロトコルに従
いマスター・システム２０にステータスデータを返す通
信を行う。このステータスデータが正常か否かをマスタ
ー・システムは判断し、ステータス・データが正常であ
ればマスター・システム２０は待機する。一方スレーブ
・システム１０はリードデータの準備を終えマスター・
システム２０への送信が可能になった時点で、図５に示
すスレーブ・システムからマスター・システムへの通信
プロトコルに従った通信を実行する。すなわちスレーブ
・システム１０は送信データが準備できた段階で、マス
ター・システム２０に対してＢＣ信号線２をロウ・レベ
ルに立ち下げて、マスター・システム２０にリードデー
タの送信要求を知らせ、これに応答してマスター・シス
テム２０はＣＬＫ信号線１にクロックを送信することに
より、スレーブ・システム１０に送信要求を受信したこ
とを応答する。スレーブ・システム１０はこのクロック
によりＢＣ信号線２をハイ・レベルに立ち上げた後、Ｂ
Ｃ信号線２の駆動を止める。次にマスター・システム２
０がＢＣ信号線２をロウ・レベルに立ち下げてＣＬＫ信
号線１にクロックを送信することによって、スレーブ・
システム１０よりＩ／Ｏ０〜３信号線へリードデータの
送信が開始される。この際、リードデータの先頭にはス
レーブ・システム１０のリードデータのステータス情報
が出力される様にデータを割り付けておくと、マスター
・システム２０はこのデータによりリードデータが正常
なデータであるかどうかを判断することができる。この
ステータス情報が異常である場合には、マスター・シス
テム２０はＢＣ信号線２をハイ・レベルに立ち上げるこ
とによってデータの受信動作を中断することも可能であ
る。この手順で通信を行えばマスター・システム２０
は、スレーブ・システム１０からのコマンドのステータ
スが正常であれば、次にスレーブ・システム１０からの
データ送信要求の為のＢＣ信号２がロウ・レベルに下が
るまで、スレーブ・システム１０の状態を監視する必要
がない。すなわち、監視のための無駄な通信をする必要
が無く、マスター・システム２０のスレーブ・システム
１０への制御負担が軽減され、さらに常時クロックを入
力しておく必要が無くなるため動作電流の低減を図るこ
とも出来る。

【００３６】図７は、本発明の一実施形態におけるライ
トの通信プロトコルを示すタイミング図である。

【００３７】まず、マスター・システム２０は、図４に
示すコマンド設定通信プロトコルに従い、スレーブ・シ
ステム１０にライトするアドレスデータを設定した後、
さらにライトコマンドを送信する。次に、スレーブ・シ
ステム１０は、マスター・システム２０が送信したライ
トコマンドを確認し、スレーブ・システム１０からマス
ター・システム２０へ、そのコマンドが有効かどうかの
コマンドステータスを応答する。このとき、スレーブ・
システムは、図５に示すスレーブ・システムからマスタ
ー・システムへの通信プロトコルに従いマスター・シス
テム２０へステータスを返す。さらにスレーブ・システ
ム１０はマスター・システム２０からのライトデータの
受信準備を終えた時点で、図５に示すスレーブ・システ
ムからマスター・システムへの通信プロトコルを実行し
マスター・システム２０にライトデータ送信要求の為、
ＢＣ信号線２をロウ・レベルに下げる。これを受けてマ
スター・システム２０はライトするデータをスレーブ・
システム１０に送信し待機する。次に、スレーブ・シス
テム１０は受信したデータを記憶素子にライトし、ライ
トが完了すればマスター・システム２０へライト完了の
実行ステータスを送信するため、図５に示すスレーブ・
システムからマスター・システムへの通信プロトコルを
実行することによって、マスター・システム２０に実行
ステータスを送信する。

【００３８】動作の説明にあるように、マスター・シス
テムがデータを送信する時には、マスター・システムが
ＢＣ信号線をロウ・レベルに下げ、逆に、スレーブ・シ
ステムがデータを送信する時には、スレーブ・システム
がＢＣ信号線をロウ・レベルに下げる事によりマスター
・システムとスレーブ・システムとの間でデータの送受
信を行う。先に説明した従来インターフェースのＰＣカ
ードＡＴＡのＩ／Ｏモードインターフェースでは、マ
スター・システムからスレーブ・システムを選択するた
めにマスター・システムからスレーブ・システムへ入力
される信号と、スレーブ・システムからマスター・シス
テムに対して応答を返すためにスレーブ・システムから
マスター・システムへ入力される信号線の２つの信号線
が必要であるが、本発明では１本のＢＣ信号線２のみで
従来インターフェースの通信のトリガーとなる信号線２
本分の機能を果たす事により、通信の信号線の本数削減
を可能にしている。

【００３９】図８は本発明の一実施形態におけるスレー
ブ・システムのステータス定義を示す図である。９６は
コマンドステータスで、スレーブ・システムがマスター
・システムからのコマンドを受信したとき、そのコマン
ドはスレーブ・システムにとって有効かどうかをマスタ
ー・システムに応答するステータスであり、９７はスレ
ーブステータスで、スレーブ・システムの動作モードの
状態を示すステータスであり、９８は実行ステータス
で、スレーブ・システムがマスター・システムのコマン
ドを実行したときの結果のステータスである。

【００４０】図９は本発明の一実施形態におけるコマン
ド定義を示す図である。９１はコマンド名、９２はコマ
ンドの説明、９３と９４はコマンドを識別するためのレ
ジスターアドレス、９５は９３と９４で指定したレジス
ターアドレスにライトするデータ、９６、９７、９８
は、各コマンドが図８のコマンドステータス、スレーブ
ステータス、実行ステータスのうち何をマスター・シス
テムに応答するかを示したものである。

【００４１】次に本発明の第２の実施形態について説明
する。

【００４２】図１０は、本発明の第２の実施形態におけ
る複数のスレーブ・システムを有する場合の接続を示す
ブロック図であり、本発明の第２の実施形態における複
数のスレーブ・システムを有する場合のインターフェー
ス接続例である。なお、このインターフェース接続例で
は、１つのマスター・システムに２つのスレーブ・シス
テムが接続される構成を示している。

【００４３】図１０において、３０はスレーブ・システ
ムをコントロールし、スレーブ・システムのデータを入
出力するマスター・システムであり、端子としてＣＬ
Ｋ、ＢＣ０、ＢＣ１、Ｉ／Ｏ０〜３、ＣＤ／ＲＳＴ０、
ＣＤ／ＲＳＴ１の９つの端子を持つ。３１は、マスター
・システムからのコントロールを受けデータの入出力を
行う第１のスレーブ・システム（０）で、ＣＬＫ、Ｂ
Ｃ、Ｉ／Ｏ０〜３、ＣＤ／ＲＳＴの７つの端子を持つ。
３２は、マスター・システムからのコントロールを受
け、データの入出力を行う第２のスレーブ・システム
（１）で、ＣＬＫ、ＢＣ、Ｉ／Ｏ０〜３、ＣＤ／ＲＳＴ
の７つの端子を持つ。４１は、ＣＬＫ信号線でマスター
・システム３０のＣＬＫ端子とスレーブ・システム
（０）３１のＣＬＫ端子とスレーブ・システム（１）３
２のＣＬＫ端子を接続し、４２はＢＣ０信号線でマスタ
ー・システム３０のＢＣ０端子とスレーブ・システム
（０）３１のＢＣ端子を接続し、５２はＢＣ１信号線で
マスター・システム３０のＢＣ１端子とスレーブ・シス
テム（１）３２のＢＣ端子を接続し、３３は４ビットの
Ｉ／Ｏ０〜３信号線でマスター・システム３０とスレー
ブ・システム（０）３１、スレーブ・システム（１）３
２のそれぞれのＩ／Ｏ０〜３端子を接続し、４４はＣＤ
／ＲＳＴ０信号線でマスター・システム３０とスレーブ
・システム（０）３１のＣＤ／ＲＳＴ端子を接続する信
号線で、５４はＣＤ／ＲＳＴ１信号線でマスター・シス
テム３０とスレーブ・システム（１）３２のＣＤ／ＲＳ
Ｔ端子を接続する信号線である。また、４５はＢＣ０信
号線４２をプルアップする抵抗、４６はＣＤ／ＲＳＴ０
信号線４４をプルダウンする抵抗で、５５はＢＣ１信号
線５２をプルアップする抵抗、５６はＣＤ／ＲＳＴ１信
号線５４をプルダウンする抵抗である。

【００４４】以上の様に構成された通信回路において、
以下その動作を説明する。

【００４５】図１１は、本発明の第２の実施形態におけ
る複数のスレーブ・システムを有する場合のライトの通
信プロトコルを示すタイミング図である。本実施形態で
は、マスター・システムから２つのスレーブ・システム
に対し、同時にライト動作を実行する例を示す。

【００４６】なお、２つのスレーブ・システムに対する
アドレスの設定、コマンド設定、ライトデータ送信につ
いては、マスター・システム３０からの実行時間をずら
すことにより個々のスレーブ・システムに対して、本発
明の第１の実施形態と同様に実行可能である。その後、
スレーブ・システムがそれぞれライト動作を完了し、マ
スター・システム３０への実行ステータスの送信要求が
同時期に発生した場合を想定すると、マスター・システ
ム３０は、競合調整を行って、どちらか一方のスレーブ
・システムと優先的に通信を行うことができる。たとえ
ばスレーブ・システム（０）３１を優先する動作の場
合、まずスレーブ・システム（０）３１へのＢＣ０信号
線４２をロウ・レベルに立ち下げＣＬＫ信号線４１にク
ロックを入力する。スレーブ・システム（０）３１はこ
のクロック入力によりＩ／Ｏ０〜３信号線３３にデータ
を出力する。スレーブ・システム（０）３１は、マスタ
ー・システム３０から受け取るＢＣ０信号４２のロウ・
レベルを検知し、その後ＣＬＫ信号線４１のハイ・レベ
ルへの立ち上がりに同期して、Ｉ／Ｏ０〜３信号線３３
に対して、実行ステータスを送信し、マスター・システ
ム３０は、この実行ステータスを受信することにより、
スレーブ・システム（０）３１のライト動作完了を知
る。この間スレーブ・システム（１）３２は、ＢＣ１信
号線５２がハイ・レベルのままであるため、ＣＬＫ信号
線４１が入力されても動作しない。

【００４７】次に、マスター・システム３０は、ＢＣ１
信号線５２をロウ・レベルに下げＣＬＫ信号線４１にク
ロックを入力する。スレーブ・システム（１）３２はこ
のクロック入力によりＩ／Ｏ０〜３信号線３３にデータ
を出力する。スレーブ・システム（１）３２は、マスタ
ー・システム３０から受け取るＢＣ１信号線５２のロウ
・レベルを検知し、その後ＣＬＫ信号線４１のハイ・レ
ベルへの立ち上がりに同期して、Ｉ／Ｏ０〜３信号線３
３に対して、実行ステータスを送信し、マスター・シス
テム３０は、この実行ステータスを受信することによ
り、スレーブ・システム（１）３２のライト動作完了を
知る。

【００４８】以上のように、マスター・システム３０は
２つのスレーブ・システムから同時に通信の要求がきた
場合も、一方のスレーブ・システムとの通信を優先し、
他方のスレーブ・システムとの通信を待たせ、時分割で
通信処理を実行できるのである。

【００４９】なお、スレーブ・システムから異なるタイ
ミングで通信の要求がきた場合の処理は、上記本発明の
第１の実施形態で説明で示した通りである。

【００５０】なお、本発明の第２の実施形態では、２つ
のスレーブ・システムがある場合で説明したが、３つ以
上のスレーブ・システムがある場合も、２つの場合と同
様に通信可能である。

【００５１】なお、上記本発明の第１の実施形態および
上記本発明の第２の実施形態において、マスター・シス
テムまたはスレーブ・システムがＢＣ信号線をロウ・レ
ベルに立ち下げて、マスター・システムとスレーブ・シ
ステム間で通信を行った後、ハイ・レベルに立ち上げて
いるが、このハイ・レベルへの立ち上げを行わず、ＢＣ
信号線に接続したプルアップ抵抗のみでＢＣ信号線をハ
イ・レベルの状態にさせることも可能である。

【００５２】なお、上記本発明の実施形態において、ク
ロック信号のハイ・レベルへの立ち上がりに同期してマ
スター・システムとスレーブ・システム間で通信を行う
説明をしているが、クロック信号のロウ・レベルへの立
ち下がりに同期して通信を行うことも可能である。

【００５３】次に、本発明の一実施形態での通信インタ
ーフェースにおけるスレーブ・システム検出およびスレ
ーブ・システムのリセット動作について説明する。

【００５４】図１２は、本発明の第３の実施形態におけ
るスレーブ・システム検出およびスレーブ・システムの
リセット機能を示す図である。

【００５５】図１２において、２１はマスター・システ
ム、２２はスレーブ・システム、２３はマスター・シス
テム２１のＣＤ／ＲＳＴ端子、２４はスレーブ・システ
ム２２のＣＤ／ＲＳＴ端子であり、マスター・システム
２１のＣＤ／ＲＳＴ端子２３とスレーブ・システム２２
のＣＤ／ＲＳＴ端子２４はスレーブ・システム２２がマ
スター・システム２１と接続された時短絡される端子で
ある。２５はマスター・システム２１のＣＤ／ＲＳＴ端
子２３に接続されるプルダウン抵抗、２６はスレーブ・
システムのＣＤ／ＲＳＴ端子２４に接続されるプルアッ
プ抵抗、２７はスレーブ・システム２２のリセット用ト
ランジスタである。プルダウン抵抗２５とプルアップ抵
抗２６は、抵抗値が１０対１程度でマスター・システム
２１とスレーブ・システム２２のＣＤ／ＲＳＴ端子２３
と２４が短絡した場合、ＣＤ／ＲＳＴ端子の電位がハイ
・レベルになるよう設定する。

【００５６】まず、スレーブ・システム２２がマスター
・システム２１と接続された時、マスター・システム２
１のＣＤ／ＲＳＴ端子２３は、ロウ・レベルからハイ・
レベルに変化する。このレベル変化により、マスター・
システム２１はスレーブ・システム２２が接続されたこ
とを検出することができ、スレーブ・システムに対する
処理を開始することができる。マスター・システム側に
存在するトランジスタ２７はスレーブ・システムをリセ
ットするためのトランジスタであり、このトランジスタ
のＯＮ抵抗は、スレーブ・システム２２内部にあるプル
アップ抵抗２６よりも十分小さい抵抗値に設定してい
る。また、スレーブ・システム２２はＣＤ／ＲＳＴ２４
がロウ・レベルになった場合、リセットすなわち初期化
が行われるように設定しておく。このように設定された
通信システムにおいては、スレーブ・システム２２がマ
スター・システム２１に接続した際、スレーブ・システ
ム２２を検出した後、トランジスタ２７をＯＦＦよりＯ
Ｎにすることにより、スレーブ・システム２２の初期化
を実行することができる。またマスター・システム２１
とスレーブ・システム２２の間の通信中に何らかの異常
が発生した場合、このトランジスタ２７をＯＦＦよりＯ
Ｎにすることにより、スレーブ・システムを初期化する
ことが可能となり、スレーブ・システムの初期化を行う
ことが可能となる。これらＣＤ／ＲＳＴ端子２３および
２４は、スレーブ・システムの検出およびスレーブ・シ
ステムのリセットの２つの機能を兼ね備えた端子であ
り、信号線本数の削減を図っている。

【００５７】なお、上記本発明の第３の実施形態におい
て、ＣＤ／ＲＳＴ端子のマスター・システム内部、スレ
ーブ・システム内部の接続を、それぞれプルダウン抵抗
とプルダウントランジスタならびにプルアップ抵抗で構
成したが、これをプルアップ抵抗とプルアップトランジ
スタならびにプルダウン抵抗で構成できるのは言うまで
もない。

【００５８】

【発明の効果】本発明は、マスター・システムからスレ
ーブ・システムへの送信信号の通信、およびスレーブ・
システムからマスター・システムへの応答信号の通信の
両方に使用されるバス制御（ＢＣ）信号を設け、ＢＣ信
号がマスター・システムあるいはスレーブ・システムの
何れかによって駆動されている間のみマスター・システ
ムがクロック信号を送信し、ＢＣ信号が駆動されていな
い間マスター・システムは上記クロックを停止させるプ
ロトコル、さらにマスター・システムがスレーブ・シス
テムの初期化信号の通信およびスレーブ検知信号の通信
の両方に使用される（ＣＤ／ＲＳＴ）信号を設けること
により、マスター・システムとスレーブ・システムとの
間の通信信号線数を最小限にし、かつ、複数のスレーブ
・システムを接続した場合でも信号線の増加を抑えるこ
とができ、かつ、通信時の電力消費も抑えることができ
る優れた通信インターフェースを実現するものである。

【図面の簡単な説明】

【図１】本発明の第１の実施形態におけるインターフェ
ース信号線接続を示すブロック図

【図２】本発明の一実施形態におけるインターフェース
信号線を示す図

【図３】本発明の一実施形態におけるマスター・システ
ムからスレーブ・システムへの通信プロトコルを示すタ
イミング図

【図４】本発明の一実施形態におけるコマンド設定の通
信プロトコルを示すタイミング図

【図５】本発明の一実施形態におけるスレーブ・システ
ムからマスター・システムへの通信プロトコルを示すタ
イミング図

【図６】本発明の一実施形態におけるリードの通信プロ
トコルを示すタイミング図

【図７】本発明の一実施形態におけるライトの通信プロ
トコルを示すタイミング図

【図８】本発明の一実施形態におけるスレーブ・システ
ムのステータス定義を示す図

【図９】本発明の一実施形態におけるコマンド定義を示
す図

【図１０】本発明の第２の実施形態における複数のスレ
ーブ・システムを有する場合の接続を示すブロック図

【図１１】本発明の第２の実施形態における複数のスレ
ーブ・システムを有する場合のライトの通信プロトコル
を示すタイミング図

【図１２】本発明の第３の実施形態におけるスレーブ・
システム検出およびスレーブ・システムのリセット機能
を示す図

【図１３】従来のＰＣカードＡＴＡＩ／Ｏモードイ
ンターフェース信号線接続を示す図

【図１４】従来のＰＣカードＡＴＡＩ／Ｏモードの
通信プロトコルを示すタイミング図

【図１５】従来のマイクロコントローラインターフェー
ス信号線接続を示す図

【図１６】従来のマイクロコントローラの通信プロトコ
ルを示すタイミング図

【符号の説明】

１ＣＬＫ信号線２ＢＣ信号線３Ｉ／Ｏ０〜３信号線４ＣＤ／ＲＳＴ信号線５ＢＣプルアップ抵抗６ＣＤ／ＲＳＴプルダウン抵抗１０スレーブ・システム２０マスター・システム２１マスター・システム２２スレーブ・システム２３マスター・システムＣＤ／ＲＳＴ端子２４スレーブ・システムＣＤ／ＲＳＴ端子２５マスター・システムＣＤ／ＲＳＴ端子用プルダウ
ン抵抗２６スレーブ・システムＣＤ／ＲＳＴ端子用プルアッ
プ抵抗２７スレーブ・システムのリセットトランジスタ３０マスター・システム３１スレーブ・システム（０）３２スレーブ・システム（１）３３Ｉ／Ｏ０〜３信号線４１ＣＬＫ信号線４２ＢＣ０信号線４４ＣＤ／ＲＳＴ０信号線４５ＢＣ０プルアップ抵抗４６ＣＤ／ＲＳＴ０プルダウン抵抗５２ＢＣ１信号線５４ＣＤ／ＲＳＴ１信号線５５ＢＣ１プルアップ抵抗５６ＣＤ／ＲＳＴ１プルダウン抵抗９１コマンド９２コマンドの説明９３レジスターアドレス０９４レジスターアドレス１９５データ９６コマンドステータス（ＣＯＳ）９７スレーブステータス（ＳＬＳ）９８実行ステータス（ＥＸＳ）１０１アドレス入力信号線１０２データ／コマンド／ステータス情報の入出力信
号線１０３スレーブ・システム選択信号線１０５スレーブ・システム内部動作状態信号線１０６書き込み制御信号線１０７読み出し制御信号線１１１スレーブ・システム選択信号線１１２クロック信号線１１３データ入力信号線１１４データ出力信号線

───────────────────────────────────────────────────── フロントページの続き (72)発明者細川拓央大阪府門真市大字門真1006番地松下電器産業株式会社内 (72)発明者関部勉大阪府門真市大字門真1006番地松下電器産業株式会社内 (72)発明者桜井博大阪府門真市大字門真1006番地松下電器産業株式会社内 (72)発明者河合秀樹大阪府門真市大字門真1006番地松下電器産業株式会社内Ｆターム(参考） 5B077 AA13 BA09 HH03 MM02 5K034 AA12 DD01 EE08 GG02 GG06 HH01 HH04 KK01 PP01

Claims

【特許請求の範囲】

【請求項１】マスターとなるシステムとスレーブとな
るシステムとの間の通信信号線として、クロック信号線
と第１の信号線と第２の信号線と１本以上のデータ信号
線を有する通信インターフェース。
【請求項２】上記マスターとなるシステムから上記ス
レーブとなるシステムへの信号の送信、および上記スレ
ーブとなるシステムから上記マスターとなるシステムへ
の信号の送信の両方に、上記第１の信号線が使用される
請求項１記載の通信インターフェース。
【請求項３】上記第１の信号線が上記マスターとなる
システムあるいは、上記スレーブとなるシステムの何れ
かによって駆動されている間のみ、上記マスターとなる
システムが上記クロック信号線へ信号を送信し、上記第
１の信号線が駆動されていない間は、上記マスターとな
るシステムは上記クロック信号線への信号の送信を停止
する請求項１記載の通信インターフェース。
【請求項４】上記第２の信号線は、マスターとなるシ
ステムからスレーブとなるシステムへの初期化信号の送
信、およびスレーブとなるシステムからマスターとなる
システムへの検知信号の送信の両方に使用される請求項
１記載の通信インターフェース。
【請求項５】上記第１の信号線および上記第２の信号
線は、抵抗素子を介して所定の電位に接続されている請
求項１記載の通信インターフェース。
【請求項６】スレーブとなるシステムが第１の信号線
を駆動した後、マスターとなるシステムがクロック信号
線への送信を開始し、上記スレーブとなるシステムが上
記第１の信号線の駆動を停止した後、上記マスターとな
るシステムが上記クロック信号線への送信を停止し、そ
の後所定の時間経過後、上記マスターとなるシステムが
上記第１の信号線の駆動と上記クロック信号線への送信
を開始し、上記クロック信号線の信号に同期して上記マ
スターとなるシステムと上記スレーブとなるシステム間
で上記データ信号線による通信を行い、通信終了後、上
記マスターとなるシステムが上記第１の信号線の駆動を
停止し同時に上記クロック信号線への送信を停止する通
信インターフェース。