JP2000293565A - Apparatus and method for generating pattern cut diagram of printed circuit board - Google Patents
Apparatus and method for generating pattern cut diagram of printed circuit boardInfo
- Publication number
- JP2000293565A JP2000293565A JP11102168A JP10216899A JP2000293565A JP 2000293565 A JP2000293565 A JP 2000293565A JP 11102168 A JP11102168 A JP 11102168A JP 10216899 A JP10216899 A JP 10216899A JP 2000293565 A JP2000293565 A JP 2000293565A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- pattern cut
- cut
- net
- length
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】
【課題】従来のパターンカット位置決定システムでは、
ノイズ対策処理が考慮されていないため、パターンをカ
ットし、論理的に正しい接続をしたにも関わらず、実際
の改造基板ではノイズにより正しい動作が得られない場
合があった。
【解決手段】パターンカット位置決定に際し、パターン
カット後の残存パターンを通る信号の種別、残存パター
ンの長さにより、パターンカットが必要な区間に対して
事前にノイズ対策処理を行うべきか否か判断し、ノイズ
対策処理が必要な場合にはパターンカット数を一つから
複数のカットに自動的に変更し、パターンカット位置決
定段階で事前にノイズ対策を行う。
(57) [Summary] [Problem] In a conventional pattern cut position determination system,
Since no noise countermeasure processing is taken into consideration, there is a case where a correct operation cannot be obtained due to noise in an actual remodeled board even though a pattern is cut and a logically correct connection is made. Kind Code: A1 When determining a pattern cut position, it is determined whether or not noise suppression processing should be performed in advance on a section where pattern cutting is necessary, based on the type of signal passing through the remaining pattern after pattern cutting and the length of the remaining pattern. If noise suppression processing is required, the number of pattern cuts is automatically changed from one to a plurality of cuts, and noise suppression is performed in advance in the pattern cut position determination stage.
Description
【0001】[0001]
【発明の属する技術分野】本発明は、設計変更に伴うプ
リント基板改造のためのパターンカット図生成装置およ
びその方法に関し、特に電気ノイズの影響を受けやすい
高速信号配線にも対応可能なパターンカット図生成装置
に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an apparatus and a method for generating a pattern cut diagram for remodeling a printed circuit board due to a design change, and more particularly to a pattern cut diagram capable of coping with high-speed signal wiring susceptible to electric noise. It relates to a generating device.
【0002】[0002]
【従来の技術】伝送装置等に使われる電子部品には高額
なものが少なくなく、その電子部品を実装し、試作した
プリント基板の機能変更には、パターンのカット、ジャ
ンパ線接続が行われる。このパターンカットのパターン
カット図の自動生成については、パターンカットを必要
とする部品ピンの接続区間情報からパターンカット位置
を自動決定し、パターンカット図を生成する方法が提案
されている。この提案に関連するものとして、特開昭6
4−32696号公報、特開平3−246679号公
報、特開平4−21074公報が挙げられる。2. Description of the Related Art There are many expensive electronic components used in transmission devices and the like. To change the function of a prototype printed circuit board on which the electronic components are mounted, pattern cutting and jumper wire connection are performed. Regarding the automatic generation of the pattern cut diagram of the pattern cut, a method of automatically determining the pattern cut position from the connection section information of the component pin requiring the pattern cut and generating the pattern cut diagram has been proposed. In connection with this proposal, Japanese Unexamined Patent Publication No.
JP-A-4-32696, JP-A-3-246679, and JP-A-4-21074.
【0003】[0003]
【発明が解決しようとする課題】上記従来技術は、設計
変更に伴う論理接続の変更により、パターンカットが必
要な区間を抽出した後、パターンのカット位置を決定す
ることにのみ着目し、パターンカット後の残存パターン
が受け、さらにその残存パターンに接続している部品ピ
ンが受ける電気的なノイズ対策として、できるだけ残存
パターンを短くするといった電気条件が考慮されていな
い。このため、論理的に正しいパターンカットを行った
にも拘わらず関わらず、実際の改造基板ではノイズによ
り正しい動作が得られない場合があるという問題があっ
た。The above prior art focuses only on determining a pattern cut position after extracting a section requiring a pattern cut due to a change in a logical connection accompanying a design change. As a countermeasure against electric noise received by the remaining pattern afterward and further by component pins connected to the remaining pattern, electric conditions such as shortening the remaining pattern as much as possible are not considered. For this reason, there is a problem that a correct operation may not be obtained due to noise in an actual remodeled board despite the fact that a logically correct pattern cut is performed.
【0004】本発明の目的はパターンカット位置決定に
際し、パターンカット後の残存パターンに接続している
部品ピンが受ける電気ノイズを考慮し事前に対策を施す
ことで、パターンカット実施後に再度ノイズ対策用にパ
ターンカットを実施することを防止することにある。An object of the present invention is to provide a countermeasure in advance in consideration of electric noise received by component pins connected to a remaining pattern after pattern cutting when determining a pattern cut position. To prevent the pattern cutting from being performed.
【0005】[0005]
【課題を解決するための手段】上記目的を達成するた
め、パターンカット位置決定に際し、パターンカットが
必要な区間の信号の種別及びパターンカット後の残存パ
ターンの長さにより、パターンカットが必要な区間に対
して事前にノイズ処理を行うべきか否か判断する。その
結果、ノイズ対策処理が必要な場合には、部品ピン間を
接続する一つの区間に対して、部品ピンからの残存パタ
ーンが短くなるように自動的に一回から複数回パターン
カットを実施するようにする。In order to achieve the above-mentioned object, when a pattern cut position is determined, a pattern cut is required depending on the signal type of the section requiring the pattern cut and the length of the remaining pattern after the pattern cut. It is determined in advance whether or not noise processing should be performed. As a result, when the noise countermeasure processing is required, the pattern cut is automatically performed once or plural times in one section connecting the component pins so as to shorten the remaining pattern from the component pins. To do.
【0006】[0006]
【発明の実施の形態】以下本発明の実施の形態であるパ
ターンカット図生成装置の実施例を図1から図6を用い
て説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of a pattern cut diagram generating apparatus according to an embodiment of the present invention will be described below with reference to FIGS.
【0007】まず、図4と図6を用いてパターンカット
図生成装置の全体構成を説明する。ここで、図4は、パ
ターンカット図生成装置のブロック図である。また、図
6は、パターンカット図生成装置の外観図である。First, an overall configuration of a pattern cut diagram generating apparatus will be described with reference to FIGS. Here, FIG. 4 is a block diagram of the pattern cut diagram generation device. FIG. 6 is an external view of a pattern cut diagram generating apparatus.
【0008】このパターンカット図生成装置は、改造前
のパターンデータ41と設計変更を織り込んだ最新論理
接続データ42とを入力し、改造差分抽出部43によ
り、パターンカットすべきパターンとジャンパ布線すべ
き経路を抽出し、その情報を改造データ編集部44に渡
す。この改造データ編集部44では、改造データ自動決
定部45または改造データ対話決定部46にこれらのデ
ータを渡すとともに、決定したパターンカット位置およ
びジャンパ布線経路を取り込み、結果をマージして改造
データ結果ファイル47に出力する。The pattern cut diagram generating apparatus inputs pattern data 41 before remodeling and latest logical connection data 42 incorporating design changes, and a remodeling difference extracting unit 43 specifies a pattern to be cut and a jumper wiring pattern. The route to be extracted is extracted, and the information is passed to the remodeling data editing unit 44. The remodeling data editing unit 44 passes these data to the remodeling data automatic determination unit 45 or the remodeling data dialogue determination unit 46, captures the determined pattern cut position and jumper wiring path, merges the results, and merges the results to obtain the remodeling data result. Output to file 47.
【0009】パターンカット位置およびジャンパ布線経
路は、改造データ対話決定部46にて画面上に表示され
たパターン上で対話にてパターンカット位置または、ジ
ャンパ布線経路をいくつか指示した後、残り分について
改造データ自動決定部45にデータを渡し、改造データ
自動決定部45は、カット条件4A、部品情報4B、ネ
ット属性情報4Cを参照して、パターンカット位置やジ
ャンパ布線経路を自動決定することができる。また反対
に、改造データ自動決定部45にて決定したパターンカ
ット位置やジャンパ布線経路を改造データ対話決定部4
6にて修正することも可能である。The pattern cut position and the jumper wiring path are determined by interactively indicating some of the pattern cut positions or the jumper wiring paths on the pattern displayed on the screen by the remodeling data dialogue determination unit 46, and then the remaining data is obtained. The data is passed to the remodeling data automatic determination unit 45 for the minute, and the remodeling data automatic determination unit 45 refers to the cutting condition 4A, the component information 4B, and the net attribute information 4C to automatically determine the pattern cut position and the jumper wiring path. be able to. Conversely, the pattern cut position and the jumper wiring path determined by the remodeling data automatic determination unit 45 are changed to the remodeling data dialogue determination unit 4.
It is also possible to correct at 6.
【0010】このようにして作成されたパターンカッ
ト、ジャンパといった改造データは改造データ結果ファ
イル47に出力され、改造図面出力部48によりパター
ンカットやジャンパ布線の作業指示図面49の出力を行
う。The remodeling data such as pattern cuts and jumpers created in this way are output to a remodeling data result file 47, and a remodeling drawing output unit 48 outputs a work instruction drawing 49 for pattern cutting and jumper wiring.
【0011】ノイズ対策を考慮したパターンカットの自
動生成は、改造データ自動決定部45の中のパターンカ
ット位置決定処理452と改造データ対話決定部46の
中のパターンカット位置入力処理463とに組み込まれ
て使用される。The automatic generation of the pattern cut in consideration of the noise countermeasure is incorporated in the pattern cut position determination processing 452 in the remodeling data automatic determination unit 45 and the pattern cut position input processing 463 in the remodeling data dialogue determination unit 46. Used.
【0012】図6に、パターンカット図生成装置の外観
図を示す。パターンカット図生成装置は、通常のコンピ
ュータと同様に、入力表示部61と印字出力手段62と
CPU63と外部メモリ64と内部メモリ65と、さら
に、外部メモリ64は、配線パターンデータ641、部
品情報642、ネットの属性情報643、論理接続デー
タ644からなり、図4に示した改造差分抽出、改造デ
ータ対話決定、改造データ自動決定、改造データ編集な
どの機能は、内部メモリ65に記憶されたソフトウェア
を用いて入力表示部61からの操作によりCPU63で
実現されている。FIG. 6 shows an external view of a pattern cut diagram generating apparatus. The pattern cut diagram generating apparatus includes an input display unit 61, a print output unit 62, a CPU 63, an external memory 64, an internal memory 65, and a wiring pattern data 641, a component information 642, as in a normal computer. , Net attribute information 643, and logical connection data 644. Functions such as remodeling difference extraction, remodeling data dialogue determination, remodeling data automatic determination, and remodeling data editing shown in FIG. The operation is realized by the CPU 63 by the operation from the input display unit 61.
【0013】以下、図1から図4を用いて、ノイズ対策
を考慮したパターンカットの自動生成手順を説明する。Hereinafter, a procedure for automatically generating a pattern cut in consideration of noise countermeasures will be described with reference to FIGS.
【0014】実施例1:ここで図1は、ノイズ対策を考
慮したパターンカット生成処理のフローチャートを示し
ている。図2はノイズ対策要否を判定するパターンカッ
トの許容残存パターン長の決定ルールを説明する図であ
り、図3はパターンカットの生成過程を説明する平面図
である。まず図1のステップ11で、ショートしている
配線パターンの有無を判定する。次にステップ12から
ステップ13でショートしている配線パターンのネット
(ネット1およびネット2)とネットの属性情報を取り
出す。これらのステップは図4の改造差分抽出部43で
抽出した情報を改造データ編集部44経由で改造データ
自動決定部45に渡されるまでの処理である。ここで属
性情報とは、たとえば、電気レベル、信号種別、動作周
波数を意味する。Embodiment 1 FIG. 1 shows a flowchart of a pattern cut generation process in which noise measures are taken into consideration. FIG. 2 is a diagram illustrating a rule for determining an allowable remaining pattern length of a pattern cut for determining whether noise countermeasures are necessary, and FIG. 3 is a plan view illustrating a process of generating a pattern cut. First, in step 11 of FIG. 1, it is determined whether there is a short-circuited wiring pattern. Next, the nets (net 1 and net 2) of the short-circuited wiring pattern and the attribute information of the nets in steps 12 to 13 are extracted. These steps are processing until the information extracted by the remodeling difference extracting unit 43 in FIG. 4 is passed to the remodeling data automatic determination unit 45 via the remodeling data editing unit 44. Here, the attribute information means, for example, an electric level, a signal type, and an operating frequency.
【0015】図2の表21は、ネット属性別の許容残存
パターン長を示す表であり、電気レベル211はTT
L、ECL等の電気的レベルの分類、信号種別212は
データ、クロック等の分類、動作周波数213は動作速
度の違いを分類してあり、これらの組み合わせから許容
残存パターン長214を決定するための表である。な
お、このルールに規定されていない組み合わせの場合
は、許容残存パターン長は無限大がセットされ、この値
は後のステップで残存パターン長がどんなに長くなって
もノイズの影響は受けないと判定させるために使われ
る。また、図2の表22は、プリント基板上のネットの
属性情報を示す表であり、各ネットのネット名221、
電気レベル222、信号種別223、動作周波数224
が定義されている。Table 21 in FIG. 2 is a table showing the allowable remaining pattern length for each net attribute.
Classification of electrical levels such as L, ECL, etc., signal type 212 classifies data, clocks, etc., operation frequency 213 classifies differences in operation speed, and from these combinations, the allowable remaining pattern length 214 is determined. It is a table. In the case of a combination that is not specified in this rule, the allowable remaining pattern length is set to infinity, and this value makes it possible to determine that the effect of noise will not be affected no matter how long the remaining pattern length becomes in a later step. Used for Table 22 in FIG. 2 is a table showing attribute information of the nets on the printed circuit board.
Electric level 222, signal type 223, operating frequency 224
Is defined.
【0016】図1に戻って、ステップ14とステップ1
5では、図2の表22より各ネットの電気レベル22
2、信号種別223、動作周波数224のネット属性を
取り出し、その取り出したネットの属性が図2の表21
の中でどの場合に相当するのか検索し、それに対応する
許容残存パターン長214を抽出する。このときのネッ
ト1の許容残存パターン長をA、ネット2の許容残存パ
ターン長をBとする。この例では、図2の表22と図2
の表21から、AがLT1、BがLT3となる。次にス
テップ16にて、このA、Bを加算した値をLTとす
る。Returning to FIG. 1, step 14 and step 1
5, the electric level 22 of each net is shown in Table 22 of FIG.
2, the net attribute of the signal type 223 and the operating frequency 224 are extracted, and the attribute of the extracted net is shown in Table 21 of FIG.
, The corresponding remaining pattern length 214 is extracted. At this time, the allowable remaining pattern length of the net 1 is A, and the allowable remaining pattern length of the net 2 is B. In this example, Table 22 in FIG.
In Table 21, A is LT1 and B is LT3. Next, at step 16, the value obtained by adding A and B is set as LT.
【0017】次に、ステップ17でショート配線パター
ン(以下要パターンカットセグメント)の長さを抽出
し、長さをLとする。以下、要パターンカットセグメン
トとは、一つのネットに属していたピン、バイアなどの
ネット要素を、改造によって複数のネットに分断するた
めにカットを必要とするネット要素のことをいう。図3
の例では、部品31のピン32と部品33のピン34と
が同一のネット0であった(図3(a))が、図3
(b)に示すように、論理変更により部品31のピン3
2がネット1へ、部品33のピン34がネット2へ変更
になった場合のピン32とピン34を接続するパターン
35が要パターンカットセグメントに該当する。Next, in step 17, the length of the short wiring pattern (hereinafter referred to as a required pattern cut segment) is extracted, and the length is set to L. Hereinafter, the required pattern cut segment refers to a net element that needs to be cut in order to cut a net element such as a pin or a via belonging to one net into a plurality of nets by remodeling. FIG.
In the example of FIG. 3, the pin 32 of the component 31 and the pin 34 of the component 33 are the same net 0 (FIG. 3A).
As shown in (b), the pin 3 of the component 31 is changed by the logical change.
The pattern 35 connecting the pin 32 and the pin 34 when the pin 2 of the component 33 is changed to the net 1 and the pin 34 of the component 33 is changed to the net 2 corresponds to the required pattern cut segment.
【0018】次にステップ18にて、LTとLを比較
し、その結果、LTがLより大きい場合は、ステップ1
9に進み、LTがL以下の場合はステップ1Aに進む。
図3の場合は、LTがLより大きいので、ステップ19
に進み、部品ピン32からネット1の許容残存パターン
長分の区間36と部品ピン34からネット2の許容残存
パターン長分の区間37が重なる区間38(図3
(d))にパターンカット位置39を決定する(図3
(e))。カット位置決定方法は、例えば部品等を障害
物として考慮する方法による自動パターンカット位置探
索により決定する。次にステップ11に戻り、全てのパ
ターンカット位置が確定した場合、求まったパターンカ
ット位置39を、図4の改造データ編集部44に渡し
て、改造データ結果ファイル47に出力する。そして最
終的には改造図面出力部48にてパターンカット位置の
指示を行う図面を出力する。Next, at step 18, LT is compared with L. As a result, if LT is larger than L,
9 and if LT is less than or equal to L, the process proceeds to step 1A.
In the case of FIG. 3, since LT is larger than L, step 19
The section 38 where the section 36 from the component pin 32 to the allowable remaining pattern length of the net 1 overlaps the section 37 from the component pin 34 to the allowable remaining pattern length of the net 2 (FIG. 3)
In FIG. 3D, the pattern cut position 39 is determined (FIG. 3).
(E)). The cut position determination method is determined by, for example, an automatic pattern cut position search by a method that considers a part or the like as an obstacle. Next, returning to step 11, when all the pattern cut positions are determined, the obtained pattern cut position 39 is passed to the remodeling data editing unit 44 in FIG. 4 and output to the remodeling data result file 47. Finally, the modified drawing output unit 48 outputs a drawing for instructing the pattern cutting position.
【0019】ステップ18からステップ1Aに進んだ場
合(図3(c)’)は、ピン32からネット1の許容残
存パターン長分の区間3A内にカット位置3Cを決定し
(図3(d)’)、さらにピン34からネット2の許容
残存パターン長分の区間3B内にカット位置3Dを決定
する(図3(e)’)。カット位置決定方法は、ステッ
プ19同様に、自動パターンカット位置探索により決定
する。If the process proceeds from step 18 to step 1A (FIG. 3 (c) '), a cut position 3C is determined from the pin 32 to a section 3A corresponding to the allowable remaining pattern length of the net 1 (FIG. 3 (d)). ') Further, a cut position 3D is determined from the pin 34 to a section 3B corresponding to the allowable remaining pattern length of the net 2 (FIG. 3 (e)'). As in step 19, the cut position is determined by an automatic pattern cut position search.
【0020】次にステップ11に戻り、全てのパターン
カット位置が確定した場合、求まったパターンカット位
置3C及び3Dを、図4の改造データ編集部44に渡し
て、改造データ結果ファイル47に出力する。そして最
終的には改造図面出力部48にてパターンカット位置の
指示を行う図面を出力する。Next, returning to step 11, when all the pattern cut positions are determined, the obtained pattern cut positions 3C and 3D are passed to the remodeling data editing unit 44 in FIG. 4 and output to the remodeling data result file 47. . Finally, the modified drawing output unit 48 outputs a drawing for instructing the pattern cutting position.
【0021】実施例2:図3に示すパターンカットの例
において、パターンカット位置を操作者の対話入力によ
り決定する実施例について説明する。Embodiment 2: In the example of the pattern cut shown in FIG. 3, an embodiment in which the pattern cut position is determined by an operator's interactive input will be described.
【0022】図1におけるステップ12のショート配線
パターンの取り出し、ステップ13のショートしている
ネットの属性抽出、ステップ14のネット1の許容残存
パターン長抽出、ステップ15のネット2の許容残存パ
ターン長抽出、ステップ16のネット1とネット2それ
ぞれの許容残存パターン長の加算、ステップ17の許容
残存パターン長計算は、前記実施例と同様に自動で行
う。In FIG. 1, the short wiring pattern is extracted in step 12, the attribute of the shorted net is extracted in step 13, the allowable remaining pattern length of net 1 is extracted in step 14, the allowable remaining pattern length of net 2 is extracted in step 15. The addition of the allowable remaining pattern lengths of the nets 1 and 2 in step 16 and the calculation of the allowable remaining pattern length in step 17 are automatically performed in the same manner as in the previous embodiment.
【0023】ステップ12でショートしている配線パタ
ーン(要パターンカットセグメント)35を抽出した
後、改造データ対話決定部46において、入力表示部6
1に当該要パターンカットセグメント35を表示色、線
の太さ、点滅表示などの表示属性を変えて表示すること
により、対話操作者が入力表示部61よりパターンカッ
ト位置を入力することを容易にする。次に、自動決定の
前記実施例と同様、ピン32とピン34双方のネット
1、ネット2に対して、順次パターンカットの処理を行
う。After extracting the short-circuited wiring pattern (required pattern cut segment) 35 in step 12, the remodeling data dialogue determination section 46 inputs the input display section 6.
By changing the display color, line thickness, blinking display, and other display attributes of the required pattern cut segment 35 to 1, the interactive operator can easily input a pattern cut position from the input display unit 61. I do. Next, as in the above-described embodiment of the automatic determination, the pattern cutting process is sequentially performed on the nets 1 and 2 of both the pins 32 and 34.
【0024】この際、ネット1またはネット2において
ノイズ対策のパターンカット位置を更に決定する必要が
ある場合は、改造データ対話決定部46において、対話
操作者にパターンカット位置の入力を促す。例えば図3
(d)’の例で、対話操作によりカット位置3Cを決定
した場合を考える。ネット2において部品ピン34から
カット位置3Cまでの残存パターンが許容残存パターン
長LT3を超えているので、ノイズ対策のパターンカッ
ト位置の対話入力が必要となる。この際、残存パターン
を、前記パターンカットセグメントの表示と同様に、表
示属性を変えて表示することにより、対話操作者が入力
表示部61よりパターンカット位置を入力することを容
易にする。また、対話入力したパターンカット位置3D
に対する残存パターン長が許容残存パターン長を超える
場合には、残存パターンを表示属性を変えて表示させ
て、条件を満たすパターンカット位置が入力されるま
で、再度パターンカット位置を入力し直すことを対話操
作者に促す(再度パターンカット位置が入力された場合
は、前回のパターンカット位置は放棄する)。このよう
にして、条件を満たすパターンカット位置が入力された
場合に初めてパターンカット位置を確定して次のステッ
プに進む。At this time, if it is necessary to further determine the pattern cut position for noise suppression in the net 1 or the net 2, the remodeling data dialogue determination section 46 prompts the dialogue operator to input the pattern cut position. For example, FIG.
In the example of (d) ′, consider a case where the cut position 3C is determined by an interactive operation. Since the remaining pattern from the component pin 34 to the cut position 3C in the net 2 exceeds the allowable remaining pattern length LT3, it is necessary to interactively input a pattern cut position for noise suppression. At this time, by displaying the remaining pattern with the display attribute changed similarly to the display of the pattern cut segment, the interactive operator can easily input the pattern cut position from the input display unit 61. Also, the pattern cut position 3D input interactively
If the remaining pattern length exceeds the allowable remaining pattern length, the remaining patterns are displayed with different display attributes, and the user is prompted to re-enter the pattern cutting position until a pattern cutting position that satisfies the conditions is input. Prompt the operator (if the pattern cut position is input again, the previous pattern cut position is discarded). In this way, the pattern cut position is determined for the first time when the pattern cut position satisfying the condition is input, and the process proceeds to the next step.
【0025】その他の処理については、自動決定の前記
実施例と同様である。Other processes are the same as those in the above-described embodiment of automatic determination.
【0026】実施例3:図1及び図5を用いて、パター
ンが3つに分岐した場合についてノイズ対策を考慮した
パターンカット位置自動決定の処理手順を説明する。Embodiment 3 Referring to FIGS. 1 and 5, a description will be given of a processing procedure for automatically determining a pattern cut position in consideration of a countermeasure against noise when a pattern branches into three.
【0027】まず、実施例1と同様の手順で、ステップ
12でショートしている配線パターン58を取り出す。
この図5の例では、部品55のピン56が改造後の一方
のネット(ネット1)に属し、部品51のピン52と部
品53のピン54及びバイア57が改造後の他方のネッ
ト(ネット2)に属するとした場合、ネット1とネット
2を分断するためには、図5(b)に示すように、パタ
ーンカット位置をパターン58の上に求める必要があ
る。ステップ13で接続ネット(ネット1およびネット
2)の属性を抽出、ステップ14で5Aで示すネット1
の許容残存パターン長LT3を抽出、ステップ15にて
59で示すネット2の許容残存パターン長LT1の抽
出、ステップ16にてネット1、ネット2の許容残存パ
ターン長を加算した値LTを計算、ステップ17にてシ
ョート配線パターン(要パターンカットセグメント)5
8のパターン長Lの計算を行う。First, the wiring pattern 58 short-circuited in step 12 is taken out in the same procedure as in the first embodiment.
In the example of FIG. 5, the pin 56 of the component 55 belongs to one of the modified nets (net 1), and the pin 52 of the component 51, the pin 54 of the component 53, and the via 57 are connected to the other modified net (net 2). 5), in order to divide the net 1 and the net 2, it is necessary to find the pattern cut position on the pattern 58 as shown in FIG. At step 13, the attributes of the connected nets (net 1 and net 2) are extracted. At step 14, net 1 indicated by 5A
In step 15, an allowable remaining pattern length LT1 of net 2 indicated by 59 is extracted. In step 16, a value LT obtained by adding the allowable remaining pattern lengths of net 1 and net 2 is calculated. Short wiring pattern at 17 (pattern cut segment required) 5
8 is calculated.
【0028】次に、ステップ18にて図5(c)に示す
ように、ピン56からネット1の許容残存パターン長分
の区間5Aの長さLT3とバイア57からネット2の許
容残存パターン長分の区間59の長さLT1の合計LT
と、要パターンカットセグメント58の長さLを比較す
ると,LTよりLのほうが大きいので、ネット1とネッ
ト2の許容残存パターン長分の区間が重なるパターン区
間5B(図5(d))上に、カット位置5Cを決定する
(図5(e))。カット位置決定方法は、実施例1と同
様に、自動パターンカット位置探索により決定する。Next, at step 18, as shown in FIG. 5C, the length LT3 of the section 5A corresponding to the allowable remaining pattern length of the net 1 from the pin 56 and the allowable remaining pattern length of the net 2 from the via 57 are determined. LT of the length LT1 of the section 59 of
When the length L of the required pattern cut segment 58 is compared with L, the length L is larger than LT, so that the length of the allowable remaining pattern length of the net 1 and the net 2 overlaps with the pattern section 5B (FIG. 5D). , The cutting position 5C is determined (FIG. 5E). The cut position determination method is determined by an automatic pattern cut position search, as in the first embodiment.
【0029】次に、ステップ11に進むと、全てのパタ
ーンカット位置が確定しているので、求まったパターン
カット位置5Cを、図4の改造データ編集部44に渡し
て、改造データ結果ファイル47に出力する。そして最
終的には改造図面出力部48にてパターンカット位置の
指示を行う図面を出力する。Next, in step 11, since all the pattern cut positions have been determined, the obtained pattern cut position 5C is passed to the remodeling data editing unit 44 in FIG. Output. Finally, the modified drawing output unit 48 outputs a drawing for instructing the pattern cutting position.
【0030】[0030]
【発明の効果】本発明によれば、パターンカットした改
造プリント基板を実機テスト後、問題が発生したパター
ンに対してノイズ対策を行うといった手戻りを防止でき
る。また、ノイズ対策の為のパターンカット位置を自動
で求めるため、改造設計者が人手にてどこをパターンカ
ットすれば良いか検討する工数が不要になった。According to the present invention, it is possible to prevent a rework such as taking noise countermeasures for a pattern in which a problem has occurred, after testing a modified printed circuit board on which a pattern has been cut in an actual machine. Further, since the pattern cut position for noise suppression is automatically obtained, the remodeling designer does not need to manually examine where to cut the pattern.
【0031】さらに、ノイズ対策のための追加パターン
カット指示は、必要な時のみ出力されるので、不要なノ
イズ対策による余分なパターンカット工数の増加を防止
できる。Further, since an additional pattern cut instruction for noise suppression is output only when necessary, it is possible to prevent an unnecessary increase in the number of pattern cutting steps due to unnecessary noise suppression.
【図1】本発明の実施例であるノイズ対策を考慮したパ
ターンカット生成処理のフローチャートである。FIG. 1 is a flowchart of a pattern cut generation process in which noise suppression is considered according to an embodiment of the present invention.
【図2】本発明の実施例である許容残存パターン長基準
と各ネットの属性を説明する図である。FIG. 2 is a diagram illustrating an allowable remaining pattern length reference and attributes of each net according to an embodiment of the present invention.
【図3】本発明の実施例であるパターンカットの生成過
程を説明する平面図である。FIG. 3 is a plan view illustrating a process of generating a pattern cut according to an embodiment of the present invention.
【図4】本発明の実施例であるパターンカット図生成装
置のブロック図である。FIG. 4 is a block diagram of a pattern cut diagram generating apparatus according to an embodiment of the present invention.
【図5】本発明の実施例であるパターンカットの生成過
程を説明する平面図である。FIG. 5 is a plan view illustrating a process of generating a pattern cut according to an embodiment of the present invention.
【図6】本発明の実施例であるパターンカット図生成装
置の外観図である。FIG. 6 is an external view of a pattern cut diagram generation apparatus according to an embodiment of the present invention.
31…ネット0から論理変更によりネット1に接続する
ピンを有する部品1、32…ネット0から論理変更によ
りネット1に接続するピン1、33…ネット0から論理
変更によりネット2に接続するピンを有する部品2、3
4…ネット0から論理変更によりネット2に接続するピ
ン2、35…ショート配線パターン、L…要パターンカ
ットセグメントのパターン長、36…ネット1の許容残
存パターン長分の区間、37…ネット2の許容残存パタ
ーン長分の区間、LT1…ネット1の許容残存パターン
長、LT3…ネット2の許容残存パターン長、38…ネ
ット1の許容残存パターン長分の区間とネット2の許容
残存パターン長分の区間の重なり部、39…ノイズ対策
を考慮したパターンカット位置を示すマーク、3A…ネ
ット1の許容残存パターン区間の別例、3B…ネット1
の許容残存パターン区間の別例、LT1’…ネット1の
許容残存パターン長分の区間の別例の長さ、LT3’…
ネット2の許容残存パターン長分の区間の別例の長さ、
3C…ネット1側のノイズ対策を考慮したカット位置を
示すマーク、3D…ネット2側のノイズ対策を考慮した
カット位置を示すマーク、41…改造前パターンデー
タ、 42…最新論理接続データ、43…改造差分抽出
部、 44…改造データ編集部、45…改造デー
タ自動決定部、 46…改造データ対話決定部、47…
改造データ結果ファイル、48…改造図面出力部、4A
…カット条件、4B…部品情報、4C…ネット属性情
報、51…ネット0から論理変更によりネット2に接続
するピン1を有する部品1、52…ネット0から論理変
更によりネット2に接続するピン1、53…ネット0か
ら論理変更によりネット2に接続するピン2を有する部
品2、54…ネット0から論理変更によりネット2に接
続するピン2、55…ネット0からネット1に接続する
ピン3を有する部品3、56…ネット0から論理変更に
よりネット1に接続するピン3、57…ネット0から論
理変更によりネット2に接続するバイア、58…要パタ
ーンカットセグメント、L…要パターンカットセグメン
トのパターン長、59…ネット2の許容残存パターン長
分の区間、5A…ネット1の許容残存パターン長分の区
間、5B…ネット1の許容残存パターン長分の区間とネ
ット2の許容残存パターン長分の区間の重なり部、5C
…パターンカット位置を示すマーク、61…入力表示
部、 62…印刷部、 63…CPU、64…外部
メモリ、 65…内部メモリ、641…配線パターンデ
ータ、642…部品情報、643…ネット属性情報、6
44…論理接続データ、645…カット条件情報。31: a component 1 having a pin connected to the net 1 by a logical change from the net 0; 32: a pin 1 connected to the net 1 by a logical change from the net 0; 33: a pin connected to the net 2 by a logical change from the net 0 Parts 2 and 3
4 ... Pins 2 and 35 connected to Net 2 by logical change from Net 0, 35 ... Short wiring pattern, L ... Pattern length of required pattern cut segment, 36 ... Section of allowable remaining pattern length of Net 1, 37 ... Net 2 The section corresponding to the allowable remaining pattern length, LT1... The allowable remaining pattern length of the net 1, LT3... The allowable remaining pattern length of the net 2, 38. Overlapping section, 39... Mark indicating pattern cut position in consideration of noise suppression, 3A... Another example of allowable remaining pattern section of net 1, 3B.
, LT1 ′..., LT1 ′..., Another example of a section corresponding to the allowable remaining pattern length of the net 1, LT3 ′.
The length of another example of the section corresponding to the allowable remaining pattern length of the net 2,
3C: mark indicating a cut position in consideration of noise countermeasures on the net 1 side; 3D: mark indicating a cut position in consideration of noise countermeasures on the net 2 side; 41: pattern data before remodeling; 42: latest logical connection data; Modification difference extraction unit, 44: Modification data editing unit, 45: Modification data automatic determination unit, 46: Modification data dialogue determination unit, 47 ...
Remodeling data result file, 48 ... Remodeling drawing output part, 4A
... Cutting condition, 4B. Component information, 4C. Net attribute information, 51. Component 1 having pin 1 connected to net 2 by logical change from net 0, 52. Pin 1 connected to net 2 by logical change from net 0 53, a component 2 having a pin 2 connected from the net 0 to the net 2 by a logical change, 54 a pin 2 connected from the net 0 to the net 2 by a logical change, 55 ... a pin 3 connected from the net 0 to the net 1 Parts 3, 56 having pins 3, 57 which are connected to net 1 by a logical change from net 0, vias which are connected to net 2 by a logical change from net 0, 58 ... pattern cut segment required, L: pattern of required pattern cut segment Length, 59: Section for the allowable remaining pattern length of Net 2; 5A: Section for the allowable remaining pattern length of Net 1; 5B: Net 1 Overlapping portions of Residual pattern length minute intervals and Residual pattern length fraction section of the net 2, 5C
... A mark indicating a pattern cut position, 61... An input display section, 62... A printing section, 63... A CPU, 64. An external memory, 65. An internal memory, 641. 6
44: logical connection data, 645: cut condition information.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 青野 昌弘 神奈川県横浜市戸塚区戸塚町216番地 株 式会社日立製作所通信システム事業本部内 (72)発明者 中隈 誠一 神奈川県横浜市中区尾上町6丁目81番地 日立ソフトウェアエンジニアリング株式会 社内 (72)発明者 副島 裕一 神奈川県横浜市戸塚区戸塚町216番地 株 式会社日立製作所通信システム事業本部内 (72)発明者 塚田 茂喜 神奈川県横浜市戸塚区戸塚町216番地 株 式会社日立製作所通信システム事業本部内 (72)発明者 齋藤 圭一 神奈川県横浜市戸塚区戸塚町216番地 株 式会社日立製作所通信システム事業本部内 Fターム(参考) 5B046 AA08 BA04 DA00 GA01 HA09 JA01 5E343 ER51 FF30 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Masahiro Aono 216 Totsuka-cho, Totsuka-ku, Yokohama-shi, Kanagawa Prefecture Inside the Communication Systems Division of Hitachi, Ltd. (72) Inventor Seiichi Nakakuma Onoe-cho, Naka-ku, Yokohama-shi, Kanagawa 6-81 Hitachi Software Engineering Co., Ltd. In-house (72) Inventor Yuichi Soejima 216 Totsuka-cho, Totsuka-ku, Yokohama-shi, Kanagawa Prefecture Co., Ltd. Communication Systems Division, Hitachi, Ltd. (72) Inventor Shigeki Tsukada Totsuka-ku, Yokohama-shi, Kanagawa 216 Totsukacho, Hitachi, Ltd. Communication Systems Division, Hitachi, Ltd. (72) Inventor Keiichi Saito 216, Totsukacho, Totsuka-ku, Yokohama-shi, Kanagawa Prefecture F-term in Hitachi, Ltd. Communication Systems Division 5B046 AA08 BA04 DA00 GA01 HA09 JA01 5E343 ER51 FF30
Claims (5)
報とを入力し、プリント基板の部品ピン間のパターンに
カットが必要か抽出し、パターンカットの位置を決定
し、出力するパターンカット図生成装置において、パタ
ーンカット部の信号種別に応じてノイズ対策要因を判定
し、ノイズ対策用のパターンカット位置とパターンカッ
ト数を自動決定することを特徴とするプリント基板のパ
ターンカット図生成装置。1. A pattern cut diagram generating apparatus for inputting pattern information and logical connection information of a printed circuit board, extracting whether a pattern between component pins of the printed circuit board requires cutting, determining a position of the pattern cut, and outputting the cut pattern. A pattern cut diagram generation apparatus for a printed circuit board, wherein a noise suppression factor is determined in accordance with a signal type of a pattern cut section, and a pattern cut position and a number of pattern cuts for noise suppression are automatically determined.
置であって、一つのパターンカット区間に複数のパター
ンカット位置を指定することを特徴とするプリント基板
のパターンカット図生成装置。2. The pattern cut diagram generating apparatus according to claim 1, wherein a plurality of pattern cut positions are designated in one pattern cut section.
置であって、配線パターンカット部の信号種別に応じて
ノイズ対策要因を判定、ノイズ対策用のパターンカット
位置とパターンカット数を自動決定し、新たにパターン
カットが必要となるパターンを、表示色、線の太さなど
の属性を変えて表示する手段と、操作者がパターンカッ
ト位置を対話的に入力する手段を備えたことを特徴とす
るプリント基板のパターンカット図生成装置。3. The pattern cut diagram generating apparatus according to claim 1, wherein a noise countermeasure factor is determined according to a signal type of a wiring pattern cut section, and a pattern cut position and a number of pattern cuts for the noise countermeasure are automatically determined. And a means for displaying a pattern requiring a new pattern cut by changing attributes such as a display color and a line thickness, and a means for an operator to interactively input a pattern cut position. Pattern cut diagram generation device for printed circuit boards.
続情報を入力するステップと、前記プリント基板の複数
の部品ピン間にパターンカットが必要か抽出するステッ
プと、前記パターンカットの位置を決定するステップ
と、前記パターンの信号種別に応じてノイズ対策用パタ
ーンカット位置を判定するステップと、判定結果に応じ
てパターンカット位置を指定するステップと、その結果
を図面として出力するステップとを含むことを特徴とす
るプリント基板のパターンカット図生成方法。4. A step of inputting mounting pattern information and logical connection information of a printed board, extracting whether a pattern cut is required between a plurality of component pins of the printed board, and determining a position of the pattern cut. Determining a pattern cut position for noise suppression in accordance with the signal type of the pattern; specifying a pattern cut position in accordance with the determination result; and outputting the result as a drawing. Method for generating a pattern cut diagram of a printed circuit board.
法であって、前記パターンの信号種別に応じてノイズ対
策用パターンカット位置を判定するステップにおいて、
部品ピンからパターンカット候補位置までのパターン
(以下残存パターンと言う)の長さを計測する手段と、
パターンカット後の各ネットにおいて許容される残存パ
ターンの長さ(以下許容残存パターン長という)を求め
る手段と、残存パターン長と許容残存パターン長の比較
によってパターンカット位置を判定する手段を有するこ
とを特徴とするプリント基板のパターンカット図生成方
法。5. The method of generating a pattern cut diagram according to claim 4, wherein the step of determining a pattern cut position for noise suppression according to a signal type of the pattern comprises:
Means for measuring the length of a pattern (hereinafter referred to as a residual pattern) from a component pin to a pattern cut candidate position;
It is necessary to have means for determining the length of the remaining pattern allowed in each net after the pattern cut (hereinafter referred to as allowable remaining pattern length) and means for determining the pattern cut position by comparing the remaining pattern length with the allowable remaining pattern length. A method for generating a pattern cut diagram of a printed circuit board which is a feature.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11102168A JP2000293565A (en) | 1999-04-09 | 1999-04-09 | Apparatus and method for generating pattern cut diagram of printed circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11102168A JP2000293565A (en) | 1999-04-09 | 1999-04-09 | Apparatus and method for generating pattern cut diagram of printed circuit board |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000293565A true JP2000293565A (en) | 2000-10-20 |
Family
ID=14320187
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11102168A Pending JP2000293565A (en) | 1999-04-09 | 1999-04-09 | Apparatus and method for generating pattern cut diagram of printed circuit board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000293565A (en) |
-
1999
- 1999-04-09 JP JP11102168A patent/JP2000293565A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20080052368A (en) | Computer-readable recording medium recording a CAD device and CAD program | |
| US20010044709A1 (en) | Noise countermeasure determination method and apparatus and storage medium | |
| JP2002259481A (en) | Noise countermeasure determination method and apparatus, storage medium, and computer program | |
| JP2002217296A (en) | Wiring design method and device thereof | |
| JP2000293565A (en) | Apparatus and method for generating pattern cut diagram of printed circuit board | |
| JP2005267302A (en) | Wiring route determination method and system | |
| JP3991224B2 (en) | Card design verification method and card design verification system | |
| JP2922042B2 (en) | Wiring pattern gap check method | |
| JP2848312B2 (en) | Printed wiring board design change processing method | |
| JP3150527B2 (en) | Remodeling support device for printed wiring boards | |
| JP2000011014A (en) | Apparatus and method for generating jumper wiring diagram | |
| JP2621506B2 (en) | Trim data generation method | |
| JP2002063227A (en) | Noise analysis method and apparatus, storage medium, and computer program | |
| JP3605822B2 (en) | Jumper wiring method and apparatus for printed wiring board | |
| JPH11259551A (en) | Printed circuit board component placement / wiring CAD system | |
| JP2853644B2 (en) | Printed wiring board design equipment | |
| JP3662722B2 (en) | Printed circuit board design and development support method | |
| JP2830563B2 (en) | Circuit diagram creation device | |
| JP4008643B2 (en) | Method of operating printed circuit board design apparatus | |
| JP4648865B2 (en) | Printed circuit board pattern design apparatus and program | |
| JPH10293778A (en) | Printed circuit board wiring device | |
| JPH08288395A (en) | Arrangement processing method and arrangement processing apparatus | |
| JPH11175580A (en) | Integrated circuit design equipment | |
| JP2003186931A (en) | Earth guard automatic wiring system | |
| JP5644815B2 (en) | Electronic drawing generation apparatus, electronic drawing generation method and program thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20040730 |