JP2000294490A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2000294490A JP2000294490A JP11099570A JP9957099A JP2000294490A JP 2000294490 A JP2000294490 A JP 2000294490A JP 11099570 A JP11099570 A JP 11099570A JP 9957099 A JP9957099 A JP 9957099A JP 2000294490 A JP2000294490 A JP 2000294490A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- interlayer insulating
- forming
- contact hole
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W46/00—Marks applied to devices, e.g. for alignment or identification
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W46/00—Marks applied to devices, e.g. for alignment or identification
- H10W46/301—Marks applied to devices, e.g. for alignment or identification for alignment
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 コンタクト孔からなる重ね合わせ精度測定パ
ターンの輪郭を精度よく検出できる半導体装置を提供す
る。 【解決手段】 半導体基板１と、半導体基板１上に形成
された第１の層間絶縁膜２と、第１の層間絶縁膜２上に
形成された第２の層間絶縁膜４と、第２の層間絶縁膜４
の所定の部分にエッチングにより形成され、重ね合わせ
精度測定パターンとして機能するコンタクト孔５とを含
む半導体装置において、配線膜３が第１及び第２の層間
絶縁膜２及び４間に形成される。配線膜３は、第２の層
間絶縁膜２の所定の部分にコンタクト孔５をエッチング
により形成する際に、エッチングストッパーとして機能
する。これにより、重ね合わせ精度測定パターンを形成
するコンタクト孔が深くなり過ぎないようにすることが
できる。
ターンの輪郭を精度よく検出できる半導体装置を提供す
る。 【解決手段】 半導体基板１と、半導体基板１上に形成
された第１の層間絶縁膜２と、第１の層間絶縁膜２上に
形成された第２の層間絶縁膜４と、第２の層間絶縁膜４
の所定の部分にエッチングにより形成され、重ね合わせ
精度測定パターンとして機能するコンタクト孔５とを含
む半導体装置において、配線膜３が第１及び第２の層間
絶縁膜２及び４間に形成される。配線膜３は、第２の層
間絶縁膜２の所定の部分にコンタクト孔５をエッチング
により形成する際に、エッチングストッパーとして機能
する。これにより、重ね合わせ精度測定パターンを形成
するコンタクト孔が深くなり過ぎないようにすることが
できる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に、フォトリソグラフィー工程に関す
る。
方法に関し、特に、フォトリソグラフィー工程に関す
る。
【０００２】
【従来の技術】特開昭６３−３１１１５号公報には、層
間絶縁膜の所定の位置に形成した位置合わせマークパタ
ーンが、その上に形成する第２層の配線層を所定のパタ
ーンに形成する際のフォトレジスト膜の露光用パターン
の位置合わせマークパターンとして使用されることが開
示されている。そして、前記層間絶縁膜の別の位置にス
ルーホールを形成する際に、前記位置合わせマークパタ
ーンがエッチングされて変形することのないようにし、
高精度の位置合わせマークパターンを得ることが開示さ
れている。
間絶縁膜の所定の位置に形成した位置合わせマークパタ
ーンが、その上に形成する第２層の配線層を所定のパタ
ーンに形成する際のフォトレジスト膜の露光用パターン
の位置合わせマークパターンとして使用されることが開
示されている。そして、前記層間絶縁膜の別の位置にス
ルーホールを形成する際に、前記位置合わせマークパタ
ーンがエッチングされて変形することのないようにし、
高精度の位置合わせマークパターンを得ることが開示さ
れている。
【０００３】特開平６−２５２０２５号公報には、電子
ビーム露光における位置合わせマークの形成方法であっ
て、半導体基板上の絶縁膜に開口されたコンタクトホー
ル内部に、電子ビームを良く反射する高反射金属膜を埋
め込むことにより、前記位置合わせマークを得ることが
開示されている。
ビーム露光における位置合わせマークの形成方法であっ
て、半導体基板上の絶縁膜に開口されたコンタクトホー
ル内部に、電子ビームを良く反射する高反射金属膜を埋
め込むことにより、前記位置合わせマークを得ることが
開示されている。
【０００４】特開平８−２４１８９８号公報には、ウエ
ハにメインアライメントマークを形成し、メインアライ
メントマークを位置決め基準として用いて、ウエハの異
なる位置にサブアライメントマークおよび電極形成用溝
をそれぞれ形成し、サブアライメントマークを位置決め
基準として用いて、前記溝に電極を形成することによ
り、前記溝と前記電極とのマスク合わせ精度の優れた半
導体装置を得ることが開示されている。
ハにメインアライメントマークを形成し、メインアライ
メントマークを位置決め基準として用いて、ウエハの異
なる位置にサブアライメントマークおよび電極形成用溝
をそれぞれ形成し、サブアライメントマークを位置決め
基準として用いて、前記溝に電極を形成することによ
り、前記溝と前記電極とのマスク合わせ精度の優れた半
導体装置を得ることが開示されている。
【０００５】この発明が関するフォトリソグラフィー工
程では、アライメントマークを検出し、露光を行い、重
ね合わせ精度測定パターンを用いて前工程とのパターン
の位置合わせを行っている。
程では、アライメントマークを検出し、露光を行い、重
ね合わせ精度測定パターンを用いて前工程とのパターン
の位置合わせを行っている。
【０００６】この目的のために、通常は図７（断面図）
及び図８（平面図）に示したような重ね合わせ精度測定
パターンを用いて前工程とのパターン位置合わせ評価を
行っている。
及び図８（平面図）に示したような重ね合わせ精度測定
パターンを用いて前工程とのパターン位置合わせ評価を
行っている。
【０００７】図７及び図８において、１はシリコン基
板、２及び４はいずれもシリコン酸化膜からなる層間絶
縁膜、５はコンタクト孔、６はポリシリコンからなる配
線膜、７はフォトレジスト（以下、レジストと称す）を
示している。
板、２及び４はいずれもシリコン酸化膜からなる層間絶
縁膜、５はコンタクト孔、６はポリシリコンからなる配
線膜、７はフォトレジスト（以下、レジストと称す）を
示している。
【０００８】
【発明が解決しようとする課題】しかしながら、このよ
うなパターンでは、コンタクト孔５を形成するためのエ
ッチング時にシリコン基板１表面までコンタクト孔５を
開口してしまうため、コンタクト孔５は深くなる。この
ため、コンタクト孔５からなる重ね合わせ精度測定パタ
ーンのテーパー部８が大きくなる。またレジスト７はス
ピン塗布法により塗布される為、配線膜６の最も上の面
よりも１μｍ程度上に突出しており、コンタクト孔５部
でのレジスト７の膜厚は、上記１μｍにコンタクト孔５
深さを加えた膜厚（おおむね２μｍ程度）となり、膜厚
が厚すぎて垂直にはパターニングできず、レジスト７に
もテーパー部９が生じてしまう。これらの結果、コンタ
クト孔５及びレジスト７からなる重ね合わせ精度測定パ
ターンの輪郭が、はっきりせず、輪郭の検出精度が劣
る。
うなパターンでは、コンタクト孔５を形成するためのエ
ッチング時にシリコン基板１表面までコンタクト孔５を
開口してしまうため、コンタクト孔５は深くなる。この
ため、コンタクト孔５からなる重ね合わせ精度測定パタ
ーンのテーパー部８が大きくなる。またレジスト７はス
ピン塗布法により塗布される為、配線膜６の最も上の面
よりも１μｍ程度上に突出しており、コンタクト孔５部
でのレジスト７の膜厚は、上記１μｍにコンタクト孔５
深さを加えた膜厚（おおむね２μｍ程度）となり、膜厚
が厚すぎて垂直にはパターニングできず、レジスト７に
もテーパー部９が生じてしまう。これらの結果、コンタ
クト孔５及びレジスト７からなる重ね合わせ精度測定パ
ターンの輪郭が、はっきりせず、輪郭の検出精度が劣
る。
【０００９】それ故、本発明の課題は、コンタクト孔か
らなるパターンの輪郭を精度よく検出できる半導体装置
及びその製造方法を提供することにある。
らなるパターンの輪郭を精度よく検出できる半導体装置
及びその製造方法を提供することにある。
【００１０】本発明のもう一つの課題は、重ね合わせ精
度測定パターンやアライメントマークなどのパターンを
形成するコンタクト孔が深くなり過ぎないようにするこ
とにある。
度測定パターンやアライメントマークなどのパターンを
形成するコンタクト孔が深くなり過ぎないようにするこ
とにある。
【００１１】
【課題を解決するための手段】本発明によれば、半導体
基板と、該半導体基板上に形成された第１の層間絶縁膜
と、該第１の層間絶縁膜上に形成された第２の層間絶縁
膜と、該第２の層間絶縁膜の所定の部分にエッチングに
より形成され、重ね合わせ精度測定パターンとして機能
するコンタクト孔とを含む半導体装置において、前記第
１の層間絶縁膜と前記第２の層間絶縁膜との間に形成さ
れ、該第２の層間絶縁膜の所定の部分に前記コンタクト
孔をエッチングにより形成する際に、エッチングストッ
パーとして機能する配線膜を有することを特徴とする半
導体装置が得られる。
基板と、該半導体基板上に形成された第１の層間絶縁膜
と、該第１の層間絶縁膜上に形成された第２の層間絶縁
膜と、該第２の層間絶縁膜の所定の部分にエッチングに
より形成され、重ね合わせ精度測定パターンとして機能
するコンタクト孔とを含む半導体装置において、前記第
１の層間絶縁膜と前記第２の層間絶縁膜との間に形成さ
れ、該第２の層間絶縁膜の所定の部分に前記コンタクト
孔をエッチングにより形成する際に、エッチングストッ
パーとして機能する配線膜を有することを特徴とする半
導体装置が得られる。
【００１２】更に本発明によれば、半導体基板と、該半
導体基板上に形成された第１の層間絶縁膜と、該第１の
層間絶縁膜上に形成された第２の層間絶縁膜と、該第２
の層間絶縁膜の所定の部分にエッチングにより形成さ
れ、アライメントマークとして機能するコンタクト孔と
を含む半導体装置において、前記第１の層間絶縁膜と前
記第２の層間絶縁膜との間に形成され、該第２の層間絶
縁膜の所定の部分に前記コンタクト孔をエッチングによ
り形成する際に、エッチングストッパーとして機能する
配線膜を有することを特徴とする半導体装置が得られ
る。
導体基板上に形成された第１の層間絶縁膜と、該第１の
層間絶縁膜上に形成された第２の層間絶縁膜と、該第２
の層間絶縁膜の所定の部分にエッチングにより形成さ
れ、アライメントマークとして機能するコンタクト孔と
を含む半導体装置において、前記第１の層間絶縁膜と前
記第２の層間絶縁膜との間に形成され、該第２の層間絶
縁膜の所定の部分に前記コンタクト孔をエッチングによ
り形成する際に、エッチングストッパーとして機能する
配線膜を有することを特徴とする半導体装置が得られ
る。
【００１３】また本発明によれば、半導体基板を用意す
る工程と、該半導体基板上に第１の層間絶縁膜を形成す
る第１の層間絶縁膜形成工程と、該第１の層間絶縁膜上
に第２の層間絶縁膜を形成する第２の層間絶縁膜形成工
程と、該第２の層間絶縁膜の所定の部分に、重ね合わせ
精度測定パターンとして機能するコンタクト孔を、エッ
チングにより形成する工程とを含む、半導体装置の製造
方法において、前記第１の層間絶縁膜形成工程より後
で、かつ、前記第２の層間絶縁膜形成工程より前に行わ
れ、該第２の層間絶縁膜の所定の部分に前記コンタクト
孔をエッチングにより形成する際に、エッチングストッ
パーとして機能する配線膜を、前記第１の層間絶縁膜上
に形成する工程を有し、前記第２の層間絶縁膜形成工程
は、前記配線膜上に前記第２の層間絶縁膜を形成する工
程であることを特徴とする半導体装置の製造方法が得ら
れる。
る工程と、該半導体基板上に第１の層間絶縁膜を形成す
る第１の層間絶縁膜形成工程と、該第１の層間絶縁膜上
に第２の層間絶縁膜を形成する第２の層間絶縁膜形成工
程と、該第２の層間絶縁膜の所定の部分に、重ね合わせ
精度測定パターンとして機能するコンタクト孔を、エッ
チングにより形成する工程とを含む、半導体装置の製造
方法において、前記第１の層間絶縁膜形成工程より後
で、かつ、前記第２の層間絶縁膜形成工程より前に行わ
れ、該第２の層間絶縁膜の所定の部分に前記コンタクト
孔をエッチングにより形成する際に、エッチングストッ
パーとして機能する配線膜を、前記第１の層間絶縁膜上
に形成する工程を有し、前記第２の層間絶縁膜形成工程
は、前記配線膜上に前記第２の層間絶縁膜を形成する工
程であることを特徴とする半導体装置の製造方法が得ら
れる。
【００１４】更に本発明によれば、半導体基板を用意す
る工程と、該半導体基板上に第１の層間絶縁膜を形成す
る第１の層間絶縁膜形成工程と、該第１の層間絶縁膜上
に第２の層間絶縁膜を形成する第２の層間絶縁膜形成工
程と、該第２の層間絶縁膜の所定の部分に、アライメン
トマークとして機能するコンタクト孔を、エッチングに
より形成する工程とを含む、半導体装置の製造方法にお
いて、前記第１の層間絶縁膜形成工程より後で、かつ、
前記第２の層間絶縁膜形成工程より前に行われ、該第２
の層間絶縁膜の所定の部分に前記コンタクト孔をエッチ
ングにより形成する際に、エッチングストッパーとして
機能する配線膜を、前記第１の層間絶縁膜上に形成する
工程を有し、前記第２の層間絶縁膜形成工程は、前記配
線膜上に前記第２の層間絶縁膜を形成する工程であるこ
とを特徴とする半導体装置の製造方法が得られる。
る工程と、該半導体基板上に第１の層間絶縁膜を形成す
る第１の層間絶縁膜形成工程と、該第１の層間絶縁膜上
に第２の層間絶縁膜を形成する第２の層間絶縁膜形成工
程と、該第２の層間絶縁膜の所定の部分に、アライメン
トマークとして機能するコンタクト孔を、エッチングに
より形成する工程とを含む、半導体装置の製造方法にお
いて、前記第１の層間絶縁膜形成工程より後で、かつ、
前記第２の層間絶縁膜形成工程より前に行われ、該第２
の層間絶縁膜の所定の部分に前記コンタクト孔をエッチ
ングにより形成する際に、エッチングストッパーとして
機能する配線膜を、前記第１の層間絶縁膜上に形成する
工程を有し、前記第２の層間絶縁膜形成工程は、前記配
線膜上に前記第２の層間絶縁膜を形成する工程であるこ
とを特徴とする半導体装置の製造方法が得られる。
【００１５】
【作用】このように、本発明では、コンタクト孔で形成
される重ね合わせ精度測定パターンやアライメントマー
ク（すなわちアライメントパターン）に関して、あらか
じめ前記コンタクト孔形成以前に、配線膜（配線パター
ン）を形成しておく。この配線膜（配線パターン）は、
コンタクト孔エッチング時にはエッチングストッパーと
して機能する。これによって、重ね合わせ精度測定パタ
ーンやアライメントマークなどのパターンを形成するコ
ンタクト孔が深くなり過ぎないようにすることができ
る。
される重ね合わせ精度測定パターンやアライメントマー
ク（すなわちアライメントパターン）に関して、あらか
じめ前記コンタクト孔形成以前に、配線膜（配線パター
ン）を形成しておく。この配線膜（配線パターン）は、
コンタクト孔エッチング時にはエッチングストッパーと
して機能する。これによって、重ね合わせ精度測定パタ
ーンやアライメントマークなどのパターンを形成するコ
ンタクト孔が深くなり過ぎないようにすることができ
る。
【００１６】
【発明の実施の形態】本発明の特徴は、半導体装置製造
時のフォトリソグラフィー工程のパターン重ね合わせ精
度を向上したことにある。
時のフォトリソグラフィー工程のパターン重ね合わせ精
度を向上したことにある。
【００１７】図１（ｅ）及び図２に、本発明による、重
ね合わせ測定装置用の重ね合わせ精度測定パターンを示
した様に、下地の層間絶縁膜（シリコン酸化膜からな
る）４を局所的にエッチングすることにより形成された
コンタクト孔５で形成される重ね合わせ精度測定パター
ンＡと、その後形成された配線膜６をパターニングする
ためのレジスト７からなる精度測定パターンＢとを用い
て、コンタクト孔５の形成工程と配線工程との重ね合わ
せ精度を測定する場合に、本発明に従って、あらかじめ
コンタクト孔５を形成する以前に、層間絶縁膜４とコン
タクト孔５エッチング時に選択比のある配線膜３をあら
かじめ重ね位置精度測定パターンよりも大きく残してお
く。
ね合わせ測定装置用の重ね合わせ精度測定パターンを示
した様に、下地の層間絶縁膜（シリコン酸化膜からな
る）４を局所的にエッチングすることにより形成された
コンタクト孔５で形成される重ね合わせ精度測定パター
ンＡと、その後形成された配線膜６をパターニングする
ためのレジスト７からなる精度測定パターンＢとを用い
て、コンタクト孔５の形成工程と配線工程との重ね合わ
せ精度を測定する場合に、本発明に従って、あらかじめ
コンタクト孔５を形成する以前に、層間絶縁膜４とコン
タクト孔５エッチング時に選択比のある配線膜３をあら
かじめ重ね位置精度測定パターンよりも大きく残してお
く。
【００１８】この配線膜３は測定精度パターンＡを形成
するコンタクト孔５が必要以上に深くなることを防ぐと
いう役目を果たす。すなわち、この配線膜３はコンタク
ト孔５エッチング時にエッチングストッパーとして用い
ることができる膜である。配線膜３の上面は、コンタク
ト孔５の底面を決めるものである。
するコンタクト孔５が必要以上に深くなることを防ぐと
いう役目を果たす。すなわち、この配線膜３はコンタク
ト孔５エッチング時にエッチングストッパーとして用い
ることができる膜である。配線膜３の上面は、コンタク
ト孔５の底面を決めるものである。
【００１９】従って、通常、配線膜６のステップカバレ
ッジを考慮して若干コンタクト孔形状がテーパー形状と
したときのテーパー部８幅が小さくなり、図２に示した
重ね合わせ精度測定パターンでのコンタクト孔５からな
る精度測定パターンＡの位置検出精度が向上するという
効果が得られる。
ッジを考慮して若干コンタクト孔形状がテーパー形状と
したときのテーパー部８幅が小さくなり、図２に示した
重ね合わせ精度測定パターンでのコンタクト孔５からな
る精度測定パターンＡの位置検出精度が向上するという
効果が得られる。
【００２０】以下に本発明の実施例について詳細に説明
する。
する。
【００２１】図１（ａ）〜（ｅ）は本発明の第１の実施
例の断面図、図２は本発明により形成された、自動重ね
合わせ精度測定装置用の重ね合わせ位置精度測定パター
ン（図１（ｅ））の平面図である。
例の断面図、図２は本発明により形成された、自動重ね
合わせ精度測定装置用の重ね合わせ位置精度測定パター
ン（図１（ｅ））の平面図である。
【００２２】図１（ａ）では、まず、シリコン基板１上
にトランジスタを形成した後（図示せず）、シリコン酸
化膜からなる層間絶縁膜２を形成する。
にトランジスタを形成した後（図示せず）、シリコン酸
化膜からなる層間絶縁膜２を形成する。
【００２３】次に、図１（ｂ）に示すように、ビットコ
ンタクト孔（図示せず）形成後にビット線（配線膜）３
を形成する。この際、重ね合わせ精度測定パターンを覆
う大きさでビット線（配線膜）３を形成しておく。
ンタクト孔（図示せず）形成後にビット線（配線膜）３
を形成する。この際、重ね合わせ精度測定パターンを覆
う大きさでビット線（配線膜）３を形成しておく。
【００２４】次に図１（ｃ）に示すように、シリコン酸
化膜からなる層間絶縁膜４を形成した後、容量（キャパ
シタ）コンタクトプラグを形成するために必要なコンタ
クト孔５により重ね合わせ精度測定パターンＡを形成す
る。
化膜からなる層間絶縁膜４を形成した後、容量（キャパ
シタ）コンタクトプラグを形成するために必要なコンタ
クト孔５により重ね合わせ精度測定パターンＡを形成す
る。
【００２５】次に図１（ｄ）に示すように、蓄積（スタ
ックト）電極を形成するためにポリシリコン（配線膜）
６等を形成する。
ックト）電極を形成するためにポリシリコン（配線膜）
６等を形成する。
【００２６】次に図１（ｅ）に示すように、蓄積電極パ
ターニング時のレジスト７により重ね合わせ精度測定パ
ターンＢを形成する。
ターニング時のレジスト７により重ね合わせ精度測定パ
ターンＢを形成する。
【００２７】かかる構成おいては、あらかじめ重ね合わ
せ位置精度測定パターン形成領域に配線膜３を形成して
あるため、コンタクト孔５が深くならない。というの
は、配線膜３は、上述した様に、コンタクト孔５エッチ
ング時にエッチングストッパーとして作用するからであ
る。
せ位置精度測定パターン形成領域に配線膜３を形成して
あるため、コンタクト孔５が深くならない。というの
は、配線膜３は、上述した様に、コンタクト孔５エッチ
ング時にエッチングストッパーとして作用するからであ
る。
【００２８】従って、図１（ｅ）中でコンタクト孔５の
テーパー部８の幅が大きくならないという効果がもたら
される。また、レジスト７はスピン塗布法により膜厚が
決まるが、コンタクト孔５を浅くできるため重ね合わせ
位置精度測定パターンＢを形成するレジスト７の膜厚が
厚くならず、テーパー形状となることが防ぐことができ
る。
テーパー部８の幅が大きくならないという効果がもたら
される。また、レジスト７はスピン塗布法により膜厚が
決まるが、コンタクト孔５を浅くできるため重ね合わせ
位置精度測定パターンＢを形成するレジスト７の膜厚が
厚くならず、テーパー形状となることが防ぐことができ
る。
【００２９】この結果、図２で示しコンタクト孔５で形
成される重ね合わせ位置精度測定パターンＡ（図１）の
輪郭及びレジスト７からなるパターンＢ（図１）の輪郭
がはっきりし、重ね合わせ位置精度パターンの位置検出
精度をあげることができる事によりパターンの位置合わ
せ精度を向上できる。
成される重ね合わせ位置精度測定パターンＡ（図１）の
輪郭及びレジスト７からなるパターンＢ（図１）の輪郭
がはっきりし、重ね合わせ位置精度パターンの位置検出
精度をあげることができる事によりパターンの位置合わ
せ精度を向上できる。
【００３０】上記実施例において、重ね位置精度測定パ
ターンＡは、容量コンタクト孔、パターンＢは蓄積電極
とし、重ね位置精度測定パターン領域にあらかじめ形成
しておく配線膜３はビット線としたが、それぞれコンタ
クト孔、１Ａｌ（第１層アルミ配線）、容量ポリＳｉの
組み合わせ、あるいはスルーホール、２Ａｌ（第２層ア
ルミ配線）、１Ａｌの組み合わせ等としても良い。
ターンＡは、容量コンタクト孔、パターンＢは蓄積電極
とし、重ね位置精度測定パターン領域にあらかじめ形成
しておく配線膜３はビット線としたが、それぞれコンタ
クト孔、１Ａｌ（第１層アルミ配線）、容量ポリＳｉの
組み合わせ、あるいはスルーホール、２Ａｌ（第２層ア
ルミ配線）、１Ａｌの組み合わせ等としても良い。
【００３１】次に本発明の第２の実施例について説明す
る。
る。
【００３２】上記の第１の実施例では、本発明を自動重
ね合わせ精度測定パターン用の重ね合わせ精度測定パタ
ーンに適応したが、本発明は、通常の重ね合わせ精度測
定パターン（バーニア）についても適応することができ
る。この場合を図３及び図４を参照して本発明の第２の
実施例として説明する。
ね合わせ精度測定パターン用の重ね合わせ精度測定パタ
ーンに適応したが、本発明は、通常の重ね合わせ精度測
定パターン（バーニア）についても適応することができ
る。この場合を図３及び図４を参照して本発明の第２の
実施例として説明する。
【００３３】図３及び図４において、コンタクト孔５か
らなる主尺形成後、配線膜６を形成し、この配線膜パタ
ーニングのためのレジスト７で副尺を形成する。この
際、あらかじめ配線膜３をバーニア形成領域に形成して
おくことでコンタクト孔５の深さを浅くできる。
らなる主尺形成後、配線膜６を形成し、この配線膜パタ
ーニングのためのレジスト７で副尺を形成する。この
際、あらかじめ配線膜３をバーニア形成領域に形成して
おくことでコンタクト孔５の深さを浅くできる。
【００３４】従って、このバーニアではコンタクト孔５
で形成される主尺のテーパー部８を小さくすることがで
きる。
で形成される主尺のテーパー部８を小さくすることがで
きる。
【００３５】しかも、コンタクト孔５が浅いのでレジス
ト７からなる副尺にもテーパーが殆どつかない。従っ
て、図４で示したバーニアのコンタクト孔５で形成され
た主尺及びレジスト７で形成された副尺とも、輪郭をは
っきりと見ることができ、読み取り精度が向上する。
ト７からなる副尺にもテーパーが殆どつかない。従っ
て、図４で示したバーニアのコンタクト孔５で形成され
た主尺及びレジスト７で形成された副尺とも、輪郭をは
っきりと見ることができ、読み取り精度が向上する。
【００３６】次に本発明の第３の実施例を説明する。
【００３７】本発明の第３の実施例は、フォトリソグラ
フィー工程のアライメントマークに本発明を適用したも
のである。
フィー工程のアライメントマークに本発明を適用したも
のである。
【００３８】図５及び図６を参照して、コンタクト孔５
で形成されるアライメントマーク下にあらかじめ配線膜
３を形成しておくことで、コンタクト孔５の深さを浅く
できる。
で形成されるアライメントマーク下にあらかじめ配線膜
３を形成しておくことで、コンタクト孔５の深さを浅く
できる。
【００３９】従って、このアライメントマークではコン
タクト孔５のテーパー部８を小さくすることができる。
タクト孔５のテーパー部８を小さくすることができる。
【００４０】従って図６で示したコンタクト孔５で形成
されたアライメントマークの輪郭が正確に検出でき、ア
ライメント精度が向上する。
されたアライメントマークの輪郭が正確に検出でき、ア
ライメント精度が向上する。
【００４１】
【発明の効果】以上説明した様に本発明によれば、コン
タクト孔からなるパターンの輪郭を精度よく検出できる
半導体装置及びその構造の製造方法が得られる。
タクト孔からなるパターンの輪郭を精度よく検出できる
半導体装置及びその構造の製造方法が得られる。
【００４２】更に本発明によれば、重ね合わせ精度測定
パターンやアライメントマークなどのパターンを形成す
るコンタクト孔が、深くなり過ぎないようにすることが
できる。
パターンやアライメントマークなどのパターンを形成す
るコンタクト孔が、深くなり過ぎないようにすることが
できる。
【図１】本発明の第１の実施例を説明するための断面図
である。
である。
【図２】図１（ｅ）の平面図である。
【図３】本発明の第２の実施例を説明するための断面図
である。
である。
【図４】図３の平面図である。
【図５】本発明の第３の実施例を説明するための断面図
である。
である。
【図６】図５の平面図である。
【図７】従来の重ね合わせ精度測定パターンを説明する
ための断面図である。
ための断面図である。
【図８】図７の平面図である。
１ シリコン基板 ２ 層間絶縁膜 ３ ビット線（配線膜） ４ 層間絶縁膜 ５ コンタクト孔 ６ ポリシリコン（配線膜） ７ レジスト ８ テーパー部 ９ テーパー部
Claims (6)
- 【請求項１】 半導体基板と、該半導体基板上に形成さ
れた第１の層間絶縁膜と、該第１の層間絶縁膜上に形成
された第２の層間絶縁膜と、該第２の層間絶縁膜の所定
の部分にエッチングにより形成され、重ね合わせ精度測
定パターンとして機能するコンタクト孔とを含む半導体
装置において、 前記第１の層間絶縁膜と前記第２の層間絶縁膜との間に
形成され、該第２の層間絶縁膜の所定の部分に前記コン
タクト孔をエッチングにより形成する際に、エッチング
ストッパーとして機能する配線膜を有することを特徴と
する半導体装置。 - 【請求項２】 請求項１に記載の半導体装置において、 前記配線膜は、前記コンタクト孔の底面を決める上面を
有することを特徴とする半導体装置。 - 【請求項３】 半導体基板と、該半導体基板上に形成さ
れた第１の層間絶縁膜と、該第１の層間絶縁膜上に形成
された第２の層間絶縁膜と、該第２の層間絶縁膜の所定
の部分にエッチングにより形成され、アライメントマー
クとして機能するコンタクト孔とを含む半導体装置にお
いて、 前記第１の層間絶縁膜と前記第２の層間絶縁膜との間に
形成され、該第２の層間絶縁膜の所定の部分に前記コン
タクト孔をエッチングにより形成する際に、エッチング
ストッパーとして機能する配線膜を有することを特徴と
する半導体装置。 - 【請求項４】 請求項３に記載の半導体装置において、 前記配線膜は、前記コンタクト孔の底面を決める上面を
有することを特徴とする半導体装置。 - 【請求項５】 半導体基板を用意する工程と、該半導体
基板上に第１の層間絶縁膜を形成する第１の層間絶縁膜
形成工程と、該第１の層間絶縁膜上に第２の層間絶縁膜
を形成する第２の層間絶縁膜形成工程と、該第２の層間
絶縁膜の所定の部分に、重ね合わせ精度測定パターンと
して機能するコンタクト孔を、エッチングにより形成す
る工程とを含む、半導体装置の製造方法において、 前記第１の層間絶縁膜形成工程より後で、かつ、前記第
２の層間絶縁膜形成工程より前に行われ、該第２の層間
絶縁膜の所定の部分に前記コンタクト孔をエッチングに
より形成する際に、エッチングストッパーとして機能す
る配線膜を、前記第１の層間絶縁膜上に形成する工程を
有し、 前記第２の層間絶縁膜形成工程は、前記配線膜上に前記
第２の層間絶縁膜を形成する工程であることを特徴とす
る半導体装置の製造方法。 - 【請求項６】 半導体基板を用意する工程と、該半導体
基板上に第１の層間絶縁膜を形成する第１の層間絶縁膜
形成工程と、該第１の層間絶縁膜上に第２の層間絶縁膜
を形成する第２の層間絶縁膜形成工程と、該第２の層間
絶縁膜の所定の部分に、アライメントマークとして機能
するコンタクト孔を、エッチングにより形成する工程と
を含む、半導体装置の製造方法において、 前記第１の層間絶縁膜形成工程より後で、かつ、前記第
２の層間絶縁膜形成工程より前に行われ、該第２の層間
絶縁膜の所定の部分に前記コンタクト孔をエッチングに
より形成する際に、エッチングストッパーとして機能す
る配線膜を、前記第１の層間絶縁膜上に形成する工程を
有し、 前記第２の層間絶縁膜形成工程は、前記配線膜上に前記
第２の層間絶縁膜を形成する工程であることを特徴とす
る半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11099570A JP2000294490A (ja) | 1999-04-07 | 1999-04-07 | 半導体装置及びその製造方法 |
| CN00105771A CN1269600A (zh) | 1999-04-07 | 2000-04-06 | 改进的对准标记图案和重叠精度测量图案及其形成方法 |
| KR1020000018105A KR20000071584A (ko) | 1999-04-07 | 2000-04-07 | 개선된 정렬 마크 패턴, 오버레이 정밀도 측정 패턴 및 그형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11099570A JP2000294490A (ja) | 1999-04-07 | 1999-04-07 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000294490A true JP2000294490A (ja) | 2000-10-20 |
Family
ID=14250792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11099570A Pending JP2000294490A (ja) | 1999-04-07 | 1999-04-07 | 半導体装置及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2000294490A (ja) |
| KR (1) | KR20000071584A (ja) |
| CN (1) | CN1269600A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7736844B2 (en) | 2006-08-03 | 2010-06-15 | Samsung Electronics Co., Ltd. | Overlay mark and method of forming the same |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4907014B2 (ja) | 2001-06-22 | 2012-03-28 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法および半導体装置 |
| AU2003243743A1 (en) * | 2003-06-24 | 2005-02-14 | International Business Machines Corporation | Planar magnetic tunnel junction substrate having recessed alignment marks |
| US7629259B2 (en) * | 2005-06-21 | 2009-12-08 | Lam Research Corporation | Method of aligning a reticle for formation of semiconductor devices |
| CN101661224B (zh) * | 2008-08-29 | 2011-03-23 | 上海华虹Nec电子有限公司 | 提高光刻套刻精度的方法 |
| CN102109755B (zh) * | 2009-12-29 | 2012-09-26 | 北大方正集团有限公司 | 一种光刻技术中实现对准偏差测量的装置和方法 |
| US10020265B2 (en) * | 2015-12-17 | 2018-07-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor structure and fabricating method thereof |
-
1999
- 1999-04-07 JP JP11099570A patent/JP2000294490A/ja active Pending
-
2000
- 2000-04-06 CN CN00105771A patent/CN1269600A/zh active Pending
- 2000-04-07 KR KR1020000018105A patent/KR20000071584A/ko not_active Ceased
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7736844B2 (en) | 2006-08-03 | 2010-06-15 | Samsung Electronics Co., Ltd. | Overlay mark and method of forming the same |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1269600A (zh) | 2000-10-11 |
| KR20000071584A (ko) | 2000-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6936931B2 (en) | Overlay key, method of manufacturing the same and method of measuring an overlay degree using the same | |
| JPH10189417A (ja) | 重合せ精度測定用マーク及びその製造方法 | |
| US20070035039A1 (en) | Overlay marker for use in fabricating a semiconductor device and related method of measuring overlay accuracy | |
| JP2000294490A (ja) | 半導体装置及びその製造方法 | |
| KR100739259B1 (ko) | 중첩도 측정 버니어 및 그 형성 방법 | |
| JP2555964B2 (ja) | アライメント精度調査パターン | |
| JP5044095B2 (ja) | 半導体装置の製造方法 | |
| US7094662B2 (en) | Overlay mark and method of fabricating the same | |
| JPH08298237A (ja) | 重ね合わせ測定用マークを有する半導体装置およびその製造方法 | |
| US5882980A (en) | Process of forming bipolar alignment mark for semiconductor | |
| JP3019839B2 (ja) | 重ね合わせ測定用マークを有する半導体装置及びその製造方法 | |
| JPH11283915A (ja) | 半導体装置の製造方法 | |
| KR100447257B1 (ko) | 중첩도측정마크제조방법 | |
| CN223427502U (zh) | 一种光刻对准标记结构 | |
| KR100567053B1 (ko) | 반도체 소자의 오버레이 측정패턴 형성방법 | |
| JPH0355973B2 (ja) | ||
| KR100304441B1 (ko) | 반도체소자의 정렬마크 형성방법 | |
| KR100317581B1 (ko) | 프레임인프레임메사구조의마스크를이용한중첩도마크형성방법 | |
| JPH09199588A (ja) | 半導体装置の製造方法 | |
| JPH09186221A (ja) | 半導体ウエハの位置合わせ用マーク構造及びその製造方法 | |
| KR100569516B1 (ko) | 유기막 버니어를 이용한 중첩도 측정 방법 | |
| JP2003257814A (ja) | 半導体装置のアライメントマーク形成方法 | |
| KR100881813B1 (ko) | 반도체소자의 중첩마크 형성방법 | |
| JPH07135162A (ja) | 半導体装置の製造方法 | |
| KR100299516B1 (ko) | 반도체 소자의 오버레이 측정 패턴 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20021009 |