JP2000294540A - 半導体装置の製造方法と製造装置 - Google Patents
半導体装置の製造方法と製造装置Info
- Publication number
- JP2000294540A JP2000294540A JP11100112A JP10011299A JP2000294540A JP 2000294540 A JP2000294540 A JP 2000294540A JP 11100112 A JP11100112 A JP 11100112A JP 10011299 A JP10011299 A JP 10011299A JP 2000294540 A JP2000294540 A JP 2000294540A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- time
- μsec
- semiconductor device
- mhz
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
- H10P50/24—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials
- H10P50/242—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials of Group IV materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
- H10P72/04—Apparatus for manufacture or treatment
- H10P72/0402—Apparatus for fluid treatment
- H10P72/0418—Apparatus for fluid treatment for etching
- H10P72/0421—Apparatus for fluid treatment for etching for drying etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32082—Radio frequency generated discharge
- H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
- H10P50/26—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials
- H10P50/264—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means
- H10P50/266—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only
- H10P50/267—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only using plasmas
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- ing And Chemical Polishing (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 電子シェーディングダメージが発生しにく
く、加工精度が高く、かつ信頼性の高い、誘導結合型プ
ラズマ処理装置を用いたプラズマ処理工程を含む半導体
装置の製造方法及び製造装置を提供する。 【解決手段】 積層メタル配線を誘導結合型プラズマ
エッチング装置を用いてパターニングする際、パターニ
ング時のプラズマ生成条件として、ＲＦバイアス周波数
を１ＭＨｚ以上、ＲＦソース側周波数を１ＭＨｚ以上と
し、ＲＦソース側を１００μｓｅｃ以上の周期でパルス
変調し、且つその際のパルスオン時間を５０μｓｅｃ以
上とする。
く、加工精度が高く、かつ信頼性の高い、誘導結合型プ
ラズマ処理装置を用いたプラズマ処理工程を含む半導体
装置の製造方法及び製造装置を提供する。 【解決手段】 積層メタル配線を誘導結合型プラズマ
エッチング装置を用いてパターニングする際、パターニ
ング時のプラズマ生成条件として、ＲＦバイアス周波数
を１ＭＨｚ以上、ＲＦソース側周波数を１ＭＨｚ以上と
し、ＲＦソース側を１００μｓｅｃ以上の周期でパルス
変調し、且つその際のパルスオン時間を５０μｓｅｃ以
上とする。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法及び製造装置に関し、特にアルミニウム系の積層メ
タル配線層を誘導結合型プラズマ装置を用いてパターニ
ングする工程を含む半導体装置の製造方法及び製造装置
に関する。
方法及び製造装置に関し、特にアルミニウム系の積層メ
タル配線層を誘導結合型プラズマ装置を用いてパターニ
ングする工程を含む半導体装置の製造方法及び製造装置
に関する。
【０００２】
【従来の技術】ＬＳＩ（大規模集積回路）の集積度向上
に従い、パターンの微細化が進んでいる。微細化したマ
スクパターンを忠実に導電層や絶縁層に転写するため、
反応性イオンエッチング（ＲＩＥ）、エレクトロンサイ
クロトロンレゾナンス（ＥＣＲ）プラズマエッチング等
のプラズマを利用した異方性ドライエッチングが多用さ
れている。
に従い、パターンの微細化が進んでいる。微細化したマ
スクパターンを忠実に導電層や絶縁層に転写するため、
反応性イオンエッチング（ＲＩＥ）、エレクトロンサイ
クロトロンレゾナンス（ＥＣＲ）プラズマエッチング等
のプラズマを利用した異方性ドライエッチングが多用さ
れている。
【０００３】一方、半導体素子の微細化に伴い、絶縁ゲ
ート型電界効果トランジスタのゲート絶縁膜の厚さは薄
くなっており、１０ｎｍ以下のものが実用化されつつあ
る。このように、薄いゲート絶縁膜は小さな電気的スト
レスでも損傷を受けやすい。
ート型電界効果トランジスタのゲート絶縁膜の厚さは薄
くなっており、１０ｎｍ以下のものが実用化されつつあ
る。このように、薄いゲート絶縁膜は小さな電気的スト
レスでも損傷を受けやすい。
【０００４】配線の材料としてアルミニウム系材料が多
用されており、このアルミニウム系材料のドライエッチ
ング方法としていくつかのプラズマを利用した異方性ド
ライエッチング方法が知られている。なお、ここでいう
アルミニウム系とはアルミニウムまたはアルミニウム合
金を指すものとする。
用されており、このアルミニウム系材料のドライエッチ
ング方法としていくつかのプラズマを利用した異方性ド
ライエッチング方法が知られている。なお、ここでいう
アルミニウム系とはアルミニウムまたはアルミニウム合
金を指すものとする。
【０００５】例えば、半導体基板上に形成したアルミニ
ウム系導電層を、レジストパターン等をマスクとして、
ＢＣｌ3ガスとＣｌ2ガスとの混合ガスのプラズマでエッ
チングする方法である。プラズマ中ではＢＣｌ3はＢＣ
ｌ2+となり、Ｃｌ2はＣｌ*（ラジカル）を生成する。こ
れらＣｌ種がアルミニウム系導電層と化学的に反応し、
蒸気圧が高い揮発性のＡｌＣｌ3を形成する。ＡｌＣｌ3
が蒸発除去されることによりアルミニウム系材料のドラ
イエッチングが行なわれる。
ウム系導電層を、レジストパターン等をマスクとして、
ＢＣｌ3ガスとＣｌ2ガスとの混合ガスのプラズマでエッ
チングする方法である。プラズマ中ではＢＣｌ3はＢＣ
ｌ2+となり、Ｃｌ2はＣｌ*（ラジカル）を生成する。こ
れらＣｌ種がアルミニウム系導電層と化学的に反応し、
蒸気圧が高い揮発性のＡｌＣｌ3を形成する。ＡｌＣｌ3
が蒸発除去されることによりアルミニウム系材料のドラ
イエッチングが行なわれる。
【０００６】この時、プラズマプロセスにおいては、基
板に上記Ｃｌイオン種以外に、電子が入射する。入射す
る正・負電荷に差が生じると、基板とは電気的に分離さ
れたゲート絶縁膜上の導電層に電荷がチャージアップす
る。この結果、導電層と下の基板との間に電位差が生じ
ると、ゲート絶縁膜を通してトンネル電流が流れること
によって、ゲート絶縁膜の誘電特性は変化し、絶縁破壊
を生じさせることもある。
板に上記Ｃｌイオン種以外に、電子が入射する。入射す
る正・負電荷に差が生じると、基板とは電気的に分離さ
れたゲート絶縁膜上の導電層に電荷がチャージアップす
る。この結果、導電層と下の基板との間に電位差が生じ
ると、ゲート絶縁膜を通してトンネル電流が流れること
によって、ゲート絶縁膜の誘電特性は変化し、絶縁破壊
を生じさせることもある。
【０００７】このように、ゲート絶縁膜上の導電層であ
るゲート電極、またはゲート電極に接続された導電層
（これらを以下、ゲート配線と呼ぶ）にチャージアップ
が生じ得るプラズマプロセスは、ゲート絶縁膜に損傷を
与え得る。このようなプロセスとしては、ゲート配線層
のパターニング、ゲート配線層に達するコンタクトホー
ルの開口、ゲート配線層に達するコンタクトホール内の
スパッタエッチによるクリーニング、ゲート配線層が一
部露出した表面上へのプラズマＣＶＤ等である。
るゲート電極、またはゲート電極に接続された導電層
（これらを以下、ゲート配線と呼ぶ）にチャージアップ
が生じ得るプラズマプロセスは、ゲート絶縁膜に損傷を
与え得る。このようなプロセスとしては、ゲート配線層
のパターニング、ゲート配線層に達するコンタクトホー
ルの開口、ゲート配線層に達するコンタクトホール内の
スパッタエッチによるクリーニング、ゲート配線層が一
部露出した表面上へのプラズマＣＶＤ等である。
【０００８】また半導体基板上のプラズマが不均一であ
ると、半導体基板に流入するイオン電流と電子電流に差
が生じ、この差に基づくトンネル電流がゲート絶縁膜を
流れる可能性が生じる。半導体装置の集積度が上がるに
つれて、ゲート絶縁膜の面積に対するアルミ配線系導電
層の面積（以下、アンテナ比と言う）は、加速的に増加
する。高いアンテナ比の導電膜をプラズマ加工すると、
僅かなプラズマの不均一により、大量のトンネル電流が
ゲート絶縁膜を流れる可能性がある。
ると、半導体基板に流入するイオン電流と電子電流に差
が生じ、この差に基づくトンネル電流がゲート絶縁膜を
流れる可能性が生じる。半導体装置の集積度が上がるに
つれて、ゲート絶縁膜の面積に対するアルミ配線系導電
層の面積（以下、アンテナ比と言う）は、加速的に増加
する。高いアンテナ比の導電膜をプラズマ加工すると、
僅かなプラズマの不均一により、大量のトンネル電流が
ゲート絶縁膜を流れる可能性がある。
【０００９】しかしながら、平坦な表面に対しては均一
な電荷分布を示すプラズマを用いても、アスペクト比の
高い開口部（ナロースペース）を有するレジストマスク
を用いたプラズマ加工においては、電子シェーディング
ダメージと呼ばれる高密度プラズマ特有のチャージング
ダメージが発生することが報告されている。
な電荷分布を示すプラズマを用いても、アスペクト比の
高い開口部（ナロースペース）を有するレジストマスク
を用いたプラズマ加工においては、電子シェーディング
ダメージと呼ばれる高密度プラズマ特有のチャージング
ダメージが発生することが報告されている。
【００１０】電子シェーディングダメージは配線間底部
におけるイオンフラックスと電子フラックスのチャージ
アンバランスおよびドライエッチングの特性であるマイ
クロローデイングに起因する。以下にその理由を図１２
を用いて説明する。
におけるイオンフラックスと電子フラックスのチャージ
アンバランスおよびドライエッチングの特性であるマイ
クロローデイングに起因する。以下にその理由を図１２
を用いて説明する。
【００１１】プラズマ放電時にＲＦ印加電極に形成され
るイオンシース内においてイオンフラックス１０１は異
方的に入射するが電子フラックス１０２はプラズマバル
ク中と同様ほぼ等方的に入射する。
るイオンシース内においてイオンフラックス１０１は異
方的に入射するが電子フラックス１０２はプラズマバル
ク中と同様ほぼ等方的に入射する。
【００１２】電子フラックスの等方性のため、多くの電
子１０４は絶縁マスク（例えばレジストマスク１０３）
の側壁に入射する。その結果、レジストマスク１０３側
壁に電子１０４が蓄積し負の電位が形成される。隣接し
たレジストマスク１０３間の距離が小さいほど、すなわ
ちアスペクト比が増大するほど負の電位の重ね合わせに
よりレジスト近傍空間の負電位はさらに増大する。その
ため、電子フラックス１０２の配線間底部１０６への到
達量は急激に減少する。一方、イオン１０７は負電位に
じゃまされることなく容易に配線間底部１０６へ到達す
る。よって、アスペクト比の高い配線間底部１０６で
は、電子フラックス１０２とイオンフラックス１０１の
アンバランスが生じる。
子１０４は絶縁マスク（例えばレジストマスク１０３）
の側壁に入射する。その結果、レジストマスク１０３側
壁に電子１０４が蓄積し負の電位が形成される。隣接し
たレジストマスク１０３間の距離が小さいほど、すなわ
ちアスペクト比が増大するほど負の電位の重ね合わせに
よりレジスト近傍空間の負電位はさらに増大する。その
ため、電子フラックス１０２の配線間底部１０６への到
達量は急激に減少する。一方、イオン１０７は負電位に
じゃまされることなく容易に配線間底部１０６へ到達す
る。よって、アスペクト比の高い配線間底部１０６で
は、電子フラックス１０２とイオンフラックス１０１の
アンバランスが生じる。
【００１３】ドライエッチングの特徴として、マイクロ
ローディング効果がある。マイクロローディング効果と
は、配線アスペクト比に対してエッチングレートが異な
る現象をいう。一般的にアスペクト比が増大するにつれ
エッチレートは低下する。そのため、アスペクト比の低
いところ（低アスペクト比領域）では被エッチング材料
であるメタル配線１０５は完全にエッチングが終了して
いるにも関わらず、アスペクト比が高いところ（高アス
ペクト比領域）ではまだエッチングが終了していない。
低アスペクト比領域がエッチング除去された時点から高
アスペクト比の配線間底部１０６が完全にエッチング除
去されるまでの間（これを今後、注入時間と称する）、
配線間底部１０６に生じるチャージアンバランスによる
正の電荷が蓄積される。
ローディング効果がある。マイクロローディング効果と
は、配線アスペクト比に対してエッチングレートが異な
る現象をいう。一般的にアスペクト比が増大するにつれ
エッチレートは低下する。そのため、アスペクト比の低
いところ（低アスペクト比領域）では被エッチング材料
であるメタル配線１０５は完全にエッチングが終了して
いるにも関わらず、アスペクト比が高いところ（高アス
ペクト比領域）ではまだエッチングが終了していない。
低アスペクト比領域がエッチング除去された時点から高
アスペクト比の配線間底部１０６が完全にエッチング除
去されるまでの間（これを今後、注入時間と称する）、
配線間底部１０６に生じるチャージアンバランスによる
正の電荷が蓄積される。
【００１４】その結果、ゲート電極１０８はシリコン基
板１０９に対して正の電位となる。このチャージアンバ
ランスを解消しようとシリコン基板１０９からゲート酸
化膜１１０を通って電子が注入される（注入電荷１１
１）。注入電流はゲート電位および注入時間に比例して
おり、注入時間は先程述べたとおりである。
板１０９に対して正の電位となる。このチャージアンバ
ランスを解消しようとシリコン基板１０９からゲート酸
化膜１１０を通って電子が注入される（注入電荷１１
１）。注入電流はゲート電位および注入時間に比例して
おり、注入時間は先程述べたとおりである。
【００１５】過剰な注入電流がゲート酸化膜１１０に流
れることにより、ゲート酸化膜１１０の劣化および破壊
が生じる。以上が電子シェーディングダメージに至るメ
カニズムである。
れることにより、ゲート酸化膜１１０の劣化および破壊
が生じる。以上が電子シェーディングダメージに至るメ
カニズムである。
【００１６】従来、パルス変調してプラズマを発生させ
ることでプラズマの均一化を図る方法が提案されてい
る。例えば、特開平６−２６７９００号公報、特開平８
−１８１１２５号公報（特許掲載公報第２８４５１６４
号）、特願平１０−８８４９１号などには、ＥＣＲプラ
ズマ源で６００ｋＨｚ以下のＲＦバイアスを印加し、パ
ルス周期１００μｓｅｃ以下（１０ｋＨｚ以上）でパル
スオフ時間１０〜１００μｓｅｃを選択することで、正
・負イオンを効率よく生成し、電荷蓄積の無い高精度な
エッチングが可能であることが記載されている。特に特
開平６−２６７９００号公報には、５０ｋＨｚのパルス
変調プラズマを用いることで、高アスペクト比のコンタ
クトホールエッチング時におけるマイクロローディング
を抑制できることが記載されている。
ることでプラズマの均一化を図る方法が提案されてい
る。例えば、特開平６−２６７９００号公報、特開平８
−１８１１２５号公報（特許掲載公報第２８４５１６４
号）、特願平１０−８８４９１号などには、ＥＣＲプラ
ズマ源で６００ｋＨｚ以下のＲＦバイアスを印加し、パ
ルス周期１００μｓｅｃ以下（１０ｋＨｚ以上）でパル
スオフ時間１０〜１００μｓｅｃを選択することで、正
・負イオンを効率よく生成し、電荷蓄積の無い高精度な
エッチングが可能であることが記載されている。特に特
開平６−２６７９００号公報には、５０ｋＨｚのパルス
変調プラズマを用いることで、高アスペクト比のコンタ
クトホールエッチング時におけるマイクロローディング
を抑制できることが記載されている。
【００１７】また、特開昭６１−１３６２５号公報に
は、処理室内に導入された処理ガスをプラズマ状態化す
る放電手段と、プラズマ中のイオンを加速し被処理物に
入射せしめるイオン加速手段とを有してなるプラズマ処
理装置において、放電集団、イオン加速手段にそれぞれ
放電電圧変調手段、印加電圧の変調あるいは制御手段を
設けたプラズマ処理装置が開示され、変調手段による変
調がＡＭ変調あるいはＦＭ変調とすることで、電子温度
の分布や反応種の組成比、イオンエネルギ分布を制御で
きることが記載されている。
は、処理室内に導入された処理ガスをプラズマ状態化す
る放電手段と、プラズマ中のイオンを加速し被処理物に
入射せしめるイオン加速手段とを有してなるプラズマ処
理装置において、放電集団、イオン加速手段にそれぞれ
放電電圧変調手段、印加電圧の変調あるいは制御手段を
設けたプラズマ処理装置が開示され、変調手段による変
調がＡＭ変調あるいはＦＭ変調とすることで、電子温度
の分布や反応種の組成比、イオンエネルギ分布を制御で
きることが記載されている。
【００１８】これらの従来技術に開示されたプラズマ装
置はＥＣＲプラズマ装置などの複雑で高価な磁石を使用
する装置であり、しかもこの磁石の使用が試料の電気的
特性の劣化につながることが指摘されており、これに代
わるものとして誘導結合型プラズマ（ＩＣＰ）装置が提
案されている。ＩＣＰ装置は、ＥＣＲに比べれば若干プ
ラズマ密度は低いものの、磁石を使用していないため、
装置構成が単純であり、他の方法に比べて低電気的損
傷、機械的高信頼性、高メンテナンス性、低コストであ
る等の利点がある。
置はＥＣＲプラズマ装置などの複雑で高価な磁石を使用
する装置であり、しかもこの磁石の使用が試料の電気的
特性の劣化につながることが指摘されており、これに代
わるものとして誘導結合型プラズマ（ＩＣＰ）装置が提
案されている。ＩＣＰ装置は、ＥＣＲに比べれば若干プ
ラズマ密度は低いものの、磁石を使用していないため、
装置構成が単純であり、他の方法に比べて低電気的損
傷、機械的高信頼性、高メンテナンス性、低コストであ
る等の利点がある。
【００１９】特開平９−９２６４５号公報には、半導体
層上に形成される絶縁耐圧がＢ（Ｖ）であり、厚さが１
０ｎｍ以下のゲート絶縁膜と、その上に形成されたアン
テナ比５００以上であるアンテナ構造の導電体層、その
上に形成され、アスペクト比が１より大の開口部を有す
る絶縁体パターンを有する半導体ウエハをプラズマ処理
室に搬入し、電子温度Ｔｅ（ｅＶ）がＴｅ≦Ｂであるプ
ラズマ中で処理する工程を含む半導体装置の製造方法が
記載されている。特にＩＣＰエッチング装置を用いて、
１３．５６ＭＨｚのソース電源からＲＦ電力を投入して
プラズマを発生させると共に、ｒｆバイアス源から６
６．７ｋＨｚのｒｆ電力を投入して基板電位を制御し
て、プラズマエッチングする方法が開示されており、ｒ
ｆバイアス源からｒｆ出力波形に相似するｒｆ信号を取
り出し、パルス発生器に供給し、パルス発生器は入力し
たｒｆ信号と同じ繰り返し周期で所望の位相に同期した
所望のオン期間を有するパルスを発生させ、このパルス
をソース電源に入力して１３．５６ＭＨｚのｒｆ電力を
パルスに応じてＯＮ／ＯＦＦ変調、具体的には、オン期
間を５μｓｅｃ、オフ期間を１０μｓｅｃとして、位相
角を２４０°とすると、電子温度をゲート絶縁膜の耐圧
以下とすることができることが記載されている。その結
果、密で微細なパターンを有するプラズマ加工において
プラズマに起因するゲート絶縁膜の損傷を防止すること
ができるとしている。尚、オフ時間を長くすると電子温
度が降下する時間が長くなり、その期間の最後における
電子温度はより低下すると考えられており、損傷の著し
い低下は、少なくともこの電子温度の低下に依存するも
のとしている。
層上に形成される絶縁耐圧がＢ（Ｖ）であり、厚さが１
０ｎｍ以下のゲート絶縁膜と、その上に形成されたアン
テナ比５００以上であるアンテナ構造の導電体層、その
上に形成され、アスペクト比が１より大の開口部を有す
る絶縁体パターンを有する半導体ウエハをプラズマ処理
室に搬入し、電子温度Ｔｅ（ｅＶ）がＴｅ≦Ｂであるプ
ラズマ中で処理する工程を含む半導体装置の製造方法が
記載されている。特にＩＣＰエッチング装置を用いて、
１３．５６ＭＨｚのソース電源からＲＦ電力を投入して
プラズマを発生させると共に、ｒｆバイアス源から６
６．７ｋＨｚのｒｆ電力を投入して基板電位を制御し
て、プラズマエッチングする方法が開示されており、ｒ
ｆバイアス源からｒｆ出力波形に相似するｒｆ信号を取
り出し、パルス発生器に供給し、パルス発生器は入力し
たｒｆ信号と同じ繰り返し周期で所望の位相に同期した
所望のオン期間を有するパルスを発生させ、このパルス
をソース電源に入力して１３．５６ＭＨｚのｒｆ電力を
パルスに応じてＯＮ／ＯＦＦ変調、具体的には、オン期
間を５μｓｅｃ、オフ期間を１０μｓｅｃとして、位相
角を２４０°とすると、電子温度をゲート絶縁膜の耐圧
以下とすることができることが記載されている。その結
果、密で微細なパターンを有するプラズマ加工において
プラズマに起因するゲート絶縁膜の損傷を防止すること
ができるとしている。尚、オフ時間を長くすると電子温
度が降下する時間が長くなり、その期間の最後における
電子温度はより低下すると考えられており、損傷の著し
い低下は、少なくともこの電子温度の低下に依存するも
のとしている。
【００２０】
【発明が解決しようとする課題】本発明の目的は、電子
シェーディングダメージが発生しにくく、加工精度が高
く、かつ信頼性の高い、誘導結合型プラズマ処理装置を
用いたプラズマ処理工程を含む半導体装置の製造方法及
び製造装置を提供することである。
シェーディングダメージが発生しにくく、加工精度が高
く、かつ信頼性の高い、誘導結合型プラズマ処理装置を
用いたプラズマ処理工程を含む半導体装置の製造方法及
び製造装置を提供することである。
【００２１】
【課題を解決するための手段】上記課題を解決可能な本
発明は、積層メタル配線を誘導結合型プラズマエッチン
グ装置を用いてパターニングする工程を有する半導体装
置の製造方法であって、パターニング時のプラズマ生成
条件として、ＲＦバイアス周波数を１ＭＨｚ以上、ＲＦ
ソース側周波数を１ＭＨｚ以上とし、ＲＦソース側を１
００μｓｅｃ以上の周期でパルス変調し、且つその際の
パルスオン時間を５０μｓｅｃ以上とすることを特徴と
する半導体装置の製造方法である。
発明は、積層メタル配線を誘導結合型プラズマエッチン
グ装置を用いてパターニングする工程を有する半導体装
置の製造方法であって、パターニング時のプラズマ生成
条件として、ＲＦバイアス周波数を１ＭＨｚ以上、ＲＦ
ソース側周波数を１ＭＨｚ以上とし、ＲＦソース側を１
００μｓｅｃ以上の周期でパルス変調し、且つその際の
パルスオン時間を５０μｓｅｃ以上とすることを特徴と
する半導体装置の製造方法である。
【００２２】重畳するパルスとしては矩形波であること
が好ましく、パルス変調の周期は５００μｓｅｃ以下で
あり、且つその際のパルスオン時間を４５０μｓｅｃ以
下であることが好ましい。
が好ましく、パルス変調の周期は５００μｓｅｃ以下で
あり、且つその際のパルスオン時間を４５０μｓｅｃ以
下であることが好ましい。
【００２３】尚、本発明でパターニングされる積層メタ
ル配線はアルミニウム系配線であり、前記積層メタル配
線はＮ−ｃｈＭＯＳＦＥＴと電気的に接続されている。
又、同配線は、最大４０，０００倍のアンテナ比を有
し、最小の配線間スペースが０．３μｍであることを特
徴とする。尚、前記ＭＯＳＦＥＴのゲート絶縁膜は６ｎ
ｍ以下である。
ル配線はアルミニウム系配線であり、前記積層メタル配
線はＮ−ｃｈＭＯＳＦＥＴと電気的に接続されている。
又、同配線は、最大４０，０００倍のアンテナ比を有
し、最小の配線間スペースが０．３μｍであることを特
徴とする。尚、前記ＭＯＳＦＥＴのゲート絶縁膜は６ｎ
ｍ以下である。
【００２４】また本発明では、気密容器、該気密容器内
に制御して気体を導入する手段、該気密容器内を制御し
て排気する手段、該気密容器内に被処理基板を保持する
手段、該気密容器内の気体から誘導結合プラズマを生成
するための周波数１ＭＨｚ以上のＲＦエネルギーを投入
するためのＲＦソース、及び前記被処理基板に周波数１
ＭＨｚ以上のＲＦバイアス電位を印加するＲＦバイアス
電位印加手段とを有する誘導結合型プラズマ処理装置か
らなる半導体装置の製造装置であって、ＲＦソース側を
１００μｓｅｃ以上の周期で、且つその際のパルスオン
時間を５０μｓｅｃ以上でパルス変調可能なパルス発生
手段を有することを特徴とする半導体装置の製造装置が
提供される。
に制御して気体を導入する手段、該気密容器内を制御し
て排気する手段、該気密容器内に被処理基板を保持する
手段、該気密容器内の気体から誘導結合プラズマを生成
するための周波数１ＭＨｚ以上のＲＦエネルギーを投入
するためのＲＦソース、及び前記被処理基板に周波数１
ＭＨｚ以上のＲＦバイアス電位を印加するＲＦバイアス
電位印加手段とを有する誘導結合型プラズマ処理装置か
らなる半導体装置の製造装置であって、ＲＦソース側を
１００μｓｅｃ以上の周期で、且つその際のパルスオン
時間を５０μｓｅｃ以上でパルス変調可能なパルス発生
手段を有することを特徴とする半導体装置の製造装置が
提供される。
【００２５】
【発明の実施の形態】以下、図面を参照して本発明を詳
細に説明する。
細に説明する。
【００２６】図１は、本発明で使用する誘導結合型プラ
ズマ（ＩＣＰ）処理装置の構成を説明する概略図であ
る。同図において、ステンレス等のチャンバー１の上部
にはコイル３で発生したマイクロ波を透過可能な石英又
はセラミックス製の誘電体窓（ベルジャ）２が設けられ
気密な反応室６を構成している。チャンバー１内には、
処理対象である基板５を保持するサセプタ４が設置され
ている。サセプタ４には、基板温度を調整するための冷
却・加熱手段を設けても良い。尚、図示していないが、
チャンバー１にはチャンバー１内を排気して所望の真空
度に制御する排気手段と、ＢＣｌ3、Ｃｌ2等のエッチャ
ントガスなどの気体をチャンバー１内に所定流量に制御
して導入するガス導入手段が設置されている。チャンバ
ー１内にＩＣＰ放電７を生起するには、ＲＦソース電源
８から１ＭＨｚ以上のＲＦパワーをコイル３を介して反
応室内に投入する。この時サセプタ４にＲＦバイアス電
源９から１ＭＨｚ以上の周波数のＲＦバイアスを投入
し、基板５の電位を制御してＩＣＰ放電７中のイオンを
所望のエネルギーに加速して基板５に衝突させることが
できる。
ズマ（ＩＣＰ）処理装置の構成を説明する概略図であ
る。同図において、ステンレス等のチャンバー１の上部
にはコイル３で発生したマイクロ波を透過可能な石英又
はセラミックス製の誘電体窓（ベルジャ）２が設けられ
気密な反応室６を構成している。チャンバー１内には、
処理対象である基板５を保持するサセプタ４が設置され
ている。サセプタ４には、基板温度を調整するための冷
却・加熱手段を設けても良い。尚、図示していないが、
チャンバー１にはチャンバー１内を排気して所望の真空
度に制御する排気手段と、ＢＣｌ3、Ｃｌ2等のエッチャ
ントガスなどの気体をチャンバー１内に所定流量に制御
して導入するガス導入手段が設置されている。チャンバ
ー１内にＩＣＰ放電７を生起するには、ＲＦソース電源
８から１ＭＨｚ以上のＲＦパワーをコイル３を介して反
応室内に投入する。この時サセプタ４にＲＦバイアス電
源９から１ＭＨｚ以上の周波数のＲＦバイアスを投入
し、基板５の電位を制御してＩＣＰ放電７中のイオンを
所望のエネルギーに加速して基板５に衝突させることが
できる。
【００２７】本発明で、ＲＦソース側及びＲＦバイアス
側を共に１ＭＨｚ以上としているのは、ＲＦソース側を
１ＭＨｚ以上とした場合、それより低い周波数と比べて
放電が容易であり、且つ放電の安定性にも優れている。
又、ＲＦバイアス側が１ＭＨｚ未満の場合、イオンエネ
ルギー分布が低エネルギー側から高エネルギー側まで大
きく広がる（すなわち、半値幅が大きくなる）が、この
時、高エネルギー成分のイオンがレジスト選択性を悪化
させる。これに対し、本発明のようにＲＦバイアス側を
１ＭＨｚ以上とすると、イオンエネルギーの半値幅も狭
いので、レジスト選択性の悪化は少ない。
側を共に１ＭＨｚ以上としているのは、ＲＦソース側を
１ＭＨｚ以上とした場合、それより低い周波数と比べて
放電が容易であり、且つ放電の安定性にも優れている。
又、ＲＦバイアス側が１ＭＨｚ未満の場合、イオンエネ
ルギー分布が低エネルギー側から高エネルギー側まで大
きく広がる（すなわち、半値幅が大きくなる）が、この
時、高エネルギー成分のイオンがレジスト選択性を悪化
させる。これに対し、本発明のようにＲＦバイアス側を
１ＭＨｚ以上とすると、イオンエネルギーの半値幅も狭
いので、レジスト選択性の悪化は少ない。
【００２８】本発明では、ＲＦソース電源８において発
生するＲＦ電力を、パルス発生器１０で発生させた矩形
波により、周期１００μｓｅｃ以上（１０ｋＨｚ以
下）、パルスオン時間５０μｓｅｃ以上にパルス変調し
てプラズマ生成を行っている。
生するＲＦ電力を、パルス発生器１０で発生させた矩形
波により、周期１００μｓｅｃ以上（１０ｋＨｚ以
下）、パルスオン時間５０μｓｅｃ以上にパルス変調し
てプラズマ生成を行っている。
【００２９】そこで、パルス変調の仕方の違いによる絶
縁層へのダメージの度合いについて説明する。ここで
は、ゲート絶縁膜厚６ｎｍ、ゲート長０．２５μｍ、ゲ
ート幅１０μｍのゲート電極とその周辺部に形成される
アンテナ構造の配線を形成する場合を例として、配線間
スペース及びアンテナ比を種々変更し、パルス周期によ
るｎ−チャネル（ｃｈ）の閾値電圧（Ｖｔ）の変化を測
定した。尚、閾値測定に際してはドレイン電圧（Ｖｄ）
を２．０Ｖ、ドレイン電流（Ｉｄ）を０．２Ａとして測
定した。
縁層へのダメージの度合いについて説明する。ここで
は、ゲート絶縁膜厚６ｎｍ、ゲート長０．２５μｍ、ゲ
ート幅１０μｍのゲート電極とその周辺部に形成される
アンテナ構造の配線を形成する場合を例として、配線間
スペース及びアンテナ比を種々変更し、パルス周期によ
るｎ−チャネル（ｃｈ）の閾値電圧（Ｖｔ）の変化を測
定した。尚、閾値測定に際してはドレイン電圧（Ｖｄ）
を２．０Ｖ、ドレイン電流（Ｉｄ）を０．２Ａとして測
定した。
【００３０】結果を図２〜図１０に示す。尚、図２〜図
７については、エッチャントガスとしてＣｌ2、ＢＣ
ｌ3、添加ガスとしてＣＨＦ3を用いて、それぞれの流量
を１１０、４５、１０ｓｃｃｍに設定し、図１に示す装
置にて、ＲＦソース電源８から２ＭＨｚ、１０００Ｗの
ＲＦソース電力を、ＲＦバイアス電源９から１３．５６
ＭＨｚ、３００ＷのＲＦバイアスをそれぞれ投入し、圧
力１０ｍｔｏｒｒ、基板温度６０℃で処理したものを、
図８〜１０では、上記の各ガスの流量を８０、１００、
１０ｓｃｃｍに変えた場合を示している。
７については、エッチャントガスとしてＣｌ2、ＢＣ
ｌ3、添加ガスとしてＣＨＦ3を用いて、それぞれの流量
を１１０、４５、１０ｓｃｃｍに設定し、図１に示す装
置にて、ＲＦソース電源８から２ＭＨｚ、１０００Ｗの
ＲＦソース電力を、ＲＦバイアス電源９から１３．５６
ＭＨｚ、３００ＷのＲＦバイアスをそれぞれ投入し、圧
力１０ｍｔｏｒｒ、基板温度６０℃で処理したものを、
図８〜１０では、上記の各ガスの流量を８０、１００、
１０ｓｃｃｍに変えた場合を示している。
【００３１】図２では、パルス放電としない従来技術を
示したものである。配線間スペースが０．３μｍ、０．
４μｍ、０．５μｍではアンテナ比が１０００倍を越え
たところから閾値が上昇する。特に０．３μｍスペース
の場合、アンテナ比１００００倍を越えたところで閾値
が低下しているが、これはゲート酸化膜が完全に破壊さ
れたことと一致する。
示したものである。配線間スペースが０．３μｍ、０．
４μｍ、０．５μｍではアンテナ比が１０００倍を越え
たところから閾値が上昇する。特に０．３μｍスペース
の場合、アンテナ比１００００倍を越えたところで閾値
が低下しているが、これはゲート酸化膜が完全に破壊さ
れたことと一致する。
【００３２】図３では、オン時間及びオフ時間をそれぞ
れ５０μｓｅｃとした場合、配線間スペース０．３μ
ｍ、０．４μｍではアンテナ比１０００を越えたあたり
から閾値が上昇しているが、それ以外ではアンテナ比が
高くなっても閾値がほとんど変化しておらず、効果があ
ることが示されている。図４、図５に示すように、更に
オン時間を長くしていくと閾値電圧の上昇がより抑制さ
れていることが分かる。これに対して、本発明の範囲外
である図６では、配線間スペース０．５μｍにおいても
閾値の上昇が確認された。尚、オン時間をあまり長くし
すぎると、再び閾値の上昇が見られ、図７に示すように
パルス周期５００μｓｅｃ、オン時間４５０μｓｅｃ程
度が上限である。
れ５０μｓｅｃとした場合、配線間スペース０．３μ
ｍ、０．４μｍではアンテナ比１０００を越えたあたり
から閾値が上昇しているが、それ以外ではアンテナ比が
高くなっても閾値がほとんど変化しておらず、効果があ
ることが示されている。図４、図５に示すように、更に
オン時間を長くしていくと閾値電圧の上昇がより抑制さ
れていることが分かる。これに対して、本発明の範囲外
である図６では、配線間スペース０．５μｍにおいても
閾値の上昇が確認された。尚、オン時間をあまり長くし
すぎると、再び閾値の上昇が見られ、図７に示すように
パルス周期５００μｓｅｃ、オン時間４５０μｓｅｃ程
度が上限である。
【００３３】エッチャント組成比を変えた図８〜１０で
も同様に閾値電圧の抑制効果が確認されている。図８で
はほぼ図３と同じ結果が得られていることから、パルス
周期１００μｓｅｃ以上、パルスオン時間５０μｓｅｃ
以上において効果があることが分かる。
も同様に閾値電圧の抑制効果が確認されている。図８で
はほぼ図３と同じ結果が得られていることから、パルス
周期１００μｓｅｃ以上、パルスオン時間５０μｓｅｃ
以上において効果があることが分かる。
【００３４】次に、本発明において効果の得られる機構
について説明する。図１１は、プラズマ電子温度が、上
記の条件でパルスオフ時間５０μｓｅｃ一定とし、パル
スオン時間を変えた場合にどのように変化するかを示し
たものである。参考としてパルス変調していない連続放
電、及びパルスオン時間５０μｓｅｃ／パルスオフ時間
３０μｓｅｃ（図６の場合）についても示した。従来よ
り、電子温度を下げることでプラズマダメージを抑制で
きることは知られており、従来は平均的に電子温度を下
げることが求められていたが、その後、プラズマ発生初
期の立ち上がり時においてはそれほど大きなダメージを
与えないとの説が唱えられている。本発明においてもパ
ルス立ち上がり時にはパルスオン時間を長くするほど電
子温度は連続放電時の電子温度よりも若干高くなるが、
それに伴って電子温度の振幅も大きくなり、電子温度の
下降傾向も大きくなっている。パルスオン時間を長くす
ることで電子温度の下降傾向が大きくなり、その結果、
上記に示したような本発明の効果が得られているものと
推察される。これは、前記の特開平９−９２６４５号公
報などに示されているように、パルスオン時間よりもパ
ルスオフ時間を長くすることが電子温度低下に効果があ
るといわれていたこととは全く逆の結果を示しており、
今回、本発明者によって初めて明らかにされたものであ
る。
について説明する。図１１は、プラズマ電子温度が、上
記の条件でパルスオフ時間５０μｓｅｃ一定とし、パル
スオン時間を変えた場合にどのように変化するかを示し
たものである。参考としてパルス変調していない連続放
電、及びパルスオン時間５０μｓｅｃ／パルスオフ時間
３０μｓｅｃ（図６の場合）についても示した。従来よ
り、電子温度を下げることでプラズマダメージを抑制で
きることは知られており、従来は平均的に電子温度を下
げることが求められていたが、その後、プラズマ発生初
期の立ち上がり時においてはそれほど大きなダメージを
与えないとの説が唱えられている。本発明においてもパ
ルス立ち上がり時にはパルスオン時間を長くするほど電
子温度は連続放電時の電子温度よりも若干高くなるが、
それに伴って電子温度の振幅も大きくなり、電子温度の
下降傾向も大きくなっている。パルスオン時間を長くす
ることで電子温度の下降傾向が大きくなり、その結果、
上記に示したような本発明の効果が得られているものと
推察される。これは、前記の特開平９−９２６４５号公
報などに示されているように、パルスオン時間よりもパ
ルスオフ時間を長くすることが電子温度低下に効果があ
るといわれていたこととは全く逆の結果を示しており、
今回、本発明者によって初めて明らかにされたものであ
る。
【００３５】尚、パルスオフ時間については特に限定さ
れないが、あまりオフ時間を長くとると、プラズマが消
えてしまってまともにエッチングができないため、パル
ス周期にもよるが、最長１００μｓｅｃ程度までであ
る。逆にオフ時間を短くすればするほど連続放電に近い
プラズマ密度が得られるが、あまり短くすると電子温度
の降下が不十分となるため、オン時間の長さにもよる
が、２０μｓｅｃ以上、好ましくは３０μｓｅｃ以上と
するのが望ましい。
れないが、あまりオフ時間を長くとると、プラズマが消
えてしまってまともにエッチングができないため、パル
ス周期にもよるが、最長１００μｓｅｃ程度までであ
る。逆にオフ時間を短くすればするほど連続放電に近い
プラズマ密度が得られるが、あまり短くすると電子温度
の降下が不十分となるため、オン時間の長さにもよる
が、２０μｓｅｃ以上、好ましくは３０μｓｅｃ以上と
するのが望ましい。
【００３６】
【発明の効果】積層メタル配線を誘導結合型プラズマエ
ッチング装置を用いてパターニングする際のプラズマ生
成条件として、ＲＦバイアス周波数を１ＭＨｚ以上、Ｒ
Ｆソース側周波数を１ＭＨｚ以上とし、ＲＦソース側を
１００μｓｅｃ以上の周期でパルス変調し、且つその際
のパルスオン時間を５０μｓｅｃ以上とすることで、配
線間スペース及びアンテナ比を上げてもチャージングダ
メージを軽減することができる。
ッチング装置を用いてパターニングする際のプラズマ生
成条件として、ＲＦバイアス周波数を１ＭＨｚ以上、Ｒ
Ｆソース側周波数を１ＭＨｚ以上とし、ＲＦソース側を
１００μｓｅｃ以上の周期でパルス変調し、且つその際
のパルスオン時間を５０μｓｅｃ以上とすることで、配
線間スペース及びアンテナ比を上げてもチャージングダ
メージを軽減することができる。
【００３７】尚、本発明では、エッチャント、パワー、
圧力等のプラズマ生成条件は上記で説明したもののみに
限定されるものではなく、本発明の範囲内で適宜変更す
ることができる。また、処理対象としてアルミニウム配
線について説明したが、これに限定されるものではな
く、ポリシリコンのエッチング、シリコン酸化膜のエッ
チング等、誘導結合型プラズマ装置を用いる場合に適用
できることは言うまでもない。
圧力等のプラズマ生成条件は上記で説明したもののみに
限定されるものではなく、本発明の範囲内で適宜変更す
ることができる。また、処理対象としてアルミニウム配
線について説明したが、これに限定されるものではな
く、ポリシリコンのエッチング、シリコン酸化膜のエッ
チング等、誘導結合型プラズマ装置を用いる場合に適用
できることは言うまでもない。
【図１】本発明の誘導結合型プラズマ処理装置の一例を
示す構成図である。
示す構成図である。
【図２】連続放電でのアンテナ比と配線間スペースによ
る閾値電圧の変化を示すグラフである。
る閾値電圧の変化を示すグラフである。
【図３】パルスオン時間５０μｓｅｃでのアンテナ比と
配線間スペースによる閾値電圧の変化を示すグラフであ
る。
配線間スペースによる閾値電圧の変化を示すグラフであ
る。
【図４】パルスオン時間１２０μｓｅｃでのアンテナ比
と配線間スペースによる閾値電圧の変化を示すグラフで
ある。
と配線間スペースによる閾値電圧の変化を示すグラフで
ある。
【図５】パルスオン時間２００μｓｅｃでのアンテナ比
と配線間スペースによる閾値電圧の変化を示すグラフで
ある。
と配線間スペースによる閾値電圧の変化を示すグラフで
ある。
【図６】本発明の範囲外でのアンテナ比と配線間スペー
スによる閾値電圧の変化を示すグラフである。
スによる閾値電圧の変化を示すグラフである。
【図７】パルスオン時間４５０μｓｅｃでのアンテナ比
と配線間スペースによる閾値電圧の変化を示すグラフで
ある。
と配線間スペースによる閾値電圧の変化を示すグラフで
ある。
【図８】パルスオン時間５０μｓｅｃでのアンテナ比と
配線間スペースによる閾値電圧の変化を示すグラフであ
る。
配線間スペースによる閾値電圧の変化を示すグラフであ
る。
【図９】パルスオン時間１２０μｓｅｃでのアンテナ比
と配線間スペースによる閾値電圧の変化を示すグラフで
ある。
と配線間スペースによる閾値電圧の変化を示すグラフで
ある。
【図１０】パルスオン時間２００μｓｅｃでのアンテナ
比と配線間スペースによる閾値電圧の変化を示すグラフ
である。
比と配線間スペースによる閾値電圧の変化を示すグラフ
である。
【図１１】パルスオン時間による電子温度の変化を示す
グラフである。
グラフである。
【図１２】電子シェーディングダメージを説明する概念
図である。
図である。
１ チャンバー ２ 誘電体窓 ３ コイル ４ サセプタ ５ 基板 ６ 反応室 ７ ＩＣＰ放電 ８ ＲＦソース電源 ９ ＲＦバイアス電源 １０ パルス発生器
フロントページの続き Ｆターム(参考） 4K057 DA02 DA16 DB05 DD01 DE01 DE04 DE06 DG15 DG20 DM17 DM18 DM19 DN02 4M104 BB02 DD65 GG09 HH11 5F004 AA06 BA20 BB11 BD02 CA03 CA06 CA09 DA04 DA11 DA16 DB02 DB03 DB09 EB02 5F033 HH08 QQ08 QQ12 QQ13 XX00 5F040 FC21
Claims (6)
- 【請求項１】 積層メタル配線を誘導結合型プラズマエ
ッチング装置を用いてパターニングする工程を有する半
導体装置の製造方法であって、パターニング時のプラズ
マ生成条件として、ＲＦバイアス周波数を１ＭＨｚ以
上、ＲＦソース側周波数を１ＭＨｚ以上とし、ＲＦソー
ス側を１００μｓｅｃ以上の周期でパルス変調し、且つ
その際のパルスオン時間を５０μｓｅｃ以上とすること
を特徴とする半導体装置の製造方法。 - 【請求項２】 重畳するパルスが矩形波である請求項１
に記載の半導体装置の製造方法。 - 【請求項３】 パルス変調の周期が５００μｓｅｃ以下
であり、且つその際のパルスオン時間を４５０μｓｅｃ
以下とすることを特徴とする請求項１または２に記載の
半導体装置の製造方法。 - 【請求項４】 パターニングされる積層メタル配線がア
ルミニウム系配線であり、前記積層メタル配線はＮ−ｃ
ｈＭＯＳＦＥＴと電気的に接続されていることを特徴と
する請求項１乃至３のいずれか１項に記載の半導体装置
の製造方法。 - 【請求項５】 パターニングされる積層メタル配線が１
０００乃至１０００００のアンテナ比を有し、配線間ス
ペースが０．３μｍ以上であることを特徴とする請求項
１乃至４のいずれか１項に記載の半導体装置の製造方
法。 - 【請求項６】 気密容器、該気密容器内に制御して気体
を導入する手段、該気密容器内を制御して排気する手
段、該気密容器内に被処理基板を保持する手段、該気密
容器内の気体から誘導結合プラズマを生成するための周
波数１ＭＨｚ以上のＲＦエネルギーを投入するためのＲ
Ｆソース、及び前記被処理基板に周波数１ＭＨｚ以上の
ＲＦバイアス電位を印加するＲＦバイアス電位印加手段
とを有する誘導結合型プラズマ処理装置からなる半導体
装置の製造装置であって、ＲＦソース側を１００μｓｅ
ｃ以上の周期で、且つその際のパルスオン時間を５０μ
ｓｅｃ以上でパルス変調可能なパルス発生手段を有する
ことを特徴とする半導体装置の製造装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10011299A JP3533105B2 (ja) | 1999-04-07 | 1999-04-07 | 半導体装置の製造方法と製造装置 |
| US09/543,734 US6372654B1 (en) | 1999-04-07 | 2000-04-05 | Apparatus for fabricating a semiconductor device and method of doing the same |
| KR10-2000-0018151A KR100370989B1 (ko) | 1999-04-07 | 2000-04-07 | 반도체 장치의 제조 장치 및 방법 |
| TW089106580A TW457574B (en) | 1999-04-07 | 2000-04-07 | Apparatus for fabricating a semiconductor device and method of doing the same |
| US10/055,940 US20030114015A1 (en) | 1999-04-07 | 2002-01-28 | Apparatus for fabricating a semiconductor device and method of doing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10011299A JP3533105B2 (ja) | 1999-04-07 | 1999-04-07 | 半導体装置の製造方法と製造装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000294540A true JP2000294540A (ja) | 2000-10-20 |
| JP3533105B2 JP3533105B2 (ja) | 2004-05-31 |
Family
ID=14265298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10011299A Expired - Fee Related JP3533105B2 (ja) | 1999-04-07 | 1999-04-07 | 半導体装置の製造方法と製造装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6372654B1 (ja) |
| JP (1) | JP3533105B2 (ja) |
| KR (1) | KR100370989B1 (ja) |
| TW (1) | TW457574B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002373887A (ja) * | 2001-06-15 | 2002-12-26 | Ulvac Japan Ltd | 高誘電体のエッチング装置 |
| US6905626B2 (en) | 2002-07-24 | 2005-06-14 | Unaxis Usa Inc. | Notch-free etching of high aspect SOI structures using alternating deposition and etching and pulsed plasma |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3310957B2 (ja) * | 1999-08-31 | 2002-08-05 | 東京エレクトロン株式会社 | プラズマ処理装置 |
| US20040221800A1 (en) * | 2001-02-27 | 2004-11-11 | Tokyo Electron Limited | Method and apparatus for plasma processing |
| US20030077910A1 (en) * | 2001-10-22 | 2003-04-24 | Russell Westerman | Etching of thin damage sensitive layers using high frequency pulsed plasma |
| US7247252B2 (en) * | 2002-06-20 | 2007-07-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of avoiding plasma arcing during RIE etching |
| JP2004152929A (ja) * | 2002-10-30 | 2004-05-27 | Nec Electronics Corp | 半導体装置及びその製造方法 |
| US7008877B2 (en) * | 2003-05-05 | 2006-03-07 | Unaxis Usa Inc. | Etching of chromium layers on photomasks utilizing high density plasma and low frequency RF bias |
| US7446050B2 (en) * | 2003-08-04 | 2008-11-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Etching and plasma treatment process to improve a gate profile |
| US7067886B2 (en) * | 2003-11-04 | 2006-06-27 | International Business Machines Corporation | Method of assessing potential for charging damage in SOI designs and structures for eliminating potential for damage |
| JP4931939B2 (ja) * | 2006-03-09 | 2012-05-16 | アプライド マテリアルズ インコーポレイテッド | 半導体デバイスを形成する方法 |
| US7570028B2 (en) * | 2007-04-26 | 2009-08-04 | Advanced Energy Industries, Inc. | Method and apparatus for modifying interactions between an electrical generator and a nonlinear load |
| JP5514413B2 (ja) | 2007-08-17 | 2014-06-04 | 東京エレクトロン株式会社 | プラズマエッチング方法 |
| JP5390846B2 (ja) * | 2008-12-09 | 2014-01-15 | 東京エレクトロン株式会社 | プラズマエッチング装置及びプラズマクリーニング方法 |
| US8716984B2 (en) | 2009-06-29 | 2014-05-06 | Advanced Energy Industries, Inc. | Method and apparatus for modifying the sensitivity of an electrical generator to a nonlinear load |
| US8413094B2 (en) * | 2010-10-05 | 2013-04-02 | International Business Machines Corporation | Structure, design structure and process for increasing magnitude of device threshold voltage for low power applications |
| US9842725B2 (en) | 2013-01-31 | 2017-12-12 | Lam Research Corporation | Using modeling to determine ion energy associated with a plasma system |
| US9462672B2 (en) | 2012-02-22 | 2016-10-04 | Lam Research Corporation | Adjustment of power and frequency based on three or more states |
| US9197196B2 (en) | 2012-02-22 | 2015-11-24 | Lam Research Corporation | State-based adjustment of power and frequency |
| US9114666B2 (en) | 2012-02-22 | 2015-08-25 | Lam Research Corporation | Methods and apparatus for controlling plasma in a plasma processing system |
| CN105070627B (zh) * | 2015-07-15 | 2017-06-27 | 大连理工大学 | 一种减少基片材料受高能离子轰击损伤的方法 |
| US9761459B2 (en) * | 2015-08-05 | 2017-09-12 | Lam Research Corporation | Systems and methods for reverse pulsing |
| KR102437295B1 (ko) * | 2015-11-09 | 2022-08-30 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6113625A (ja) | 1984-06-29 | 1986-01-21 | Hitachi Ltd | プラズマ処理装置 |
| JP2957403B2 (ja) | 1993-01-18 | 1999-10-04 | 日本電気株式会社 | プラズマエッチング方法とその装置 |
| JP3365067B2 (ja) * | 1994-02-10 | 2003-01-08 | ソニー株式会社 | プラズマ装置およびこれを用いたプラズマ処理方法 |
| JP3546977B2 (ja) | 1994-10-14 | 2004-07-28 | 富士通株式会社 | 半導体装置の製造方法と製造装置 |
| JP2845163B2 (ja) | 1994-10-27 | 1999-01-13 | 日本電気株式会社 | プラズマ処理方法及びその装置 |
| US5614060A (en) * | 1995-03-23 | 1997-03-25 | Applied Materials, Inc. | Process and apparatus for etching metal in integrated circuit structure with high selectivity to photoresist and good metal etch residue removal |
| JP3122618B2 (ja) * | 1996-08-23 | 2001-01-09 | 東京エレクトロン株式会社 | プラズマ処理装置 |
| JP3220394B2 (ja) * | 1996-09-27 | 2001-10-22 | 東京エレクトロン株式会社 | プラズマ処理装置 |
| JP3082711B2 (ja) | 1997-06-13 | 2000-08-28 | 日本電気株式会社 | 半導体装置の製造方法 |
| KR100253080B1 (ko) | 1997-06-25 | 2000-04-15 | 윤종용 | 반도체 장치의 건식식각 방법 및 그 제조 장치 |
| US6187685B1 (en) * | 1997-08-01 | 2001-02-13 | Surface Technology Systems Limited | Method and apparatus for etching a substrate |
| US6218196B1 (en) * | 1998-05-06 | 2001-04-17 | Mitsubishi Denki Kabushiki Kaisha | Etching apparatus, etching method, manufacturing method of a semiconductor device, and semiconductor device |
| US6255221B1 (en) * | 1998-12-17 | 2001-07-03 | Lam Research Corporation | Methods for running a high density plasma etcher to achieve reduced transistor device damage |
-
1999
- 1999-04-07 JP JP10011299A patent/JP3533105B2/ja not_active Expired - Fee Related
-
2000
- 2000-04-05 US US09/543,734 patent/US6372654B1/en not_active Expired - Lifetime
- 2000-04-07 TW TW089106580A patent/TW457574B/zh not_active IP Right Cessation
- 2000-04-07 KR KR10-2000-0018151A patent/KR100370989B1/ko not_active Expired - Fee Related
-
2002
- 2002-01-28 US US10/055,940 patent/US20030114015A1/en not_active Abandoned
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002373887A (ja) * | 2001-06-15 | 2002-12-26 | Ulvac Japan Ltd | 高誘電体のエッチング装置 |
| US6905626B2 (en) | 2002-07-24 | 2005-06-14 | Unaxis Usa Inc. | Notch-free etching of high aspect SOI structures using alternating deposition and etching and pulsed plasma |
Also Published As
| Publication number | Publication date |
|---|---|
| US6372654B1 (en) | 2002-04-16 |
| JP3533105B2 (ja) | 2004-05-31 |
| KR20010020720A (ko) | 2001-03-15 |
| US20030114015A1 (en) | 2003-06-19 |
| KR100370989B1 (ko) | 2003-02-05 |
| TW457574B (en) | 2001-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3533105B2 (ja) | 半導体装置の製造方法と製造装置 | |
| US6767838B1 (en) | Method and apparatus for treating surface of semiconductor | |
| JP4163857B2 (ja) | 基板をエッチングするための方法と装置 | |
| US20070175856A1 (en) | Notch-Free Etching of High Aspect SOI Structures Using A Time Division Multiplex Process and RF Bias Modulation | |
| JPH0527244B2 (ja) | ||
| JP3424182B2 (ja) | 表面処理装置 | |
| JPS6214429A (ja) | 表面処理方法及び表面処理装置 | |
| US20250149342A1 (en) | Etching method and plasma processing apparatus | |
| JPH11224796A (ja) | プラズマ処理装置及びプラズマ処理方法 | |
| JP3546977B2 (ja) | 半導体装置の製造方法と製造装置 | |
| JP3559429B2 (ja) | プラズマ処理方法 | |
| JPH09120957A (ja) | プラズマ装置及びプラズマ処理方法 | |
| JPH11219938A (ja) | プラズマエッチング方法 | |
| JPH08255782A (ja) | プラズマ表面処理装置 | |
| JP3350973B2 (ja) | プラズマ処理方法およびプラズマ処理装置 | |
| US6506687B1 (en) | Dry etching device and method of producing semiconductor devices | |
| JPH10312899A (ja) | プラズマ処理方法及びプラズマ処理装置 | |
| JPH0817807A (ja) | プラズマ処理方法 | |
| JPH088237B2 (ja) | プラズマ処理方法 | |
| JP2650626B2 (ja) | プラズマ処理方法 | |
| JP3278732B2 (ja) | エッチング装置及びエッチング方法 | |
| JP2917993B1 (ja) | ドライエッチング方法 | |
| JP3082711B2 (ja) | 半導体装置の製造方法 | |
| JP2974512B2 (ja) | エッチング方法及び装置 | |
| JP2000012529A (ja) | 表面加工装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040113 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040305 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080312 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090312 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100312 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100312 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110312 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110312 Year of fee payment: 7 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110312 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110312 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120312 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140312 Year of fee payment: 10 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |