JP2000294543A - エッチング方法およびエッチング装置ならびに半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 プラズマエッチングにおいてエッチングレー
ト分布を均一化する。 【解決手段】 半導体基板１００を載置した電極２０
と、この電極２０に対向して配置された電極１０と、こ
の電極１０と電極２０との間に高周波電力を印加する高
周波電源４０とを備え、高周波電力にて電極１０と電極
２０との間にエッチングガス１１ａのプラズマ１１ｂを
形成し、プラズマ１１ｂに暴露される半導体基板１００
の表面をドライエッチングする技術において、半導体基
板１００が載置される電極２０を取り囲む位置に導電性
リング５０を配置し、この導電性リング５０を、高周波
電源４０に対して容量が可変なコンデンサ６０を介して
接続し、プラズマ１１ｂの分布範囲を半導体基板１００
の外側まで広げ、半導体基板１００の全体がプラズマ１
１ｂによるエッチング反応の安定域に入るようにして、
半導体基板１００の各部におけるエッチングレートを均
一にする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、エッチング技術お
よび半導体装置の製造技術に関し、特に、半導体装置の
製造工程におけるフォトリソグラフィ工程での半導体基
板のドライエッチング工程等に適用して有効な技術に関
する。

【０００２】

【従来の技術】たとえば、半導体装置の製造工程では、
半導体基板（ウェハ）の主面に形成された薄膜の上に、
光露光や電子線露光等の方法で転写形成されたレジスト
パターン等を形成し、このレジストパターンをマスクと
するドライエッチングにて前記薄膜を所定のパターン形
状に加工するフォトリソグラフィが行われている。

【０００３】上述のドライエッチングとしては、たとえ
ば、ウェハの支持台を兼ねた下部電極と、この下部電極
に対向して配置された上部電極との間に高周波電力を印
加してエッチングガスのプラズマを形成し、このプラズ
マに晒されるウェハの表面をドライエッチングする、い
わゆる平行平板式のドライエッチング装置が知られてい
る。

【０００４】

【発明が解決しようとする課題】上述のような平行平板
式のドライエッチング装置では、下部電極上のウェハと
上部電極との間で放電が発生してプラズマが形成される
ため、上部電極の口径を大きくしても、プラズマのエネ
ルギー分布状態は、ウェハの中央部のほうが周辺部より
も大きくなり、ウェハ周辺部のエッチングレートがウェ
ハ中央部よりも小さくなり、エッチング結果が不均一に
なる、という技術的課題がある。

【０００５】また、ウェハを下部電極に安定に保持させ
る方法として静電吸着法を用いる場合には、下部電極は
静電吸着電極の役目もするため、下部電極の口径をウェ
ハの口径よりも大きくできない、という技術的課題があ
る。

【０００６】このため、たとえば、特開平９−３０６８
９６号公報に開示されているように、上下電極の双方の
外周部に導体からなる環状部材を配置して、プラズマの
分布範囲を広げようとする技術が開示されているが、電
極の構造が必要以上に複雑化する、という技術的課題が
ある。

【０００７】通常、ウェハ平面内でのエッチング結果が
不均一となることを回避するため、エッチング加工終了
時に、エッチング終点位置から、所定の時間だけ余分に
エッチングを行う、いわゆるオーバーエッチングにて、
エッチング残り不良等の発生を防止することが行われて
いるが、ウェハの中心部と周辺部とでエッチングレート
の差が大きいほど、オーバーエッチングの所要時間は長
くなり、エッチング工程におけるスループットの低下が
懸念されるとともに、エッチングレートの高いウェハ中
央部での過剰エッチングによる損傷等も懸念され、ウェ
ハに形成される半導体装置の歩留り低下の一因となる。

【０００８】本発明の目的は、半導体基板の各部におけ
るエッチングレートを的確に制御することが可能なエッ
チング技術および半導体装置の製造技術を提供すること
にある。

【０００９】本発明の他の目的は、半導体基板の中央部
と周辺部とにおけるエッチングレートを均一化して、オ
ーバーエッチングの所要時間の短縮によるスループット
向上を実現することが可能なエッチング技術および半導
体装置の製造技術を提供することにある。

【００１０】本発明の他の目的は、半導体基板の中央部
と周辺部とにおけるエッチングレートを均一化して、半
導体基板平面内のエッチング結果のばらつきを防止し、
半導体基板に形成される半導体装置の歩留り向上を実現
することが可能なエッチング技術および半導体装置の製
造技術を提供することにある。

【００１１】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。

【００１２】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。

【００１３】本発明は、第１電極と、第１電極に対向
し、半導体基板が載置される第２電極との間に高周波電
力を印加してエッチングガスのプラズマを形成すること
により半導体基板にエッチングを行うエッチング方法に
おいて、半導体基板が載置される第２電極を取り囲む位
置に、導電性リングを配置するものである。

【００１４】また、第１電極と、第１電極に対向し、半
導体基板が載置される第２電極と、第１および第２電極
が収容される処理室と、第１電極と第２電極との間に高
周波電力を印加する高周波電源と、処理室内にエッチン
グガスを供給するガス供給手段と、処理室を排気する排
気手段と、を含み、高周波電源から第１電極と第２電極
との間に印加される高周波電力にてエッチングガスのプ
ラズマを形成することにより半導体基板にエッチングを
行うエッチング装置において、半導体基板が載置される
第２電極を取り囲む位置に、導電性リングを配置した構
成とするものである。

【００１５】第２電極を取り囲む位置に配置される導電
性リングは、第１および第２電極に高周波電力を印加す
る高周波電源に対してコンデンサを介して接続した構
成、あるいは、導電性リングに対する高周波電力の印加
を独立に制御するために、第１および第２電極とは別の
高周波電源に接続する構成、導電性リングと第２電極と
の間に介設される絶縁体の厚さ寸法を調整して、導電性
リングの第２電極に対する結合容量を制御する構成、等
により、半導体基板を載置した第２電極の外側に位置す
る導電性リングでのプラズマ分布を的確に制御する。

【００１６】

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照しながら詳細に説明する。

【００１７】図１は、本発明の一実施の形態であるエッ
チング方法を実施するエッチング装置の構成の一例を示
す断面図である。

【００１８】石英等の絶縁体で構成された処理室３０の
内部には、上下方向に対向して、電極１０および電極２
０が配置されている。電極２０は、半導体基板１００が
載置される試料台を兼ねており、その口径寸法は、半導
体基板１００とほぼ等しいか、わずかに小さく設定され
ている。

【００１９】また、電極２０は、表面が、たとえば３０
０μｍの厚さの絶縁膜２１で覆われている。半導体基板
１００はこの絶縁膜２１を介して電極２０の上に載置さ
れ、外部の図示しない直流電源から、たとえば５００Ｖ
程度の直流電圧を電極２０に印加することで、半導体基
板１００は電極２０に静電吸着されて保持される。電極
２０の内部には、冷却空洞２２が形成されており、この
冷却空洞２２の中を外部から供給される冷却水等の熱媒
体２３を流通させることで、電極２０の温度が制御され
る。

【００２０】電極１０は、電極２０に対する対向面に開
口する複数のガス通路１１が形成されており、外部の図
示しないガス源から、エッチングガス１１ａ等が電極２
０との間の空間に供給される。電極１０の内部には、冷
却空洞１２が形成されており、この冷却空洞１２の中を
外部から供給される冷却水等の熱媒体１３を流通させる
ことで、電極１０の温度が制御される。

【００２１】電極１０と電極２０は、外部の高周波電源
４０に接続されており、高周波電力が印加される。そし
て、この高周波電力により、半導体基板１００が載置さ
れる電極２０と電極１０との間にエッチングガス１１ａ
のプラズマ１１ｂが形成される。

【００２２】処理室３０は、排気口３１を介して図示し
ない真空ポンプ等の排気機構に接続されており、処理室
３０の内部が所望の真空度に排気可能になっている。

【００２３】この場合、半導体基板１００が載置される
電極２０の周囲には、たとえば、アルミニウム（Ａ
ｌ）、ＳｉＣ、ドープされることによって導電性が付与
されたシリコン（Ｓｉ）等からなる、導電性リング５０
が配置されている。

【００２４】この導電性リング５０の内径は、半導体基
板１００の外径寸法よりもわずかに大きく設定され、半
導体基板１００に非接触にされているとともに、外径寸
法は、一例として、半導体基板１００の外側に、たとえ
ば１０ｍｍ〜２０ｍｍ以上はみ出るような寸法に設定さ
れ、上側の電極１０の外形寸法よりも大きく設定されて
いる。

【００２５】また、導電性リング５０は、容量が可変な
コンデンサ６０を介して、高周波電源４０に接続されて
おり、このコンデンサ６０の容量を調節することで、対
向する電極１０との間における高周波電界の強度分布、
すなわちプラズマ１１ｂの分布状態を制御することが可
能になっている。すなわち、コンデンサ６０の容量を小
さくすると、プラズマ１１ｂの分布状態は、半導体基板
１００の外周部に拡大し、逆にコンデンサ６０の容量を
大きくすると、プラズマ１１ｂの分布状態は縮小するよ
うに変化する。

【００２６】本実施の形態の場合には、プラズマ１１ｂ
の分布状態が、半導体基板１００の外周部に拡大するよ
うにコンデンサ６０の容量を設定し、半導体基板１００
の平面全体がプラズマ１１ｂによるエッチング反応の安
定領域に入るようにして、半導体基板１００の中央部と
周辺部でエッチングレートが等しくなるように、制御す
る。あるいは、コンデンサ６０の容量の設定値を制御す
ることで、必要に応じて、意図的に、半導体基板１００
の中央部と周辺部でのエッチングレートの分布が相対的
に異なるように制御することもできる。

【００２７】以下、本実施の形態のエッチング方法を実
施するエッチング装置の作用の一例を説明する。

【００２８】まず、たとえば０．１〜１．５Ｔｏｒｒの
真空度に排気されている処理室３０の内部に、図示しな
いロードロック機構を通じて半導体基板１００を搬入
し、電極２０に載置し、電極２０に直流電圧を印加して
半導体基板１００を静電吸着して固定する。

【００２９】その後、電極１０のガス通路１１を通じ
て、たとえば、Ａｒ等のキャリアガスにＣＦ₄ 、ＣＨＦ
₃ 等のエッチングガスを混ぜたエッチングガス１１ａを
電極１０と電極２０の間の空間に導入するとともに、両
電極の間に高周波電源４０から高周波電力を印加し、エ
ッチングガス１１ａのプラズマ１１ｂを形成する。

【００３０】この時、本実施の形態の場合には、電極１
０と電極２０との間の高周波放電の範囲が、半導体基板
１００の外側に位置し、コンデンサ６０を介して高周波
電源４０に結合された導電性リング５０まで拡大するた
め、プラズマ１１ｂの分布範囲は、半導体基板１００の
外側に広がり、当該プラズマ１１ｂによるエッチング作
用の範囲は、半導体基板１００の外径寸法以上に広が
る。このため、半導体基板１００の外周部は、中央部と
同等のエッチング安定領域に入り、プラズマ１１ｂによ
る半導体基板１００の表面の図示しない薄膜等に対する
エッチングレートは、半導体基板１００の中央部と周辺
部とでほぼ等しくなり、半導体基板１００の全体で均一
なエッチング結果が得られる。この結果、半導体基板１
００の全体に配列形成されている複数の半導体装置の各
々の特性の均一化、安定化を実現でき、歩留りが向上す
る。

【００３１】このため、従来のように、エッチングレー
トが中央部に対して低くなる半導体基板１００の外縁部
でのエッチング残り等が少なくなり、オーバーエッチン
グの所要時間が短縮され、エッチング工程でのスループ
ットが向上する。

【００３２】また、過剰なオーバーエッチング等に起因
する半導体基板１００の下地部分の損傷も防止され、下
地損傷等に起因する半導体装置の歩留り低下を防止で
き、半導体装置の歩留りが向上する。

【００３３】図２は、本発明の他の実施の形態であるエ
ッチング方法を実施するエッチング装置の構成の一例を
示す断面図である。

【００３４】この図２の実施の形態の場合には、コンデ
ンサ６０の代わりに、高周波電源７０を導電性リング５
０に接続したところが、上述の図１の構成と異なってい
る。すなわち、この図２の構成の場合には、電極１０と
電極２０との間に高周波電力を印加する高周波電源４０
とは独立に、導電性リング５０に高周波電源７０から高
周波電力を印加するものである。そして、この高周波電
源７０から導電性リング５０に印加される高周波電力を
大きく（小さく）すると、プラズマ１１ｂの分布範囲が
半導体基板１００の径方向に大きく（小さく）なり、半
導体基板１００の周辺部でのエッチングレートは大きく
（小さく）なるように制御することができる。

【００３５】この図２の実施の形態の場合にも、半導体
基板１００の中心部と周辺部とにおけるエッチングレー
トの分布を的確に制御でき、たとえば、プラズマ１１ｂ
の分布を大きくして半導体基板１００の外側にまで広が
る状態とし、中心部と周辺部とでエッチングレートの分
布が均一になるように制御することで、半導体基板１０
０における均一なエッチング結果を得ることができる。

【００３６】図３は、本発明のさらに他の実施の形態で
あるエッチング方法を実施するエッチング装置の構成の
一例を示す断面図である。

【００３７】この図３の実施の形態の場合には、電極２
０と導電性リング５０との間に絶縁体８０を介在させ、
この絶縁体８０の厚さｔを制御することで、電極２０に
対する導電性リング５０の結合容量を変化させ、これに
より、電極１０と半導体基板１００が載置される電極２
０との間におけるプラズマ１１ｂの分布状態を制御す
る。より具体的には、絶縁体８０の厚さｔを小さく（大
きく）し、電極２０に対する導電性リング５０の結合容
量を大きく（小さく）すると、プラズマ１１ｂの分布範
囲が半導体基板１００の径方向に大きく（小さく）な
り、半導体基板１００の周辺部でのエッチングレートは
大きく（小さく）なるように制御することができる。

【００３８】この図３の実施の形態の場合にも、半導体
基板１００の中心部と周辺部とにおけるエッチングレー
トの分布を的確に制御でき、たとえば、プラズマ１１ｂ
の分布を大きくして半導体基板１００の外側にまで広が
る状態とし、中心部と周辺部とでエッチングレートの分
布が均一になるように制御することで、半導体基板１０
０における均一なエッチング結果を得ることができる。

【００３９】図４は、上述のような本発明のエッチング
方法およびエッチング装置を用いた半導体装置の製造方
法の一例を示すフローチャートである。

【００４０】まず、半導体基板１００（ウェハ）を準備
する（ステップ２０１）。この工程では、たとえば、単
結晶引上げ法等にてＳｉ等の半導体の円柱状の単結晶イ
ンゴットを製造し、この単結晶インゴットの外形を真円
に整形したり、結晶方位の特定のための目印となるオリ
エンテーションフラットやノッチ等を形成する外形整形
を行い、さらに外形整形された単結晶インゴットをスラ
イスして半導体基板１００を作る。さらに、スライスさ
れた個々の半導体基板１００の外周を所定の角度に面取
りする等の加工を行うベベリングを行い、ベベリングさ
れた半導体基板１００に対して、加工歪みやそり等の変
形を取り除くべく、両面のラッピングを行い、さらに加
工歪み等をより完全に取り除くべくエッチングを行う。
その後、将来、半導体装置が形成される半導体基板１０
０の主面側を、粗研磨、仕上げ研磨、超仕上げ研磨等を
組み合わせた研磨方法により鏡面研磨する。次に、鏡面
研磨された半導体基板１００の洗浄を行った後、異物等
を検査する外観検査を行う。そして、外観検査に合格し
た半導体基板１００を次のウェハプロセス（ステップ２
０２）に供給する。

【００４１】ウェハプロセスでは、半導体基板１００に
対して、周知のフォトリソグラフィによる回路パターン
形成等を行うウェハプロセスを実行し、所定の半導体回
路パターンを形成する。

【００４２】たとえば、半導体基板１００の全面に所定
の物質の薄膜を形成し（ステップ２０２ａ）、その上
に、所定のレジストパターンを縮小投影露光／現像等の
方法で形成し（ステップ２０２ｂ）、さらに、このレジ
ストパターンをマスクとして薄膜のドライエッチングを
行う（ステップ２０２ｃ）。

【００４３】このとき、上述のような本発明のエッチン
グ方法およびエッチング装置を用いることで、半導体基
板１００の中央部および周辺部でエッチングレートが等
しくなるように制御することで、薄膜のエッチングを均
一に進行させることができ、半導体基板１００の中央部
と周辺部とで同一寸法のパターン（エッチング結果）を
得ることができる。この結果、半導体基板１００の各部
でのエッチングの進行のばらつき等に起因するエッチン
グ残りを最終的になくすためのオーバーエッチングの所
要時間が短縮され、スループットが向上する。さらに、
半導体基板１００に形成される半導体装置の動作特性が
均一になるとともに、ドライエッチングにて得られる回
路パターンの寸法のばらつき等に起因する動作不良等を
防止できる。

【００４４】このドライエッチングの後、用済のレジス
トパターンがアッシングおよび洗浄等の方法で除去され
る（ステップ２０２ｄ）。

【００４５】このようなステップ２００ａ〜２００ｄの
各工程を含むフォトリソグラフィは、必要な層分だけ反
復実行される。

【００４６】こうして、所定の回路構造を有する複数の
半導体装置が一括形成された半導体基板１００を個々の
半導体装置（ペレット）毎に分割するダイシング工程
（ステップ２０３）、ペレットボンディングやワイヤボ
ンディング等のボンディング工程（ステップ２０４）、
ペレットの封止を行うパッケージング工程（ステップ２
０５）、図示しない出荷前テスト工程（ステップ２０
６）等を実行して、所望の半導体装置として出荷する
（ステップ２０７）。

【００４７】このような本実施の形態の半導体装置の製
造方法によれば、上述の図１〜図３に例示したエッチン
グ方法および装置を、ウェハプロセスにおけるドライエ
ッチング工程に適用することにより、オバーエッチング
の所要時間の短縮によるスループットの向上、半導体基
板１００の各部におけるエッチングレートの均一化によ
って得られる回路パターン寸法の均一化による、半導体
装置の回路特性の安定化、製品不良の低減による歩留り
向上を実現できる。

【００４８】以上本発明者によってなされた発明を実施
の形態に基づき具体的に説明したが、本発明は前記実施
の形態に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。

【００４９】たとえば、ドライエッチングに限らず、プ
ラズマ処理を行う一般の工程に広く適用することができ
る。

【００５０】

【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。

【００５１】本発明のエッチング方法によれば、半導体
基板の各部におけるエッチングレートを的確に制御する
ことができる、という効果が得られる。

【００５２】また、本発明のエッチング方法によれば、
半導体基板の中央部と周辺部とにおけるエッチングレー
トを均一化して、オーバーエッチングの所要時間の短縮
によるスループット向上を実現することができる、とい
う効果が得られる。

【００５３】また、本発明のエッチング方法によれば、
半導体基板の中央部と周辺部とにおけるエッチングレー
トを均一化して、半導体基板平面内のエッチング結果の
ばらつきを防止し、半導体基板に形成される半導体装置
の歩留り向上を実現することができる、という効果が得
られる。

【００５４】本発明のエッチング装置によれば、半導体
基板の各部におけるエッチングレートを的確に制御する
ことができる、という効果が得られる。

【００５５】また、本発明のエッチング装置によれば、
半導体基板の中央部と周辺部とにおけるエッチングレー
トを均一化して、オーバーエッチングの所要時間の短縮
によるスループット向上を実現することができる、とい
う効果が得られる。

【００５６】また、本発明のエッチング装置によれば、
半導体基板の中央部と周辺部とにおけるエッチングレー
トを均一化して、半導体基板平面内のエッチング結果の
ばらつきを防止し、半導体基板に形成される半導体装置
の歩留り向上を実現することができる、という効果が得
られる。

【００５７】本発明の半導体装置の製造方法によれば、
半導体基板の各部におけるエッチングレートを的確に制
御することができる、という効果が得られる。

【００５８】また、本発明の半導体装置の製造方法によ
れば、半導体基板の中央部と周辺部とにおけるエッチン
グレートを均一化して、オーバーエッチングの所要時間
の短縮によるスループット向上を実現することができ
る、という効果が得られる。

【００５９】また、本発明の半導体装置の製造方法によ
れば、半導体基板の中央部と周辺部とにおけるエッチン
グレートを均一化して、半導体基板平面内のエッチング
結果のばらつきを防止し、半導体基板に形成される半導
体装置の歩留り向上を実現することができる、という効
果が得られる。

【図面の簡単な説明】

【図１】本発明の一実施の形態であるエッチング方法を
実施するエッチング装置の構成の一例を示す断面図であ
る。

【図２】本発明の他の実施の形態であるエッチング方法
を実施するエッチング装置の構成の一例を示す断面図で
ある。

【図３】本発明のさらに他の実施の形態であるエッチン
グ方法を実施するエッチング装置の構成の一例を示す断
面図である。

【図４】本発明の半導体装置の製造方法の一例を示すフ
ローチャートである。

【符号の説明】

１０ 電極（第１電極） １１ ガス通路 １１ａ エッチングガス １１ｂ プラズマ １２ 冷却空洞 １３ 熱媒体 ２０ 電極（第２電極） ２１ 絶縁膜 ２２ 冷却空洞 ２３ 熱媒体 ３０ 処理室 ３１ 排気口 ４０ 高周波電源 ５０ 導電性リング ６０ コンデンサ ７０ 高周波電源 ８０ 絶縁体 １００ 半導体基板

フロントページの続き (72)発明者 秋山 和司 東京都青梅市藤橋３丁目３番地２ 日立東 京エレクトロニクス株式会社内 Ｆターム(参考） 4K057 DA11 DA16 DB06 DC10 DD01 DE06 DE08 DE14 DG20 DK03 DM03 DM33 DN01 5F004 AA01 BA05 BB13 BB22 BB25 BB29 CA03 CB18

Claims (10)

【特許請求の範囲】
1. 【請求項１】 第１電極と、前記第１電極に対向し、半
   導体基板が載置される第２電極との間に高周波電力を印
   加してエッチングガスのプラズマを形成することにより
   前記半導体基板にエッチングを行うエッチング方法であ
   って、 前記半導体基板が載置される前記第２電極を取り囲む位
   置に、導電性リングを配置することを特徴とするエッチ
   ング方法。
2. 【請求項２】 請求項１記載のエッチング方法におい
   て、前記第１電極と前記第２電極との間に前記高周波電
   力を印加する高周波電源と、前記導電性リングとの間に
   容量が固定または可変なコンデンサを介設し、前記コン
   デンサの容量を制御することにより、前記プラズマの分
   布状態を制御することを特徴とするエッチング方法。
3. 【請求項３】 請求項１記載のエッチング方法におい
   て、前記第１電極と前記第２電極との間に前記高周波電
   力を印加する第１高周波電源の他に、前記導電性リング
   に高周波電力を印加する第２高周波電源を設け、前記第
   ２高周波電源から前記導電性リングに印加される高周波
   電力を制御することにより、前記プラズマの分布状態を
   制御することを特徴とするエッチング方法。
4. 【請求項４】 請求項１記載のエッチング方法におい
   て、前記半導体基板が載置される前記第２電極と前記導
   電性リングとの間に絶縁体を介設し、前記絶縁体の厚さ
   寸法を変化させることにより、前記プラズマの分布状態
   を制御することを特徴とするエッチング方法。
5. 【請求項５】 第１電極と、前記第１電極に対向し、半
   導体基板が載置される第２電極と、前記第１および第２
   電極が収容される処理室と、前記第１電極と前記第２電
   極との間に高周波電力を印加する高周波電源と、前記処
   理室内にエッチングガスを供給するガス供給手段と、前
   記処理室を排気する排気手段と、を含み、前記高周波電
   源から前記第１電極と前記第２電極との間に印加される
   高周波電力にて前記エッチングガスのプラズマを形成す
   ることにより前記半導体基板にエッチングを行うエッチ
   ング装置であって、 前記半導体基板が載置される前記第２電極を取り囲む位
   置に、導電性リングを配置したことを特徴とするエッチ
   ング装置。
6. 【請求項６】 請求項５記載のエッチング装置におい
   て、前記第１電極と前記第２電極との間に前記高周波電
   力を印加する高周波電源と、前記導電性リングとの間
   に、容量が固定または可変なコンデンサが介設され、前
   記コンデンサの容量を制御することにより、前記プラズ
   マの分布状態を制御することを特徴とするエッチング装
   置。
7. 【請求項７】 請求項５記載のエッチング装置におい
   て、前記第１電極と前記第２電極との間に前記高周波電
   力を印加する第１高周波電源と、前記導電性リングに高
   周波電力を印加する第２高周波電源とを備え、前記第２
   高周波電源から前記導電性リングに印加される高周波電
   力を制御することにより、前記プラズマの分布状態を制
   御することを特徴とするエッチング装置。
8. 【請求項８】 請求項５記載のエッチング装置におい
   て、前記半導体基板が載置される前記第２電極と前記導
   電性リングとの間に絶縁体を介設し、前記絶縁体の厚さ
   寸法を変化させることにより、前記プラズマの分布状態
   が制御されるようにしたことを特徴とするエッチング装
   置。
9. 【請求項９】 半導体基板にフォトリソグラフィを含む
   ウェハプロセスを実行して回路パターンを形成する半導
   体装置の製造方法であって、 前記フォトリソグラフィにおけるドライエッチング工程
   に、請求項１，２，３または４記載のエッチング方法を
   用いることを特徴とする半導体装置の製造方法。
10. 【請求項１０】 半導体基板にフォトリソグラフィを含
    むウェハプロセスを実行して回路パターンを形成する半
    導体装置の製造方法であって、 前記フォトリソグラフィにおけるドライエッチング工程
    に、請求項５，６，７または８記載のエッチング装置を
    用いることを特徴とする半導体装置の製造方法。