JP2000294628A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2000294628A JP2000294628A JP11097357A JP9735799A JP2000294628A JP 2000294628 A JP2000294628 A JP 2000294628A JP 11097357 A JP11097357 A JP 11097357A JP 9735799 A JP9735799 A JP 9735799A JP 2000294628 A JP2000294628 A JP 2000294628A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- resist layer
- wiring
- insulating layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
- H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
- H10W20/084—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures
- H10W20/087—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures involving multiple stacked pre-patterned masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/73—Etching of wafers, substrates or parts of devices using masks for insulating materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
- H10P76/20—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials
- H10P76/204—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials of organic photoresist masks
- H10P76/2041—Photolithographic processes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
- H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
- H10W20/084—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures
- H10W20/088—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures involving partial etching of via holes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
- H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
- H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
- H10P50/283—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
- H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
- H10W20/084—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures
- H10W20/0882—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures wherein the dual damascene structure is in a photoresist layer
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
- H10W20/425—Barrier, adhesion or liner layers
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 良好な電気的特性を有する半導体装置および
その製造方法を提供する。 【解決手段】 半導体装置の製造方法は、第１の配線層
２２の上に形成された絶縁層５０において、第２の配線
層４４と、第１の配線層２２と第２の配線層４４とを接
続するためのコンタクト層３４とを同時に形成するもの
であって、以下の工程を含む。絶縁層５０の上に、スル
ーホール３２が形成される領域の上方において開口部６
２を有するポジ型のレジスト層６０（Ｒ１）を形成する
工程；ポジ型のレジスト層６０（Ｒ１）の上に、配線溝
４２が形成される領域の上方において開口部６６を有す
るネガ型のレジスト層６４（Ｒ２）を形成する工程；絶
縁層５０とポジ型のレジスト層６０（Ｒ１）とネガ型の
レジスト層６４（Ｒ２）とを同時にエッチングし、配線
溝４２とスルーホール３２とを自己整合的に形成する工
程；配線溝４２とスルーホール３２とに導電材を充填
し、第２の配線層４４とコンタクト層３４とを形成する
工程。
その製造方法を提供する。 【解決手段】 半導体装置の製造方法は、第１の配線層
２２の上に形成された絶縁層５０において、第２の配線
層４４と、第１の配線層２２と第２の配線層４４とを接
続するためのコンタクト層３４とを同時に形成するもの
であって、以下の工程を含む。絶縁層５０の上に、スル
ーホール３２が形成される領域の上方において開口部６
２を有するポジ型のレジスト層６０（Ｒ１）を形成する
工程；ポジ型のレジスト層６０（Ｒ１）の上に、配線溝
４２が形成される領域の上方において開口部６６を有す
るネガ型のレジスト層６４（Ｒ２）を形成する工程；絶
縁層５０とポジ型のレジスト層６０（Ｒ１）とネガ型の
レジスト層６４（Ｒ２）とを同時にエッチングし、配線
溝４２とスルーホール３２とを自己整合的に形成する工
程；配線溝４２とスルーホール３２とに導電材を充填
し、第２の配線層４４とコンタクト層３４とを形成する
工程。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、特に、多層配線を有する半導体装
置およびその製造方法に関する。
その製造方法に関し、特に、多層配線を有する半導体装
置およびその製造方法に関する。
【０００２】
【背景技術】近年、半導体装置の微細化に伴い、配線層
が多層にわたって形成されるようになってきている。こ
のため、半導体装置の製造プロセスにおいて、配線層間
を電気的に接続するコンタクト層（以下「コンタクト
層」という）と、配線層とを形成するためのプロセス数
が、半導体装置の全製造プロセス数に占める割合が大き
くなってきている。したがって、現在、配線層およびコ
ンタクト層の形成方法は、半導体装置の製造プロセスに
おいて重要な位置を占めるようになっている。この配線
層およびコンタクト層を、簡易かつ同時に形成する技術
として、いわゆるデュアルダマシン法がある。以下、こ
のデュアルダマシン法の一例として、特開平８−１７９
１８号公報に開示された技術について説明していく。
が多層にわたって形成されるようになってきている。こ
のため、半導体装置の製造プロセスにおいて、配線層間
を電気的に接続するコンタクト層（以下「コンタクト
層」という）と、配線層とを形成するためのプロセス数
が、半導体装置の全製造プロセス数に占める割合が大き
くなってきている。したがって、現在、配線層およびコ
ンタクト層の形成方法は、半導体装置の製造プロセスに
おいて重要な位置を占めるようになっている。この配線
層およびコンタクト層を、簡易かつ同時に形成する技術
として、いわゆるデュアルダマシン法がある。以下、こ
のデュアルダマシン法の一例として、特開平８−１７９
１８号公報に開示された技術について説明していく。
【０００３】図１４〜図１６に、このデュアルダマシン
法を利用した配線層およびコンタクト層の製造工程を模
式的に示す。
法を利用した配線層およびコンタクト層の製造工程を模
式的に示す。
【０００４】まず、図１４を参照しながら説明する。拡
散層１１２が形成されているシリコン基板１１０上に第
１の絶縁膜１２０を形成する。次いで、第１の絶縁膜１
２０上に窒化シリコン膜１３０を形成する。窒化シリコ
ン膜１３０上にレジスト層Ｒ３を形成する。レジスト層
Ｒ３は、後述のコンタクトホール１５０を形成しようと
する領域の上方において開口部１７０を有する。次い
で、窒化シリコン膜１３０をエッチングする。
散層１１２が形成されているシリコン基板１１０上に第
１の絶縁膜１２０を形成する。次いで、第１の絶縁膜１
２０上に窒化シリコン膜１３０を形成する。窒化シリコ
ン膜１３０上にレジスト層Ｒ３を形成する。レジスト層
Ｒ３は、後述のコンタクトホール１５０を形成しようと
する領域の上方において開口部１７０を有する。次い
で、窒化シリコン膜１３０をエッチングする。
【０００５】次に、図１５を参照しながら説明する。レ
ジスト層Ｒ３を除去した後、窒化シリコン膜１３０およ
び第１の絶縁膜１２０の上に第２の絶縁膜１４０を形成
する。第２の絶縁膜１４０上にレジスト層Ｒ４を形成す
る。レジスト層Ｒ４は、後述の溝部１５２を形成しよと
する領域の上方において開口部１８０を有する。レジス
ト層Ｒ４をマスクとして第２の絶縁膜１４０をエッチン
グして溝部１５２を形成し、さらに窒化シリコン膜１３
０をマスクとして第１の絶縁膜１２０をエッチングして
コンタクトホール１５０を形成する。
ジスト層Ｒ３を除去した後、窒化シリコン膜１３０およ
び第１の絶縁膜１２０の上に第２の絶縁膜１４０を形成
する。第２の絶縁膜１４０上にレジスト層Ｒ４を形成す
る。レジスト層Ｒ４は、後述の溝部１５２を形成しよと
する領域の上方において開口部１８０を有する。レジス
ト層Ｒ４をマスクとして第２の絶縁膜１４０をエッチン
グして溝部１５２を形成し、さらに窒化シリコン膜１３
０をマスクとして第１の絶縁膜１２０をエッチングして
コンタクトホール１５０を形成する。
【０００６】次に、図１６を参照しながら説明する。レ
ジスト層Ｒ４を除去した後、導電物をコンタクトホール
１５０および溝部１５２を含む全面に堆積する。その
後、全面をＣＭＰ法により研磨し、埋め込み配線層１６
０を形成する。
ジスト層Ｒ４を除去した後、導電物をコンタクトホール
１５０および溝部１５２を含む全面に堆積する。その
後、全面をＣＭＰ法により研磨し、埋め込み配線層１６
０を形成する。
【０００７】しかし、上記の方法でコンタクトホール１
５０および溝部１５２を形成するには、第１の絶縁膜１
２０と第２の絶縁膜１４０との間に、第２の絶縁膜１４
０のエッチングにおいてマスク層として機能する窒化シ
リコン膜１３０を介在しなければならない。第１の絶縁
膜１２０と第２の絶縁膜１４０との間に、窒化シリコン
膜１３０が介在すると、窒化シリコン膜１３０は誘電率
が高いため、ＲＣ配線遅延、すなわち配線抵抗の増大と
配線容量の増大とによる信号伝達の遅延が生じる。ＲＣ
配線遅延が生じることにより、たとえば半導体装置の処
理能力（たとえばスピード）の低下、クロストークによ
る誤動作、消費電力増加に伴う発熱量の増大などの不都
合が生じる。
５０および溝部１５２を形成するには、第１の絶縁膜１
２０と第２の絶縁膜１４０との間に、第２の絶縁膜１４
０のエッチングにおいてマスク層として機能する窒化シ
リコン膜１３０を介在しなければならない。第１の絶縁
膜１２０と第２の絶縁膜１４０との間に、窒化シリコン
膜１３０が介在すると、窒化シリコン膜１３０は誘電率
が高いため、ＲＣ配線遅延、すなわち配線抵抗の増大と
配線容量の増大とによる信号伝達の遅延が生じる。ＲＣ
配線遅延が生じることにより、たとえば半導体装置の処
理能力（たとえばスピード）の低下、クロストークによ
る誤動作、消費電力増加に伴う発熱量の増大などの不都
合が生じる。
【０００８】
【発明が解決しようとする課題】本発明の目的は、良好
な電気的特性を有する半導体装置およびその製造方法を
提供することにある。
な電気的特性を有する半導体装置およびその製造方法を
提供することにある。
【０００９】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、複数の配線層と、該配線層の相互間に存在す
る絶縁層とを含む半導体装置の製造方法であって、
（Ａ）第１の配線層の上に絶縁層を形成する工程、
（Ｂ）前記絶縁層の上部において、第２の配線層を形成
することになる領域に配線溝を形成し、かつ該絶縁層の
下部において、該第２の配線層と前記第１の配線層とを
電気的に接続するコンタクト層を形成することになる領
域にスルーホールを形成する工程、および（Ｃ）前記配
線溝および前記スルーホールに導電材を一体的に充填
し、前記配線溝において前記第２の配線層を形成し、前
記スルーホールにおいて前記コンタクト層を形成する工
程を含み、前記工程（Ｂ）は、以下の工程（ａ）および
（ｂ）を含む。 （ａ）前記絶縁層の上に、レジスト層を形成する工程で
あって、第１のレジスト層と、該第１のレジスト層と感
光特性が異なる第２のレジスト層とからなり、前記第１
のレジスト層は、前記絶縁層の上に形成され、かつ、前
記スルーホールが形成される領域の上方において第１の
開口部を有し、前記第２のレジスト層は、前記第１のレ
ジスト層の上に形成され、かつ、前記配線溝が形成され
る領域の上方において第２の開口部を有する、前記レジ
スト層を形成する工程、および（ｂ）前記レジスト層と
前記絶縁層とを同時にエッチングする工程。
造方法は、複数の配線層と、該配線層の相互間に存在す
る絶縁層とを含む半導体装置の製造方法であって、
（Ａ）第１の配線層の上に絶縁層を形成する工程、
（Ｂ）前記絶縁層の上部において、第２の配線層を形成
することになる領域に配線溝を形成し、かつ該絶縁層の
下部において、該第２の配線層と前記第１の配線層とを
電気的に接続するコンタクト層を形成することになる領
域にスルーホールを形成する工程、および（Ｃ）前記配
線溝および前記スルーホールに導電材を一体的に充填
し、前記配線溝において前記第２の配線層を形成し、前
記スルーホールにおいて前記コンタクト層を形成する工
程を含み、前記工程（Ｂ）は、以下の工程（ａ）および
（ｂ）を含む。 （ａ）前記絶縁層の上に、レジスト層を形成する工程で
あって、第１のレジスト層と、該第１のレジスト層と感
光特性が異なる第２のレジスト層とからなり、前記第１
のレジスト層は、前記絶縁層の上に形成され、かつ、前
記スルーホールが形成される領域の上方において第１の
開口部を有し、前記第２のレジスト層は、前記第１のレ
ジスト層の上に形成され、かつ、前記配線溝が形成され
る領域の上方において第２の開口部を有する、前記レジ
スト層を形成する工程、および（ｂ）前記レジスト層と
前記絶縁層とを同時にエッチングする工程。
【００１０】ここで、感光特性が異なるとは、ポジ型と
ネガ型との相違をいい、すなわち、第１のレジスト層が
ポジ型の場合には、第２のレジスト層はネガ型であり、
第１のレジスト層がネガ型の場合には、第２のレジスト
層はポジ型である。
ネガ型との相違をいい、すなわち、第１のレジスト層が
ポジ型の場合には、第２のレジスト層はネガ型であり、
第１のレジスト層がネガ型の場合には、第２のレジスト
層はポジ型である。
【００１１】以上の半導体装置の製造方法によれば、前
記絶縁層中に窒化シリコン膜を介在させることなく、以
下のような過程を経て、配線溝とスルーホールとを自己
整合的に形成することができる。第１のレジスト層の開
口部における絶縁層がエッチングされることにより、絶
縁層の上部において溝部が形成され、これと同時にレジ
スト層も除去されていく。第２のレジスト層によって被
覆されていない第１のレジスト層が除去された段階で、
溝部の形状は、スルーホールの原型を有する。さらに絶
縁層のエッチングを継続すると、溝部の形状を維持しな
がら、第２のレジスト層の開口部における絶縁層（配線
溝が形成されることになる絶縁層）がエッチングされて
いき、溝部の底面が第１の配線層に達した段階で、絶縁
層の上部において配線溝が形成され、絶縁層の下部にお
いてスルーホールが形成される。このように、絶縁層中
に窒化シリコン膜を介在させることなく、配線溝とスル
ーホールとを形成することができるため、窒化シリコン
膜を形成する工程および窒化シリコン膜を開口する工程
を減らすことができる。
記絶縁層中に窒化シリコン膜を介在させることなく、以
下のような過程を経て、配線溝とスルーホールとを自己
整合的に形成することができる。第１のレジスト層の開
口部における絶縁層がエッチングされることにより、絶
縁層の上部において溝部が形成され、これと同時にレジ
スト層も除去されていく。第２のレジスト層によって被
覆されていない第１のレジスト層が除去された段階で、
溝部の形状は、スルーホールの原型を有する。さらに絶
縁層のエッチングを継続すると、溝部の形状を維持しな
がら、第２のレジスト層の開口部における絶縁層（配線
溝が形成されることになる絶縁層）がエッチングされて
いき、溝部の底面が第１の配線層に達した段階で、絶縁
層の上部において配線溝が形成され、絶縁層の下部にお
いてスルーホールが形成される。このように、絶縁層中
に窒化シリコン膜を介在させることなく、配線溝とスル
ーホールとを形成することができるため、窒化シリコン
膜を形成する工程および窒化シリコン膜を開口する工程
を減らすことができる。
【００１２】また、この半導体装置の製造方法によれ
ば、配線溝の底面とスルーホールとの側面とのなす角
を、ほぼ直角にすることができる。
ば、配線溝の底面とスルーホールとの側面とのなす角
を、ほぼ直角にすることができる。
【００１３】さらに、レジスト層の形状（特に第１のレ
ジスト層の膜厚，第２のレジスト層の膜厚），エッチン
グ条件（たとえば各レジスト層と絶縁層との選択比）な
どを制御することのみで、スルーホールと配線溝との深
さの比を制御することができる。
ジスト層の膜厚，第２のレジスト層の膜厚），エッチン
グ条件（たとえば各レジスト層と絶縁層との選択比）な
どを制御することのみで、スルーホールと配線溝との深
さの比を制御することができる。
【００１４】また、こうして得られた半導体装置は、絶
縁層中に、窒化シリコン膜が介在していないため、第１
の配線層と第２の配線層との間の比誘電率を、これらの
配線層の間に存在する絶縁層に起因する分にのみに抑え
ることができる。その結果、ＲＣ配線遅延を最小限に抑
えることができる。
縁層中に、窒化シリコン膜が介在していないため、第１
の配線層と第２の配線層との間の比誘電率を、これらの
配線層の間に存在する絶縁層に起因する分にのみに抑え
ることができる。その結果、ＲＣ配線遅延を最小限に抑
えることができる。
【００１５】前記工程（ａ）における前記レジスト層
は、以下の工程（ｃ）〜（ｈ）を含む方法により形成さ
れ得る。 （ｃ）前記絶縁層の上に、第１のレジスト層を形成する
工程、（ｄ）前記第１のレジスト層の所定の部分を露光
する工程、（ｅ）前記第１のレジスト層の上に、前記第
２のレジスト層を形成する工程、（ｆ）前記第２のレジ
スト層の所定の部分を露光する工程、（ｇ）前記第２の
レジスト層を現像し、前記第２の開口部を形成する工
程、および（ｈ）前記第１のレジスト層を現像し、前記
第１の開口部を形成する工程。
は、以下の工程（ｃ）〜（ｈ）を含む方法により形成さ
れ得る。 （ｃ）前記絶縁層の上に、第１のレジスト層を形成する
工程、（ｄ）前記第１のレジスト層の所定の部分を露光
する工程、（ｅ）前記第１のレジスト層の上に、前記第
２のレジスト層を形成する工程、（ｆ）前記第２のレジ
スト層の所定の部分を露光する工程、（ｇ）前記第２の
レジスト層を現像し、前記第２の開口部を形成する工
程、および（ｈ）前記第１のレジスト層を現像し、前記
第１の開口部を形成する工程。
【００１６】前記工程（ｈ）は、前記工程（ｅ）の前に
行ってもよく、また、前記工程（ｇ）の後に行ってもよ
い。
行ってもよく、また、前記工程（ｇ）の後に行ってもよ
い。
【００１７】前記工程（ｇ）の現像の際に使用する現像
液は、前記第１のレジスト層を除去しない現像液である
ことが好ましい。また、前記工程（ｈ）の現像の際に使
用する現像液も、前記第２のレジスト層を除去しない現
像液であることが好ましい。
液は、前記第１のレジスト層を除去しない現像液である
ことが好ましい。また、前記工程（ｈ）の現像の際に使
用する現像液も、前記第２のレジスト層を除去しない現
像液であることが好ましい。
【００１８】また、前記工程（ｂ）におけるエッチング
のエッチャントは、ＣＦ系のガスを含む混合ガスである
ことが好ましい。このＣＦ系のガスとしては、ＣＦ4 ，
ＣＨＦ3 ，Ｃ2 Ｆ6 ，Ｃ4 Ｆ8 およびＣ5 Ｆ8 から選択
される少なくとも１種であることが好ましい。また、Ｃ
Ｆ系のガスを含む混合ガスは、ＣＯ，Ａｒ，Ｏ2 および
Ｎ2 から選択される少なくとも１種を含むことが好まし
い。
のエッチャントは、ＣＦ系のガスを含む混合ガスである
ことが好ましい。このＣＦ系のガスとしては、ＣＦ4 ，
ＣＨＦ3 ，Ｃ2 Ｆ6 ，Ｃ4 Ｆ8 およびＣ5 Ｆ8 から選択
される少なくとも１種であることが好ましい。また、Ｃ
Ｆ系のガスを含む混合ガスは、ＣＯ，Ａｒ，Ｏ2 および
Ｎ2 から選択される少なくとも１種を含むことが好まし
い。
【００１９】前記導電材は、少なくとも、アルミニウム
または銅のいずれか一方を含むことが好ましい。
または銅のいずれか一方を含むことが好ましい。
【００２０】なお、本発明においては、第１の配線層
は、第１層目あるいは第２層目以上に形成された配線
層、または基板表面に形成された、ゲート電極、拡散層
などの半導体素子を構成する導電部なども含む。
は、第１層目あるいは第２層目以上に形成された配線
層、または基板表面に形成された、ゲート電極、拡散層
などの半導体素子を構成する導電部なども含む。
【００２１】
【発明の実施の形態】以下、本発明の好適な実施の形態
について、図面を参照しながら説明する。
について、図面を参照しながら説明する。
【００２２】（デバイスの構造）本実施の形態にかかる
半導体装置１００について説明する。図１は、本実施の
形態にかかる半導体装置１００を模式的に示す断面図で
ある。
半導体装置１００について説明する。図１は、本実施の
形態にかかる半導体装置１００を模式的に示す断面図で
ある。
【００２３】本実施の形態にかかる半導体装置１００の
基板１０の表面には、ＭＯＳＦＥＴなどの半導体素子、
配線層および素子分離領域（図示せず）が形成されてい
る。基板１０上には、第１の層間絶縁層１２が形成され
ている。第１の層間絶縁層１２には、基板１０の表面に
形成された半導体素子または配線層と第１の配線層２２
とを接続するコンタクト層（図示せず）が形成されてい
る。
基板１０の表面には、ＭＯＳＦＥＴなどの半導体素子、
配線層および素子分離領域（図示せず）が形成されてい
る。基板１０上には、第１の層間絶縁層１２が形成され
ている。第１の層間絶縁層１２には、基板１０の表面に
形成された半導体素子または配線層と第１の配線層２２
とを接続するコンタクト層（図示せず）が形成されてい
る。
【００２４】第１の層間絶縁層１２の上には、第１の配
線層２２および第１の配線絶縁層２０が形成されてい
る。第１の配線絶縁層２０は、第１の配線層２２の相互
間を分離するようにして形成されている。第１の配線層
２２の上面と第１の配線絶縁層２０の上面とは、ほぼ同
一面（同一の高さの面）を構成している。第１の配線層
２２と第１の配線絶縁層２０との上には、第２の層間絶
縁層３０が形成されている。第２の層間絶縁層３０に
は、所定の位置にスルーホール３２が形成されている。
第２の層間絶縁層３０の上には、第２の配線絶縁層４０
が形成されている。第２の配線絶縁層４０の所定の位置
に配線溝４２が形成されている。第２の層間絶縁層３０
と第２の配線絶縁層４０とは、一体的に形成されてい
る。スルーホール３２と配線溝４２とは、所定の位置で
連結され、階段状の溝部８０が形成されている。スルー
ホール３２と配線溝４２とには、一体的に導電材が充填
され、スルーホール３２にはコンタクト層３４が形成さ
れ、配線溝４２には第２の配線層４４が形成されてい
る。第２の配線層４４の上面と、第２の配線絶縁層４０
の上面とは、ほぼ同一面（同一の高さの面）を構成して
いる。
線層２２および第１の配線絶縁層２０が形成されてい
る。第１の配線絶縁層２０は、第１の配線層２２の相互
間を分離するようにして形成されている。第１の配線層
２２の上面と第１の配線絶縁層２０の上面とは、ほぼ同
一面（同一の高さの面）を構成している。第１の配線層
２２と第１の配線絶縁層２０との上には、第２の層間絶
縁層３０が形成されている。第２の層間絶縁層３０に
は、所定の位置にスルーホール３２が形成されている。
第２の層間絶縁層３０の上には、第２の配線絶縁層４０
が形成されている。第２の配線絶縁層４０の所定の位置
に配線溝４２が形成されている。第２の層間絶縁層３０
と第２の配線絶縁層４０とは、一体的に形成されてい
る。スルーホール３２と配線溝４２とは、所定の位置で
連結され、階段状の溝部８０が形成されている。スルー
ホール３２と配線溝４２とには、一体的に導電材が充填
され、スルーホール３２にはコンタクト層３４が形成さ
れ、配線溝４２には第２の配線層４４が形成されてい
る。第２の配線層４４の上面と、第２の配線絶縁層４０
の上面とは、ほぼ同一面（同一の高さの面）を構成して
いる。
【００２５】本実施の形態にかかる半導体装置１００
は、第２の層間絶縁層３０と第２の配線絶縁層４０との
間に、窒化シリコン膜が介在していない。そのため、第
１の配線層２２と第２の配線層４４との間の比誘電率
を、第２の層間絶縁層３０に起因する分にのみに抑える
ことができる。その結果、ＲＣ配線遅延を最小限に抑え
ることができる。
は、第２の層間絶縁層３０と第２の配線絶縁層４０との
間に、窒化シリコン膜が介在していない。そのため、第
１の配線層２２と第２の配線層４４との間の比誘電率
を、第２の層間絶縁層３０に起因する分にのみに抑える
ことができる。その結果、ＲＣ配線遅延を最小限に抑え
ることができる。
【００２６】（製造プロセス）次に、本実施の形態にか
かる半導体装置１００の製造方法について説明する。図
２〜図１３は、本実施の形態にかかる半導体装置１００
の製造工程を模式的に示す断面図である。
かる半導体装置１００の製造方法について説明する。図
２〜図１３は、本実施の形態にかかる半導体装置１００
の製造工程を模式的に示す断面図である。
【００２７】（１）基板〜第２の層間絶縁層の形成 まず、図２を参照しながら説明する。一般的な方法によ
り、基板１０の表面に、ＭＯＳＦＥＴなどの半導体素
子、配線層および素子分離領域（図示せず）を形成す
る。第１の層間絶縁層１２にスルーホールおよびコンタ
クト層（図示せず）を形成する。第１の配線絶縁層２０
および第１の配線層２２を形成し、必要に応じて第１の
配線絶縁層２０および第１の配線層２２をＣＭＰ法によ
り研磨し平坦化することによって、第１の配線絶縁層２
０の上面と第１の配線層２２の上面とが、基板を基準と
してほぼ同一の高さとなるようにする。
り、基板１０の表面に、ＭＯＳＦＥＴなどの半導体素
子、配線層および素子分離領域（図示せず）を形成す
る。第１の層間絶縁層１２にスルーホールおよびコンタ
クト層（図示せず）を形成する。第１の配線絶縁層２０
および第１の配線層２２を形成し、必要に応じて第１の
配線絶縁層２０および第１の配線層２２をＣＭＰ法によ
り研磨し平坦化することによって、第１の配線絶縁層２
０の上面と第１の配線層２２の上面とが、基板を基準と
してほぼ同一の高さとなるようにする。
【００２８】図２に示すように、第１の配線層２２およ
び第１の配線絶縁層２０上に、スルーホール３２が形成
されることになる第２の層間絶縁層３０と、配線溝４２
が形成されることになる第２の配線絶縁層４０（以下総
称して「絶縁層５０」という）を一体的に連続して形成
する。絶縁層５０の構成物質としては、たとえば酸化シ
リコン、好ましくは比誘電率が３以下の無機または有機
の低誘電率材料などを挙げることができる。無機の低誘
電率材料としては、たとえばフッ素添加の酸化シリコ
ン、酸化シリコン系化合物、ポーラスシリコン化合物な
どを挙げることができ、有機の低誘電率材料としては、
たとえば有機ポリマーなどを挙げることができる。絶縁
層５０の形成方法としては、たとえば高密度プラズマＣ
ＶＤ法，熱ＣＶＤ法，プラズマＣＶＤ法，常圧ＣＶＤ
法，スピンコート法などの塗布法，スパッタ法，熱蒸着
法などを挙げることができる。堆積させる絶縁層５０の
膜厚としては、デバイスの設計によるが、たとえば２０
０〜２０００ｎｍである。
び第１の配線絶縁層２０上に、スルーホール３２が形成
されることになる第２の層間絶縁層３０と、配線溝４２
が形成されることになる第２の配線絶縁層４０（以下総
称して「絶縁層５０」という）を一体的に連続して形成
する。絶縁層５０の構成物質としては、たとえば酸化シ
リコン、好ましくは比誘電率が３以下の無機または有機
の低誘電率材料などを挙げることができる。無機の低誘
電率材料としては、たとえばフッ素添加の酸化シリコ
ン、酸化シリコン系化合物、ポーラスシリコン化合物な
どを挙げることができ、有機の低誘電率材料としては、
たとえば有機ポリマーなどを挙げることができる。絶縁
層５０の形成方法としては、たとえば高密度プラズマＣ
ＶＤ法，熱ＣＶＤ法，プラズマＣＶＤ法，常圧ＣＶＤ
法，スピンコート法などの塗布法，スパッタ法，熱蒸着
法などを挙げることができる。堆積させる絶縁層５０の
膜厚としては、デバイスの設計によるが、たとえば２０
０〜２０００ｎｍである。
【００２９】（２）レジスト層の形成 図３に示すように、絶縁層５０上にポジ型のレジスト層
６０を形成する。次に、図４に示すように、ポジ型のレ
ジスト層６０の所定の部分を露光する。すなわち、スル
ーホール３２を形成しようとする領域の上方におけるポ
ジ型のレジスト層６０の部分を露光し、ポジ型のレジス
ト層の露光部６０ａと、ポジ型のレジスト層の非露光部
６０ｂとを形成する。
６０を形成する。次に、図４に示すように、ポジ型のレ
ジスト層６０の所定の部分を露光する。すなわち、スル
ーホール３２を形成しようとする領域の上方におけるポ
ジ型のレジスト層６０の部分を露光し、ポジ型のレジス
ト層の露光部６０ａと、ポジ型のレジスト層の非露光部
６０ｂとを形成する。
【００３０】次に、図５に示すように、ポジ型のレジス
ト層６０の上にネガ型のレジスト層６４を形成する。次
に、図６に示すように、ネガ型のレジスト層６４の所定
の部分を露光する。すなわち、配線溝４２を形成しよう
とする領域の上方におけるネガ型のレジスト層６４の部
分以外の部分を露光し、ネガ型のレジスト層の露光部６
４ａと、ネガ型のレジスト層の非露光部６４ｂとを形成
する。
ト層６０の上にネガ型のレジスト層６４を形成する。次
に、図６に示すように、ネガ型のレジスト層６４の所定
の部分を露光する。すなわち、配線溝４２を形成しよう
とする領域の上方におけるネガ型のレジスト層６４の部
分以外の部分を露光し、ネガ型のレジスト層の露光部６
４ａと、ネガ型のレジスト層の非露光部６４ｂとを形成
する。
【００３１】次に、図７に示すように、現像液を用いて
ネガ型のレジスト層の非露光部６４ｂを除去し開口部６
６を形成し、ネガ型のレジスト層６４をパターニングす
る。この開口部６６は、配線溝４２が形成されることに
なる領域の上方において形成されている。ネガ型のレジ
スト層の非露光部６４ｂを除去する現像液としては、ポ
ジ型のレジスト層の非露光部６０ｂを除去しないもので
あれば特に限定されない。ネガ型のレジスト層の非露光
部６４ｂを除去する現像液の具体例としては、たとえ
ば、エステルやキシレンなどの有機溶剤等を挙げること
ができる。
ネガ型のレジスト層の非露光部６４ｂを除去し開口部６
６を形成し、ネガ型のレジスト層６４をパターニングす
る。この開口部６６は、配線溝４２が形成されることに
なる領域の上方において形成されている。ネガ型のレジ
スト層の非露光部６４ｂを除去する現像液としては、ポ
ジ型のレジスト層の非露光部６０ｂを除去しないもので
あれば特に限定されない。ネガ型のレジスト層の非露光
部６４ｂを除去する現像液の具体例としては、たとえ
ば、エステルやキシレンなどの有機溶剤等を挙げること
ができる。
【００３２】次に、図８に示すように、現像液を用いて
ポジ型のレジスト層の露光部６０ａを除去し、開口部６
２を形成し、ポジ型のレジスト層６０をパターニングす
る。この開口部６２は、スルーホール３２が形成される
ことになる領域の上方において形成されている。ポジ型
のレジスト層の露光部６０ａを除去する現像液として
は、ネガ型のレジスト層の露光部６４ａを除去しないも
のであれば特に限定されない。ポジ型のレジスト層の露
光部６０ａを除去する現像液の具体例としては、たとえ
ばテトラメチルアンモニウムハイドロオキサイド（ＴＭ
ＡＨ）やコリンなどを主原料とした有機アルカリ水溶液
などを挙げることができる。
ポジ型のレジスト層の露光部６０ａを除去し、開口部６
２を形成し、ポジ型のレジスト層６０をパターニングす
る。この開口部６２は、スルーホール３２が形成される
ことになる領域の上方において形成されている。ポジ型
のレジスト層の露光部６０ａを除去する現像液として
は、ネガ型のレジスト層の露光部６４ａを除去しないも
のであれば特に限定されない。ポジ型のレジスト層の露
光部６０ａを除去する現像液の具体例としては、たとえ
ばテトラメチルアンモニウムハイドロオキサイド（ＴＭ
ＡＨ）やコリンなどを主原料とした有機アルカリ水溶液
などを挙げることができる。
【００３３】以下、残存したポジ型のレジスト層の非露
光部６０ｂを「第１のレジスト層Ｒ１」といい、残存し
たネガ型のレジスト層の露光部を「第２のレジスト層Ｒ
２」という。さらに以下において、第１のレジスト層Ｒ
１と第２のレジスト層Ｒ２とを総称して「レジスト層
Ｒ」という。第２のレジスト層Ｒ２には、所定の位置に
開口部６６が形成されている。また、第２のレジスト層
Ｒ２の所定の開口部６６の下には、第２のレジスト層Ｒ
２において開口部６２が形成されている。そのため、レ
ジスト層Ｒには、階段状の開口部Ｈが形成されている。
光部６０ｂを「第１のレジスト層Ｒ１」といい、残存し
たネガ型のレジスト層の露光部を「第２のレジスト層Ｒ
２」という。さらに以下において、第１のレジスト層Ｒ
１と第２のレジスト層Ｒ２とを総称して「レジスト層
Ｒ」という。第２のレジスト層Ｒ２には、所定の位置に
開口部６６が形成されている。また、第２のレジスト層
Ｒ２の所定の開口部６６の下には、第２のレジスト層Ｒ
２において開口部６２が形成されている。そのため、レ
ジスト層Ｒには、階段状の開口部Ｈが形成されている。
【００３４】（３）階段状の溝部の形成 次に、レジスト層Ｒと絶縁層５０とを同時にエッチング
し、図１２に示すように、レジスト層Ｒの開口部Ｈの形
状を絶縁層５０に転写し、階段状の溝部８０を形成す
る。すなわち、絶縁層５０の上部（第２の配線絶縁層４
０）において配線溝４２を、絶縁層５０の下部（第２の
層間絶縁層３０）においてスルーホール３２を、同時に
かつ自己整合的に形成する。
し、図１２に示すように、レジスト層Ｒの開口部Ｈの形
状を絶縁層５０に転写し、階段状の溝部８０を形成す
る。すなわち、絶縁層５０の上部（第２の配線絶縁層４
０）において配線溝４２を、絶縁層５０の下部（第２の
層間絶縁層３０）においてスルーホール３２を、同時に
かつ自己整合的に形成する。
【００３５】以下、レジスト層Ｒと絶縁層５０とを同時
にエッチングすることによって、レジスト層Ｒの開口部
Ｈの形状が絶縁層５０に転写される過程を、図９〜図１
２を参照しながら説明する。
にエッチングすることによって、レジスト層Ｒの開口部
Ｈの形状が絶縁層５０に転写される過程を、図９〜図１
２を参照しながら説明する。
【００３６】まず、図９に示すように、第２のレジスト
層Ｒ２の開口部６２における絶縁層５０がエッチングさ
れはじめる。すなわち、スルーホール３２が形成される
ことになる領域の上方における絶縁層５０がエッチング
され、絶縁層５０の上部において溝部５２が形成され
る。絶縁層５０のエッチングの際、レジスト層Ｒも同時
にエッチングされる。こうしてエッチングが進行するこ
とにより、図１０に示すように、第１のレジスト層Ｒ１
によって被覆されていなかった第２のレジスト層Ｒ２が
除去された段階で、溝部５２の形状は、スルーホール３
２の原型を有することになる。
層Ｒ２の開口部６２における絶縁層５０がエッチングさ
れはじめる。すなわち、スルーホール３２が形成される
ことになる領域の上方における絶縁層５０がエッチング
され、絶縁層５０の上部において溝部５２が形成され
る。絶縁層５０のエッチングの際、レジスト層Ｒも同時
にエッチングされる。こうしてエッチングが進行するこ
とにより、図１０に示すように、第１のレジスト層Ｒ１
によって被覆されていなかった第２のレジスト層Ｒ２が
除去された段階で、溝部５２の形状は、スルーホール３
２の原型を有することになる。
【００３７】さらにエッチングを継続すると、図１１に
示すように、第１のレジスト層Ｒ１の開口部６６におけ
る絶縁層５０、具体的には配線溝４２が形成される領域
の絶縁層５０がエッチングされていく。なお、この絶縁
層５０のエッチングの際においても、レジスト層Ｒもエ
ッチングされていく。また、絶縁層５０のエッチング
は、溝部５２の形状を維持しながら進行していき、溝部
５２の底面が第１の配線層２２の上面に達するまで行わ
れる。
示すように、第１のレジスト層Ｒ１の開口部６６におけ
る絶縁層５０、具体的には配線溝４２が形成される領域
の絶縁層５０がエッチングされていく。なお、この絶縁
層５０のエッチングの際においても、レジスト層Ｒもエ
ッチングされていく。また、絶縁層５０のエッチング
は、溝部５２の形状を維持しながら進行していき、溝部
５２の底面が第１の配線層２２の上面に達するまで行わ
れる。
【００３８】溝部５２の底面が第１の配線層２２に達し
た段階で、図１２に示すように、絶縁層５０の上部（第
２の配線絶縁層４０）において配線溝４２が形成され、
絶縁層５０の下部（第２の層間絶縁層３０）においてス
ルーホール３２が形成される。以上のようにして、絶縁
層５０において、レジスト層Ｒの開口部Ｈの形状が転写
した階段状の溝部８０が形成される。エッチングを終了
した段階で、絶縁層５０の上にレジスト層Ｒが残存して
いた場合には、必要に応じてレジスト層Ｒを除去するこ
とができる。
た段階で、図１２に示すように、絶縁層５０の上部（第
２の配線絶縁層４０）において配線溝４２が形成され、
絶縁層５０の下部（第２の層間絶縁層３０）においてス
ルーホール３２が形成される。以上のようにして、絶縁
層５０において、レジスト層Ｒの開口部Ｈの形状が転写
した階段状の溝部８０が形成される。エッチングを終了
した段階で、絶縁層５０の上にレジスト層Ｒが残存して
いた場合には、必要に応じてレジスト層Ｒを除去するこ
とができる。
【００３９】絶縁層５０とレジスト層Ｒとを同時にエッ
チングする際のエッチング法としては、好ましくはドラ
イエッチング法である。ドライエッチング法によれば、
エッチング条件（たとえばエッチャント，プラズマ密
度，圧力，温度）を調整することにより、絶縁層５０の
エッチングレートとレジスト層Ｒのエッチングレートと
を独立に変えることができる。また、第１のエッチング
と後述の第２のエッチングとを同一装置内で実施するこ
とができる。また、このエッチングのエッチャントとし
ては、絶縁層５０とレジスト層Ｒとを同時にエッチング
することができるものであれば特に限定されないが、Ｃ
Ｆ系のガスを含む混合ガスであることが好ましい。この
ＣＦ系のガスとしては、ＣＦ4 ，ＣＨＦ3 ，Ｃ2 Ｆ6 ，
Ｃ4 Ｆ8 およびＣ5 Ｆ8 から選択される少なくとも１種
であることが好ましい。また、ＣＦ系のガスを含む混合
ガスは、ＣＯ，Ａｒ，Ｏ2 およびＮ2 から選択される少
なくとも１種を含むことが好ましい。
チングする際のエッチング法としては、好ましくはドラ
イエッチング法である。ドライエッチング法によれば、
エッチング条件（たとえばエッチャント，プラズマ密
度，圧力，温度）を調整することにより、絶縁層５０の
エッチングレートとレジスト層Ｒのエッチングレートと
を独立に変えることができる。また、第１のエッチング
と後述の第２のエッチングとを同一装置内で実施するこ
とができる。また、このエッチングのエッチャントとし
ては、絶縁層５０とレジスト層Ｒとを同時にエッチング
することができるものであれば特に限定されないが、Ｃ
Ｆ系のガスを含む混合ガスであることが好ましい。この
ＣＦ系のガスとしては、ＣＦ4 ，ＣＨＦ3 ，Ｃ2 Ｆ6 ，
Ｃ4 Ｆ8 およびＣ5 Ｆ8 から選択される少なくとも１種
であることが好ましい。また、ＣＦ系のガスを含む混合
ガスは、ＣＯ，Ａｒ，Ｏ2 およびＮ2 から選択される少
なくとも１種を含むことが好ましい。
【００４０】（４）配線層とコンタクト層との形成 次いで、図１３に示すように、スルーホール３２および
配線溝４２を充填するように、絶縁層５０上に導電層７
０を形成する。導電層７０は、Ａｌ合金、Ｃｕ合金、純
Ｃｕなどの１層の配線層からなるもの、Ｗ埋め込み配線
層またはこれらのいずれかからなる配線層の下層にＴ
ｉ，ＴｉＮなどのバリア膜やウエッティング層などを形
成した積層構造であってもよい。積層構造の具体例とし
ては、Ａｌ合金層を主体とする配線層の場合、Ｔｉ／Ｔ
ｉＮ／Ａｌ−Ｃｕ，Ｔｉ／Ａｌ−Ｃｕ，Ｔａ／ＴａＮ／
Ａｌ−Ｃｕ，Ｎｂ／Ａｌ−Ｃｕなどの積層構造を挙げら
れ、Ｃｕを主体とする配線層の場合、Ｔｉ／ＴｉＮ／Ｃ
ｕ，Ｔａ／ＴａＮ／Ｃｕ，ＷＮ／Ｃｕなどの積層構造を
挙げることができる。導電層７０を形成する方法として
は、たとえばＣＶＤ法，メッキを利用した方法，スパッ
タリング，蒸着法，塗布法などを挙げることができる。
配線溝４２を充填するように、絶縁層５０上に導電層７
０を形成する。導電層７０は、Ａｌ合金、Ｃｕ合金、純
Ｃｕなどの１層の配線層からなるもの、Ｗ埋め込み配線
層またはこれらのいずれかからなる配線層の下層にＴ
ｉ，ＴｉＮなどのバリア膜やウエッティング層などを形
成した積層構造であってもよい。積層構造の具体例とし
ては、Ａｌ合金層を主体とする配線層の場合、Ｔｉ／Ｔ
ｉＮ／Ａｌ−Ｃｕ，Ｔｉ／Ａｌ−Ｃｕ，Ｔａ／ＴａＮ／
Ａｌ−Ｃｕ，Ｎｂ／Ａｌ−Ｃｕなどの積層構造を挙げら
れ、Ｃｕを主体とする配線層の場合、Ｔｉ／ＴｉＮ／Ｃ
ｕ，Ｔａ／ＴａＮ／Ｃｕ，ＷＮ／Ｃｕなどの積層構造を
挙げることができる。導電層７０を形成する方法として
は、たとえばＣＶＤ法，メッキを利用した方法，スパッ
タリング，蒸着法，塗布法などを挙げることができる。
【００４１】次に、導電層７０を研磨し平坦化し、第２
の配線絶縁層４０の上面と、導電層７０の上面とが、基
板を基準としてほぼ同一の高さとなるようにする。導電
層７０の研磨の方法として、たとえばＣＭＰ法，ドライ
エッチバック，ウエット除去などを挙げることができ
る。
の配線絶縁層４０の上面と、導電層７０の上面とが、基
板を基準としてほぼ同一の高さとなるようにする。導電
層７０の研磨の方法として、たとえばＣＭＰ法，ドライ
エッチバック，ウエット除去などを挙げることができ
る。
【００４２】以上のようにして、スルーホール３２には
コンタクト層３４が形成され、配線溝４２には第２の配
線層４４が形成される。こうして、図１に示す、本実施
の形態にかかる半導体装置１００が完成する。
コンタクト層３４が形成され、配線溝４２には第２の配
線層４４が形成される。こうして、図１に示す、本実施
の形態にかかる半導体装置１００が完成する。
【００４３】本実施の形態において特徴的な点は、たと
えば以下の点にある。
えば以下の点にある。
【００４４】（１）第１に、レジスト層Ｒと絶縁層５０
とを同時にエッチングし、絶縁層５０にレジスト層Ｒの
開口部Ｈの形状が反映された階段状の溝部８０を形成し
たこと、すなわち配線溝４２とスルーホール３２とを同
時かつ自己整合的に形成したことである。このようにし
てスルーホール３２と配線溝４２とを形成したことによ
り、たとえば、次のような利点がある。
とを同時にエッチングし、絶縁層５０にレジスト層Ｒの
開口部Ｈの形状が反映された階段状の溝部８０を形成し
たこと、すなわち配線溝４２とスルーホール３２とを同
時かつ自己整合的に形成したことである。このようにし
てスルーホール３２と配線溝４２とを形成したことによ
り、たとえば、次のような利点がある。
【００４５】第２の層間絶縁層３０と第２の配線絶縁層
４０との間に、窒化シリコン膜を介在させることなく、
スルーホール３２と配線溝４２とを同時に形成すること
ができる。このため、窒化シリコン膜を介在させる工程
および窒化シリコン膜を開口する工程を減らすことがで
きる。
４０との間に、窒化シリコン膜を介在させることなく、
スルーホール３２と配線溝４２とを同時に形成すること
ができる。このため、窒化シリコン膜を介在させる工程
および窒化シリコン膜を開口する工程を減らすことがで
きる。
【００４６】また、本実施の形態においては、絶縁層５
０のエッチングにおいて、同時にレジスト層Ｒを除去し
ている。このため、レジスト層Ｒを除去する工程を減ら
すことができる。また、絶縁層５０の階段状の溝部８０
の形状は、レジスト層Ｒの開口部Ｈの形状が反映した形
状となっているため、レジスト層Ｒの形状（特に第１の
レジスト層Ｒ１の膜厚，第２のレジスト層Ｒ２の膜
厚）、エッチング条件（たとえば各レジスト層と絶縁層
との選択比）等を制御することのみで、絶縁層５０にお
けるスルーホール３２と配線溝４２との深さの比を制御
することができる。
０のエッチングにおいて、同時にレジスト層Ｒを除去し
ている。このため、レジスト層Ｒを除去する工程を減ら
すことができる。また、絶縁層５０の階段状の溝部８０
の形状は、レジスト層Ｒの開口部Ｈの形状が反映した形
状となっているため、レジスト層Ｒの形状（特に第１の
レジスト層Ｒ１の膜厚，第２のレジスト層Ｒ２の膜
厚）、エッチング条件（たとえば各レジスト層と絶縁層
との選択比）等を制御することのみで、絶縁層５０にお
けるスルーホール３２と配線溝４２との深さの比を制御
することができる。
【００４７】また、スルーホール３２と配線溝４２とを
同時に形成することができるため、工程の簡素化が図ら
れる。
同時に形成することができるため、工程の簡素化が図ら
れる。
【００４８】（２）第２に、以下の工程を含む方法によ
り、レジスト層Ｒを形成したことである。１）絶縁層５
０の上にポジ型のレジスト層６０を形成・露光し、次い
でポジ型のレジスト層６０の上にネガ型のレジスト層６
４を形成・露光する工程。２）ポジ型のレジスト層の非
露光部６０ｂを除去しない現像液によって、ネガ型のレ
ジスト層６４を現像し、所定の位置に開口部６６を形成
する工程。３）ネガ型のレジスト層の露光部６４ａを除
去しない現像液によって、ポジ型のレジスト層６０を現
像し、所定の位置に開口部６２を形成する工程。
り、レジスト層Ｒを形成したことである。１）絶縁層５
０の上にポジ型のレジスト層６０を形成・露光し、次い
でポジ型のレジスト層６０の上にネガ型のレジスト層６
４を形成・露光する工程。２）ポジ型のレジスト層の非
露光部６０ｂを除去しない現像液によって、ネガ型のレ
ジスト層６４を現像し、所定の位置に開口部６６を形成
する工程。３）ネガ型のレジスト層の露光部６４ａを除
去しない現像液によって、ポジ型のレジスト層６０を現
像し、所定の位置に開口部６２を形成する工程。
【００４９】このようにしてレジスト層Ｒを形成するこ
とによって、以下の理由で、レジスト層Ｒの開口部Ｈの
形状を、きれいな階段形状、すなわち第２のレジスト層
Ｒ２の開口部６６の底面と、第１のレジスト層Ｒ１の開
口部６２の側面とのなす角をほぼ直角にすることができ
る。
とによって、以下の理由で、レジスト層Ｒの開口部Ｈの
形状を、きれいな階段形状、すなわち第２のレジスト層
Ｒ２の開口部６６の底面と、第１のレジスト層Ｒ１の開
口部６２の側面とのなす角をほぼ直角にすることができ
る。
【００５０】ネガ型のレジスト層６４を現像する現像液
として、ポジ型のレジスト層の非露光部６０ｂを除去し
ないものを用いているため、ネガ型のレジスト層６４の
現像の際、ポジ型のレジスト層の非露光部６０ｂの形状
は変化しない。また、ポジ型のレジスト層６０を現像す
る現像液として、ネガ型のレジスト層の露光部６４ａを
除去しないものを用いているため、ポジ型のレジスト層
６０の現像の際、ネガ型のレジスト層の露光部６４ａの
形状は変化しない。このような理由で、レジスト層Ｒの
開口部Ｈの形状をきれいな階段形状にすることができ
る。
として、ポジ型のレジスト層の非露光部６０ｂを除去し
ないものを用いているため、ネガ型のレジスト層６４の
現像の際、ポジ型のレジスト層の非露光部６０ｂの形状
は変化しない。また、ポジ型のレジスト層６０を現像す
る現像液として、ネガ型のレジスト層の露光部６４ａを
除去しないものを用いているため、ポジ型のレジスト層
６０の現像の際、ネガ型のレジスト層の露光部６４ａの
形状は変化しない。このような理由で、レジスト層Ｒの
開口部Ｈの形状をきれいな階段形状にすることができ
る。
【００５１】また、スルーホール３２を形成するための
フォトリソ技術を軽減することができる。つまり、スル
ーホール３２のパターンを、ポジ型のレジスト層６０の
パターンに依存させているため、アライメントエラーに
起因するスルーホール３２の細りがなく、メタルのＧａ
ｐ−ｆｉｌｌマージン不足による断線、ＥＭ（エレクト
ロマイグレーション）劣化、コンタクト抵抗の増大を防
止することができ、その結果、配線の信頼性が増す。
フォトリソ技術を軽減することができる。つまり、スル
ーホール３２のパターンを、ポジ型のレジスト層６０の
パターンに依存させているため、アライメントエラーに
起因するスルーホール３２の細りがなく、メタルのＧａ
ｐ−ｆｉｌｌマージン不足による断線、ＥＭ（エレクト
ロマイグレーション）劣化、コンタクト抵抗の増大を防
止することができ、その結果、配線の信頼性が増す。
【００５２】本実施の形態は、本発明の要旨を越えない
範囲において、種々の変更が可能である。たとえば次の
ような変更が可能である。
範囲において、種々の変更が可能である。たとえば次の
ような変更が可能である。
【００５３】（１）上記の実施の形態においては、第１
の配線層２２の上に形成された絶縁層５０にスルーホー
ル３２と配線溝４２とを同時に形成したが、本実施の形
態に示した方法は、半導体素子が形成された基板１０の
表面に形成された第１層目、あるいは第２層目より上の
絶縁層５０にコンタクトホールと配線溝４２とを同時に
形成する場合にも適用できる。
の配線層２２の上に形成された絶縁層５０にスルーホー
ル３２と配線溝４２とを同時に形成したが、本実施の形
態に示した方法は、半導体素子が形成された基板１０の
表面に形成された第１層目、あるいは第２層目より上の
絶縁層５０にコンタクトホールと配線溝４２とを同時に
形成する場合にも適用できる。
【００５４】（２）上記の実施の形態においては、レジ
スト層Ｒは、ポジ型のレジスト層６０の上にネガ型のレ
ジスト層６４が形成された形態であったが、これとは逆
にネガ型のレジスト層の上にポジ型のレジスト層が形成
された形態であってもよい。
スト層Ｒは、ポジ型のレジスト層６０の上にネガ型のレ
ジスト層６４が形成された形態であったが、これとは逆
にネガ型のレジスト層の上にポジ型のレジスト層が形成
された形態であってもよい。
【００５５】（３）上記の実施の形態においては、ポジ
型のレジスト層６０を露光した後、ポジ型のレジスト層
６０を現像せずにその上にネガ型のレジスト層６４を形
成したが、ポジ型のレジスト層６０を現像した後、ネガ
型のレジスト層６４を形成してもよい。
型のレジスト層６０を露光した後、ポジ型のレジスト層
６０を現像せずにその上にネガ型のレジスト層６４を形
成したが、ポジ型のレジスト層６０を現像した後、ネガ
型のレジスト層６４を形成してもよい。
【００５６】（４）上記の実施の形態においては、ネガ
型のレジスト層とポジ型のレジスト層との現像に異なる
現像液を用いたが、同一の現像液を使用し、途中で現像
液の濃度を変えることで、同時に２層のレジスト層の開
口部を形成してもよい。
型のレジスト層とポジ型のレジスト層との現像に異なる
現像液を用いたが、同一の現像液を使用し、途中で現像
液の濃度を変えることで、同時に２層のレジスト層の開
口部を形成してもよい。
【図１】実施の形態に係る半導体装置を模式的に示す断
面図である。
面図である。
【図２】実施の形態に係る半導体装置の製造方法の工程
を模式的に示す断面図である。
を模式的に示す断面図である。
【図３】実施の形態に係る半導体装置の製造方法の工程
を模式的に示す断面図である。
を模式的に示す断面図である。
【図４】実施の形態に係る半導体装置の製造方法の工程
を模式的に示す断面図である。
を模式的に示す断面図である。
【図５】実施の形態に係る半導体装置の製造方法の工程
を模式的に示す断面図である。
を模式的に示す断面図である。
【図６】実施の形態に係る半導体装置の製造方法の工程
を模式的に示す断面図である。
を模式的に示す断面図である。
【図７】実施の形態に係る半導体装置の製造方法の工程
を模式的に示す断面図である。
を模式的に示す断面図である。
【図８】実施の形態に係る半導体装置の製造方法の工程
を模式的に示す断面図である。
を模式的に示す断面図である。
【図９】実施の形態に係る半導体装置の製造方法の工程
を模式的に示す断面図である。
を模式的に示す断面図である。
【図１０】実施の形態に係る半導体装置の製造方法の工
程を模式的に示す断面図である。
程を模式的に示す断面図である。
【図１１】実施の形態に係る半導体装置の製造方法の工
程を模式的に示す断面図である。
程を模式的に示す断面図である。
【図１２】実施の形態に係る半導体装置の製造方法の工
程を模式的に示す断面図である。
程を模式的に示す断面図である。
【図１３】実施の形態に係る半導体装置の製造方法の工
程を模式的に示す断面図である。
程を模式的に示す断面図である。
【図１４】従来例に係る半導体装置の製造方法の工程を
模式的に示す断面図である。
模式的に示す断面図である。
【図１５】従来例に係る半導体装置の製造方法の工程を
模式的に示す断面図である。
模式的に示す断面図である。
【図１６】従来例に係る半導体装置の製造方法の工程を
模式的に示す断面図である。
模式的に示す断面図である。
１０ 基板 １２ 第１の層間絶縁層 ２０ 第１の配線絶縁層 ２２ 第１の配線層 ３０ 第２の層間絶縁層 ３２ スルーホール ３４ コンタクト層 ４０ 第２の配線絶縁層 ４２ 配線溝 ４４ 第２の配線層 ５０ 絶縁層 ５２ 溝部 Ｒ レジスト層 Ｈ レジスト層の開口部 Ｒ１ 第１のレジスト層 Ｒ２ 第２のレジスト層 ６０ ポジ型のレジスト層 ６０ａ ポジ型のレジスト層の露光部 ６０ｂ ポジ型のレジスト層の非露光部 ６２ ポジ型のレジスト層の開口部 ６４ ネガ型のレジスト層 ６４ａ ネガ型のレジスト層の露光部 ６４ｂ ネガ型のレジスト層の非露光部 ６６ ネガ型のレジスト層の開口部 ７０ 導電層 ８０ 階段状の溝部 １００ 半導体装置
Claims (9)
- 【請求項１】 複数の配線層と、該配線層の相互間に存
在する絶縁層とを含む半導体装置の製造方法であって、
（Ａ）第１の配線層の上に絶縁層を形成する工程、
（Ｂ）前記絶縁層の上部において、第２の配線層を形成
することになる領域に配線溝を形成し、かつ該絶縁層の
下部において、該第２の配線層と前記第１の配線層とを
電気的に接続するコンタクト層を形成することになる領
域にスルーホールを形成する工程、および（Ｃ）前記配
線溝および前記スルーホールに導電材を一体的に充填
し、前記配線溝において前記第２の配線層を形成し、前
記スルーホールにおいて前記コンタクト層を形成する工
程を含み、 前記工程（Ｂ）は、以下の工程（ａ）および（ｂ）を含
む半導体装置の製造方法。（ａ）前記絶縁層の上に、レ
ジスト層を形成する工程であって、 第１のレジスト層と、該第１のレジスト層と感光特性が
異なる第２のレジスト層とからなり、 前記第１のレジスト層は、前記絶縁層の上に形成され、
かつ、前記スルーホールが形成される領域の上方におい
て第１の開口部を有し、 前記第２のレジスト層は、前記第１のレジスト層の上に
形成され、かつ、前記配線溝が形成される領域の上方に
おいて第２の開口部を有する、前記レジスト層を形成す
る工程、および（ｂ）前記レジスト層と前記絶縁層とを
同時にエッチングする工程。 - 【請求項２】 請求項１において、 前記第１のレジスト層は、ポジ型のレジスト層であり、 前記第２のレジスト層は、ネガ型のレジスト層である、
半導体装置の製造方法。 - 【請求項３】 請求項１において、 前記第１のレジスト層は、ネガ型のレジスト層であり、 前記第２のレジスト層は、ポジ型のレジスト層である、
半導体装置の製造方法。 - 【請求項４】 請求項１ないし３のいずれかにおいて、 前記工程（ａ）における前記レジスト層は、以下の工程
（ｃ）〜（ｈ）を含む方法により形成される、半導体装
置の製造方法。（ｃ）前記絶縁層の上に、第１のレジス
ト層を形成する工程、（ｄ）前記第１のレジスト層の所
定の部分を露光する工程、（ｅ）前記第１のレジスト層
の上に、前記第２のレジスト層を形成する工程、（ｆ）
前記第２のレジスト層の所定の部分を露光する工程、
（ｇ）前記第２のレジスト層を現像し、前記第２の開口
部を形成する工程、および（ｈ）前記第１のレジスト層
を現像し、前記第１の開口部を形成する工程。 - 【請求項５】 請求項４において、 前記工程（ｇ）の現像の際に使用する現像液は、前記第
１のレジスト層を除去しない現像液であり、 前記工程（ｈ）の現像の際に使用する現像液は、前記第
２のレジスト層を除去しない現像液である、半導体装置
の製造方法。 - 【請求項６】 請求項１ないし５のいずれかにおいて、 前記工程（ｂ）におけるエッチングのエッチャントは、
ＣＦ系のガスを含む混合ガスである、半導体装置の製造
方法。 - 【請求項７】 請求項６において、 前記ＣＦ系のガスは、ＣＦ4 ，ＣＨＦ3 ，Ｃ2 Ｆ6 ，Ｃ
4 Ｆ8 およびＣ5 Ｆ8から選択される少なくとも１種で
ある、半導体装置の製造方法。 - 【請求項８】 請求項６または７において、 前記ＣＦ系のガスを含む混合ガスは、ＣＯ，Ａｒ，Ｏ2
およびＮ2 から選択される少なくとも１種を含む、半導
体装置の製造方法。 - 【請求項９】 請求項１ないし８のいずれかにおいて、 前記導電材は、少なくとも、アルミニウムまたは銅のい
ずれか一方を含む、半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09735799A JP3700460B2 (ja) | 1999-04-05 | 1999-04-05 | 半導体装置およびその製造方法 |
| US09/534,937 US6350674B1 (en) | 1999-04-05 | 2000-03-24 | Manufacturing method for semiconductor device having a multilayer interconnect |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09735799A JP3700460B2 (ja) | 1999-04-05 | 1999-04-05 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000294628A true JP2000294628A (ja) | 2000-10-20 |
| JP3700460B2 JP3700460B2 (ja) | 2005-09-28 |
Family
ID=14190256
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09735799A Expired - Fee Related JP3700460B2 (ja) | 1999-04-05 | 1999-04-05 | 半導体装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6350674B1 (ja) |
| JP (1) | JP3700460B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100747142B1 (ko) * | 2002-05-16 | 2007-08-07 | 인피네온 테크놀로지스 아게 | 에칭 단계 수가 감소된 이중 다마신 구조체에 ｍｒａｍ오프셋 셀을 제조하는 방법 |
| JP2013082107A (ja) * | 2011-10-07 | 2013-05-09 | Toshiba Hokuto Electronics Corp | サーマルプリントヘッドおよびその製造方法 |
| JP2014066992A (ja) * | 2012-09-07 | 2014-04-17 | Tokyo Ohka Kogyo Co Ltd | パターン形成方法、構造体、櫛型電極の製造方法、及び二次電池 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002170885A (ja) * | 2000-12-04 | 2002-06-14 | Fujitsu Ltd | 半導体装置の製造方法 |
| US7311852B2 (en) * | 2001-03-30 | 2007-12-25 | Lam Research Corporation | Method of plasma etching low-k dielectric materials |
| TW488080B (en) * | 2001-06-08 | 2002-05-21 | Au Optronics Corp | Method for producing thin film transistor |
| TWI226501B (en) * | 2003-01-03 | 2005-01-11 | Quanta Display Inc | Method of forming a thin film transistor liquid crystal display |
| JP2005064226A (ja) * | 2003-08-12 | 2005-03-10 | Renesas Technology Corp | 配線構造 |
| KR100942698B1 (ko) | 2007-12-07 | 2010-02-16 | 한국전자통신연구원 | 다층의 금속 배선 제조 방법 |
| US9117882B2 (en) * | 2011-06-10 | 2015-08-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Non-hierarchical metal layers for integrated circuits |
| CN102760696A (zh) * | 2012-07-27 | 2012-10-31 | 上海华力微电子有限公司 | 通孔优先铜互连制作方法 |
| CN102810511A (zh) * | 2012-09-11 | 2012-12-05 | 上海华力微电子有限公司 | 一种铜互联线的制作方法 |
| CN102938392A (zh) * | 2012-11-02 | 2013-02-20 | 上海华力微电子有限公司 | 一种铜互联线的制作工艺 |
| US9340451B2 (en) * | 2013-02-28 | 2016-05-17 | Corning Incorporated | Machining of fusion-drawn glass laminate structures containing a photomachinable layer |
| JP6150587B2 (ja) | 2013-03-29 | 2017-06-21 | 東京応化工業株式会社 | パターン形成方法、構造体、櫛型電極の製造方法、及び二次電池 |
| CN106647014A (zh) * | 2017-03-23 | 2017-05-10 | 京东方科技集团股份有限公司 | 彩膜基板及其制备方法、显示面板 |
| US20190109090A1 (en) * | 2017-08-15 | 2019-04-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | Interconnection structure lined by isolation layer |
| US11764062B2 (en) * | 2017-11-13 | 2023-09-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming semiconductor structure |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5832502B2 (ja) * | 1978-12-29 | 1983-07-13 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| JPH0817918A (ja) | 1994-06-29 | 1996-01-19 | Toshiba Corp | 半導体装置及びその製造方法 |
| US5635423A (en) * | 1994-10-11 | 1997-06-03 | Advanced Micro Devices, Inc. | Simplified dual damascene process for multi-level metallization and interconnection structure |
| US6010955A (en) * | 1996-09-23 | 2000-01-04 | Kabushiki Kaisha Toshiba | Electrical connection forming process for semiconductor devices |
| US6066569A (en) | 1997-09-30 | 2000-05-23 | Siemens Aktiengesellschaft | Dual damascene process for metal layers and organic intermetal layers |
| US5877076A (en) * | 1997-10-14 | 1999-03-02 | Industrial Technology Research Institute | Opposed two-layered photoresist process for dual damascene patterning |
| US6017817A (en) | 1999-05-10 | 2000-01-25 | United Microelectronics Corp. | Method of fabricating dual damascene |
| US6211061B1 (en) | 1999-10-29 | 2001-04-03 | Taiwan Semiconductor Manufactuirng Company | Dual damascene process for carbon-based low-K materials |
-
1999
- 1999-04-05 JP JP09735799A patent/JP3700460B2/ja not_active Expired - Fee Related
-
2000
- 2000-03-24 US US09/534,937 patent/US6350674B1/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100747142B1 (ko) * | 2002-05-16 | 2007-08-07 | 인피네온 테크놀로지스 아게 | 에칭 단계 수가 감소된 이중 다마신 구조체에 ｍｒａｍ오프셋 셀을 제조하는 방법 |
| JP2013082107A (ja) * | 2011-10-07 | 2013-05-09 | Toshiba Hokuto Electronics Corp | サーマルプリントヘッドおよびその製造方法 |
| JP2014066992A (ja) * | 2012-09-07 | 2014-04-17 | Tokyo Ohka Kogyo Co Ltd | パターン形成方法、構造体、櫛型電極の製造方法、及び二次電池 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6350674B1 (en) | 2002-02-26 |
| JP3700460B2 (ja) | 2005-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3721275B2 (ja) | 感光性ポリマーを使用するデュアルダマシン工程による金属配線の形成方法 | |
| JP3501280B2 (ja) | 半導体装置の製造方法 | |
| JP3700460B2 (ja) | 半導体装置およびその製造方法 | |
| JP3309783B2 (ja) | 半導体装置の製造方法 | |
| JP2000208616A (ja) | 半導体装置の製造方法 | |
| US20160218062A1 (en) | Thin film resistor integration in copper damascene metallization | |
| US6350682B1 (en) | Method of fabricating dual damascene structure using a hard mask | |
| KR100342639B1 (ko) | 반도체 구조물의 제조 방법 | |
| US6806574B2 (en) | Semiconductor device having multilevel interconnections and method of manufacturing the same | |
| JP3525788B2 (ja) | 半導体装置の製造方法 | |
| JP3369817B2 (ja) | 半導体装置 | |
| JP3988592B2 (ja) | 半導体装置の製造方法 | |
| US5869393A (en) | Method for fabricating multi-level interconnection | |
| US7354859B2 (en) | Method of manufacturing semiconductor device | |
| JPH0974134A (ja) | 半導体素子の配線形成方法 | |
| JP3040500B2 (ja) | 半導体装置の製造方法 | |
| JPH0653331A (ja) | 半導体装置及びその製造方法 | |
| KR100607753B1 (ko) | 반도체 소자의 금속 배선층 형성 방법 | |
| US20010051424A1 (en) | Method of forming an opening in a dielectric layer in integrated circuit | |
| KR100304701B1 (ko) | 알루미늄 및 텅스텐으로 비아홀이 매립된 반도체 장치 및 그 제조방법 | |
| KR100193889B1 (ko) | 반도체 소자의 비아홀 형성방법 | |
| KR100243290B1 (ko) | 배선층의 이동을 방지할 수 있는 구조의 반도체장치 | |
| JPH11162983A (ja) | 半導体装置及びその製造方法 | |
| JP2001313334A (ja) | 半導体装置の製造方法 | |
| JP2000036537A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040924 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050315 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050512 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050621 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050704 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080722 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090722 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100722 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110722 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110722 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120722 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120722 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130722 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |