JPS5832502B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5832502B2 JPS5832502B2 JP53165713A JP16571378A JPS5832502B2 JP S5832502 B2 JPS5832502 B2 JP S5832502B2 JP 53165713 A JP53165713 A JP 53165713A JP 16571378 A JP16571378 A JP 16571378A JP S5832502 B2 JPS5832502 B2 JP S5832502B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- manufacturing
- semiconductor device
- silicon
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Weting (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に関し、特に短チャンネ
ルシリコンゲー１−ＭＯ８型半導体集積回路において高
密度、高速度の半導体集積回路を制御性良く得ることを
目的とする。
ルシリコンゲー１−ＭＯ８型半導体集積回路において高
密度、高速度の半導体集積回路を制御性良く得ることを
目的とする。
シリコアゲ−１−ＭＯ８型半導体集積回路は近年ますま
す高密度化が要求され、ゲートならびに配線となる多結
晶シリコンと金属配線層とのコンタクトを出来るだけ小
さくする努力がはられれている。
す高密度化が要求され、ゲートならびに配線となる多結
晶シリコンと金属配線層とのコンタクトを出来るだけ小
さくする努力がはられれている。
従来のこのコンタクトについて説明する。第１図ＡはＭ
ＯＳトランジスタのチャンネル領域以外の場所で多結晶
シリコンゲートとＡ７配線をコンタクトしたもので斜線
部６がコンタクト部分である。
ＯＳトランジスタのチャンネル領域以外の場所で多結晶
シリコンゲートとＡ７配線をコンタクトしたもので斜線
部６がコンタクト部分である。
１，２はソースおよびドレイン拡散層、３は多結晶シリ
コンゲート領域、４は多結晶シリコンよりなるゲート引
出し領域、５はｋｌ配線である。
コンゲート領域、４は多結晶シリコンよりなるゲート引
出し領域、５はｋｌ配線である。
このコンタクトの形成は通常ｋｌ配線層形成前に全面に
気相成長法によるシリコン酸化膜（図示せず）を形成し
、フォトエツチング技術によりこのシリコン酸化膜にコ
ンタクト用の開孔部を設ける方法が用いられ、この開孔
部の形成に際してはフォトプロセス工程のマスク合せ誤
差、シリコン酸化膜のエツチング時の横方内拡がりが不
可避であるためコンタクトの面積に対して多結晶シリコ
ンの面積を大きくしなければならない。
気相成長法によるシリコン酸化膜（図示せず）を形成し
、フォトエツチング技術によりこのシリコン酸化膜にコ
ンタクト用の開孔部を設ける方法が用いられ、この開孔
部の形成に際してはフォトプロセス工程のマスク合せ誤
差、シリコン酸化膜のエツチング時の横方内拡がりが不
可避であるためコンタクトの面積に対して多結晶シリコ
ンの面積を大きくしなければならない。
したがって、第１図Ａではゲート引出し領域４の存在な
らびにこの領域４の巾がＭＯＳトランジスタのチャンネ
ル長りよりも大きくなり配線ならびにコンタクトに要す
る占有面積が犬となり高密度化にとって大きな障害とな
っていた。
らびにこの領域４の巾がＭＯＳトランジスタのチャンネ
ル長りよりも大きくなり配線ならびにコンタクトに要す
る占有面積が犬となり高密度化にとって大きな障害とな
っていた。
第１図Ｂは同Ａにおいてゲート引出し領域４をなくし、
チャンネル領域の上方でコンタクトする構成とし占有面
積を大幅に減少させたものである。
チャンネル領域の上方でコンタクトする構成とし占有面
積を大幅に減少させたものである。
この方法においても第１図Ａで説明した方法を用いる以
上、チャンネル長りはコンタクト部分６の幅よりも大き
くなり、コンタクト部分６およびその周辺のフォトエッ
チの余裕部分の幅により規定されるため、短チャンネル
化には適さない。
上、チャンネル長りはコンタクト部分６の幅よりも大き
くなり、コンタクト部分６およびその周辺のフォトエッ
チの余裕部分の幅により規定されるため、短チャンネル
化には適さない。
すなわち、多結晶シリコンゲート領域３の幅は、コンタ
クトの幅が最小２μ、フォトエッチ余裕が最低両側に１
μづつ必要とすると、４μ以上となり、４μ以下のチャ
ンネル長は実現できない。
クトの幅が最小２μ、フォトエッチ余裕が最低両側に１
μづつ必要とすると、４μ以上となり、４μ以下のチャ
ンネル長は実現できない。
第１図Ｃはコンタクト部分６の幅をチャンネル長りと同
じとしたもので、構造的にはトランジスタの占有面積が
小さくなり短チャンネル化し高密度化には好適である。
じとしたもので、構造的にはトランジスタの占有面積が
小さくなり短チャンネル化し高密度化には好適である。
しかるに、従来、この構造のＭＯＳトランジスタを製造
するにはＡｌ配線層形成前にコンタクト領域を規定する
部分にシリコン窒化膜を選択的に形成し、選択酸化によ
りシリコン窒化膜でおおわれていない領域の表面層を熱
酸化し、その後シリコン窒化膜を除去しこの部分で１’
配線層と多結晶シリコンをコンタクトとしてＭＯＳトラ
ンジスタを形成していた。
するにはＡｌ配線層形成前にコンタクト領域を規定する
部分にシリコン窒化膜を選択的に形成し、選択酸化によ
りシリコン窒化膜でおおわれていない領域の表面層を熱
酸化し、その後シリコン窒化膜を除去しこの部分で１’
配線層と多結晶シリコンをコンタクトとしてＭＯＳトラ
ンジスタを形成していた。
従って、この方法によれば、シリコン窒化膜による選択
酸化という本質的に高温熱処理が加わるためにソースお
よびドレイン拡散領域が再拡散してゲート直下に入り込
み、重なり容量が増してＭＯＳトランジスタの高速化に
は適さない。
酸化という本質的に高温熱処理が加わるためにソースお
よびドレイン拡散領域が再拡散してゲート直下に入り込
み、重なり容量が増してＭＯＳトランジスタの高速化に
は適さない。
たとえば第１図Ｃの構造ではｌ’配線５とソース、ドレ
イン領域１゜２が重なるため相互干渉を防ぐべく上記高
温熱処理たとえば１１００℃、３０分程度行って酸化す
る必要がある。
イン領域１゜２が重なるため相互干渉を防ぐべく上記高
温熱処理たとえば１１００℃、３０分程度行って酸化す
る必要がある。
この熱処理ではソース、ドレイン拡散層は両側から０．
５μ程度チャンネル領域に入り込み、２μのチャンネル
とした場合１μのチャンネルとなり、上記高速化が不可
能となるとともにしきい値の変化、耐圧の低下の問題が
発生し極めて不都合となる。
５μ程度チャンネル領域に入り込み、２μのチャンネル
とした場合１μのチャンネルとなり、上記高速化が不可
能となるとともにしきい値の変化、耐圧の低下の問題が
発生し極めて不都合となる。
本発明は、第１図Ｃに示した占有面積の小さいＭＯＳト
ランジスタのコンタクトを自己整合的にかつ、高温熱処
理を行なうことな〈実施し、従って、例えば拡散層を浅
く形成出来、これにより高密度化、高速度化を実現しう
るシリコンゲートＭＯ８集積回路の製造方法を提供する
ものである。
ランジスタのコンタクトを自己整合的にかつ、高温熱処
理を行なうことな〈実施し、従って、例えば拡散層を浅
く形成出来、これにより高密度化、高速度化を実現しう
るシリコンゲートＭＯ８集積回路の製造方法を提供する
ものである。
なお、第１図Ｃでは多結晶シリコンゲート上に関して説
明したが、多結晶シリコン配線層上のコンタクトに関し
ても本発明は同様に適用出来る。
明したが、多結晶シリコン配線層上のコンタクトに関し
ても本発明は同様に適用出来る。
第２図Ａ−Ｄに本発明の一実施例のＭＯ８ＬＳＩの製造
方法を示す。
方法を示す。
第２図Ａは、ｐ型シリコン基板１１に、選択酸化法によ
り６０００人のフィールド酸化膜１２を形成し、８００
Ａのゲート酸化膜１３に開孔部を設け、６０００人の多
結晶シリコンを堆積後、所望のパターン出しを行ない、
多結晶シリコンゲート１４および多結晶シリコン配線層
１５ 、１５’を形成後、イオン注入法等によりソース
およびドレイン領域１６．１６’を形成する工程を示し
ている。
り６０００人のフィールド酸化膜１２を形成し、８００
Ａのゲート酸化膜１３に開孔部を設け、６０００人の多
結晶シリコンを堆積後、所望のパターン出しを行ない、
多結晶シリコンゲート１４および多結晶シリコン配線層
１５ 、１５’を形成後、イオン注入法等によりソース
およびドレイン領域１６．１６’を形成する工程を示し
ている。
第２図Ｂは上記素子表面に、６０００人の気相成長法に
よる二酸化シリコン膜１７を形成後、例えばネガタイプ
のホトレジスト１８を塗布し、１６０℃で２０分のベー
キングを行なう工程を示している。
よる二酸化シリコン膜１７を形成後、例えばネガタイプ
のホトレジスト１８を塗布し、１６０℃で２０分のベー
キングを行なう工程を示している。
このベーキング処理にてホトレジスト１８はほぼ感光性
が消失し、有機材料層となる。
が消失し、有機材料層となる。
ネガタイプのホトレジスト１８として、コダック社製Ｋ
ＴＦＲやよびＭＲ７４７を用いた。
ＴＦＲやよびＭＲ７４７を用いた。
粘度は２５ ｃｐ ３５ ｃｐのもので、塗布時の回転
数は４０００ｒｐＩＩｌ〜５０００ｒｐｍである。
数は４０００ｒｐＩＩｌ〜５０００ｒｐｍである。
なお、ホトレジストのかわりに、ポリイミドのワニスに
稀釈剤でうすめたものを用いても良い。
稀釈剤でうすめたものを用いても良い。
第２図Ｂに示すように、素子表面の凸部（多結晶シリコ
ン）上にはネガタイプのホトレジスト１８がうすく、凸
部の周辺では厚くなる。
ン）上にはネガタイプのホトレジスト１８がうすく、凸
部の周辺では厚くなる。
例えば、６０００人の段差に対して、ホトレジスト１８
のうすい部分１８“では２０００人、厚い部分１８’で
は７０００人を実現出来る。
のうすい部分１８“では２０００人、厚い部分１８’で
は７０００人を実現出来る。
すなわち、凹部には厚くホトレジスト１８が埋込まれる
。
。
次に、第２図Ｃに示すように、ネガタイプのホトレジス
ト１８上に例えばポジタイプのホトレジスト１９を塗布
し、ベーキング、露光、現像の工程により、多結晶シリ
コン１４ 、１５．１５’上ニ所望のコンタクト用開札
部２０を設ける。
ト１８上に例えばポジタイプのホトレジスト１９を塗布
し、ベーキング、露光、現像の工程により、多結晶シリ
コン１４ 、１５．１５’上ニ所望のコンタクト用開札
部２０を設ける。
このポジタイプのホトレジストとしてシブレイ社製ＡＺ
１３５０Ｊ（粘度３０ｃｐ）を用いた。
１３５０Ｊ（粘度３０ｃｐ）を用いた。
ポジタイプのホトレジストのかわりに、電子ビーム用あ
るいはネガタイプのホトレジストを用いても良い。
るいはネガタイプのホトレジストを用いても良い。
次に、ドライエツチングプロセスにより、露出したうす
いネガタイプのホトレジスト１８“の所定部を除去する
。
いネガタイプのホトレジスト１８“の所定部を除去する
。
このとき、ポジタイプのホトレジスト１９の開孔部が多
少ずれても、ドライエツチングプロセスにより除去され
るネガタイプのホトレジスト１８“はうすいので、露出
した厚い部分（凹部に位置する部分）のネガタイプのホ
］・レジスＮ８’はその厚みが若干域るだけで、厚い部
分のネガタイプのポ１−レジスｈ１８／が完全に除去さ
れることはない。
少ずれても、ドライエツチングプロセスにより除去され
るネガタイプのホトレジスト１８“はうすいので、露出
した厚い部分（凹部に位置する部分）のネガタイプのホ
］・レジスＮ８’はその厚みが若干域るだけで、厚い部
分のネガタイプのポ１−レジスｈ１８／が完全に除去さ
れることはない。
次に、このマスクで、気相成長法による二酸化シリコン
膜１７をエツチング除去すると、多結晶シリコン１４．
１５上に露出した所望の開孔部を自己整合的に得ること
が出来る３、また、このプロセスは高温熱処理工程を必
要としない。
膜１７をエツチング除去すると、多結晶シリコン１４．
１５上に露出した所望の開孔部を自己整合的に得ること
が出来る３、また、このプロセスは高温熱処理工程を必
要としない。
次に、レジスｌ−１８、１９を除去後、開孔部上に所望
の金属配線層１０１を形成する３、このときの図を第２
図ＤＩこ示す。
の金属配線層１０１を形成する３、このときの図を第２
図ＤＩこ示す。
′本発明の他の実施例を第３ Ａ −ｉ
）図にホす。
）図にホす。
第３図で第２図と同じ部分を示す部分は同じ番号を付し
て重複説明は省略する３゜ 第３図Ａは第２図Ａと同じ工程を示している。
て重複説明は省略する３゜ 第３図Ａは第２図Ａと同じ工程を示している。
次に、第３図Ｂに示すよう（こ、素子表面に５００Ａ程
度の窒化シリコン膜２１を形成する。
度の窒化シリコン膜２１を形成する。
第３図Ｃは第２図Ｂ、Ｃと同じ工程を示すので、重複説
明は省略する。
明は省略する。
第３図りは第３図Ｃに示すよ・うに、うすいネガ型１／
ジス１−１８“をドライエツチングプロセスにより除去
後、これをマスクとして露出した二酸化シリコン膜１Ｔ
および窒化シリコン膜２１をケミカルエツヂングし、所
望の開孔部を多結晶シリコン上に設はレジストを除去後
、所望の金属配線層１０１を設ける工程を示している。
ジス１−１８“をドライエツチングプロセスにより除去
後、これをマスクとして露出した二酸化シリコン膜１Ｔ
および窒化シリコン膜２１をケミカルエツヂングし、所
望の開孔部を多結晶シリコン上に設はレジストを除去後
、所望の金属配線層１０１を設ける工程を示している。
本実施例では、窒化シリコン膜２１を付加して設けたこ
とを特徴としている。
とを特徴としている。
窒化シリコン膜２１を設けることにより、第４図Ａ−に
示すように、うずいネガ型しジス１−１８’をレジスト
１９をマスクとしてドライエツチングプロセスにより除
去するに際し、第４図Ｂのごとく残されたレジストをマ
スクとして二酸化シリコン膜１７をエツチング時（こ、
万一多結晶シリコン１４又は１５の側面部がエツチング
されても、窒化シリコン膜２１上でエツチングはストッ
プされるので、二酸化シリコン膜２２がエツチングされ
ることはない。
示すように、うずいネガ型しジス１−１８’をレジスト
１９をマスクとしてドライエツチングプロセスにより除
去するに際し、第４図Ｂのごとく残されたレジストをマ
スクとして二酸化シリコン膜１７をエツチング時（こ、
万一多結晶シリコン１４又は１５の側面部がエツチング
されても、窒化シリコン膜２１上でエツチングはストッ
プされるので、二酸化シリコン膜２２がエツチングされ
ることはない。
なお、第４図（・こおいて、第２図、第３図と同じ部分
を示す所は同じ番号を付して重複説明は省略する。
を示す所は同じ番号を付して重複説明は省略する。
なお、２２はデー１〜酸化膜を含む領域もしくは、フィ
ールド酸化膜である。
ールド酸化膜である。
さら６で：、この場合には、気相成長法による二酸化シ
リコン膜１７として、リンシリゲーＩ・ガラス（ＰＳＧ
）を用いるとより効果的である。
リコン膜１７として、リンシリゲーＩ・ガラス（ＰＳＧ
）を用いるとより効果的である。
即ち、ＰＳＧ１７をエツチング後、レジスｌ−１８，１
９を除去して、熱処理によりゲラスフ［］−を行ない側
面部でのＰＳＧの急峻部を除き、次６Ｃ１窒化シリコン
膜２１をエツチングし、多結晶シリコン１４．１５の一
４二部を露出させる。
９を除去して、熱処理によりゲラスフ［］−を行ない側
面部でのＰＳＧの急峻部を除き、次６Ｃ１窒化シリコン
膜２１をエツチングし、多結晶シリコン１４．１５の一
４二部を露出させる。
この方法により平担な表向を得ることができる。
第５図は第２図Ｃにおけるレジス１〜１８，１９にて二
酸化シリコン膜１８に開孔部を形成し、レジス１−１８
．１９を除去した表面の走査型電子顕微鏡写真（Ｘ５０
００）の半導体装置表面を示す３．３１がポリシリコン
−Ｌ（こ形成された開孔部を示す。
酸化シリコン膜１８に開孔部を形成し、レジス１−１８
．１９を除去した表面の走査型電子顕微鏡写真（Ｘ５０
００）の半導体装置表面を示す３．３１がポリシリコン
−Ｌ（こ形成された開孔部を示す。
この図からも明らかなように、二酸化シリコン膜１γの
平担部分とほぼ平担な表面に確実にコンタクト用の開孔
部が形成されている１、 以上のように、本発明は、素子表面−七の凸部の所望の
位置に高温の熱処理を全く必要とせずわずかの熱処理に
より自己整合的に開孔部を形成することができ、高密度
、高速度なＭＯ８ＬＳＩ等の半導体集積回路の製造に大
きく寄与するものである。
平担部分とほぼ平担な表面に確実にコンタクト用の開孔
部が形成されている１、 以上のように、本発明は、素子表面−七の凸部の所望の
位置に高温の熱処理を全く必要とせずわずかの熱処理に
より自己整合的に開孔部を形成することができ、高密度
、高速度なＭＯ８ＬＳＩ等の半導体集積回路の製造に大
きく寄与するものである。
第１図Ａ、Ｂ、Ｃはシリコンゲー用−ＭＯＳトランジス
タの金属配線層と多結晶シリコン膜とのコンタク１−の
位置関係を示す平面概略図、第２図Ａ〜１）は本発明の
一実施例を示すシリコンゲートＭＯ８ｌ−ランジスクの
製造工程の要部拡大断面図、第３図Ａ〜１）、第４図Ａ
、 Ｂは本発明の他の実施例の製造工程を示す要部拡
大断面図、第５図は本発明で製造したＭＯ８型半導体集
積回路の一部の走査型電子顕微鏡（ＳＥＭ）写真である
。 １１・・・・・・シリコン基板、１２・・・・・・フィ
ールド酸化膜、１３・・・・・・ゲート酸化膜、１４・
・・・・・多結晶ジノコンゲート、１５・・・・・・多
結晶シリコン配積層、１６・・・・・・ソースおよびド
レイン領域、１Ｔ・・・・・・気相成長法による二酸化
シリコン膜、１８．１８’１８“・・・・・・ネガタイ
プのホトレジスト、１９・・・・・・ポジタイプのホト
レジスト、２０・・・・・・ポジタイプのホトレジスト
の開孔部、１０１・・・・・・金属配線層、２１・・・
・・・シリコン窒化膜、２２・・・・・・ゲート酸化膜
を含む領域もしくはフィールド酸化膜、３１・・・・・
・開孔部。
タの金属配線層と多結晶シリコン膜とのコンタク１−の
位置関係を示す平面概略図、第２図Ａ〜１）は本発明の
一実施例を示すシリコンゲートＭＯ８ｌ−ランジスクの
製造工程の要部拡大断面図、第３図Ａ〜１）、第４図Ａ
、 Ｂは本発明の他の実施例の製造工程を示す要部拡
大断面図、第５図は本発明で製造したＭＯ８型半導体集
積回路の一部の走査型電子顕微鏡（ＳＥＭ）写真である
。 １１・・・・・・シリコン基板、１２・・・・・・フィ
ールド酸化膜、１３・・・・・・ゲート酸化膜、１４・
・・・・・多結晶ジノコンゲート、１５・・・・・・多
結晶シリコン配積層、１６・・・・・・ソースおよびド
レイン領域、１Ｔ・・・・・・気相成長法による二酸化
シリコン膜、１８．１８’１８“・・・・・・ネガタイ
プのホトレジスト、１９・・・・・・ポジタイプのホト
レジスト、２０・・・・・・ポジタイプのホトレジスト
の開孔部、１０１・・・・・・金属配線層、２１・・・
・・・シリコン窒化膜、２２・・・・・・ゲート酸化膜
を含む領域もしくはフィールド酸化膜、３１・・・・・
・開孔部。
Claims (1)
- 【特許請求の範囲】 １ 表面に凸部を有する半導体基板上に、有機材料から
成る層を形成し、基板表面の凸部パターン上にはうすく
、この凸部パターンの周辺領域ではあつくなるようにし
、次に上記有機材料層上に、レジストを塗布し、上記レ
ジストを選択的に露光、現像し、しかる後、ドライエツ
チングプロセスにより、上記、露光、現像により露出し
た、うすい上記有機材料層を除去し、上記基板の凸部上
に自己整合的に開孔部を設けることを特徴とする半導体
装置の製造方法。 ２ 凸部パターンが第１の導電膜、この上に形成された
絶縁膜よりなり、この絶縁の開孔部上に第２の導電膜が
形成されてなることを特徴とする特許請求の範囲第１項
に記載の半導体装置の製造方法。 ３ 第１の導電膜がＭＯＳ ）ランジスタのゲート電極
よりなることを特徴とする特許請求の範囲第２項に記載
の半導体装置の製造方法。 ４ 絶縁膜が酸化シリコン膜、窒化シリコン膜の積層膜
よりなることを特徴とする特許請求の範囲第２項に記載
の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53165713A JPS5832502B2 (ja) | 1978-12-29 | 1978-12-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53165713A JPS5832502B2 (ja) | 1978-12-29 | 1978-12-29 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5591827A JPS5591827A (en) | 1980-07-11 |
| JPS5832502B2 true JPS5832502B2 (ja) | 1983-07-13 |
Family
ID=15817638
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53165713A Expired JPS5832502B2 (ja) | 1978-12-29 | 1978-12-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5832502B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0738383B2 (ja) * | 1984-10-29 | 1995-04-26 | 日本電信電話株式会社 | 半導体装置の製造方法 |
| US5879997A (en) * | 1991-05-30 | 1999-03-09 | Lucent Technologies Inc. | Method for forming self aligned polysilicon contact |
| JP3525788B2 (ja) | 1999-03-12 | 2004-05-10 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JP3700460B2 (ja) * | 1999-04-05 | 2005-09-28 | セイコーエプソン株式会社 | 半導体装置およびその製造方法 |
-
1978
- 1978-12-29 JP JP53165713A patent/JPS5832502B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5591827A (en) | 1980-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4182636A (en) | Method of fabricating self-aligned contact vias | |
| JP2619340B2 (ja) | 半導体素子の高電圧トランジスタ構造及びその製造方法 | |
| JPS5856268B2 (ja) | 半導体装置の製造方法 | |
| JP3222234B2 (ja) | 半導体装置の製造方法 | |
| JPS5832502B2 (ja) | 半導体装置の製造方法 | |
| US6489234B1 (en) | Method of making a semiconductor device | |
| JPS5843912B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP2971085B2 (ja) | 半導体装置の製造方法 | |
| US20060202273A1 (en) | Method of manufacturing semiconductor device | |
| JPH0563206A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JPS61239671A (ja) | 半導体記憶装置の製造方法 | |
| JPH0917779A (ja) | 半導体装置の素子分離用酸化膜形成方法 | |
| JPH01208866A (ja) | 半導体装置の製造方法 | |
| JPH04142036A (ja) | 半導体装置の製造方法 | |
| KR940010519B1 (ko) | 반도체 장치의 제조방법 | |
| JP2940484B2 (ja) | 半導体記憶装置及びその製造方法 | |
| JPH1168071A (ja) | 半導体装置の製造方法 | |
| JP2624369B2 (ja) | 半導体装置の製造方法及びこれに用いるイオン注入マスク材料 | |
| JPH0817224B2 (ja) | 半導体記憶装置の製造方法 | |
| JPH05136353A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS6038874B2 (ja) | 絶縁物ゲ−ト電界効果トランジスタの製造方法 | |
| JPS62291066A (ja) | 縦型電界効果トランジスタの製造方法 | |
| JPH0831597B2 (ja) | 絶縁ゲート電界効果形半導体装置の製造方法 | |
| JPH04242934A (ja) | 半導体装置の製造方法 | |
| JPS61185974A (ja) | 半導体装置の製造方法 |