JP2000294636A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2000294636A JP2000294636A JP11101538A JP10153899A JP2000294636A JP 2000294636 A JP2000294636 A JP 2000294636A JP 11101538 A JP11101538 A JP 11101538A JP 10153899 A JP10153899 A JP 10153899A JP 2000294636 A JP2000294636 A JP 2000294636A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- metal film
- metal
- eleventh
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】下層配線の線幅が狭い場合でも、上層配線と下
層配線のコンタクトが安定して得られる半導体装置およ
びその製造方法を提供すること。 【解決手段】シリコン基板1上に第1の絶縁膜2を形成
し、この上にアルミ系の金属膜である下層配線3と、こ
の下層配線3上面に第2の導電膜である高融点金属膜4
を形成し、この高融点金属膜4と下層配線3の側面に窒
化膜のスペーサ5を形成し、その上に層間絶縁膜6を成
膜し、高融点金属膜4上の層間絶縁膜6に、ビア・コン
タクトホール9を形成し、このビア・コンタクトホール
9をビア・コンタクトプラグ7であるタングステン膜を
充填し、その上に上層配線8を形成する。こうすること
で、ビア・コンタクトプラグ7を介して、下層配線3と
上層配線8が確実に接続され、その結果、コンタクト抵
抗の増大が抑制され、安定したコンタクトが得られる。
層配線のコンタクトが安定して得られる半導体装置およ
びその製造方法を提供すること。 【解決手段】シリコン基板1上に第1の絶縁膜2を形成
し、この上にアルミ系の金属膜である下層配線3と、こ
の下層配線3上面に第2の導電膜である高融点金属膜4
を形成し、この高融点金属膜4と下層配線3の側面に窒
化膜のスペーサ5を形成し、その上に層間絶縁膜6を成
膜し、高融点金属膜4上の層間絶縁膜6に、ビア・コン
タクトホール9を形成し、このビア・コンタクトホール
9をビア・コンタクトプラグ7であるタングステン膜を
充填し、その上に上層配線8を形成する。こうすること
で、ビア・コンタクトプラグ7を介して、下層配線3と
上層配線8が確実に接続され、その結果、コンタクト抵
抗の増大が抑制され、安定したコンタクトが得られる。
Description
【0001】
【発明の属する技術分野】この発明は、多層配線構造の
半導体装置およびその製造方法に関する。
半導体装置およびその製造方法に関する。
【0002】
【従来の技術】半導体装置の微細化により、多層配線に
おいても配線幅および配線間隔が縮小されてきている。
それに伴い、下層配線と上層配線を接続するビア・コン
タクト(Via・Contact)のサイズも縮小され
てきているが、コンタクトのサイズ縮小に伴うコンタク
ト抵抗の増加や、パターニングのマスク合わせずれによ
るコンタクト不良の問題がある。
おいても配線幅および配線間隔が縮小されてきている。
それに伴い、下層配線と上層配線を接続するビア・コン
タクト(Via・Contact)のサイズも縮小され
てきているが、コンタクトのサイズ縮小に伴うコンタク
ト抵抗の増加や、パターニングのマスク合わせずれによ
るコンタクト不良の問題がある。
【0003】一般に、ビア・コンタクトホール(接続
孔)は下層配線上の中央部に置くため、ビア・コンタク
トホールが配置される下層配線の線幅Wは、ビア・コン
タクトの直径Cと片側のアライメントマージンTからW
=C+2Tとなる。しかしながら、このデザインではビ
ア・コンタクトホールを微細化しようとした場合でも、
パターニングずれなどにより、アライメントマージンT
を小さくすることができず、そのため、ビア・コンタク
トホールを配置する部分の下層配線の幅Wを小さくする
ことができない。その結果、従来の配線構造ではデバイ
スの微細化が困難である。
孔)は下層配線上の中央部に置くため、ビア・コンタク
トホールが配置される下層配線の線幅Wは、ビア・コン
タクトの直径Cと片側のアライメントマージンTからW
=C+2Tとなる。しかしながら、このデザインではビ
ア・コンタクトホールを微細化しようとした場合でも、
パターニングずれなどにより、アライメントマージンT
を小さくすることができず、そのため、ビア・コンタク
トホールを配置する部分の下層配線の幅Wを小さくする
ことができない。その結果、従来の配線構造ではデバイ
スの微細化が困難である。
【0004】そこで、上記の問題点を解消するために、
現在ボーダーレスコンタクトと呼ばれる配線構造が検討
されている。図9は、従来のボーダーレスコンタクトの
多層配線を有する半導体装置の要部断面構造である。
現在ボーダーレスコンタクトと呼ばれる配線構造が検討
されている。図9は、従来のボーダーレスコンタクトの
多層配線を有する半導体装置の要部断面構造である。
【0005】半導体装置は、シリコン基板21上に形成
された絶縁膜22と、この絶縁膜22上に形成したアル
ミ系金属膜からなる下層配線23と、アルミ系金属膜の
上面を覆う高融点金属膜である導電膜24と、下層配線
23上に形成した層間絶縁膜26と、下層配線23上に
形成したビア・コンタクトホールを充填するビア・コン
タクトプラグ27(接続導体)と、ビア・コンタクトプ
ラグ27を介して下層配線23と接続された層間絶縁膜
26上に形成された上層配線28を有している。この構
造において、ビア・コンタクトプラグ27が下層配線の
少なくとも一部にかかるように配置されている構造を一
般的にボーダーレスコンタクトと呼ばれている。この構
造を用いれば、ビア・コンタクトプラグ27を配置する
部分の下層配線の線幅Wを広くする必要が無くなる。そ
のため、下層配線の線幅Wおよび配線間隔Lを前記した
構造より小さくすることができるので、回路の高密度化
が図れ、また下層配線とビア・コンタクトプラグとの接
触面積が大きくなることで、コンタクト抵抗の低減を図
ることができる。
された絶縁膜22と、この絶縁膜22上に形成したアル
ミ系金属膜からなる下層配線23と、アルミ系金属膜の
上面を覆う高融点金属膜である導電膜24と、下層配線
23上に形成した層間絶縁膜26と、下層配線23上に
形成したビア・コンタクトホールを充填するビア・コン
タクトプラグ27(接続導体)と、ビア・コンタクトプ
ラグ27を介して下層配線23と接続された層間絶縁膜
26上に形成された上層配線28を有している。この構
造において、ビア・コンタクトプラグ27が下層配線の
少なくとも一部にかかるように配置されている構造を一
般的にボーダーレスコンタクトと呼ばれている。この構
造を用いれば、ビア・コンタクトプラグ27を配置する
部分の下層配線の線幅Wを広くする必要が無くなる。そ
のため、下層配線の線幅Wおよび配線間隔Lを前記した
構造より小さくすることができるので、回路の高密度化
が図れ、また下層配線とビア・コンタクトプラグとの接
触面積が大きくなることで、コンタクト抵抗の低減を図
ることができる。
【0006】しかしながら、ボーダーレスコンタクト構
造を採用しても、実際はビア・コンタクトプラグのサイ
ズの縮小化に伴い、コンタクト抵抗が著しく増加する。
これは、ビア・コンタクトホールの形成をフッ素・炭素
系のガスを用いた異方性エッチングで行うため、ビア・
コンタクトホールを形成するときに、下層配線の側面に
露出したアルミ系配線がスパッタリングされ、エッチン
グガス中のFラジカルなどと反応して、Al,AlX F
Y,Ti,Tix FY を含むフッ素系のポリマーが形成さ
れ、図9に示すうように下層配線の露出面などにそのフ
ッ素系のポリマー30が堆積するためである。これらの
堆積物は絶縁性物質からなり、特に、AlF3 が多く含
まれる。これらの堆積物はエッチング後の酸素プラズマ
によるアッシングでレジストマスクを除去する際にも除
去できずに残留してしまうため、コンタクト抵抗を増加
させる。
造を採用しても、実際はビア・コンタクトプラグのサイ
ズの縮小化に伴い、コンタクト抵抗が著しく増加する。
これは、ビア・コンタクトホールの形成をフッ素・炭素
系のガスを用いた異方性エッチングで行うため、ビア・
コンタクトホールを形成するときに、下層配線の側面に
露出したアルミ系配線がスパッタリングされ、エッチン
グガス中のFラジカルなどと反応して、Al,AlX F
Y,Ti,Tix FY を含むフッ素系のポリマーが形成さ
れ、図9に示すうように下層配線の露出面などにそのフ
ッ素系のポリマー30が堆積するためである。これらの
堆積物は絶縁性物質からなり、特に、AlF3 が多く含
まれる。これらの堆積物はエッチング後の酸素プラズマ
によるアッシングでレジストマスクを除去する際にも除
去できずに残留してしまうため、コンタクト抵抗を増加
させる。
【0007】そこで、下層配線の側面をタングステンま
たはチタンの少なくとも一つを含んだ導電膜で覆う構造
が特開平9−232423号公報で開示されている。こ
れによると、導電膜をCVD法により選択的に配線側面
に形成する方法と、CVD法により導電膜を形成した後
にエッチバックにより、下層配線側面に導電膜を選択的
に残す方法が開示されている。これらの方法では、下層
配線の側面がタングステンまたはチタンを含む導電膜で
被覆され、アルミ系金属膜で形成された下層配線の表面
が露出しない。そのために、ビア・コンタクトホールを
形成するためのドライ・エッチングを行うときに、A
l,AlX FY を含むフッ素系のポリマーが形成されな
くなるので安定したビア・コンタクトホールが形成でき
るとされている。つぎに、特開平9−232423号公
報で開示されている製造方法について説明する。
たはチタンの少なくとも一つを含んだ導電膜で覆う構造
が特開平9−232423号公報で開示されている。こ
れによると、導電膜をCVD法により選択的に配線側面
に形成する方法と、CVD法により導電膜を形成した後
にエッチバックにより、下層配線側面に導電膜を選択的
に残す方法が開示されている。これらの方法では、下層
配線の側面がタングステンまたはチタンを含む導電膜で
被覆され、アルミ系金属膜で形成された下層配線の表面
が露出しない。そのために、ビア・コンタクトホールを
形成するためのドライ・エッチングを行うときに、A
l,AlX FY を含むフッ素系のポリマーが形成されな
くなるので安定したビア・コンタクトホールが形成でき
るとされている。つぎに、特開平9−232423号公
報で開示されている製造方法について説明する。
【0008】図10から図13は、従来の多層配線構造
を有する半導体装置の製造方法で、工程順に示した要部
製造工程断面図である。図10において、シリコン基板
31上に絶縁膜32を形成し、この絶縁膜32上にアル
ミ系金属膜を全面に形成し、このアルミ系金属膜をパタ
ーニングして下層配線33を形成する。この下層配線3
3を形成するときのドライエッチングで、アルミ系金属
膜とエッチングガスとレジストが反応して、下層配線3
3の表面に有機系のポリマー41が被着する。
を有する半導体装置の製造方法で、工程順に示した要部
製造工程断面図である。図10において、シリコン基板
31上に絶縁膜32を形成し、この絶縁膜32上にアル
ミ系金属膜を全面に形成し、このアルミ系金属膜をパタ
ーニングして下層配線33を形成する。この下層配線3
3を形成するときのドライエッチングで、アルミ系金属
膜とエッチングガスとレジストが反応して、下層配線3
3の表面に有機系のポリマー41が被着する。
【0009】図11において、この下層配線33の表面
に高融点金属膜の導電膜34を選択成長させる。このと
き、有機系のポリマー41が被着した箇所は導電膜34
が成長しない。
に高融点金属膜の導電膜34を選択成長させる。このと
き、有機系のポリマー41が被着した箇所は導電膜34
が成長しない。
【0010】図12において、層間絶縁膜36を全面に
被覆し、平坦化処理した後、ビア・コンタクトホール3
9を形成する。このとき導電膜34が成長しなかった部
分で、アルミ系金属膜が露出すると、ビア・コンタクト
ホール39を形成するときのドライエッチングガスとア
ルミ系金属膜が反応して、ビア・コンタクトホール39
の側面および導電膜34の表面に絶縁性のポリマー42
aが形成される。
被覆し、平坦化処理した後、ビア・コンタクトホール3
9を形成する。このとき導電膜34が成長しなかった部
分で、アルミ系金属膜が露出すると、ビア・コンタクト
ホール39を形成するときのドライエッチングガスとア
ルミ系金属膜が反応して、ビア・コンタクトホール39
の側面および導電膜34の表面に絶縁性のポリマー42
aが形成される。
【0011】図13において、ビア・コンタクトホール
39の側壁および底部と下層配線33と導電膜34の表
面に被着した絶縁性のポリマーを除去する。しかし、完
全に除去できない状態でビア・コンタクトホール39に
ビア・コンタクトプラグ37を充填し、表面に上層配線
38を形成する。
39の側壁および底部と下層配線33と導電膜34の表
面に被着した絶縁性のポリマーを除去する。しかし、完
全に除去できない状態でビア・コンタクトホール39に
ビア・コンタクトプラグ37を充填し、表面に上層配線
38を形成する。
【0012】
【発明が解決しようとする課題】図11に示すように、
導電膜34を下層配線33の側面に選択成長させる場
合、まず、図10に示すように、ドライエッチングによ
りアルミ系金属膜である下層配線33を形成する。この
ときに、下層配線33の側面にエッチング抑止層である
有機系のポリマー41が堆積する。この有機系のポリマ
ー41がドライエッチング後の有機系のポリマー除去工
程を施しても完全に除去されずに、下層配線33の側壁
に残留するため、前記の導電膜34の選択成長が阻害さ
れる。つまり、有機系のポリマー41が残留している側
壁には、導電膜34が形成されない。その後の被覆され
た層間絶縁膜36にビア・コンタクトホール39を開け
る場合に、導電膜34が形成できなかった部分では、ア
ルミ系金属膜である下層配線33が露出する。そうする
と、前記したように、ビア・コンタクトエッチングでA
l,AlX FY を含むフッ素系のポリマーである絶縁性
のポリマー42aがビア・コンタクトホールの側壁に形
成される(通称、クラウン:crownと称す)。
導電膜34を下層配線33の側面に選択成長させる場
合、まず、図10に示すように、ドライエッチングによ
りアルミ系金属膜である下層配線33を形成する。この
ときに、下層配線33の側面にエッチング抑止層である
有機系のポリマー41が堆積する。この有機系のポリマ
ー41がドライエッチング後の有機系のポリマー除去工
程を施しても完全に除去されずに、下層配線33の側壁
に残留するため、前記の導電膜34の選択成長が阻害さ
れる。つまり、有機系のポリマー41が残留している側
壁には、導電膜34が形成されない。その後の被覆され
た層間絶縁膜36にビア・コンタクトホール39を開け
る場合に、導電膜34が形成できなかった部分では、ア
ルミ系金属膜である下層配線33が露出する。そうする
と、前記したように、ビア・コンタクトエッチングでA
l,AlX FY を含むフッ素系のポリマーである絶縁性
のポリマー42aがビア・コンタクトホールの側壁に形
成される(通称、クラウン:crownと称す)。
【0013】図13に示すように、この絶縁性のポリマ
ー42aはビア・コンタクトプラグ37を形成する前
に、エッチングで除去処理を行うが、完全に除去でき
ず、この絶縁性のポリマー42が残留する。そのため、
コンタクト抵抗が増大し、且つ、安定したコンタクトが
得られない。
ー42aはビア・コンタクトプラグ37を形成する前
に、エッチングで除去処理を行うが、完全に除去でき
ず、この絶縁性のポリマー42が残留する。そのため、
コンタクト抵抗が増大し、且つ、安定したコンタクトが
得られない。
【0014】また、図示しないが、CVD法により導電
膜を形成した後、エッチバックにより、下層配線側面に
導電膜を選択的に残す方法では、下層配線側面以外の箇
所の導電膜を完全に除去する必要がある。もし、導電膜
が除去されずに残ってしまうと、下層配線同志が短絡し
てしまう。一方、完全に除去するために、オーバーエッ
チングすると、層間絶縁膜の平坦化形状が悪化して上層
配線の加工を難しくし、悪化の程度が大きい場合には上
層配線が断線してしまう。
膜を形成した後、エッチバックにより、下層配線側面に
導電膜を選択的に残す方法では、下層配線側面以外の箇
所の導電膜を完全に除去する必要がある。もし、導電膜
が除去されずに残ってしまうと、下層配線同志が短絡し
てしまう。一方、完全に除去するために、オーバーエッ
チングすると、層間絶縁膜の平坦化形状が悪化して上層
配線の加工を難しくし、悪化の程度が大きい場合には上
層配線が断線してしまう。
【0015】さらに、前記の従来の構成では、つぎのよ
うなことが発生する。すなわち、深さの異なるビア・コ
ンタクトホールを反応性イオンエッチングにて形成する
際、プロセスマージン確保のため、絶縁膜の膜厚変動、
エッチング速度の変動を加味し、オーバーエッチングす
る必要がある。オーバーエッチングの際、比較的深さの
浅いビア・コンタクトホールでは、スパッタリングで下
層配線上面の高融点金属膜が除去され、下層配線を形成
するアルミ系金属膜が露出し、そのアルミ系金属膜がス
パッタリングされて、前記のように、フッ素系のポリマ
ーがビア・コンタクトホールの側壁に堆積する。その
後、レジストマスクの除去のための酸素プラズマによる
アッシングでも、このフッ素系のポリマーは除去できず
残留する。
うなことが発生する。すなわち、深さの異なるビア・コ
ンタクトホールを反応性イオンエッチングにて形成する
際、プロセスマージン確保のため、絶縁膜の膜厚変動、
エッチング速度の変動を加味し、オーバーエッチングす
る必要がある。オーバーエッチングの際、比較的深さの
浅いビア・コンタクトホールでは、スパッタリングで下
層配線上面の高融点金属膜が除去され、下層配線を形成
するアルミ系金属膜が露出し、そのアルミ系金属膜がス
パッタリングされて、前記のように、フッ素系のポリマ
ーがビア・コンタクトホールの側壁に堆積する。その
後、レジストマスクの除去のための酸素プラズマによる
アッシングでも、このフッ素系のポリマーは除去できず
残留する。
【0016】その後、プリクリーンを行い上層配線をス
パッタリングで堆積する。しかし、フッ素系のポリマー
がビア・コンタクトホールを塞いで、ビア・コンタクト
ホール内部に上部配線の金属が充填できず、下層配線と
上層配線のコンタクトが不安定になる場合が生じる。
パッタリングで堆積する。しかし、フッ素系のポリマー
がビア・コンタクトホールを塞いで、ビア・コンタクト
ホール内部に上部配線の金属が充填できず、下層配線と
上層配線のコンタクトが不安定になる場合が生じる。
【0017】この発明の目的は、前記の課題を解決し
て、下層配線の線幅が狭い場合でも、上層配線と下層配
線のコンタクトが安定して得られる半導体装置およびそ
の製造方法を提供することにある。
て、下層配線の線幅が狭い場合でも、上層配線と下層配
線のコンタクトが安定して得られる半導体装置およびそ
の製造方法を提供することにある。
【0018】
【課題を解決するための手段】前記の目的を達成するた
めに、半導体基板上に形成された第1の絶縁膜と、該第
1の絶縁膜上に選択的に形成された第1の金属膜と、該
第1の金属膜上面に形成された第2の金属膜と、前記第
1の金属膜の側面に形成された第2の絶縁膜と、前記第
1の金属膜表面に形成された層間絶縁膜と、該層間絶縁
膜上に選択的に形成された第3の金属膜と、前記層間絶
縁膜に選択的に形成されたビア・コンタクトホール(接
続孔)を充填して、前記第3の金属膜と前記第1および
前記第2の金属膜とを、電気的に接続するビア・コンタ
クトプラグ(接続導体)とを有する構成とする。
めに、半導体基板上に形成された第1の絶縁膜と、該第
1の絶縁膜上に選択的に形成された第1の金属膜と、該
第1の金属膜上面に形成された第2の金属膜と、前記第
1の金属膜の側面に形成された第2の絶縁膜と、前記第
1の金属膜表面に形成された層間絶縁膜と、該層間絶縁
膜上に選択的に形成された第3の金属膜と、前記層間絶
縁膜に選択的に形成されたビア・コンタクトホール(接
続孔)を充填して、前記第3の金属膜と前記第1および
前記第2の金属膜とを、電気的に接続するビア・コンタ
クトプラグ(接続導体)とを有する構成とする。
【0019】半導体基板上に形成された第1の絶縁膜
と、該第1の絶縁膜上に選択的に形成された第1の金属
膜と、該第1の金属膜上面に形成された第2の金属膜
と、前記第1の金属膜の側面に形成された第2の絶縁膜
と、前記第1の金属膜表面に形成された層間絶縁膜と、
該層間絶縁膜上に選択的に形成された第3の金属膜と、
前記層間絶縁膜に選択的に形成されたビア・コンタクト
ホールを充填して、前記第3の金属膜と前記第1および
前記第2の金属膜とを、電気的に接続するビア・コンタ
クトプラグとを有する半導体装置の製造方法で、第2の
絶縁膜である窒化膜が、第1および第2の金属膜表面と
第1の絶縁膜表面にプラズマCVD法もしくは熱CVD
法により成膜される製造方法とする。
と、該第1の絶縁膜上に選択的に形成された第1の金属
膜と、該第1の金属膜上面に形成された第2の金属膜
と、前記第1の金属膜の側面に形成された第2の絶縁膜
と、前記第1の金属膜表面に形成された層間絶縁膜と、
該層間絶縁膜上に選択的に形成された第3の金属膜と、
前記層間絶縁膜に選択的に形成されたビア・コンタクト
ホールを充填して、前記第3の金属膜と前記第1および
前記第2の金属膜とを、電気的に接続するビア・コンタ
クトプラグとを有する半導体装置の製造方法で、第2の
絶縁膜である窒化膜が、第1および第2の金属膜表面と
第1の絶縁膜表面にプラズマCVD法もしくは熱CVD
法により成膜される製造方法とする。
【0020】半導体基板上に形成された第1の絶縁膜
と、該第1の絶縁膜上に選択的に形成された第1の金属
膜と、該第1の金属膜上面に形成された第2の金属膜
と、前記第1の金属膜の側面に形成された第2の絶縁膜
と、前記第1の金属膜表面に形成された層間絶縁膜と、
該層間絶縁膜上に選択的に形成された第3の金属膜と、
前記層間絶縁膜に選択的に形成されたビア・コンタクト
ホールを充填して、前記第3の金属膜と前記第1および
前記第2の金属膜とを、電気的に接続するビア・コンタ
クトプラグとを有する半導体装置の製造方法で、第2の
絶縁膜である窒化膜が、第1および第2の金属膜表面と
第1の絶縁膜表面に成膜された後、異方性エッチング
で、第1の金属膜の側面にスペーサとして選択的に残留
する製造方法とする。
と、該第1の絶縁膜上に選択的に形成された第1の金属
膜と、該第1の金属膜上面に形成された第2の金属膜
と、前記第1の金属膜の側面に形成された第2の絶縁膜
と、前記第1の金属膜表面に形成された層間絶縁膜と、
該層間絶縁膜上に選択的に形成された第3の金属膜と、
前記層間絶縁膜に選択的に形成されたビア・コンタクト
ホールを充填して、前記第3の金属膜と前記第1および
前記第2の金属膜とを、電気的に接続するビア・コンタ
クトプラグとを有する半導体装置の製造方法で、第2の
絶縁膜である窒化膜が、第1および第2の金属膜表面と
第1の絶縁膜表面に成膜された後、異方性エッチング
で、第1の金属膜の側面にスペーサとして選択的に残留
する製造方法とする。
【0021】前記第2の絶縁膜が窒化膜で、第1の金属
膜がアルミ系金属膜で、第2の金属膜が高融点金属膜
で、層間絶縁膜が酸化膜であるとよい。前記の高融点金
属膜がTiN膜であるとよい。
膜がアルミ系金属膜で、第2の金属膜が高融点金属膜
で、層間絶縁膜が酸化膜であるとよい。前記の高融点金
属膜がTiN膜であるとよい。
【0022】半導体基板上に形成された第11の絶縁膜
と、該第11の絶縁膜上に選択的に形成された第11の
金属膜と、該第11の金属膜上面に形成された第12の
金属膜と、該第12の金属膜の側面に選択的に形成され
た第12の絶縁膜と、前記第11の金属膜表面に形成さ
れた層間絶縁膜と、該層間絶縁膜上に選択的に形成され
た第13の金属膜と、前記層間絶縁膜に選択的に形成さ
れたビア・コンタクトホールを充填して、前記第13の
金属膜と前記第11および前記第12の金属膜とを、電
気的に接続するビア・コンタクトプラグとを有する構成
とする。
と、該第11の絶縁膜上に選択的に形成された第11の
金属膜と、該第11の金属膜上面に形成された第12の
金属膜と、該第12の金属膜の側面に選択的に形成され
た第12の絶縁膜と、前記第11の金属膜表面に形成さ
れた層間絶縁膜と、該層間絶縁膜上に選択的に形成され
た第13の金属膜と、前記層間絶縁膜に選択的に形成さ
れたビア・コンタクトホールを充填して、前記第13の
金属膜と前記第11および前記第12の金属膜とを、電
気的に接続するビア・コンタクトプラグとを有する構成
とする。
【0023】半導体基板上に形成された第11の絶縁膜
と、該第11の絶縁膜上に選択的に形成された第11の
金属膜と、該第11の金属膜上面に形成された第12の
金属膜と、該第12の金属膜の側面に選択的に形成され
た第12の絶縁膜と、前記第11の金属膜表面に形成さ
れた層間絶縁膜と、該層間絶縁膜上に選択的に形成され
た第13の金属膜と、前記層間絶縁膜に選択的に形成さ
れたビア・コンタクトホールを充填して、前記第13の
金属膜と前記第11および前記第12の金属膜とを、電
気的に接続するビア・コンタクトプラグとを有する半導
体装置の製造方法で、第12の絶縁膜である窒化膜が、
第11および第12の金属膜表面と第11の絶縁膜表面
にプラズマCVD法もしくは熱CVD法により成膜され
る製造方法とする。
と、該第11の絶縁膜上に選択的に形成された第11の
金属膜と、該第11の金属膜上面に形成された第12の
金属膜と、該第12の金属膜の側面に選択的に形成され
た第12の絶縁膜と、前記第11の金属膜表面に形成さ
れた層間絶縁膜と、該層間絶縁膜上に選択的に形成され
た第13の金属膜と、前記層間絶縁膜に選択的に形成さ
れたビア・コンタクトホールを充填して、前記第13の
金属膜と前記第11および前記第12の金属膜とを、電
気的に接続するビア・コンタクトプラグとを有する半導
体装置の製造方法で、第12の絶縁膜である窒化膜が、
第11および第12の金属膜表面と第11の絶縁膜表面
にプラズマCVD法もしくは熱CVD法により成膜され
る製造方法とする。
【0024】前記第12の絶縁膜が窒化膜で、第11の
金属膜がアルミ系金属膜で、第12の金属膜が高融点金
属膜で、層間絶縁膜が酸化膜であるとよい。前記の高融
点金属膜がTiN膜であるとよい。前記第2の絶縁膜で
ある窒化膜の膜厚が50nmないし300nmであると
よい。
金属膜がアルミ系金属膜で、第12の金属膜が高融点金
属膜で、層間絶縁膜が酸化膜であるとよい。前記の高融
点金属膜がTiN膜であるとよい。前記第2の絶縁膜で
ある窒化膜の膜厚が50nmないし300nmであると
よい。
【0025】前記第12の絶縁膜である窒化膜の膜厚が
50nmないし300nmであるとよい。前記ビア・コ
ンタクトのエッチング工程が、前記層間絶縁膜である酸
化膜のエッチング工程と、前記第12の絶縁膜である窒
化膜のエッチング工程の2段階工程からなるとよい。
50nmないし300nmであるとよい。前記ビア・コ
ンタクトのエッチング工程が、前記層間絶縁膜である酸
化膜のエッチング工程と、前記第12の絶縁膜である窒
化膜のエッチング工程の2段階工程からなるとよい。
【0026】前記のようにすることで、ビア・コンタク
トホールのドライ・エッチングの際に、アルミ系金属膜
で形成された第1または第11金属膜の側面が露出しな
いために、スパッタリングによって出てくるAlとエッ
チングガスとの反応で形成される絶縁性ポリマーの堆積
を避けることができる。そのため、安定したコンタクト
を形成することができる。
トホールのドライ・エッチングの際に、アルミ系金属膜
で形成された第1または第11金属膜の側面が露出しな
いために、スパッタリングによって出てくるAlとエッ
チングガスとの反応で形成される絶縁性ポリマーの堆積
を避けることができる。そのため、安定したコンタクト
を形成することができる。
【0027】また、同一半導体基板上に深さの異なるコ
ンタクトが存在した場合でも、第2または第12の絶縁
膜である窒化膜が、ビア・コンタクトホールを形成する
ときの層間絶縁膜である酸化膜のエッチングで、エッチ
ング・ストップ・レイヤーとして働くために、アルミ系
金金属膜で形成された第1または第11金属膜の側面が
露出しない。そのため、前記のように、安定したコンタ
クトを形成することができる。
ンタクトが存在した場合でも、第2または第12の絶縁
膜である窒化膜が、ビア・コンタクトホールを形成する
ときの層間絶縁膜である酸化膜のエッチングで、エッチ
ング・ストップ・レイヤーとして働くために、アルミ系
金金属膜で形成された第1または第11金属膜の側面が
露出しない。そのため、前記のように、安定したコンタ
クトを形成することができる。
【0028】また、第2または第12の絶縁膜は、窒化
膜の代わりに、層間絶縁膜である酸化膜に対して、ビア
・コンタクトホールのエッチング時に十分な選択比を取
ることが出来る材料であれば、同様の効果が得られる。
膜の代わりに、層間絶縁膜である酸化膜に対して、ビア
・コンタクトホールのエッチング時に十分な選択比を取
ることが出来る材料であれば、同様の効果が得られる。
【0029】
【発明の実施の形態】図1から図4は、この発明の第1
実施例の半導体装置の製造方法で、工程順に示した製造
工程断面図である。図1において、シリコン基板1上に
第1の絶縁膜2であるBPSG膜を熱CVD法により成
膜する。つぎに、900℃前後の熱処理を行い、BPS
G膜をリフローさせる。この第1の絶縁膜2上にスパッ
タリング法により膜厚30nm程度のTi膜、膜厚10
0nm程度のTiN膜、膜厚500nm程度のAlSi
Cu膜で構成されるアルミ系の金属膜である第1の導電
膜3aおよび膜厚30nm程度のTiN膜の高融点金属
膜である第2の導電膜4aとを成膜する。
実施例の半導体装置の製造方法で、工程順に示した製造
工程断面図である。図1において、シリコン基板1上に
第1の絶縁膜2であるBPSG膜を熱CVD法により成
膜する。つぎに、900℃前後の熱処理を行い、BPS
G膜をリフローさせる。この第1の絶縁膜2上にスパッ
タリング法により膜厚30nm程度のTi膜、膜厚10
0nm程度のTiN膜、膜厚500nm程度のAlSi
Cu膜で構成されるアルミ系の金属膜である第1の導電
膜3aおよび膜厚30nm程度のTiN膜の高融点金属
膜である第2の導電膜4aとを成膜する。
【0030】図2において、この第1の導電膜3aと第
2の導電膜4aからなり、膜構造として4層構造である
薄膜を、フォトエッチングすることで、第1の導電膜3
aからなる下層配線3(請求項に記載の第1の金属膜に
相当する)と、この下層配線3上面に第2の導電膜であ
る高融点金属膜4(請求項に記載の第2の金属膜に相当
する)が被覆した構造とする。この高融点金属膜4と下
層配線3の側面を被覆する第1の窒化膜5aを、膜厚5
0nmから300nmの厚さで、プラズマCVD法によ
り成膜する。この膜厚は薄すぎると下地の下層配線3が
露出する場合が生じる。また、厚すぎると成膜に時間は
かかるため上記の範囲が好ましい。
2の導電膜4aからなり、膜構造として4層構造である
薄膜を、フォトエッチングすることで、第1の導電膜3
aからなる下層配線3(請求項に記載の第1の金属膜に
相当する)と、この下層配線3上面に第2の導電膜であ
る高融点金属膜4(請求項に記載の第2の金属膜に相当
する)が被覆した構造とする。この高融点金属膜4と下
層配線3の側面を被覆する第1の窒化膜5aを、膜厚5
0nmから300nmの厚さで、プラズマCVD法によ
り成膜する。この膜厚は薄すぎると下地の下層配線3が
露出する場合が生じる。また、厚すぎると成膜に時間は
かかるため上記の範囲が好ましい。
【0031】図3において、異方性エッチングにより、
下層配線3と高融点金属膜4の側面にスペーサ5として
第1の窒化膜5aを残し、第1の絶縁膜2を露出させ
る。その後、表面に膜厚1μm程度のTEOS(Tet
raethyl Orthosilicate)をガス
ソースとするプラズマCVD法により、層間絶縁膜6を
成膜し、CMP(Chemical Mechanic
al Polishing)法で、層間絶縁膜6を30
0nmから500nm程度エッチバックして平坦化す
る。前記スペーサ5の一部を露出するように、高融点金
属膜4上の層間絶縁膜6に、ビア・コンタクトホール9
を形成する。
下層配線3と高融点金属膜4の側面にスペーサ5として
第1の窒化膜5aを残し、第1の絶縁膜2を露出させ
る。その後、表面に膜厚1μm程度のTEOS(Tet
raethyl Orthosilicate)をガス
ソースとするプラズマCVD法により、層間絶縁膜6を
成膜し、CMP(Chemical Mechanic
al Polishing)法で、層間絶縁膜6を30
0nmから500nm程度エッチバックして平坦化す
る。前記スペーサ5の一部を露出するように、高融点金
属膜4上の層間絶縁膜6に、ビア・コンタクトホール9
を形成する。
【0032】このとき、アルミ系の金属膜である下層配
線3の側面は窒化膜であるスペーサ5で被覆されている
ので、ビア・コンタクトホール9を形成するときの異方
性エッチングによるスパッタリングで、Alが叩きださ
れることがなく、そのため、Alとエッチングガスとの
反応で形成される絶縁性のポリマーが堆積することはな
い。
線3の側面は窒化膜であるスペーサ5で被覆されている
ので、ビア・コンタクトホール9を形成するときの異方
性エッチングによるスパッタリングで、Alが叩きださ
れることがなく、そのため、Alとエッチングガスとの
反応で形成される絶縁性のポリマーが堆積することはな
い。
【0033】図4において、続いて、スパッタリング法
により、層間絶縁膜6とビア・コンタクトプラグ7であ
るタングステン膜との密着層として、図示しない膜厚1
00nm程度のTiN膜を成膜する。WF6,H2,SiH
4 をガスソースとする熱CVD法により、膜厚500n
m程度のタングステン膜を成膜した後、SF6 を使用し
たエッチバック法で、ビア・コンタクトホール9の中だ
けにタングステン膜を残すことで、ビア・コンタクトプ
ラグ7を形成する。その後、スパッタリング法により、
膜厚800nm程度のAlSiCu膜を成膜した後、フ
ォトエッチング法で上層配線8(請求項に記載の第3の
金属膜に相当する)を形成する。
により、層間絶縁膜6とビア・コンタクトプラグ7であ
るタングステン膜との密着層として、図示しない膜厚1
00nm程度のTiN膜を成膜する。WF6,H2,SiH
4 をガスソースとする熱CVD法により、膜厚500n
m程度のタングステン膜を成膜した後、SF6 を使用し
たエッチバック法で、ビア・コンタクトホール9の中だ
けにタングステン膜を残すことで、ビア・コンタクトプ
ラグ7を形成する。その後、スパッタリング法により、
膜厚800nm程度のAlSiCu膜を成膜した後、フ
ォトエッチング法で上層配線8(請求項に記載の第3の
金属膜に相当する)を形成する。
【0034】前記の図1から図4の製造工程とすること
で、ボーダーレスコンタクト構造を採用した場合でも、
ビア・コンタクトプラグ7を介して、下層配線3と上層
配線8が確実に接続され、その結果、コンタクト抵抗の
増大が抑制され、安定したコンタクトが得られる。
で、ボーダーレスコンタクト構造を採用した場合でも、
ビア・コンタクトプラグ7を介して、下層配線3と上層
配線8が確実に接続され、その結果、コンタクト抵抗の
増大が抑制され、安定したコンタクトが得られる。
【0035】また、図4が、この発明の第2実施例の半
導体装置の要部断面図でもある。この要部断面図の説明
は前述した通りであるので省略する。図5から図8は、
この発明の第3実施例の半導体装置の製造方法で、工程
順に示した製造工程断面図である。
導体装置の要部断面図でもある。この要部断面図の説明
は前述した通りであるので省略する。図5から図8は、
この発明の第3実施例の半導体装置の製造方法で、工程
順に示した製造工程断面図である。
【0036】図5において、シリコン基板1上に第1の
絶縁膜2であるBPSG膜を熱CVD法により成膜す
る。つぎに、900℃前後の熱処理を行い、BPSG膜
をリフローさせる。この第1の絶縁膜2上にスパッタリ
ング法により膜厚30nm程度のTi膜、膜厚100n
m程度のTiN膜、膜厚500nm程度のAlSiCu
膜で構成されるアルミ系の金属膜である第1の導電膜3
aおよび第2の導電膜4aとして膜厚30nm程度のT
iN膜の高融点金属膜とを成膜する。
絶縁膜2であるBPSG膜を熱CVD法により成膜す
る。つぎに、900℃前後の熱処理を行い、BPSG膜
をリフローさせる。この第1の絶縁膜2上にスパッタリ
ング法により膜厚30nm程度のTi膜、膜厚100n
m程度のTiN膜、膜厚500nm程度のAlSiCu
膜で構成されるアルミ系の金属膜である第1の導電膜3
aおよび第2の導電膜4aとして膜厚30nm程度のT
iN膜の高融点金属膜とを成膜する。
【0037】図6において、この第1の導電膜3aおよ
び第2の導電膜4aからなり、膜構造として4層構造で
ある薄膜をフォトエッチングすることで、第1の導電膜
3aからなる下層配線3と、この下層配線3上面に第2
の導電膜である高融点金属膜4が被覆した構造とする。
この高融点金属膜4と下層配線3の側面を被覆する第1
の窒化膜11aを、前記と同様に50nmから300n
mの範囲で、プラズマCVD法により成膜する。
び第2の導電膜4aからなり、膜構造として4層構造で
ある薄膜をフォトエッチングすることで、第1の導電膜
3aからなる下層配線3と、この下層配線3上面に第2
の導電膜である高融点金属膜4が被覆した構造とする。
この高融点金属膜4と下層配線3の側面を被覆する第1
の窒化膜11aを、前記と同様に50nmから300n
mの範囲で、プラズマCVD法により成膜する。
【0038】図7において、表面に膜厚1μm程度のT
EOS(Tetraethyl Orthosilic
ate)をガスソースとするプラズマCVD法により、
層間絶縁膜6を成膜し、CMP(Chemical M
echanical Polishing)法で、層間
絶縁膜6を300nmから500nm程度エッチバック
して平坦化する。酸化膜エッチングにより、層間絶縁膜
6に孔を形成し、その後で、窒化膜エッチングにて、こ
の第1の窒化膜11bを除去して、ビア・コンタクトホ
ール9を形成する。
EOS(Tetraethyl Orthosilic
ate)をガスソースとするプラズマCVD法により、
層間絶縁膜6を成膜し、CMP(Chemical M
echanical Polishing)法で、層間
絶縁膜6を300nmから500nm程度エッチバック
して平坦化する。酸化膜エッチングにより、層間絶縁膜
6に孔を形成し、その後で、窒化膜エッチングにて、こ
の第1の窒化膜11bを除去して、ビア・コンタクトホ
ール9を形成する。
【0039】このとき、深さの異なるコンタクトが同一
半導体基板上に存在しても、窒化膜に対して十分な選択
比がとれる酸化膜エッチングであれば、第1の窒化膜1
1bがエッチングストップレイヤーとして働くので、十
分なオーバーエッチングを行うことができる。また、そ
の次に行う窒化膜エッチングでは深さの異なるコンタク
トでも下層配線3と高融点金属膜4上の第1の窒化膜1
1aの厚さは均一であるために窒化膜エッチング時の異
方性エッチングによるスパッタリングで、過剰なオーバ
ーエッチングをしなくてすみ、また、Alが叩きだされ
ることがなく、そのため、Alとエッチングガスとの反
応で形成される絶縁性のポリマーが堆積することはな
い。
半導体基板上に存在しても、窒化膜に対して十分な選択
比がとれる酸化膜エッチングであれば、第1の窒化膜1
1bがエッチングストップレイヤーとして働くので、十
分なオーバーエッチングを行うことができる。また、そ
の次に行う窒化膜エッチングでは深さの異なるコンタク
トでも下層配線3と高融点金属膜4上の第1の窒化膜1
1aの厚さは均一であるために窒化膜エッチング時の異
方性エッチングによるスパッタリングで、過剰なオーバ
ーエッチングをしなくてすみ、また、Alが叩きだされ
ることがなく、そのため、Alとエッチングガスとの反
応で形成される絶縁性のポリマーが堆積することはな
い。
【0040】図8において、スパッタリング法により、
層間絶縁膜6とビア・コンタクトプラグであるタングス
テン膜との密着層として膜厚100nm程度のTiN膜
を成膜する。WF6,H2,SiH4 をガスソースとする熱
CVD法により、膜厚500nm程度のタングステン膜
を成膜した後、SF6 を使用したエッチバック法で、ビ
ア・コンタクトホール9の中だけにタングステン膜を残
すことで、ビア・コンタクトプラグ7を形成する。スパ
ッタリング法により、膜厚800nm程度のAlSiC
u膜を成膜した後、フォトエッチング法で上層配線8を
形成する。
層間絶縁膜6とビア・コンタクトプラグであるタングス
テン膜との密着層として膜厚100nm程度のTiN膜
を成膜する。WF6,H2,SiH4 をガスソースとする熱
CVD法により、膜厚500nm程度のタングステン膜
を成膜した後、SF6 を使用したエッチバック法で、ビ
ア・コンタクトホール9の中だけにタングステン膜を残
すことで、ビア・コンタクトプラグ7を形成する。スパ
ッタリング法により、膜厚800nm程度のAlSiC
u膜を成膜した後、フォトエッチング法で上層配線8を
形成する。
【0041】前記の図5から図8の製造工程とすること
で、下層配線3と上層配線8とを接続するビア・コンタ
クトプラグ7が、下層配線3の上部側面とも接触してい
るために、ボーダーレスコンタクト構造を採用した場合
でも、下層配線3と上層配線8とが一層確実に接続さ
れ、その結果、コンタクト抵抗の増大が抑制され、安定
したコンタクトが得られる。また、図8が、この発明の
第4実施例の半導体装置の要部断面図でもある。この要
部断面図の説明は、前述した通りであるので省略する。
で、下層配線3と上層配線8とを接続するビア・コンタ
クトプラグ7が、下層配線3の上部側面とも接触してい
るために、ボーダーレスコンタクト構造を採用した場合
でも、下層配線3と上層配線8とが一層確実に接続さ
れ、その結果、コンタクト抵抗の増大が抑制され、安定
したコンタクトが得られる。また、図8が、この発明の
第4実施例の半導体装置の要部断面図でもある。この要
部断面図の説明は、前述した通りであるので省略する。
【0042】
【発明の効果】この発明によれば、アルミ系金属膜の側
面を絶縁膜で被覆することで、層間絶縁膜にビア・コン
タクトホールを形成するときに、絶縁性のポリマーがこ
のビア・コンタクトホールの側壁を被覆することがな
く、ボーダーレスコンタクト構造を採用した多層配線に
おいて、コンタクト抵抗の増大が抑制され、安定なコン
タクトを得ることができる。
面を絶縁膜で被覆することで、層間絶縁膜にビア・コン
タクトホールを形成するときに、絶縁性のポリマーがこ
のビア・コンタクトホールの側壁を被覆することがな
く、ボーダーレスコンタクト構造を採用した多層配線に
おいて、コンタクト抵抗の増大が抑制され、安定なコン
タクトを得ることができる。
【0043】また、アルミ系金属膜の側面と上面を窒化
膜で被覆することで、深さの異なるビア・コンタクトホ
ールが混在するボーダーレス構造を採用した多層配線
で、コンタクト抵抗の増大が抑制され、安定なコンタク
トを得ることができる。
膜で被覆することで、深さの異なるビア・コンタクトホ
ールが混在するボーダーレス構造を採用した多層配線
で、コンタクト抵抗の増大が抑制され、安定なコンタク
トを得ることができる。
【図1】この発明の第1実施例の半導体装置の製造工程
断面図
断面図
【図2】図1に続く、この発明の第1実施例の半導体装
置の製造工程断面図
置の製造工程断面図
【図3】図2に続く、この発明の第1実施例の半導体装
置の製造工程断面図
置の製造工程断面図
【図4】図3に続く、この発明の第1実施例の半導体装
置の製造工程断面図/この発明の第2実施例の半導体装
置の要部断面図
置の製造工程断面図/この発明の第2実施例の半導体装
置の要部断面図
【図5】この発明の第3実施例の半導体装置の製造工程
断面図
断面図
【図6】図5に続く、この発明の第3実施例の半導体装
置の製造工程断面図
置の製造工程断面図
【図7】図6に続く、この発明の第3実施例の半導体装
置の製造工程断面図
置の製造工程断面図
【図8】図7に続く、この発明の第3実施例の半導体装
置の製造工程断面図/この発明の第4実施例の半導体装
置の要部断面図
置の製造工程断面図/この発明の第4実施例の半導体装
置の要部断面図
【図9】従来のボーダーレスコンタクトの多層配線を有
する半導体装置の要部断面図
する半導体装置の要部断面図
【図10】従来の多層配線構造を有する半導体装置の製
造工程断面図
造工程断面図
【図11】図10に続く、従来の多層配線構造を有する
半導体装置の製造工程断面図
半導体装置の製造工程断面図
【図12】図11に続く、従来の多層配線構造を有する
半導体装置の製造工程断面図
半導体装置の製造工程断面図
【図13】図12に続く、従来の多層配線構造を有する
半導体装置の製造工程断面図
半導体装置の製造工程断面図
1 シリコン基板 2 絶縁膜 3 下層配線 3a 第1の導電膜 4 高融点金属膜 4a 第2の導電膜 5 スペーサ 5a 第1の窒化膜 6 層間絶縁膜 7 ビア・コンタクトプラグ 8 上層配線 9 ビア・コンタクトホール 11 第1の窒化膜 21 シリコン基板 22 絶縁膜 23 下層配線 24 導電膜 26 層間絶縁膜 27 ビア・コンタクトプラグ 28 上層配線 30 フッ素系のポリマー 31 シリコン基板 32 絶縁膜 33 下層配線 34 導電膜 36 層間絶縁膜 37 ビア・コンタクトプラグ 38 上層配線 41 有機系のポリマー 42a、42 絶縁性のポリマー
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F033 HH09 JJ19 JJ33 KK09 KK18 KK33 MM01 MM05 MM08 MM13 NN03 NN07 NN08 PP09 PP15 QQ08 QQ09 QQ16 QQ21 QQ25 QQ31 QQ37 QQ39 QQ48 QQ74 QQ75 RR04 RR06 RR15 SS04 SS13 SS15 TT08 WW02 XX09
Claims (18)
- 【請求項1】半導体基板上に形成された第1の絶縁膜
と、該第1の絶縁膜上に選択的に形成された第1の金属
膜と、該第1の金属膜上面に形成された第2の金属膜
と、前記第1の金属膜の側面に形成された第2の絶縁膜
と、前記第1の金属膜表面に形成された層間絶縁膜と、
該層間絶縁膜上に選択的に形成された第3の金属膜と、
前記層間絶縁膜に選択的に形成されたビア・コンタクト
ホール(接続孔)を充填して、前記第3の金属膜と前記
第1および前記第2の金属膜とを、電気的に接続するビ
ア・コンタクトプラグ(接続導体)とを有することを特
徴とする半導体装置。 - 【請求項2】前記第2の絶縁膜が窒化膜で、第1の金属
膜がアルミ系金属膜で、第2の金属膜が高融点金属膜
で、層間絶縁膜が酸化膜であることを特徴とする請求項
1に記載の半導体装置。 - 【請求項3】前記の高融点金属膜がTiN膜であること
を特徴とする請求項2に記載の半導体装置。 - 【請求項4】半導体基板上に形成された第1の絶縁膜
と、該第1の絶縁膜上に選択的に形成された第1の金属
膜と、該第1の金属膜上面に形成された第2の金属膜
と、前記第1の金属膜の側面に形成された第2の絶縁膜
と、前記第1の金属膜表面に形成された層間絶縁膜と、
該層間絶縁膜上に選択的に形成された第3の金属膜と、
前記層間絶縁膜に選択的に形成されたビア・コンタクト
ホールを充填して、前記第3の金属膜と前記第1および
前記第2の金属膜とを、電気的に接続するビア・コンタ
クトプラグとを有する半導体装置の製造方法で、第2の
絶縁膜である窒化膜が、第1および第2の金属膜表面と
第1の絶縁膜表面にプラズマCVD法により成膜される
ことを特徴とする半導体装置の製造方法。 - 【請求項5】半導体基板上に形成された第1の絶縁膜
と、該第1の絶縁膜上に選択的に形成された第1の金属
膜と、該第1の金属膜上面に形成された第2の金属膜
と、前記第1の金属膜の側面に形成された第2の絶縁膜
と、前記第1の金属膜表面に形成された層間絶縁膜と、
該層間絶縁膜上に選択的に形成された第3の金属膜と、
前記層間絶縁膜に選択的に形成されたビア・コンタクト
ホールを充填して、前記第3の金属膜と前記第1および
前記第2の金属膜とを、電気的に接続するビア・コンタ
クトプラグとを有する半導体装置の製造方法で、第2の
絶縁膜である窒化膜が、第1および第2の金属膜表面と
第1の絶縁膜表面に熱CVD法により成膜されることを
特徴とする半導体装置の製造方法。 - 【請求項6】半導体基板上に形成された第1の絶縁膜
と、該第1の絶縁膜上に選択的に形成された第1の金属
膜と、該第1の金属膜上面に形成された第2の金属膜
と、前記第1の金属膜の側面に形成された第2の絶縁膜
と、前記第1の金属膜表面に形成された層間絶縁膜と、
該層間絶縁膜上に選択的に形成された第3の金属膜と、
前記層間絶縁膜に選択的に形成されたビア・コンタクト
ホールを充填して、前記第3の金属膜と前記第1および
前記第2の金属膜とを、電気的に接続するビア・コンタ
クトプラグとを有する半導体装置の製造方法で、第2の
絶縁膜である窒化膜が、第1および第2の金属膜表面と
第1の絶縁膜表面に成膜された後、異方性エッチング
で、第1の金属膜の側面にスペーサとして選択的に残留
することを特徴とする半導体装置の製造方法。 - 【請求項7】前記第2の絶縁膜が窒化膜で、第1の金属
膜がアルミ系金属膜で、第2の金属膜が高融点金属膜
で、層間絶縁膜が酸化膜であることを特徴とする請求項
4ないし6のうちの一つに記載の半導体装置の製造方
法。 - 【請求項8】前記の高融点金属膜がTiN膜であること
を特徴とする請求項4ないし6のうちの一つのに記載の
半導体装置の製造方法。 - 【請求項9】半導体基板上に形成された第11の絶縁膜
と、該第11の絶縁膜上に選択的に形成された第11の
金属膜と、該第11の金属膜上面に形成された第12の
金属膜と、該第12の金属膜の側面に選択的に形成され
た第12の絶縁膜と、前記第11の金属膜表面に形成さ
れた層間絶縁膜と、該層間絶縁膜上に選択的に形成され
た第13の金属膜と、前記層間絶縁膜に選択的に形成さ
れたビア・コンタクトホールを充填して、前記第13の
金属膜と前記第11および前記第12の金属膜とを、電
気的に接続するビア・コンタクトプラグとを有すること
を特徴とする半導体装置。 - 【請求項10】前記第12の絶縁膜が窒化膜で、第11
の金属膜がアルミ系金属膜で、第12の金属膜が高融点
金属膜で、層間絶縁膜が酸化膜あることを特徴とする請
求項9に記載の半導体装置。 - 【請求項11】前記の高融点金属膜がTiN膜であるこ
とを特徴とする請求項9に記載の半導体装置。 - 【請求項12】半導体基板上に形成された第11の絶縁
膜と、該第11の絶縁膜上に選択的に形成された第11
の金属膜と、該第11の金属膜上面に形成された第12
の金属膜と、該第12の金属膜の側面に選択的に形成さ
れた第12の絶縁膜と、前記第11の金属膜表面に形成
された層間絶縁膜と、該層間絶縁膜上に選択的に形成さ
れた第13の金属膜と、前記層間絶縁膜に選択的に形成
されたビア・コンタクトホールを充填して、前記第13
の金属膜と前記第11および前記第12の金属膜とを、
電気的に接続するビア・コンタクトプラグとを有する半
導体装置の製造方法で、第12の絶縁膜である窒化膜
が、第11および第12の金属膜表面と第11の絶縁膜
表面にプラズマCVD法により成膜されることを特徴と
する半導体装置の製造方法。 - 【請求項13】半導体基板上に形成された第11の絶縁
膜と、該第11の絶縁膜上に選択的に形成された第11
の金属膜と、該第11の金属膜上面に形成された第12
の金属膜と、該第12の金属膜の側面に選択的に形成さ
れた第12の絶縁膜と、前記第11の金属膜表面に形成
された層間絶縁膜と、該層間絶縁膜上に選択的に形成さ
れた第13の金属膜と、前記層間絶縁膜に選択的に形成
されたビア・コンタクトホールを充填して、前記第13
の金属膜と前記第11および前記第12の金属膜とを、
電気的に接続するビア・コンタクトプラグとを有する半
導体装置の製造方法で、第12の絶縁膜である窒化膜
が、第11および第12の金属膜表面と第11の絶縁膜
表面に熱CVD法により成膜されることを特徴とする半
導体装置の製造方法。 - 【請求項14】前記第12の絶縁膜が窒化膜で、第11
の金属膜がアルミ系金属膜で、第12の金属膜が高融点
金属膜で、層間絶縁膜が酸化膜あることを特徴とする請
求項10または11のいずれかに記載の半導体装置の製
造方法。 - 【請求項15】前記の高融点金属膜がTiN膜であるこ
とを特徴とする請求項12または14のいずれかに記載
の半導体装置の製造方法。 - 【請求項16】前記第2の絶縁膜である窒化膜の膜厚が
50nmないし300nmであることを特徴とする請求
項2に記載の半導体装置。 - 【請求項17】前記第12の絶縁膜である窒化膜の膜厚
が50nmないし300nmであることを特徴とする請
求項10に記載の半導体装置。 - 【請求項18】前記ビア・コンタクトのエッチング工程
が、前記層間絶縁膜である酸化膜のエッチング工程と、
前記第12の絶縁膜である窒化膜のエッチング工程の2
段階工程からなることを特徴とする請求項14に記載の
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11101538A JP2000294636A (ja) | 1999-04-08 | 1999-04-08 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11101538A JP2000294636A (ja) | 1999-04-08 | 1999-04-08 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000294636A true JP2000294636A (ja) | 2000-10-20 |
Family
ID=14303225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11101538A Pending JP2000294636A (ja) | 1999-04-08 | 1999-04-08 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000294636A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004349462A (ja) * | 2003-05-22 | 2004-12-09 | Renesas Technology Corp | 半導体装置の製造方法及び半導体装置 |
| JP2008198723A (ja) * | 2007-02-09 | 2008-08-28 | Toshiba Corp | Nand型不揮発性半導体記憶装置 |
| US20210384071A1 (en) * | 2019-02-20 | 2021-12-09 | Tokyo Electron Limited | Method of manufacturing semiconductor device |
-
1999
- 1999-04-08 JP JP11101538A patent/JP2000294636A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004349462A (ja) * | 2003-05-22 | 2004-12-09 | Renesas Technology Corp | 半導体装置の製造方法及び半導体装置 |
| US7763926B2 (en) | 2003-05-22 | 2010-07-27 | Renesas Technology Corp. | Semiconductor device manufacturing method and semiconductor device |
| JP2008198723A (ja) * | 2007-02-09 | 2008-08-28 | Toshiba Corp | Nand型不揮発性半導体記憶装置 |
| US20210384071A1 (en) * | 2019-02-20 | 2021-12-09 | Tokyo Electron Limited | Method of manufacturing semiconductor device |
| US12100616B2 (en) * | 2019-02-20 | 2024-09-24 | Tokyo Electron Limited | Method of manufacturing semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7037836B2 (en) | Method of manufacturing a semiconductor device without oxidized copper layer | |
| US20080203579A1 (en) | Sacrificial metal spacer dual damascene | |
| JP2739853B2 (ja) | 半導体装置の製造方法及びエッチング方法 | |
| JP2002043419A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP3382357B2 (ja) | 配線形成方法 | |
| JP2001176842A (ja) | シリコン窒化膜のエッチング方法及び半導体装置の製造方法 | |
| JP3189970B2 (ja) | 半導体装置の製造方法 | |
| JP2001176877A (ja) | 半導体装置の製造方法 | |
| JP3391933B2 (ja) | 半導体素子とその製造方法 | |
| KR20010098572A (ko) | 반도체 장치 및 그 제조 방법 | |
| EP0507881A1 (en) | Semiconductor interconnect structure utilizing a polyimide insulator | |
| JP2000294636A (ja) | 半導体装置およびその製造方法 | |
| JPH08139190A (ja) | 半導体装置の製造方法 | |
| JP2001044280A (ja) | 多層配線構造及びその製造方法 | |
| JP4207113B2 (ja) | 配線構造の形成方法 | |
| JPH11111842A (ja) | 多層配線構造およびその製造方法 | |
| JP2003124312A (ja) | 半導体装置およびその製造方法 | |
| JPH10125785A (ja) | 半導体集積回路の配線形成方法 | |
| US6559542B1 (en) | Semiconductor device and method of manufacturing the same | |
| JPH11220023A (ja) | 半導体装置及びその製造方法 | |
| CN100419993C (zh) | 制造半导体器件的方法 | |
| KR100571696B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2004031638A (ja) | 配線構造の形成方法 | |
| JPH10223753A (ja) | 半導体集積回路装置の製造方法および半導体集積回路装置 | |
| JPH08203899A (ja) | 半導体装置の製造方法 |