JPH11111842A - 多層配線構造およびその製造方法 - Google Patents
多層配線構造およびその製造方法Info
- Publication number
- JPH11111842A JPH11111842A JP26669397A JP26669397A JPH11111842A JP H11111842 A JPH11111842 A JP H11111842A JP 26669397 A JP26669397 A JP 26669397A JP 26669397 A JP26669397 A JP 26669397A JP H11111842 A JPH11111842 A JP H11111842A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- tin
- alloy
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 Ｃｕを主体とする下層配線と、Ａｌの選択Ｃ
ＶＤ法によるＡｌ埋め込みプラグとが接続する境界面で
発生するコンタクト不良を防止した多層配線構造および
その製造方法を提供する。 【解決手段】 Ｔｉ膜２、ＴｉＮ膜３、Ｃｕ膜４、Ｔｉ
Ｎ膜５およびＡｌ合金膜２１とＴｉＮ膜２２で構成する
密着薄膜２０をパターニングして、Ｃｕを主体とする下
層配線であるＣｕ配線２３を形成し、層間絶縁膜７を堆
積した後、コンタクトホール８を形成し、コンタクトホ
ール８底部の密着薄膜２０を構成するＴｉＮ膜２２に開
口２４を形成して密着薄膜２０を構成するＡｌ合金膜２
１を露呈させ、プラズマクリーニング処理を行った後、
Ａｌの選択ＣＶＤ法によるＡｌプラグ９を形成し、Ａｌ
合金配線１０を形成する。
ＶＤ法によるＡｌ埋め込みプラグとが接続する境界面で
発生するコンタクト不良を防止した多層配線構造および
その製造方法を提供する。 【解決手段】 Ｔｉ膜２、ＴｉＮ膜３、Ｃｕ膜４、Ｔｉ
Ｎ膜５およびＡｌ合金膜２１とＴｉＮ膜２２で構成する
密着薄膜２０をパターニングして、Ｃｕを主体とする下
層配線であるＣｕ配線２３を形成し、層間絶縁膜７を堆
積した後、コンタクトホール８を形成し、コンタクトホ
ール８底部の密着薄膜２０を構成するＴｉＮ膜２２に開
口２４を形成して密着薄膜２０を構成するＡｌ合金膜２
１を露呈させ、プラズマクリーニング処理を行った後、
Ａｌの選択ＣＶＤ法によるＡｌプラグ９を形成し、Ａｌ
合金配線１０を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は多層配線構造および
その製造方法に関し、さらに詳しくは、半導体装置にお
ける、Ｃｕ配線を主体とする下層配線と、Ａｌの選択Ｃ
ＶＤ法で形成されるＡｌ埋め込みプラグとを有する多層
配線構造およびその製造方法に関する。
その製造方法に関し、さらに詳しくは、半導体装置にお
ける、Ｃｕ配線を主体とする下層配線と、Ａｌの選択Ｃ
ＶＤ法で形成されるＡｌ埋め込みプラグとを有する多層
配線構造およびその製造方法に関する。
【０００２】
【従来の技術】近年、半導体装置の高速化、高集積化へ
の要望に伴って、微細加工技術、低抵抗率配線材料によ
る多層配線技術、低誘電率の層間絶縁膜形成技術等の開
発が盛んに行われている。高速化、高集積化した半導体
装置においては、半導体装置の構成素子と配線間や下層
配線と上部配線間を接続する、層間絶縁膜の接続孔（コ
ンタクトホール）の径は益々微細となり、このコンタク
トホールの深さと孔径の比、所謂アスペクト比が益々大
きくなってきている。
の要望に伴って、微細加工技術、低抵抗率配線材料によ
る多層配線技術、低誘電率の層間絶縁膜形成技術等の開
発が盛んに行われている。高速化、高集積化した半導体
装置においては、半導体装置の構成素子と配線間や下層
配線と上部配線間を接続する、層間絶縁膜の接続孔（コ
ンタクトホール）の径は益々微細となり、このコンタク
トホールの深さと孔径の比、所謂アスペクト比が益々大
きくなってきている。
【０００３】従来、この高アスペクト比のコンタクトホ
ールに形成される配線として、ＣＶＤ法によるブランケ
ットＷ膜を用いて形成するタングステンプラグ、Ｗの選
択ＣＶＤ法を用いたタングステンプラグ、Ａｌの高温リ
フロー法によるコンタクトホールへの配線等がある。し
かし、上述した配線形成法は、形成温度が高く、耐熱性
の低い低誘電率材料の層間絶縁膜を用いるのが難しいと
いう問題がある。この耐熱性の低い低誘電率材料の層間
絶縁膜を用いる際の、コンタクトホールへの配線、即ち
埋め込みプラグの形成法として、Ａｌの選択ＣＶＤ法が
ある。このＡｌの選択ＣＶＤ法によれば、約２１０℃で
Ａｌ埋め込みプラグ（Ａｌプラグ）が形成できるので、
耐熱性の低い層間絶縁膜にも対応できる。
ールに形成される配線として、ＣＶＤ法によるブランケ
ットＷ膜を用いて形成するタングステンプラグ、Ｗの選
択ＣＶＤ法を用いたタングステンプラグ、Ａｌの高温リ
フロー法によるコンタクトホールへの配線等がある。し
かし、上述した配線形成法は、形成温度が高く、耐熱性
の低い低誘電率材料の層間絶縁膜を用いるのが難しいと
いう問題がある。この耐熱性の低い低誘電率材料の層間
絶縁膜を用いる際の、コンタクトホールへの配線、即ち
埋め込みプラグの形成法として、Ａｌの選択ＣＶＤ法が
ある。このＡｌの選択ＣＶＤ法によれば、約２１０℃で
Ａｌ埋め込みプラグ（Ａｌプラグ）が形成できるので、
耐熱性の低い層間絶縁膜にも対応できる。
【０００４】また従来、低抵抗率配線材料としてＡｌ膜
又はＡｌ合金膜が用いられてきたが、高集積化した半導
体装置にＡｌ又はＡｌ合金配線を用いると、エレクトロ
マイグレーションやストレスマイグレーションの問題に
よる配線の信頼性に問題が出てきて、Ａｌ膜又はＡｌ合
金膜の使用が困難な状態となってきている。上記のよう
な問題を解決するため、銅（Ｃｕ）を配線材料とした銅
配線の技術開発が、近年盛んに行われている。このＣｕ
の抵抗率は、約１．４μΩ・ｃｍで、Ａｌの抵抗率約
２．９μΩ・ｃｍの約半分であり、またＣｕ配線のエレ
クトロマイグレーションやストレスマイグレーション耐
性はＡｌ配線膜に比べてかなり高いもので、高速で、高
集積化した半導体装置の配線材料として、有望視されて
いる。
又はＡｌ合金膜が用いられてきたが、高集積化した半導
体装置にＡｌ又はＡｌ合金配線を用いると、エレクトロ
マイグレーションやストレスマイグレーションの問題に
よる配線の信頼性に問題が出てきて、Ａｌ膜又はＡｌ合
金膜の使用が困難な状態となってきている。上記のよう
な問題を解決するため、銅（Ｃｕ）を配線材料とした銅
配線の技術開発が、近年盛んに行われている。このＣｕ
の抵抗率は、約１．４μΩ・ｃｍで、Ａｌの抵抗率約
２．９μΩ・ｃｍの約半分であり、またＣｕ配線のエレ
クトロマイグレーションやストレスマイグレーション耐
性はＡｌ配線膜に比べてかなり高いもので、高速で、高
集積化した半導体装置の配線材料として、有望視されて
いる。
【０００５】上述した高速化、高集積化した半導体装置
の作製のため、耐熱性の低い層間絶縁膜に形成されたコ
ンタクトホールにも対応可能な配線、およびエレクトロ
マイグレーションやストレスマイグレーションの耐性が
大きく、抵抗率の低い横方向配線を有する多層配線構造
およびその製造方法の従来例として、Ｃｕを主体とする
下層配線とＡｌの選択ＣＶＤ法によるＡｌプラグとを有
する多層配線構造およびその製造方法の一例を、図３を
参照して説明する。まず、図３（ａ）に示すように、半
導体装置の構成素子としてのＭＯＳトランジスタ等が形
成された半導体基板（図示省略）に絶縁膜であるＣＶＤ
ＳｉＯ2 膜１が形成され、その後構成素子と配線を接続
するコンタクトホール（図示省略）およびこのコンタク
トホールに形成される配線、所謂埋め込みプラグ（図示
省略）を形成した後、Ｃｕを主体とする下層配線を形成
するための導電体膜、例えばスパッタリング法を用い、
薄いＴｉ膜２とＴｉＮ膜３、下層配線の主体となるＣｕ
膜４および薄いＴｉＮ膜５を堆積する。ここで、薄いＴ
ｉ膜２とＴｉＮ膜３は、下層配線の主体となるＣｕ膜４
の密着性向上のための膜と拡散防止膜となるバリア膜
で、上部の薄いＴｉＮ膜５は、外部からの酸素原子の拡
散によりＣｕ膜４が酸化して抵抗が増加するのを防止す
るための拡散防止膜、所謂バリア膜である。
の作製のため、耐熱性の低い層間絶縁膜に形成されたコ
ンタクトホールにも対応可能な配線、およびエレクトロ
マイグレーションやストレスマイグレーションの耐性が
大きく、抵抗率の低い横方向配線を有する多層配線構造
およびその製造方法の従来例として、Ｃｕを主体とする
下層配線とＡｌの選択ＣＶＤ法によるＡｌプラグとを有
する多層配線構造およびその製造方法の一例を、図３を
参照して説明する。まず、図３（ａ）に示すように、半
導体装置の構成素子としてのＭＯＳトランジスタ等が形
成された半導体基板（図示省略）に絶縁膜であるＣＶＤ
ＳｉＯ2 膜１が形成され、その後構成素子と配線を接続
するコンタクトホール（図示省略）およびこのコンタク
トホールに形成される配線、所謂埋め込みプラグ（図示
省略）を形成した後、Ｃｕを主体とする下層配線を形成
するための導電体膜、例えばスパッタリング法を用い、
薄いＴｉ膜２とＴｉＮ膜３、下層配線の主体となるＣｕ
膜４および薄いＴｉＮ膜５を堆積する。ここで、薄いＴ
ｉ膜２とＴｉＮ膜３は、下層配線の主体となるＣｕ膜４
の密着性向上のための膜と拡散防止膜となるバリア膜
で、上部の薄いＴｉＮ膜５は、外部からの酸素原子の拡
散によりＣｕ膜４が酸化して抵抗が増加するのを防止す
るための拡散防止膜、所謂バリア膜である。
【０００６】次に、フォトリソグラフィ技術を用いて、
上述した導電体膜のＴｉＮ膜５／Ｃｕ膜４／ＴｉＮ膜３
／Ｔｉ膜２をパターニングし、Ｃｕを主体とする下層配
線、所謂Ｃｕ配線６を形成する。
上述した導電体膜のＴｉＮ膜５／Ｃｕ膜４／ＴｉＮ膜３
／Ｔｉ膜２をパターニングし、Ｃｕを主体とする下層配
線、所謂Ｃｕ配線６を形成する。
【０００７】次に、図３（ｂ）に示すように、低誘電率
の層間絶縁膜７を堆積し、その後フォトリソグラフィ技
術を用いて、層間絶縁膜７をパターニングして、Ｃｕ配
線６と上層配線とを接続するためのコンタクトホール８
を形成する。その後、後述するＡｌの選択ＣＶＤによる
Ａｌプラグ９形成の障害となる、コンタクトホール形成
時のマスクとしたフォトレジスト等の除去やその後の時
間経過で、コンタクトホール８底部に露呈したＴｉＮ膜
５表面に形成された酸化膜や、コンタクトホール８内に
形成されるＡｌプラグの粒状化の原因となる、コンタク
トホール８側壁面に付着したコンタクトホール８形成時
の有機系反応生成物膜を、ＢＣｌ3 ガスを含むガス雰囲
気中でのプラズマクリーニング処理により除去する。
の層間絶縁膜７を堆積し、その後フォトリソグラフィ技
術を用いて、層間絶縁膜７をパターニングして、Ｃｕ配
線６と上層配線とを接続するためのコンタクトホール８
を形成する。その後、後述するＡｌの選択ＣＶＤによる
Ａｌプラグ９形成の障害となる、コンタクトホール形成
時のマスクとしたフォトレジスト等の除去やその後の時
間経過で、コンタクトホール８底部に露呈したＴｉＮ膜
５表面に形成された酸化膜や、コンタクトホール８内に
形成されるＡｌプラグの粒状化の原因となる、コンタク
トホール８側壁面に付着したコンタクトホール８形成時
の有機系反応生成物膜を、ＢＣｌ3 ガスを含むガス雰囲
気中でのプラズマクリーニング処理により除去する。
【０００８】次に、図３（ｃ）に示すように、ＤＭＡＨ
（Ｄｉｍｅｔｙｌ−ａｌｕｍｉｎｕｍ Ｈｙｄｒｉｄ
ｅ：（ＣＨ3 ）2 ＡｌＨ）ガスとＨ2 ガスとを用いる、
Ａｌの選択ＣＶＤ法を用いて、コンタクトホール８内の
みにＡｌ膜を選択的に堆積し、Ａｌプラグ９を形成す
る。その後、上層配線となる導電体を堆積し、この導電
体をパターニングして、上層配線、例えば加工寸法が大
きくて、エレクトロマイグレーション等の発生の虞がな
い、少量のＳｉ又はＳｉとＣｕ等を含むＡｌ膜、所謂Ａ
ｌ合金膜によるＡｌ合金配線１０を形成する。
（Ｄｉｍｅｔｙｌ−ａｌｕｍｉｎｕｍ Ｈｙｄｒｉｄ
ｅ：（ＣＨ3 ）2 ＡｌＨ）ガスとＨ2 ガスとを用いる、
Ａｌの選択ＣＶＤ法を用いて、コンタクトホール８内の
みにＡｌ膜を選択的に堆積し、Ａｌプラグ９を形成す
る。その後、上層配線となる導電体を堆積し、この導電
体をパターニングして、上層配線、例えば加工寸法が大
きくて、エレクトロマイグレーション等の発生の虞がな
い、少量のＳｉ又はＳｉとＣｕ等を含むＡｌ膜、所謂Ａ
ｌ合金膜によるＡｌ合金配線１０を形成する。
【０００９】なお、図面は省略するが、３層配線以上の
多層配線構成の場合においては、上述したＡｌ合金配線
１０を、例えば上述したＣｕ配線６と同様な導電体膜で
構成したＣｕ配線とし、このＣｕ配線を上層配線、即ち
３層目配線の下層配線とし、上記の如き工程による下層
配線形成よりＡｌプラグ形成までの工程を繰り返し行う
ことで多層配線を構成し、その後最上層配線、例えば配
線の加工寸法が大きくて、エレクトロマイグレーション
等の発生の虞がないＡｌ合金膜によるＡｌ合金配線を形
成する。
多層配線構成の場合においては、上述したＡｌ合金配線
１０を、例えば上述したＣｕ配線６と同様な導電体膜で
構成したＣｕ配線とし、このＣｕ配線を上層配線、即ち
３層目配線の下層配線とし、上記の如き工程による下層
配線形成よりＡｌプラグ形成までの工程を繰り返し行う
ことで多層配線を構成し、その後最上層配線、例えば配
線の加工寸法が大きくて、エレクトロマイグレーション
等の発生の虞がないＡｌ合金膜によるＡｌ合金配線を形
成する。
【００１０】しかしながら、上述した多層配線構造およ
びその製造方法においては、Ｃｕ配線６とＡｌプラグと
のコンタクト不良が度々発生するという問題がある。な
お、この配線のコンタクト不良の解析結果によると、コ
ンタクト不良発生箇所は下層配線としてのＣｕ配線６と
Ａｌプラグ９とが接続する境界面であることが判明し
た。
びその製造方法においては、Ｃｕ配線６とＡｌプラグと
のコンタクト不良が度々発生するという問題がある。な
お、この配線のコンタクト不良の解析結果によると、コ
ンタクト不良発生箇所は下層配線としてのＣｕ配線６と
Ａｌプラグ９とが接続する境界面であることが判明し
た。
【００１１】
【発明が解決しようとする課題】上記従来の多層配線構
造およびその製造方法を採ると、Ｃｕを主体とする下層
配線と、この下層配線と上層配線とを接続するコンタク
トホールに形成する、Ａｌの選択ＣＶＤ法によるＡｌ埋
め込みプラグとの境界面で、コンタクト不良が発生する
という問題がある。本発明は、上記事情を考慮してなさ
れたものであり、その目的は、Ｃｕを主体とする下層配
線と、Ａｌの選択ＣＶＤ法によるＡｌ埋め込みプラグと
が接続する境界面で発生するコンタクト不良を防止した
多層配線構造およびその製造方法を提供することにあ
る。
造およびその製造方法を採ると、Ｃｕを主体とする下層
配線と、この下層配線と上層配線とを接続するコンタク
トホールに形成する、Ａｌの選択ＣＶＤ法によるＡｌ埋
め込みプラグとの境界面で、コンタクト不良が発生する
という問題がある。本発明は、上記事情を考慮してなさ
れたものであり、その目的は、Ｃｕを主体とする下層配
線と、Ａｌの選択ＣＶＤ法によるＡｌ埋め込みプラグと
が接続する境界面で発生するコンタクト不良を防止した
多層配線構造およびその製造方法を提供することにあ
る。
【００１２】
【課題を解決するための手段】本発明の多層配線構造お
よびその製造方法は、上述の課題を解決するために提案
するものであり、本発明の多層配線構造は、Ｃｕを主体
とする下層配線と、Ａｌの選択ＣＶＤ法で形成するＡｌ
埋め込みプラグとを有する多層配線構造において、下層
バリア膜、Ｃｕ膜、上層バリア膜および導電体の密着薄
膜とで構成する、Ｃｕを主体とする下層配線を有するこ
とを特徴とするものである。
よびその製造方法は、上述の課題を解決するために提案
するものであり、本発明の多層配線構造は、Ｃｕを主体
とする下層配線と、Ａｌの選択ＣＶＤ法で形成するＡｌ
埋め込みプラグとを有する多層配線構造において、下層
バリア膜、Ｃｕ膜、上層バリア膜および導電体の密着薄
膜とで構成する、Ｃｕを主体とする下層配線を有するこ
とを特徴とするものである。
【００１３】また、本発明の多層配線構造の製造方法
は、Ｃｕを主体とする下層配線と、Ａｌの選択ＣＶＤ法
で形成するＡｌ埋め込みプラグとを有する多層配線構造
の製造方法において、絶縁膜上に下層バリア膜、Ｃｕ
膜、上層バリア膜および導電体の密着薄膜を堆積して、
Ｃｕを主体とする下層配線となる導電体膜を形成する工
程と、導電体膜をパターニングして下層配線を形成する
工程と、層間絶縁膜を堆積する工程と、層間絶縁膜をパ
ターニングして、下層配線と上層配線を接続する接続孔
を形成する工程と、接続孔底部の導電体膜表面および接
続孔側壁をクリーニングするためのプラズマクリーニン
グ処理工程と、Ａｌの選択ＣＶＤ法により、接続孔にＡ
ｌ埋め込みプラグを形成する工程とを有することを特徴
とするものである。
は、Ｃｕを主体とする下層配線と、Ａｌの選択ＣＶＤ法
で形成するＡｌ埋め込みプラグとを有する多層配線構造
の製造方法において、絶縁膜上に下層バリア膜、Ｃｕ
膜、上層バリア膜および導電体の密着薄膜を堆積して、
Ｃｕを主体とする下層配線となる導電体膜を形成する工
程と、導電体膜をパターニングして下層配線を形成する
工程と、層間絶縁膜を堆積する工程と、層間絶縁膜をパ
ターニングして、下層配線と上層配線を接続する接続孔
を形成する工程と、接続孔底部の導電体膜表面および接
続孔側壁をクリーニングするためのプラズマクリーニン
グ処理工程と、Ａｌの選択ＣＶＤ法により、接続孔にＡ
ｌ埋め込みプラグを形成する工程とを有することを特徴
とするものである。
【００１４】本発明によれば、Ｃｕを主体とする下層配
線を下層バリア膜、Ｃｕ膜、上層バリア膜および導電体
の密着薄膜とで構成するため、下層配線とＡｌの選択Ｃ
ＶＤ法によるＡｌ埋め込みプラグとが接続する境界面で
の密着性を向上させることができ、下層配線とＡｌ埋め
込みプラグとのコンタクト不良を防止することができ
る。なお、上記下層配線上部の密着薄膜の作用は、Ａｌ
の選択ＣＶＤ法によるＡｌ埋め込みプラグ形成初期時に
おける、接続境界面内での均一なＡｌ選択成長に寄与す
るため、下層配線とＡｌ埋め込みプラグの接続する境界
面での密着性を向上させると推論される。従って、信頼
性の高い、高速化で高集積化した半導体装置を作製する
ことが可能となる。
線を下層バリア膜、Ｃｕ膜、上層バリア膜および導電体
の密着薄膜とで構成するため、下層配線とＡｌの選択Ｃ
ＶＤ法によるＡｌ埋め込みプラグとが接続する境界面で
の密着性を向上させることができ、下層配線とＡｌ埋め
込みプラグとのコンタクト不良を防止することができ
る。なお、上記下層配線上部の密着薄膜の作用は、Ａｌ
の選択ＣＶＤ法によるＡｌ埋め込みプラグ形成初期時に
おける、接続境界面内での均一なＡｌ選択成長に寄与す
るため、下層配線とＡｌ埋め込みプラグの接続する境界
面での密着性を向上させると推論される。従って、信頼
性の高い、高速化で高集積化した半導体装置を作製する
ことが可能となる。
【００１５】
【発明の実施の形態】以下、本発明の具体的実施の形態
例につき、添付図面を参照して説明する。なお従来技術
の説明で参照した図３中の構成部分と同様の構成部分に
は、同一の参照符号を付すものとする。
例につき、添付図面を参照して説明する。なお従来技術
の説明で参照した図３中の構成部分と同様の構成部分に
は、同一の参照符号を付すものとする。
【００１６】実施の形態例１ 本実施の形態例は、Ｃｕを主体とする下層配線と、Ａｌ
の選択ＣＶＤ法で形成するＡｌ埋め込みプラグとを有す
る多層配線構造およびその製造方法に本発明を適用した
例であり、これを図１を参照して説明する。まず、図１
（ａ）に示すように、半導体装置の構成素子としてのＭ
ＯＳトランジスタ等が形成された半導体基板（図示省
略）に絶縁膜、例えばＣＶＤＳｉＯ2膜１が形成され、
その後構成素子と配線とを接続するコンタクトホール
（図示省略）およびこのコンタクトホールに形成される
配線、例えば埋め込みプラグ（図示省略）を形成した
後、Ｃｕを主体とする下層配線を構成する導電体膜を堆
積する。
の選択ＣＶＤ法で形成するＡｌ埋め込みプラグとを有す
る多層配線構造およびその製造方法に本発明を適用した
例であり、これを図１を参照して説明する。まず、図１
（ａ）に示すように、半導体装置の構成素子としてのＭ
ＯＳトランジスタ等が形成された半導体基板（図示省
略）に絶縁膜、例えばＣＶＤＳｉＯ2膜１が形成され、
その後構成素子と配線とを接続するコンタクトホール
（図示省略）およびこのコンタクトホールに形成される
配線、例えば埋め込みプラグ（図示省略）を形成した
後、Ｃｕを主体とする下層配線を構成する導電体膜を堆
積する。
【００１７】上記導電体膜は、例えばスパッタリング法
を用いた、下層バリア膜としての膜厚約２０ｎｍ程度の
Ｔｉ膜２および膜厚約２０ｎｍ程度のＴｉＮ膜３と、下
層配線の主体となる、膜厚約４００ｎｍ程度のＣｕ膜４
と、上層バリア膜とする、膜厚約３０ｎｍ程度のＴｉＮ
膜５と、密着薄膜、例えば膜厚約５０ｎｍ程度のＳｉ又
はＣｕを少量含むＡｌ膜、所謂Ａｌ合金膜２１と膜厚約
２０ｎｍ程度のＴｉＮ膜２２とにより密着薄膜２０を堆
積して形成された導電体膜である。ここで、Ｔｉ膜２と
ＴｉＮ膜３は、下層配線の主体となるＣｕ膜４の密着性
向上のための膜と拡散防止膜となる下層バリア膜で、Ｔ
ｉＮ膜５は、外部からの酸素原子の拡散によりＣｕ膜４
が酸化して抵抗が増加するのを防止するための拡散防止
膜、所謂上層バリア膜であり、密着薄膜２０を構成する
ＴｉＮ膜２２は、Ａｌ合金膜２１の酸化を防止するため
の膜である。なお、密着薄膜２０の膜厚ｄとしては、層
間絶縁膜７をエッチングしてコンタクトホール８形成時
に、コンタクトホール８底部に密着薄膜２０が残存し、
密着薄膜２０の効果を生じさせる程度の膜厚以上で、し
かも後述するＣｕ配線２３の高さが高くなり微細加工に
悪影響のでる膜厚以下として、２０ｎｍ≦ｄ≦１００ｎ
ｍであることが望ましい。
を用いた、下層バリア膜としての膜厚約２０ｎｍ程度の
Ｔｉ膜２および膜厚約２０ｎｍ程度のＴｉＮ膜３と、下
層配線の主体となる、膜厚約４００ｎｍ程度のＣｕ膜４
と、上層バリア膜とする、膜厚約３０ｎｍ程度のＴｉＮ
膜５と、密着薄膜、例えば膜厚約５０ｎｍ程度のＳｉ又
はＣｕを少量含むＡｌ膜、所謂Ａｌ合金膜２１と膜厚約
２０ｎｍ程度のＴｉＮ膜２２とにより密着薄膜２０を堆
積して形成された導電体膜である。ここで、Ｔｉ膜２と
ＴｉＮ膜３は、下層配線の主体となるＣｕ膜４の密着性
向上のための膜と拡散防止膜となる下層バリア膜で、Ｔ
ｉＮ膜５は、外部からの酸素原子の拡散によりＣｕ膜４
が酸化して抵抗が増加するのを防止するための拡散防止
膜、所謂上層バリア膜であり、密着薄膜２０を構成する
ＴｉＮ膜２２は、Ａｌ合金膜２１の酸化を防止するため
の膜である。なお、密着薄膜２０の膜厚ｄとしては、層
間絶縁膜７をエッチングしてコンタクトホール８形成時
に、コンタクトホール８底部に密着薄膜２０が残存し、
密着薄膜２０の効果を生じさせる程度の膜厚以上で、し
かも後述するＣｕ配線２３の高さが高くなり微細加工に
悪影響のでる膜厚以下として、２０ｎｍ≦ｄ≦１００ｎ
ｍであることが望ましい。
【００１８】次に、パターニングしたフォトレジスト
（図示省略）をマスクとし、ヘリコン波エッチング装置
を用いて、上述した下層配線を構成する導電体膜、即ち
ＴｉＮ膜２２／Ａｌ合金膜２１／ＴｉＮ膜５／Ｃｕ膜４
／ＴｉＮ膜３／Ｔｉ膜２をエッチングして、Ｃｕを主体
とする配線、所謂Ｃｕ配線２３を形成する。なお、ヘリ
コン波エッチング装置による、Ｃｕ配線２３形成時のエ
ッチング条件は、例えば下記のようなものである。 〔Ｃｕ配線２３形成時のエッチング条件〕 Ｃｌ2 ガス流量 ： ５ ｓｃｃｍ 圧力 ： ０．０５ Ｐａ ソース・パワー ： １．５ ｋＷ ＲＦバイアスパワー ： ３００ Ｗ ステージ温度 ： ２５０ ℃
（図示省略）をマスクとし、ヘリコン波エッチング装置
を用いて、上述した下層配線を構成する導電体膜、即ち
ＴｉＮ膜２２／Ａｌ合金膜２１／ＴｉＮ膜５／Ｃｕ膜４
／ＴｉＮ膜３／Ｔｉ膜２をエッチングして、Ｃｕを主体
とする配線、所謂Ｃｕ配線２３を形成する。なお、ヘリ
コン波エッチング装置による、Ｃｕ配線２３形成時のエ
ッチング条件は、例えば下記のようなものである。 〔Ｃｕ配線２３形成時のエッチング条件〕 Ｃｌ2 ガス流量 ： ５ ｓｃｃｍ 圧力 ： ０．０５ Ｐａ ソース・パワー ： １．５ ｋＷ ＲＦバイアスパワー ： ３００ Ｗ ステージ温度 ： ２５０ ℃
【００１９】次に、図１（ｂ）に示すように、例えばＣ
ＶＤ法による酸化膜形成時の反応ガス中にフッ素ガスを
混入させて形成するＳｉＯＦ膜又はポリイミド膜等の有
機材料を用いた層間絶縁膜等による、膜厚約６００ｎｍ
程度の低誘電率の層間絶縁膜７を堆積する。その後フォ
トリソグラフィ技術を用いて、層間絶縁膜７をパターニ
ングし、Ｃｕ配線２３と後述するＡｌ合金配線１０とを
接続するためのコンタクトホール８を形成し、続いてコ
ンタクトホール８底部に露呈した、密着薄膜２０を構成
するＴｉＮ膜２２のみエッチングし、ＴｉＮ膜２２に開
口２４を形成する。なお、ＴｉＮ膜２２の開口２４形成
は、コンタクトホール８形成後、このコンタクトホール
形成時に使用したフォトレジストを除去し、その後にコ
ンタクトホール８の形成された層間絶縁膜７をマスクと
してＴｉＮ膜２２をエッチングする方法を採ってもよ
い。この方法によれば、コンタクトホール８底部にＴｉ
Ｎ膜２２がある状態で、コンタクトホール８形成時のフ
ォトレジストを除去するため、フォトレジスト除去工程
でのＡｌ合金膜２１表面の酸化が防止できる。
ＶＤ法による酸化膜形成時の反応ガス中にフッ素ガスを
混入させて形成するＳｉＯＦ膜又はポリイミド膜等の有
機材料を用いた層間絶縁膜等による、膜厚約６００ｎｍ
程度の低誘電率の層間絶縁膜７を堆積する。その後フォ
トリソグラフィ技術を用いて、層間絶縁膜７をパターニ
ングし、Ｃｕ配線２３と後述するＡｌ合金配線１０とを
接続するためのコンタクトホール８を形成し、続いてコ
ンタクトホール８底部に露呈した、密着薄膜２０を構成
するＴｉＮ膜２２のみエッチングし、ＴｉＮ膜２２に開
口２４を形成する。なお、ＴｉＮ膜２２の開口２４形成
は、コンタクトホール８形成後、このコンタクトホール
形成時に使用したフォトレジストを除去し、その後にコ
ンタクトホール８の形成された層間絶縁膜７をマスクと
してＴｉＮ膜２２をエッチングする方法を採ってもよ
い。この方法によれば、コンタクトホール８底部にＴｉ
Ｎ膜２２がある状態で、コンタクトホール８形成時のフ
ォトレジストを除去するため、フォトレジスト除去工程
でのＡｌ合金膜２１表面の酸化が防止できる。
【００２０】次に、後述するＡｌの選択ＣＶＤ法を用い
たＡｌプラグ９形成の障害となる、コンタクトホール形
成時のマスクとしたフォトレジスト等の除去やその後の
時間経過で、コンタクトホール８底部に露呈したＡｌ合
金膜２１表面に形成された酸化膜や、コンタクトホール
８内に形成されるＡｌプラグの粒状化の原因となる、コ
ンタクトホール８側壁面に付着したコンタクトホール８
形成時の有機系反応生成物膜を、プラズマクリーニング
処理により除去する。なお、このプラズマクリーニング
処理条件は、例えば下記のようなものである。 〔プラズマクリーニング処理条件〕 ＢＣｌ3 ガス流量 ： ３００ ｓｃｃｍ 圧力 ： １３．３ Ｐａ ＲＦパワー ： ２００ Ｗ（１３．５６Ｍ
Ｈｚ） 温度 ： ２０ ℃
たＡｌプラグ９形成の障害となる、コンタクトホール形
成時のマスクとしたフォトレジスト等の除去やその後の
時間経過で、コンタクトホール８底部に露呈したＡｌ合
金膜２１表面に形成された酸化膜や、コンタクトホール
８内に形成されるＡｌプラグの粒状化の原因となる、コ
ンタクトホール８側壁面に付着したコンタクトホール８
形成時の有機系反応生成物膜を、プラズマクリーニング
処理により除去する。なお、このプラズマクリーニング
処理条件は、例えば下記のようなものである。 〔プラズマクリーニング処理条件〕 ＢＣｌ3 ガス流量 ： ３００ ｓｃｃｍ 圧力 ： １３．３ Ｐａ ＲＦパワー ： ２００ Ｗ（１３．５６Ｍ
Ｈｚ） 温度 ： ２０ ℃
【００２１】次に、図１（ｃ）に示すように、Ａｌの選
択ＣＶＤ法、例えばＤＭＡＨ（Ｄｉｍｅｔｙｌ−ａｌｕ
ｍｉｎｕｍ Ｈｙｄｒｉｄｅ：（ＣＨ3 ）2 ＡｌＨ）ガ
スとＨ2 ガスとを用いるＡｌの選択ＣＶＤ法を用いて、
コンタクトホール８内のみにＡｌ膜を選択的に堆積する
ＣＶＤ方法を用いて、Ａｌプラグ９を形成する。なお、
上述したＡｌの選択ＣＶＤ法によるＡｌプラグ９の形成
条件は、例えばＣＶＤ装置の反応チャンバ内にＨ2 ガス
をキャリアガスとしてＤＭＡＨガスを導入し、反応チャ
ンバ内の全圧力を２６６Ｐａ、ＤＭＡＨガスの分圧を１
３．３Ｐａ、被処理基板の温度を２０４℃とする。な
お、このＡｌプラグ９は、Ｓｉ又はＣｕ等を少量含ませ
たＡｌ膜、所謂Ａｌ合金膜であってもよい。上述したＡ
ｌの選択ＣＶＤ法によるＡｌプラグ９形成初期において
は、コンタクトホール８底部の、Ｃｕ配線２３上部の密
着薄膜２０を構成するＡｌ合金膜２１上にＡｌ選択成長
するので、接続境界面内で均一なＡｌ選択成長が起こる
と推論され、Ｃｕ配線２３とＡｌプラグ９との密着性が
向上する。
択ＣＶＤ法、例えばＤＭＡＨ（Ｄｉｍｅｔｙｌ−ａｌｕ
ｍｉｎｕｍ Ｈｙｄｒｉｄｅ：（ＣＨ3 ）2 ＡｌＨ）ガ
スとＨ2 ガスとを用いるＡｌの選択ＣＶＤ法を用いて、
コンタクトホール８内のみにＡｌ膜を選択的に堆積する
ＣＶＤ方法を用いて、Ａｌプラグ９を形成する。なお、
上述したＡｌの選択ＣＶＤ法によるＡｌプラグ９の形成
条件は、例えばＣＶＤ装置の反応チャンバ内にＨ2 ガス
をキャリアガスとしてＤＭＡＨガスを導入し、反応チャ
ンバ内の全圧力を２６６Ｐａ、ＤＭＡＨガスの分圧を１
３．３Ｐａ、被処理基板の温度を２０４℃とする。な
お、このＡｌプラグ９は、Ｓｉ又はＣｕ等を少量含ませ
たＡｌ膜、所謂Ａｌ合金膜であってもよい。上述したＡ
ｌの選択ＣＶＤ法によるＡｌプラグ９形成初期において
は、コンタクトホール８底部の、Ｃｕ配線２３上部の密
着薄膜２０を構成するＡｌ合金膜２１上にＡｌ選択成長
するので、接続境界面内で均一なＡｌ選択成長が起こる
と推論され、Ｃｕ配線２３とＡｌプラグ９との密着性が
向上する。
【００２２】次に、上層配線となる導電体膜、例えば配
線の加工寸法が大きくて、エレクトロマイグレーション
等の発生の虞がない、少量のＳｉ又はＳｉとＣｕを含む
Ａｌ膜、所謂Ａｌ合金膜を堆積し、このＡｌ合金膜をパ
ターニングして、Ａｌ合金配線１０を形成する。
線の加工寸法が大きくて、エレクトロマイグレーション
等の発生の虞がない、少量のＳｉ又はＳｉとＣｕを含む
Ａｌ膜、所謂Ａｌ合金膜を堆積し、このＡｌ合金膜をパ
ターニングして、Ａｌ合金配線１０を形成する。
【００２３】なお、図面は省略するが、３層配線以上の
多層配線構成の場合においては、上述したＡｌ合金配線
１０とした上層配線を、例えば上述したＣｕ配線２３と
同様な導電体膜で構成したＣｕ配線とし、このＣｕ配線
をこの上層配線、即ち３層目配線の下層配線とし、上記
の如き工程による下層配線形成よりＡｌプラグ形成まで
の工程を繰り返し行うことで多層配線を構成し、その後
最上層配線、例えば配線の加工寸法が大きくて、エレク
トロマイグレーション等の発生の虞がないＡｌ合金膜に
よるＡｌ合金配線を形成する。
多層配線構成の場合においては、上述したＡｌ合金配線
１０とした上層配線を、例えば上述したＣｕ配線２３と
同様な導電体膜で構成したＣｕ配線とし、このＣｕ配線
をこの上層配線、即ち３層目配線の下層配線とし、上記
の如き工程による下層配線形成よりＡｌプラグ形成まで
の工程を繰り返し行うことで多層配線を構成し、その後
最上層配線、例えば配線の加工寸法が大きくて、エレク
トロマイグレーション等の発生の虞がないＡｌ合金膜に
よるＡｌ合金配線を形成する。
【００２４】上述した多層配線構造およびその製造方法
によれば、Ｃｕを主体とする下層配線であるＣｕ配線２
３をＴｉＮ膜２２／Ａｌ合金膜２１／ＴｉＮ膜５／Ｃｕ
膜４／ＴｉＮ膜３／Ｔｉ膜２で構成し、コンタクトホー
ル８部における密着薄膜２０を構成するＴｉＮ膜２２を
除去してＡｌ合金膜２１を露呈させた後、プラズマクリ
ーニング処理をし、その後にＣｕ配線２３と上層配線で
あるＡｌ合金配線１０とを接続するための、Ａｌの選択
ＣＶＤ法によるＡｌプラグ９を形成するために、Ｃｕ配
線２３とＡｌプラグ９との境界面のおける密着性が向上
し、コンタクト不良の発生を防止することができる。
によれば、Ｃｕを主体とする下層配線であるＣｕ配線２
３をＴｉＮ膜２２／Ａｌ合金膜２１／ＴｉＮ膜５／Ｃｕ
膜４／ＴｉＮ膜３／Ｔｉ膜２で構成し、コンタクトホー
ル８部における密着薄膜２０を構成するＴｉＮ膜２２を
除去してＡｌ合金膜２１を露呈させた後、プラズマクリ
ーニング処理をし、その後にＣｕ配線２３と上層配線で
あるＡｌ合金配線１０とを接続するための、Ａｌの選択
ＣＶＤ法によるＡｌプラグ９を形成するために、Ｃｕ配
線２３とＡｌプラグ９との境界面のおける密着性が向上
し、コンタクト不良の発生を防止することができる。
【００２５】実施の形態例２ 本実施の形態例は、Ｃｕを主体とする下層配線と、Ａｌ
の選択ＣＶＤ法で形成するＡｌ埋め込みプラグとを有す
る多層配線構造およびその製造方法に本発明を適用した
例で、実施の形態例１における密着薄膜を非晶質シリコ
ン薄膜とした例であり、これを図２を参照して説明す
る。まず、図２（ａ）に示すように、実施の形態例１と
同様に、ＣＶＤＳｉＯ2 膜１上に、Ｃｕを主体とする下
層配線を構成する導電体膜を堆積する。本実施の形態例
の上記導電体膜は、例えばスパッタリング法を用いて堆
積する、下層バリア膜としての膜厚約２０ｎｍ程度のＴ
ｉ膜２および膜厚約２０ｎｍ程度のＴｉＮ膜３と、下層
配線の主体となる、膜厚約４００ｎｍ程度のＣｕ膜４
と、上層バリア膜とする、膜厚約３０ｎｍ程度のＴｉＮ
膜５と、密着薄膜、例えばプラズマＣＶＤ法で堆積する
膜厚約２０ｎｍ程度の非晶質シリコン薄膜（ａ−Ｓｉ薄
膜）３０とを堆積して形成した導電体膜である。なお、
このａ−Ｓｉ薄膜３０は、ａ−Ｓｉ薄膜３０形成時の反
応ガス中にＰＨ3 ガス等の不純物となるガスを混入して
形成する、不純物がドープしたａ−Ｓｉ薄膜３０であっ
てもよい。また、プラズマＣＶＤ法によるａ−Ｓｉ薄膜
３０の代わりに、より低温での堆積が可能な、スパッタ
リング法による非晶質シリコン膜であってもよい。
の選択ＣＶＤ法で形成するＡｌ埋め込みプラグとを有す
る多層配線構造およびその製造方法に本発明を適用した
例で、実施の形態例１における密着薄膜を非晶質シリコ
ン薄膜とした例であり、これを図２を参照して説明す
る。まず、図２（ａ）に示すように、実施の形態例１と
同様に、ＣＶＤＳｉＯ2 膜１上に、Ｃｕを主体とする下
層配線を構成する導電体膜を堆積する。本実施の形態例
の上記導電体膜は、例えばスパッタリング法を用いて堆
積する、下層バリア膜としての膜厚約２０ｎｍ程度のＴ
ｉ膜２および膜厚約２０ｎｍ程度のＴｉＮ膜３と、下層
配線の主体となる、膜厚約４００ｎｍ程度のＣｕ膜４
と、上層バリア膜とする、膜厚約３０ｎｍ程度のＴｉＮ
膜５と、密着薄膜、例えばプラズマＣＶＤ法で堆積する
膜厚約２０ｎｍ程度の非晶質シリコン薄膜（ａ−Ｓｉ薄
膜）３０とを堆積して形成した導電体膜である。なお、
このａ−Ｓｉ薄膜３０は、ａ−Ｓｉ薄膜３０形成時の反
応ガス中にＰＨ3 ガス等の不純物となるガスを混入して
形成する、不純物がドープしたａ−Ｓｉ薄膜３０であっ
てもよい。また、プラズマＣＶＤ法によるａ−Ｓｉ薄膜
３０の代わりに、より低温での堆積が可能な、スパッタ
リング法による非晶質シリコン膜であってもよい。
【００２６】次に、パターニングしたフォトレジスト
（図示省略）をマスクとし、ヘリコン波エッチング装置
を用いた実施の形態例１と同様なエッチング条件によ
り、上述した下層配線を構成する導電体膜、即ちａ−Ｓ
ｉ薄膜３０／ＴｉＮ膜５／Ｃｕ膜４／ＴｉＮ膜３／Ｔｉ
膜２をエッチングして、Ｃｕを主体とする下層配線、所
謂Ｃｕ配線３１を形成する。
（図示省略）をマスクとし、ヘリコン波エッチング装置
を用いた実施の形態例１と同様なエッチング条件によ
り、上述した下層配線を構成する導電体膜、即ちａ−Ｓ
ｉ薄膜３０／ＴｉＮ膜５／Ｃｕ膜４／ＴｉＮ膜３／Ｔｉ
膜２をエッチングして、Ｃｕを主体とする下層配線、所
謂Ｃｕ配線３１を形成する。
【００２７】次に、図２（ｂ）に示すように、例えばＣ
ＶＤ法による酸化膜形成時の反応ガス中にフッ素ガスを
混入させて形成するＳｉＯＦ膜又はポリイミド膜等の有
機材料を用いた層間絶縁膜等による、膜厚約６００ｎｍ
程度の低誘電率の層間絶縁膜７を堆積する。その後フォ
トリソグラフィ技術を用いて、層間絶縁膜７をパターニ
ングし、Ｃｕ配線３１と後述するＡｌ合金配線１０とを
接続するためのコンタクトホール８を形成する。
ＶＤ法による酸化膜形成時の反応ガス中にフッ素ガスを
混入させて形成するＳｉＯＦ膜又はポリイミド膜等の有
機材料を用いた層間絶縁膜等による、膜厚約６００ｎｍ
程度の低誘電率の層間絶縁膜７を堆積する。その後フォ
トリソグラフィ技術を用いて、層間絶縁膜７をパターニ
ングし、Ｃｕ配線３１と後述するＡｌ合金配線１０とを
接続するためのコンタクトホール８を形成する。
【００２８】次に、後述するＡｌの選択ＣＶＤ法を用い
たＡｌプラグ９形成の障害となる、コンタクトホール形
成時のマスクとしたフォトレジスト等の除去やその後の
時間経過で、コンタクトホール８底部に露呈したａ−Ｓ
ｉ薄膜３０表面に形成された酸化膜や、コンタクトホー
ル８内に形成されるＡｌプラグの粒状化の原因となる、
コンタクトホール８側壁面に付着したコンタクトホール
８形成時の有機系反応生成物膜を、実施の形態例１と同
様なプラズマクリーニング処理条件によるプラズマクリ
ーニング処理により除去する。
たＡｌプラグ９形成の障害となる、コンタクトホール形
成時のマスクとしたフォトレジスト等の除去やその後の
時間経過で、コンタクトホール８底部に露呈したａ−Ｓ
ｉ薄膜３０表面に形成された酸化膜や、コンタクトホー
ル８内に形成されるＡｌプラグの粒状化の原因となる、
コンタクトホール８側壁面に付着したコンタクトホール
８形成時の有機系反応生成物膜を、実施の形態例１と同
様なプラズマクリーニング処理条件によるプラズマクリ
ーニング処理により除去する。
【００２９】次に、図２（ｃ）に示すように、Ａｌの選
択ＣＶＤ法、例えばＤＭＡＨ（Ｄｉｍｅｔｙｌ−ａｌｕ
ｍｉｎｕｍ Ｈｙｄｒｉｄｅ：（ＣＨ3 ）2 ＡｌＨ）ガ
スとＨ2 ガスとを用いるＡｌの選択ＣＶＤ法を用いて、
コンタクトホール８内のみにＡｌ膜を選択的に堆積する
ＣＶＤ方法を用いて、Ａｌプラグ９を形成する。このＡ
ｌプラグ９の形成条件は、例えば実施の形態例１と同様
とする。なお、このＡｌプラグ９は、Ｓｉ又はＣｕ等を
少量含ませたＡｌ膜、所謂Ａｌ合金膜であってもよい。
上述したＡｌの選択ＣＶＤ法によるＡｌプラグ９形成初
期においては、コンタクトホール８底部の、Ｃｕ配線３
１上部の密着薄膜であるａ−Ｓｉ薄膜３０上にＡｌ選択
成長するので、接続境界面内で均一なＡｌ選択成長が起
こると推論され、Ｃｕ配線３１とＡｌプラグ９との密着
性が向上する。
択ＣＶＤ法、例えばＤＭＡＨ（Ｄｉｍｅｔｙｌ−ａｌｕ
ｍｉｎｕｍ Ｈｙｄｒｉｄｅ：（ＣＨ3 ）2 ＡｌＨ）ガ
スとＨ2 ガスとを用いるＡｌの選択ＣＶＤ法を用いて、
コンタクトホール８内のみにＡｌ膜を選択的に堆積する
ＣＶＤ方法を用いて、Ａｌプラグ９を形成する。このＡ
ｌプラグ９の形成条件は、例えば実施の形態例１と同様
とする。なお、このＡｌプラグ９は、Ｓｉ又はＣｕ等を
少量含ませたＡｌ膜、所謂Ａｌ合金膜であってもよい。
上述したＡｌの選択ＣＶＤ法によるＡｌプラグ９形成初
期においては、コンタクトホール８底部の、Ｃｕ配線３
１上部の密着薄膜であるａ−Ｓｉ薄膜３０上にＡｌ選択
成長するので、接続境界面内で均一なＡｌ選択成長が起
こると推論され、Ｃｕ配線３１とＡｌプラグ９との密着
性が向上する。
【００３０】次に、上層配線となる導電体膜、例えば配
線の加工寸法が大きくて、エレクトロマイグレーション
等の発生の虞がない、少量のＳｉ又はＳｉとＣｕを含む
Ａｌ膜、所謂Ａｌ合金膜を堆積し、このＡｌ合金膜をパ
ターニングして、Ａｌ合金配線１０を形成する。
線の加工寸法が大きくて、エレクトロマイグレーション
等の発生の虞がない、少量のＳｉ又はＳｉとＣｕを含む
Ａｌ膜、所謂Ａｌ合金膜を堆積し、このＡｌ合金膜をパ
ターニングして、Ａｌ合金配線１０を形成する。
【００３１】なお、図面は省略するが、３層配線以上の
多層配線構成の場合においては、上述したＡｌ合金配線
１０とした上層配線を、例えば上述したＣｕ配線３１と
同様な導電体膜で構成したＣｕ配線とし、このＣｕ配線
をこの上層配線、即ち３層目配線の下層配線とし、上記
の如き工程による下層配線形成よりＡｌプラグ形成まで
の工程を繰り返し行うことで多層配線を構成し、その後
最上層配線、例えば配線の加工寸法が大きくて、エレク
トロマイグレーション等の発生の虞がないＡｌ合金膜に
よるＡｌ合金配線を形成する。
多層配線構成の場合においては、上述したＡｌ合金配線
１０とした上層配線を、例えば上述したＣｕ配線３１と
同様な導電体膜で構成したＣｕ配線とし、このＣｕ配線
をこの上層配線、即ち３層目配線の下層配線とし、上記
の如き工程による下層配線形成よりＡｌプラグ形成まで
の工程を繰り返し行うことで多層配線を構成し、その後
最上層配線、例えば配線の加工寸法が大きくて、エレク
トロマイグレーション等の発生の虞がないＡｌ合金膜に
よるＡｌ合金配線を形成する。
【００３２】上述した多層配線構造およびその製造方法
によれば、Ｃｕを主体とする下層配線であるＣｕ配線３
１をａ−Ｓｉ薄膜３０／ＴｉＮ膜５／Ｃｕ膜４／ＴｉＮ
膜３／Ｔｉ膜２で構成し、コンタクトホール８底部にＣ
ｕ配線３１のａ−Ｓｉ薄膜３０を露呈させ、プラズマク
リーニング処理をし、その後にＣｕ配線３１と上層配線
であるＡｌ合金配線１０とを接続するための、Ａｌの選
択ＣＶＤ法によるＡｌプラグ９を形成するために、Ｃｕ
配線３１とＡｌプラグ９との境界面におけるコンタクト
不良の発生を防止することができる。
によれば、Ｃｕを主体とする下層配線であるＣｕ配線３
１をａ−Ｓｉ薄膜３０／ＴｉＮ膜５／Ｃｕ膜４／ＴｉＮ
膜３／Ｔｉ膜２で構成し、コンタクトホール８底部にＣ
ｕ配線３１のａ−Ｓｉ薄膜３０を露呈させ、プラズマク
リーニング処理をし、その後にＣｕ配線３１と上層配線
であるＡｌ合金配線１０とを接続するための、Ａｌの選
択ＣＶＤ法によるＡｌプラグ９を形成するために、Ｃｕ
配線３１とＡｌプラグ９との境界面におけるコンタクト
不良の発生を防止することができる。
【００３３】以上、本発明を２例の実施の形態例により
説明したが、本発明はこれらの実施の形態例に何ら限定
されるものではない。例えば、本発明の実施の形態例で
は、密着薄膜をＡｌ合金膜とＴｉＮ膜とで構成する膜、
又はａ−Ｓｉ薄膜として説明したが、Ｗ、Ｍｏ等の高融
点金属やＷＳｉ2 、ＭｏＳｉ2 等の高融点金属シリサイ
ド膜であってもよい。また、本発明の実施の形態例で
は、Ａｌの選択ＣＶＤ法に使用する反応ガスをＤＭＡＨ
ガスとＨ2 ガスとして説明したが、ＤＭＡＨガスの代わ
りに、トリイソブチルアルミニウム、トリメチルアミン
アラン、ジメチルアミンアラン等を用いてもよい。更
に、本発明の実施の形態例では、層間絶縁膜をＳｉＯＦ
膜又はポリイミド膜等の低誘電率の層間絶縁膜として説
明したが、通常の半導体装置に用いられるＢＰＳＧ（Ｂ
ｏｒｏ−Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓ
ｓ）やＣＶＤＳｉＯ2 膜等の通常のＳｉＯ2 膜の誘電率
による層間絶縁膜を用いてもよいことは明白である。そ
の他、本発明の技術的思想の範囲内で、プロセス装置や
プロセス条件は適宜変更が可能である。
説明したが、本発明はこれらの実施の形態例に何ら限定
されるものではない。例えば、本発明の実施の形態例で
は、密着薄膜をＡｌ合金膜とＴｉＮ膜とで構成する膜、
又はａ−Ｓｉ薄膜として説明したが、Ｗ、Ｍｏ等の高融
点金属やＷＳｉ2 、ＭｏＳｉ2 等の高融点金属シリサイ
ド膜であってもよい。また、本発明の実施の形態例で
は、Ａｌの選択ＣＶＤ法に使用する反応ガスをＤＭＡＨ
ガスとＨ2 ガスとして説明したが、ＤＭＡＨガスの代わ
りに、トリイソブチルアルミニウム、トリメチルアミン
アラン、ジメチルアミンアラン等を用いてもよい。更
に、本発明の実施の形態例では、層間絶縁膜をＳｉＯＦ
膜又はポリイミド膜等の低誘電率の層間絶縁膜として説
明したが、通常の半導体装置に用いられるＢＰＳＧ（Ｂ
ｏｒｏ−Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓ
ｓ）やＣＶＤＳｉＯ2 膜等の通常のＳｉＯ2 膜の誘電率
による層間絶縁膜を用いてもよいことは明白である。そ
の他、本発明の技術的思想の範囲内で、プロセス装置や
プロセス条件は適宜変更が可能である。
【００３４】
【発明の効果】以上の説明から明らかなように、本発明
の多層配線構造およびその製造方法は、Ｃｕを主体とす
る下層配線であるＣｕ配線を下層バリア膜、Ｃｕ膜、上
層バリア膜および導電体の密着薄膜とで構成し、この下
層配線と上層配線とを接続するコンタクトホールの配
線、所謂埋め込みプラグを、Ａｌの選択ＣＶＤ法による
Ａｌプラグとすることで、Ｃｕ配線とＡｌプラグの境界
面におけるコンタクト不良の発生を防止することができ
る。従って、信頼性の高い、高速化で高集積化した半導
体装置を作製することが可能となる。
の多層配線構造およびその製造方法は、Ｃｕを主体とす
る下層配線であるＣｕ配線を下層バリア膜、Ｃｕ膜、上
層バリア膜および導電体の密着薄膜とで構成し、この下
層配線と上層配線とを接続するコンタクトホールの配
線、所謂埋め込みプラグを、Ａｌの選択ＣＶＤ法による
Ａｌプラグとすることで、Ｃｕ配線とＡｌプラグの境界
面におけるコンタクト不良の発生を防止することができ
る。従って、信頼性の高い、高速化で高集積化した半導
体装置を作製することが可能となる。
【図１】本発明を適用した実施の形態例１の工程を工程
順に説明する、多層配線構造の概略断面図で、（ａ）は
ＣＶＤＳｉＯ2 膜上に、最上層がＡｌ合金膜とＴｉＮ膜
とで構成する密着薄膜となっている、Ｃｕを主体とする
下層配線であるＣｕ配線を形成した状態、（ｂ）は層間
絶縁膜にコンタクトホールを形成し、その後コンタクト
ホール底部の密着薄膜を構成するＴｉＮ膜に開口を形成
した状態、（ｃ）はＡｌの選択ＣＶＤ法によりＡｌプラ
グを形成し、その後上層配線であるＡｌ合金配線を形成
した状態である。
順に説明する、多層配線構造の概略断面図で、（ａ）は
ＣＶＤＳｉＯ2 膜上に、最上層がＡｌ合金膜とＴｉＮ膜
とで構成する密着薄膜となっている、Ｃｕを主体とする
下層配線であるＣｕ配線を形成した状態、（ｂ）は層間
絶縁膜にコンタクトホールを形成し、その後コンタクト
ホール底部の密着薄膜を構成するＴｉＮ膜に開口を形成
した状態、（ｃ）はＡｌの選択ＣＶＤ法によりＡｌプラ
グを形成し、その後上層配線であるＡｌ合金配線を形成
した状態である。
【図２】本発明を適用した実施の形態例２の工程を工程
順に説明する、多層配線構造の概略断面図で、（ａ）は
ＣＶＤＳｉＯ2 膜上に、最上層がａ−Ｓｉ膜による密着
薄膜となっている、Ｃｕを主体とする下層配線であるＣ
ｕ配線を形成した状態、（ｂ）は層間絶縁膜にコンタク
トホールを形成した状態、（ｃ）はＡｌの選択ＣＶＤ法
によりＡｌプラグを形成し、その後上層配線であるＡｌ
合金配線を形成した状態である。
順に説明する、多層配線構造の概略断面図で、（ａ）は
ＣＶＤＳｉＯ2 膜上に、最上層がａ−Ｓｉ膜による密着
薄膜となっている、Ｃｕを主体とする下層配線であるＣ
ｕ配線を形成した状態、（ｂ）は層間絶縁膜にコンタク
トホールを形成した状態、（ｃ）はＡｌの選択ＣＶＤ法
によりＡｌプラグを形成し、その後上層配線であるＡｌ
合金配線を形成した状態である。
【図３】従来例の多層配線構造の製造方法の工程を工程
順に説明する、多層配線構造の概略断面図で、（ａ）は
ＣＶＤＳｉＯ2 膜上にＣｕを主体とする下層配線である
Ｃｕ配線を形成した状態、（ｂ）は層間絶縁膜にコンタ
クトホールを形成した状態、（ｃ）はＡｌの選択ＣＶＤ
法によりＡｌプラグを形成し、その後上層配線であるＡ
ｌ合金配線を形成した状態である。
順に説明する、多層配線構造の概略断面図で、（ａ）は
ＣＶＤＳｉＯ2 膜上にＣｕを主体とする下層配線である
Ｃｕ配線を形成した状態、（ｂ）は層間絶縁膜にコンタ
クトホールを形成した状態、（ｃ）はＡｌの選択ＣＶＤ
法によりＡｌプラグを形成し、その後上層配線であるＡ
ｌ合金配線を形成した状態である。
１…ＣＶＤＳｉＯ2 膜、２…Ｔｉ膜、３，５，２２…Ｔ
ｉＮ膜、４…Ｃｕ膜、６，２３，３１…Ｃｕ配線、７…
層間絶縁膜、８…コンタクトホール、９…Ａｌプラグ、
１０…Ａｌ合金配線、２０…密着薄膜、２１…Ａｌ合金
膜、２４…開口、３０…ａ−Ｓｉ薄膜
ｉＮ膜、４…Ｃｕ膜、６，２３，３１…Ｃｕ配線、７…
層間絶縁膜、８…コンタクトホール、９…Ａｌプラグ、
１０…Ａｌ合金配線、２０…密着薄膜、２１…Ａｌ合金
膜、２４…開口、３０…ａ−Ｓｉ薄膜
Claims (11)
- 【請求項１】 Ｃｕを主体とする下層配線と、Ａｌの選
択ＣＶＤ法で形成するＡｌ埋め込みプラグとを有する多
層配線構造において、 下層バリア膜、Ｃｕ膜、上層バリア膜および導電体の密
着薄膜とで構成する、Ｃｕを主体とする下層配線を有す
ることを特徴とする多層配線構造。 - 【請求項２】 前記下層バリア膜は、ＴｉＮ膜、および
Ｔｉ膜とＴｉＮ膜で構成する膜のうち、いずれか一方で
あることを特徴とする、請求項１に記載の多層配線構
造。 - 【請求項３】 前記上層バリア膜は、ＴｉＮ膜であるこ
とを特徴とする、請求項１に記載の多層配線構造。 - 【請求項４】 前記密着薄膜は、Ａｌ膜と前記Ａｌ膜上
のＴｉＮ膜とで構成する薄膜、Ａｌ合金膜と前記Ａｌ合
金膜上のＴｉＮ膜とで構成する薄膜、および非晶質シリ
コン薄膜のうち、いずれか一つの膜であることを特徴と
する、請求項１に記載の多層配線構造。 - 【請求項５】 前記密着薄膜の膜厚ｄは、２０ｎｍ≦ｄ
≦１００ｎｍであることを特徴とする、請求項１に記載
の多層配線構造。 - 【請求項６】 Ｃｕを主体とする下層配線と、Ａｌの選
択ＣＶＤ法で形成するＡｌ埋め込みプラグとを有する多
層配線構造の製造方法において、 絶縁膜上に下層バリア膜、Ｃｕ膜、上層バリア膜および
導電体の密着薄膜を堆積して、Ｃｕを主体とする下層配
線となる導電体膜を形成する工程と、 前記導電体膜をパターニングして下層配線を形成する工
程と、 層間絶縁膜を堆積する工程と、 前記層間絶縁膜をパターニングして、前記下層配線と上
層配線を接続する接続孔を形成する工程と、 前記接続孔底部の前記導電体膜表面および前記接続孔側
壁をクリーニングするためのプラズマクリーニング処理
工程と、 Ａｌの選択ＣＶＤ法により、前記接続孔にＡｌ埋め込み
プラグを形成する工程とを有することを特徴とする多層
配線構造の製造方法。 - 【請求項７】 前記下層バリア膜は、ＴｉＮ膜、および
Ｔｉ膜とＴｉＮ膜で構成する膜のうち、いずれか一方で
あることを特徴とする、請求項６に記載の多層配線構造
の製造方法。 - 【請求項８】 前記上層バリア膜は、ＴｉＮ膜であるこ
とを特徴とする、請求項６に記載の多層配線構造の製造
方法。 - 【請求項９】 前記密着薄膜は、Ａｌ膜と前記Ａｌ膜上
のＴｉＮ膜とで構成する薄膜、Ａｌ合金膜と前記Ａｌ合
金膜上のＴｉＮ膜とで構成する薄膜、および非晶質シリ
コン薄膜のうち、いずれか一つの膜であることを特徴と
する、請求項６に記載の多層配線構造の製造方法。 - 【請求項１０】 前記密着薄膜が、Ａｌ膜と前記Ａｌ膜
上のＴｉＮ膜とで構成する薄膜、およびＡｌ合金膜と前
記Ａｌ合金膜上のＴｉＮ膜とで構成する薄膜のうち、い
ずれか一方の膜である時は、前記層間絶縁膜の前記接続
孔形成後に、前記接続孔底部の前記ＴｉＮ膜を除去する
ことを特徴とする、請求項９に記載の多層配線構造の製
造方法。 - 【請求項１１】 前記密着薄膜の膜厚ｄは、２０ｎｍ≦
ｄ≦１００ｎｍであることを特徴とする、請求項６に記
載の多層配線構造の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26669397A JPH11111842A (ja) | 1997-09-30 | 1997-09-30 | 多層配線構造およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26669397A JPH11111842A (ja) | 1997-09-30 | 1997-09-30 | 多層配線構造およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11111842A true JPH11111842A (ja) | 1999-04-23 |
Family
ID=17434385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26669397A Pending JPH11111842A (ja) | 1997-09-30 | 1997-09-30 | 多層配線構造およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11111842A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6333248B1 (en) | 1999-11-11 | 2001-12-25 | Nec Corporation | Method of fabricating a semiconductor device |
| KR100355861B1 (ko) * | 1999-05-11 | 2002-10-12 | 아남반도체 주식회사 | 반도체 소자의 제조 방법 |
| KR100426555B1 (ko) * | 2000-03-27 | 2004-04-08 | 가부시끼가이샤 도시바 | 반도체 장치 |
| JP2005197687A (ja) * | 2004-01-06 | 2005-07-21 | Samsung Electronics Co Ltd | 化合物半導体発光素子の低抵抗電極及びそれを用いた化合物半導体発光素子 |
| US8232638B2 (en) * | 2007-08-24 | 2012-07-31 | Samsung Electronics Co., Ltd. | Interconnection structure having oxygen trap pattern in semiconductor device |
| CN112447585A (zh) * | 2019-09-04 | 2021-03-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
-
1997
- 1997-09-30 JP JP26669397A patent/JPH11111842A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100355861B1 (ko) * | 1999-05-11 | 2002-10-12 | 아남반도체 주식회사 | 반도체 소자의 제조 방법 |
| US6333248B1 (en) | 1999-11-11 | 2001-12-25 | Nec Corporation | Method of fabricating a semiconductor device |
| KR100426555B1 (ko) * | 2000-03-27 | 2004-04-08 | 가부시끼가이샤 도시바 | 반도체 장치 |
| US6909191B2 (en) | 2000-03-27 | 2005-06-21 | Kabushiki Kaisha Toshiba | Semiconductor device |
| JP2005197687A (ja) * | 2004-01-06 | 2005-07-21 | Samsung Electronics Co Ltd | 化合物半導体発光素子の低抵抗電極及びそれを用いた化合物半導体発光素子 |
| US7960746B2 (en) | 2004-01-06 | 2011-06-14 | Samsung Led Co., Ltd. | Low resistance electrode and compound semiconductor light emitting device including the same |
| US8232638B2 (en) * | 2007-08-24 | 2012-07-31 | Samsung Electronics Co., Ltd. | Interconnection structure having oxygen trap pattern in semiconductor device |
| CN112447585A (zh) * | 2019-09-04 | 2021-03-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10321561A (ja) | 基板の表面上に金属層を作製する方法 | |
| JPH08191104A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP3129232B2 (ja) | 半導体装置の製造方法 | |
| JPH04298030A (ja) | メタルプラグの形成方法 | |
| KR100319588B1 (ko) | 배선구조의 형성방법 | |
| JPH09326436A (ja) | 配線形成方法 | |
| JP2000306997A (ja) | バリアメタル層を有する半導体装置及びその製造方法 | |
| KR100297966B1 (ko) | 다층 배선구조를 형성하는 방법 | |
| JP3027946B2 (ja) | 半導体装置およびその製造方法 | |
| JPH06244185A (ja) | 配線構造とその製法 | |
| JP2770945B2 (ja) | タングステン被覆法 | |
| JPH11111842A (ja) | 多層配線構造およびその製造方法 | |
| JPH03244126A (ja) | 半導体装置の製造方法 | |
| JP3000935B2 (ja) | 半導体装置の製造方法 | |
| JPH0684827A (ja) | ゲルマニウム層を有する局部相互接続 | |
| JP3102555B2 (ja) | 半導体装置の製造方法 | |
| JPH10209276A (ja) | 配線形成方法 | |
| JPH08139190A (ja) | 半導体装置の製造方法 | |
| JP2702007B2 (ja) | 半導体装置の製造方法 | |
| JPH08181146A (ja) | 半導体装置の製造方法 | |
| JP3641488B2 (ja) | 多層配線構造の形成方法 | |
| JPH04296041A (ja) | 半導体装置及びその製造方法 | |
| JPH0586653B2 (ja) | ||
| KR100318686B1 (ko) | 반도체 장치의 다층 게이트 전극 및 그 제조 방법 | |
| JP2874033B2 (ja) | 半導体装置の製造方法 |