JP2000294828A - Manufacturing method of GaN-based semiconductor device - Google Patents

Manufacturing method of GaN-based semiconductor device

Info

Publication number
JP2000294828A
JP2000294828A JP10064199A JP10064199A JP2000294828A JP 2000294828 A JP2000294828 A JP 2000294828A JP 10064199 A JP10064199 A JP 10064199A JP 10064199 A JP10064199 A JP 10064199A JP 2000294828 A JP2000294828 A JP 2000294828A
Authority
JP
Japan
Prior art keywords
gan
layer
type
resistance
hydrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10064199A
Other languages
Japanese (ja)
Inventor
Kazuyuki Tadatomo
一行 只友
Hiroaki Okagawa
広明 岡川
Yoichiro Ouchi
洋一郎 大内
Masahiro Koto
雅弘 湖東
Kazumasa Hiramatsu
和政 平松
Hiroshi Hamamura
寛 濱村
Sumuto Shimizu
澄人 清水
Tatsushi Nomura
達士 野村
Kiyoaki Shinohara
清晃 篠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Cable Industries Ltd
Nikon Corp
Original Assignee
Mitsubishi Cable Industries Ltd
Nikon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Cable Industries Ltd, Nikon Corp filed Critical Mitsubishi Cable Industries Ltd
Priority to JP10064199A priority Critical patent/JP2000294828A/en
Publication of JP2000294828A publication Critical patent/JP2000294828A/en
Pending legal-status Critical Current

Links

Landscapes

  • Led Devices (AREA)

Abstract

(57)【要約】 【課題】 簡単な加工によってGaN系半導体素子の表
面リーク電流を効果的に抑制し得る、該素子の製造方法
を提供すること。 【解決手段】 GaN系半導体素子の素子構造として、
p型層を含むGaN系結晶層の積層体(図中、層3〜
6)を成長させ、該積層体に対して、水素および/また
は水素化合物を含む雰囲気中で、300℃〜600℃で
の熱処理を施し、p型層5、6の側面Sを高抵抗化し、
表面リーク電流を抑制する。pn接合部を有するGaN
系素子、特にGaN系受光素子に有用な製造方法であ
る。
(57) [Problem] To provide a method for manufacturing a GaN-based semiconductor device, which can effectively suppress surface leakage current of the device by simple processing. SOLUTION: As a device structure of a GaN-based semiconductor device,
Stack of GaN-based crystal layer including p-type layer (layers 3 to
6), and heat-treating the laminate at 300 ° C. to 600 ° C. in an atmosphere containing hydrogen and / or a hydrogen compound to increase the resistance of the side surfaces S of the p-type layers 5 and 6;
Suppress surface leakage current. GaN with pn junction
This is a manufacturing method useful for GaN-based light-receiving elements, in particular.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、GaN系材料を用
いた半導体素子の技術分野に属する。
The present invention belongs to the technical field of semiconductor devices using GaN-based materials.

【0002】[0002]

【従来の技術】GaN系半導体素子(以下、GaN系素
子ともいう)は、GaN系材料を用いた半導体素子であ
って、発光素子、受光素子、その他の機能を有する素子
などが挙げられ、広いバンドギャップと、優れた耐熱
性、耐紫外線性を有するものとして注目されている。
2. Description of the Related Art A GaN-based semiconductor device (hereinafter also referred to as a GaN-based device) is a semiconductor device using a GaN-based material, and includes a light-emitting device, a light-receiving device, and other devices having other functions. It is attracting attention as having a band gap and excellent heat resistance and ultraviolet resistance.

【0003】GaN系素子のなかでも特に有用な素子構
造として、GaN系結晶層を多層に成長させて積層体と
し、該積層体の積層方向に電流が流れるように電極を設
けたものが挙げられる。例えば、図2に示す素子は、p
n接合を有する素子の一例であって、サファイア結晶基
板21上にバッファ層22を介して、n型GaN系結晶
層23、アンドープの層24、p型GaN系結晶層25
のダブルヘテロ接合構造が形成され、これにp型電極P
11、n型電極P12が設けられている。
A particularly useful element structure among GaN-based elements is one in which a GaN-based crystal layer is grown in multiple layers to form a laminate, and electrodes are provided so that current flows in the lamination direction of the laminate. . For example, the device shown in FIG.
This is an example of an element having an n-junction, and includes an n-type GaN-based crystal layer 23, an undoped layer 24, and a p-type GaN-based crystal layer 25 on a sapphire crystal substrate 21 via a buffer layer 22.
Is formed, and the p-type electrode P
11, an n-type electrode P12 is provided.

【0004】図2の素子が発光素子である場合には、p
型電極−n型電極間に電流を流すことによって、層24
で電子とホールとが再結合し発光現象が生じる。また受
光素子である場合には、受光対象光の照射によって、層
24にキャリアが生じ、これをp型電極−n型電極間を
流れる光電流として取り出す。いずれの場合でも、電流
はpn接合を積層方向に貫通するように流れることにな
る。このとき、図2に破線Aで示すように、電流が積層
体の内部を通過することが重要である。
When the device shown in FIG. 2 is a light emitting device, p
By passing a current between the type electrode and the n-type electrode,
Then, electrons and holes are recombined, and a light emission phenomenon occurs. In the case of a light receiving element, carriers are generated in the layer 24 by irradiation of the light to be received, and the carriers are extracted as a photocurrent flowing between the p-type electrode and the n-type electrode. In either case, the current flows so as to pass through the pn junction in the stacking direction. At this time, as shown by a broken line A in FIG. 2, it is important that a current passes through the inside of the stacked body.

【0005】[0005]

【発明が解決しようとする課題】しかし、図2に示すよ
うに、積層体の側面(積層状態が現れる面)aでは、表
面リーク電流が発生し問題となる。例えば、発光素子で
は、注入した電流のうち表面リーク電流となる分は再結
合せず発光に寄与しない。また受光素子では、発生した
キャリアのうち表面リーク電流となる分は表面で再結合
し消滅して光電流に寄与しない。さらに受光素子では、
表面リーク電流は逆方向電圧を印加しただけでも受光量
とは無関係に流れるために、受光素子のS/Nを著しく
悪化させ、特に光量の少ない領域の感度特性を悪くす
る。
However, as shown in FIG. 2, a surface leakage current is generated on the side surface a of the laminated body (the surface where the laminated state appears), which is problematic. For example, in a light-emitting element, the part of the injected current that becomes a surface leak current does not recombine and does not contribute to light emission. Also, in the light receiving element, the part of the generated carriers that becomes the surface leakage current is recombined and disappears on the surface and does not contribute to the photocurrent. Furthermore, in the light receiving element,
Since the surface leak current flows regardless of the amount of received light even if only the reverse voltage is applied, the S / N of the light receiving element is remarkably deteriorated, and the sensitivity characteristic is deteriorated particularly in a region where the amount of light is small.

【0006】本発明の課題は、上記問題を解決し、簡単
な加工によってGaN系半導体素子の表面リーク電流を
効果的に抑制し得る、該素子の製造方法を提供すること
である。
An object of the present invention is to provide a method of manufacturing a GaN-based semiconductor device which solves the above-mentioned problems and which can effectively suppress the surface leakage current of the GaN-based semiconductor device by simple processing.

【0007】[0007]

【課題を解決するための手段】本発明の製造方法は、次
の特徴を有するものである。 (1)p型層を含むGaN系結晶層の積層体を、GaN
系半導体素子の素子構造として成長させる工程と、前記
p型層の側面が高抵抗化するように、該積層体に対し
て、水素および/または水素化合物を含む雰囲気中で3
00℃〜600℃の熱処理を施す工程と、を有すること
を特徴とするGaN系半導体素子の製造方法。
The manufacturing method of the present invention has the following features. (1) A laminate of a GaN-based crystal layer including a p-type layer is made of GaN
Growing the device as a device structure of a system-based semiconductor device, and subjecting the stacked body to an atmosphere containing hydrogen and / or a hydrogen compound so that the side surface of the p-type layer has a high resistance.
Performing a heat treatment at a temperature of 00 ° C. to 600 ° C.

【0008】(2)上記積層体がpn接合を含むもので
あって、p型層のうちの少なくともpn接合を構成する
p型層の側面を高抵抗化するものである上記(1)記載
の製造方法。
(2) The laminate according to the above (1), wherein the laminate includes a pn junction and at least a side surface of the p-type layer constituting the pn junction among the p-type layers has a high resistance. Production method.

【0009】[0009]

【作用】GaN系素子を構成するGaN系結晶層からな
る積層体を、水素および/または水素化合物を含む雰囲
気中で、300℃〜600℃の熱処理を施すことによっ
て、該積層体の側面に露出したp型層の側面では、該側
面の表面から微小な深さまでの部分において、ドーパン
トが水素と結合して不活性化し、p型の導電性が抑制さ
れて高抵抗化する。このp型層の側面の高抵抗化によっ
て、表面リーク電流を抑制することができる。以下、本
発明において素子の高抵抗化のための熱処理に用いる
「水素および/または水素化合物を含む雰囲気」を、
「水素含有雰囲気」とも呼ぶ。
According to the present invention, a laminate comprising a GaN-based crystal layer constituting a GaN-based device is subjected to a heat treatment at 300 ° C. to 600 ° C. in an atmosphere containing hydrogen and / or a hydrogen compound, thereby exposing the laminate to the side surface of the laminate. In the side surface of the p-type layer thus formed, in a portion from the surface of the side surface to a minute depth, the dopant is inactivated by bonding with hydrogen, and the p-type conductivity is suppressed to increase the resistance. By increasing the resistance of the side surface of the p-type layer, surface leakage current can be suppressed. Hereinafter, the "atmosphere containing hydrogen and / or hydrogen compound" used in the heat treatment for increasing the resistance of the device in the present invention is described as follows.
Also referred to as "hydrogen-containing atmosphere."

【0010】[0010]

【発明の実施の形態】本発明の製造方法を、簡単な受光
素子の製造例にもとづいて説明する。素子の積層構造を
説明するに際しては、便宜上、結晶基板が下層側に位置
し、これにGaN系結晶層が上方へ積み重ねられるもの
として素子の積層構造に上下方向の区別を設ける。ま
た、上下方向に垂直な方向(例えば、層の上面が広がる
方向)を、横方向ともいう。積層体または各層を横方向
の外部から見たときに、積層状態や層の厚みが現れる外
周の端面が、側面である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The manufacturing method of the present invention will be described based on a simple example of manufacturing a light receiving element. In describing the stacked structure of the device, for convenience, a vertical distinction is provided in the stacked structure of the device assuming that the crystal substrate is located on the lower layer side and the GaN-based crystal layer is stacked upward. A direction perpendicular to the up-down direction (for example, a direction in which the upper surface of the layer spreads) is also referred to as a lateral direction. When the laminated body or each layer is viewed from the outside in the lateral direction, the outer peripheral end face where the laminated state and the thickness of the layer appear is the side surface.

【0011】図1に示す受光素子は、結晶基板1上に、
バッファ層2を介して、ダブルヘテロ接合構造(n型ク
ラッド層(コンタクト層)3、アンドープの低バンドギ
ャップ層4、p型クラッド層5)、p型コンタクト層6
を形成し、これにp型電極P1とn型電極P2を設けて
受光素子としたものである。この例では、結晶基板1を
含めて素子全体が積層構造となっているが、なかでも、
層3〜層6までの部分がGaN系結晶層からなる積層体
である。
The light receiving element shown in FIG.
A double hetero junction structure (n-type cladding layer (contact layer) 3, undoped low band gap layer 4, p-type cladding layer 5), p-type contact layer 6 via buffer layer 2
Is formed, and a p-type electrode P1 and an n-type electrode P2 are provided thereon to form a light receiving element. In this example, the entire device including the crystal substrate 1 has a laminated structure.
The layer 3 to the layer 6 are laminated bodies composed of GaN-based crystal layers.

【0012】図1にハッチングを施して示すように、G
aN系結晶からなる積層体のうち、p型層5、6の側面
Sが、水素含有雰囲気中での熱処理によって微小な深さ
まで高抵抗化されている。この高抵抗化によって、上記
従来技術の説明において問題とした表面リーク電流が抑
制され、表面リーク電流が原因となって悪化していたS
/Nや、光量の少ない領域での感度特性などが改善され
る。また、受光素子以外の素子でも同様に、表面リーク
電流に起因する問題が改善される。
As shown by hatching in FIG.
The side surfaces S of the p-type layers 5 and 6 in the stacked body made of the aN-based crystal are increased in resistance to a minute depth by heat treatment in a hydrogen-containing atmosphere. Due to the increase in the resistance, the surface leak current, which has been a problem in the description of the related art, is suppressed, and the S leakage current which has been deteriorated due to the surface leak current is reduced.
/ N, sensitivity characteristics in a region with a small amount of light, and the like are improved. In addition, the problem caused by the surface leakage current is similarly improved in elements other than the light receiving element.

【0013】本発明でいうGaN系材料、GaN系結晶
とは、式InX GaY AlZ N(0≦X≦1、0≦Y≦
1、0≦Z≦1、X+Y+Z=1)で決定される化合物
半導体材料、およびその結晶である。
[0013] GaN-based material in the present invention, the GaN-based crystal, wherein In X Ga Y Al Z N ( 0 ≦ X ≦ 1,0 ≦ Y ≦
1, 0 ≦ Z ≦ 1, X + Y + Z = 1) and a crystal thereof.

【0014】本発明によって製造されるGaN系素子
は、本発明の課題を達成する対象となり得る構造を有す
る素子であればよい。即ち、p型層の側面を高抵抗化す
ることで表面リーク電流を抑制し得るような素子構造を
有する素子であればよい。そのためには、GaN系結晶
層からなる積層体を有し、該積層体の各層のうち一以上
の層には電流が層厚方向に流れ、電流が層厚方向に流れ
る層には側面を高抵抗化すべきp型層が含まれていれば
よい。なかでも、pn接合を有する素子、特に受光素子
の場合には、前記のとおり表面リーク電流は大きな問題
であり、本発明による製造方法の有用性がより顕著とな
る。
The GaN-based device manufactured according to the present invention may be any device having a structure that can achieve the object of the present invention. That is, an element having an element structure capable of suppressing surface leakage current by increasing the resistance of the side surface of the p-type layer may be used. For this purpose, a stack composed of a GaN-based crystal layer is provided, and a current flows in one or more of the layers in the layer thickness direction in a layer thickness direction. It is sufficient that a p-type layer to be made resistive is included. In particular, in the case of an element having a pn junction, particularly a light receiving element, the surface leakage current is a serious problem as described above, and the usefulness of the manufacturing method according to the present invention becomes more remarkable.

【0015】上記のような素子構造を有する素子のう
ち、pn接合を有しないものとしては、例えば、p型層
だけを用いたショットキー型受光素子が挙げられる。こ
のような素子も、p型層の厚さ方向に電流が流れる素子
であって、p型層の側面を高抵抗化することで表面リー
ク電流が抑制され、特性が改善される。
Among the devices having the above-described device structure, those having no pn junction include, for example, a Schottky light receiving device using only a p-type layer. Such an element is also an element in which current flows in the thickness direction of the p-type layer. By increasing the resistance of the side surface of the p-type layer, surface leakage current is suppressed, and characteristics are improved.

【0016】また、pn接合を有する素子としては、L
ED、半導体レーザなどの発光素子や、図1のようなp
in型の受光素子、アバランシェ型受光素子などが挙げ
られる。GaN系発光素子の素子構造も、基本的には図
1に示すような構造であり、受光や発光に好ましいよう
に各部の寸法比が変更される。
Further, as an element having a pn junction, L
Light emitting devices such as EDs and semiconductor lasers, and p
An in-type light receiving element, an avalanche-type light receiving element, and the like can be given. The element structure of the GaN-based light emitting element is also basically the structure as shown in FIG. 1, and the dimensional ratio of each part is changed so as to be preferable for light reception and light emission.

【0017】pn接合を有する素子の場合、p型、n型
の上下の位置関係は限定されないが、加工上の理由か
ら、図1の例のように、結晶基板側(下層側)をn型と
する態様が好ましい。また、電極の配置については、一
般的なGaN系素子の態様にも見られるように、結晶基
板としてサファイア結晶基板(絶縁体)が好ましく用い
られるため、図1の例のように、積層体の上方から一部
を除去して下層側のn型コンタクト層を露出させ、その
露出面にn型電極を設け、残った積層体の上層側のp型
コンタクト層にはp型電極を設けるという配置となって
いる。しかし、これらの例に限定されず、p型、n型の
上下が逆の態様や、導電性を有する結晶基板を用いて結
晶基板に下部電極を設ける態様なども自由に選択してよ
い。
In the case of an element having a pn junction, the vertical positional relationship between the p-type and the n-type is not limited. However, for processing reasons, as shown in the example of FIG. Is preferable. As for the arrangement of the electrodes, a sapphire crystal substrate (insulator) is preferably used as a crystal substrate, as seen in a general GaN-based device, and therefore, as shown in the example of FIG. An arrangement in which a portion is removed from above to expose the lower n-type contact layer, an n-type electrode is provided on the exposed surface, and a p-type electrode is provided on the upper p-type contact layer of the remaining laminate. It has become. However, the present invention is not limited to these examples, and a mode in which the p-type and n-type are upside down, a mode in which a lower electrode is provided on a crystal substrate using a conductive crystal substrate, and the like may be freely selected.

【0018】高抵抗化すべき部位は、劈開、分断、RI
Eなどによって露出したp型層の側面であるが、表面リ
ーク電流を抑制するのに最も効果的な部位だけであって
も、p型層の側面全てであってもよく、自由に選択して
よい。高抵抗化のための熱処理の工程は、高抵抗化すべ
きp型層の側面が形成された後であれば、いつでもよ
い。
The parts to be increased in resistance are cleaved, divided, and RI
The side surface of the p-type layer exposed by E or the like may be only the most effective part for suppressing the surface leakage current, or may be the entire side surface of the p-type layer. Good. The heat treatment step for increasing the resistance may be performed at any time after the side surface of the p-type layer to be increased in resistance is formed.

【0019】高抵抗化のための熱処理に用いる水素含有
雰囲気は、水素、水素化合物のうちのいずれか一方また
は両方を含有する流体、特に気体である。水素および/
または水素化合物の含有量は、素子の表面リーク電流が
抑制される程度以上であればよいが、0.5容量%以上
の濃度が好ましい。
The hydrogen-containing atmosphere used for the heat treatment for increasing the resistance is a fluid, particularly a gas, containing one or both of hydrogen and a hydrogen compound. Hydrogen and / or
Alternatively, the content of the hydrogen compound may be not less than the extent that the surface leakage current of the element is suppressed, and the concentration is preferably 0.5% by volume or more.

【0020】上記水素化合物としては、アンモニア、メ
タンなどの炭化水素化合物、塩化水素などのハロゲン化
水素などが挙げられる。水素含有雰囲気が、水素および
/または水素化合物と、他の流体との混合流体である場
合、他の流体としては、空気、窒素、ヘリウム、アルゴ
ンなどが挙げられる。
Examples of the above-mentioned hydrogen compounds include hydrocarbon compounds such as ammonia and methane, and hydrogen halides such as hydrogen chloride. When the hydrogen-containing atmosphere is a mixed fluid of hydrogen and / or a hydrogen compound and another fluid, examples of the other fluid include air, nitrogen, helium, and argon.

【0021】高抵抗化のための熱処理の温度は、300
℃〜600℃が好ましい範囲であるが、なかでも特に3
00℃〜500℃が電極の保護の点で好ましく、効果的
な温度範囲である。熱処理の時間は、1分〜30分程
度、またはそれ以上であればよい。
The temperature of the heat treatment for increasing the resistance is 300
C. to 600.degree. C. is a preferable range.
00 ° C to 500 ° C is preferable in terms of protection of the electrode, and is an effective temperature range. The time of the heat treatment may be about 1 minute to 30 minutes or longer.

【0022】p型層側面の高抵抗化される深さは、熱処
理の条件によっても異なるが、表面から約0.5〜1.
0μm程度の深さとなる。不活性化させ得るドーパント
は、Mg、Znなど、GaN系半導体をp型化するもの
である。
The depth at which the resistance of the side surface of the p-type layer is increased varies depending on the conditions of the heat treatment.
The depth is about 0 μm. The dopant that can be inactivated is one that turns a GaN-based semiconductor, such as Mg or Zn, into a p-type.

【0023】本発明でいう高抵抗化とは、p型層側面の
抵抗率を特定の数値範囲内に入れることではなく、p型
層側面の抵抗率を熱処理前の本来の状態での抵抗率に比
べて高くすることである。ただし、p型層側面の抵抗率
の目標値はある。通常のp型層として形成されたGaN
系結晶層の抵抗率は1Ωcm〜10Ωcm程度である
が、高抵抗化の熱処理によって104 Ωm以上とするの
が好ましく、特に106Ωm以上とすることによって、
表面リーク電流の抑制効果は十分顕著となる。高抵抗化
のための熱処理の条件に応じて、高抵抗化の程度がどれ
ほど変化するかは、予め、同じ材料からなる試料を用い
た実験によって計測することができる。
The term "increase in resistivity" as used in the present invention does not mean that the resistivity of the side surface of the p-type layer falls within a specific numerical range, but that the resistivity of the side surface of the p-type layer is the resistivity in the original state before the heat treatment. It is to be higher than. However, there is a target value of the resistivity of the side surface of the p-type layer. GaN formed as a normal p-type layer
Although the resistivity of the system crystal layer is about 1 Ωcm to 10 Ωcm, it is preferably set to 10 4 Ωm or more by heat treatment for increasing the resistance, and particularly to 10 6 Ωm or more.
The effect of suppressing the surface leak current is sufficiently significant. The extent to which the degree of the increase in resistance changes depending on the conditions of the heat treatment for increasing the resistance can be measured in advance by an experiment using a sample made of the same material.

【0024】上記とは逆に、本発明によって製造された
素子が、結果的にどの程度高抵抗化されたものであるか
は、対象となるp型層側面の表層部分が微細であるため
に、その部分だけの抵抗率を直接計測することは困難で
ある。そのような場合は、次に受光素子の例で示すよう
に、素子全体としての評価によって高抵抗化の程度を推
定することができる。 本発明によって製造され高抵抗化された受光素子のリ
ーク電流を測定する。例えば、受光させない状態で逆方
向の電圧を印加するだけの条件下でのリーク電流の測定
である。 この素子を、窒素雰囲気中でアニールし、本発明の製
造方法で行った熱処理によるp型層側面の高抵抗化され
た状態を解除し、熱処理前の状態にもどす。即ち、p型
化のドーパントを水素と結合させて不活性化させていた
ものを、窒素雰囲気中でのアニールによって活性化させ
る。この状態での受光素子のリーク電流を上記と同様
に測定し、上記との差から、高抵抗化の程度、その部
分の抵抗率を算出する。 さらに、本発明の製造方法による高抵抗化の熱処理を
施して、上記のリーク電流を再現させ、この受光素子
が本発明の製造方法によって高抵抗化の熱処理を施され
たものであることを確認してもよい。
Contrary to the above, the extent to which the resistance of the device manufactured according to the present invention is increased as a result depends on the fact that the surface layer on the side surface of the target p-type layer is fine. However, it is difficult to directly measure the resistivity of only that portion. In such a case, as shown in the example of the light receiving element, the degree of increase in resistance can be estimated by evaluating the entire element. The leak current of a light-receiving element manufactured and increased in resistance according to the present invention is measured. For example, it is a measurement of a leak current under a condition where only a reverse voltage is applied without receiving light. This element is annealed in a nitrogen atmosphere to release the high resistance state on the side surface of the p-type layer by the heat treatment performed by the manufacturing method of the present invention, and return to the state before the heat treatment. That is, the p-type dopant which has been inactivated by bonding with hydrogen is activated by annealing in a nitrogen atmosphere. The leak current of the light receiving element in this state is measured in the same manner as described above, and the degree of the increase in the resistance and the resistivity of that portion are calculated from the difference from the above. Furthermore, a heat treatment for increasing the resistance was performed by the manufacturing method of the present invention to reproduce the above-described leak current, and it was confirmed that this light receiving element was subjected to the heat treatment for increasing the resistance according to the manufacturing method of the present invention. May be.

【0025】本発明のGaN系素子が、図1に示す素子
構造である場合、結晶基板の材料は、GaN系材料が結
晶成長可能なものであればよく、例えば、サファイア、
水晶、SiC等が挙げられる。なかでも、サファイアの
C面、A面、6H−SiC基板、特にC面サファイア基
板が好ましい。
When the GaN-based device of the present invention has the device structure shown in FIG. 1, the material of the crystal substrate may be any material that can grow a GaN-based material, such as sapphire,
Quartz, SiC and the like can be mentioned. Above all, a C-plane, an A-plane of sapphire, and a 6H-SiC substrate, particularly a C-plane sapphire substrate are preferable.

【0026】積層体中にpn接合を形成する場合、ホモ
接合、ヘテロ接合などの単純な2層のpn接合だけでな
く、DH(ダブルヘテロ接合)による3層の他、超格子
構造を有するSQW (Single Quantum Well)、MQW
(Multiple Quantum Well)、量子ドットを有する構造で
あってもよい。
When a pn junction is formed in a laminate, not only a simple two-layer pn junction such as a homojunction and a heterojunction but also a three-layer DH (double heterojunction) and an SQW having a superlattice structure (Single Quantum Well), MQW
(Multiple Quantum Well) or a structure having quantum dots.

【0027】[0027]

【実施例】本実施例では、図1に示す構造の受光素子を
製作した。 〔結晶基板、バッファ層〕結晶基板1としてウエハ状
(直径2インチ、厚さ330μm)のサファイアC面基
板を用い、MOCVD法、水素雰囲気、500℃にて、
該基板1上に、厚さ20nmのAlNバッファ層2を形
成した。
EXAMPLE In this example, a light receiving element having the structure shown in FIG. 1 was manufactured. [Crystal Substrate, Buffer Layer] A wafer-shaped (2 inch diameter, 330 μm thick) sapphire C-plane substrate was used as the crystal substrate 1, and MOCVD was performed in a hydrogen atmosphere at 500 ° C.
An AlN buffer layer 2 having a thickness of 20 nm was formed on the substrate 1.

【0028】〔GaN系結晶層からなる積層体〕バッフ
ァ層2上に、厚さ4μmのn型GaN層3(ドーパント
Si)を成長させた。この層は、n型電極を形成するた
めのコンタクト層としても機能する層である。さらに、
厚さ0.05μm、アンドープのIn0.1 Ga0.9 N層
4、厚さ0.2μmのp型Al0.1 Ga0.9 Nクラッド
層5(ドーパントMg)を順に成長させ、DH構造とし
た。層5上に、厚さ0.1μmのp型GaN層6をさら
に成長させ、p型電極を形成するためのコンタクト層と
した。
[Laminate composed of GaN-based crystal layer] On the buffer layer 2, an n-type GaN layer 3 (dopant Si) having a thickness of 4 μm was grown. This layer also functions as a contact layer for forming an n-type electrode. further,
An undoped In 0.1 Ga 0.9 N layer 4 having a thickness of 0.05 μm and a p-type Al 0.1 Ga 0.9 N cladding layer 5 (dopant Mg) having a thickness of 0.2 μm were sequentially grown to form a DH structure. A p-type GaN layer 6 having a thickness of 0.1 μm was further grown on the layer 5 to provide a contact layer for forming a p-type electrode.

【0029】RIEによって、積層体の上面から層6〜
層4を部分的に除去し、図1に示すようにn型コンタク
ト層3の上面を一部露出させ、その面にn型電極P2を
設け、残ったp型コンタクト層6の上面にはp型電極P
1を設け、ウエハ基板上に、5mm×5mmサイズのG
aN系受光素子構造が多数配列されたものを得た。
By RIE, the layers 6 to
The layer 4 is partially removed to partially expose the upper surface of the n-type contact layer 3 as shown in FIG. 1, an n-type electrode P2 is provided on the surface, and p-type Type electrode P
And a 5 mm × 5 mm size G on the wafer substrate.
A large number of aN-based light receiving element structures were obtained.

【0030】〔高抵抗化のための熱処理〕上記の状態の
ものを、ウエハ基板ごと、通常の抵抗加熱式の熱処理炉
に挿入し、水素ガス50容量%、窒素ガス50容量%の
雰囲気中で、400℃、2分間の熱処理を行った。
[Heat Treatment for High Resistance] The above-mentioned state is inserted into a normal resistance heating type heat treatment furnace together with the wafer substrate, and is placed in an atmosphere of 50% by volume of hydrogen gas and 50% by volume of nitrogen gas. At 400 ° C. for 2 minutes.

【0031】〔素子分割〕上記熱処理の後、市販のスク
ライブ装置、ブレーキング装置を用いて素子分割を行
い、受光素子を得た。サンプル数は5個である。
[Element division] After the above heat treatment, element division was performed using a commercially available scribe device and breaking device, and a light receiving element was obtained. The number of samples is five.

【0032】従来品との比較のために、高抵抗化のため
の熱処理を行わなかったこと以外は上記と全く同様の工
程によって、比較用の受光素子を製作した。サンプル数
は5個である。
For comparison with a conventional product, a light-receiving element for comparison was manufactured in exactly the same steps as above except that the heat treatment for increasing the resistance was not performed. The number of samples is five.

【0033】〔評価〕本発明の製造方法に従って得られ
た上記受光素子(素子A)と、比較用のために製作した
上記受光素子(素子B)に対して、光を当てない状態で
逆電圧を印加し、各々の素子のリーク電流を調べた。そ
れらの結果(平均値)は次のとおりである。素子Aは、
逆電圧5Vではリーク電流が0.1nA、逆電圧10V
ではリーク電流1.5nAであり、リーク電流の値は小
さいものであった。これに対して、素子Bは、逆電圧5
Vではリーク電流10nA、逆電圧10Vではリーク電
流200nAであり、素子Aに比べて十分大きく、従来
問題になっている通りのリーク電流であった。これらの
結果から、本発明の製造方法が、受光素子のリーク電流
を十分効果的に抑制し得るものであることがわかった。
[Evaluation] A reverse voltage was applied to the light receiving element (element A) obtained according to the manufacturing method of the present invention and the light receiving element (element B) manufactured for comparison without light. Was applied, and the leak current of each device was examined. The results (mean values) are as follows. Element A is
When the reverse voltage is 5 V, the leak current is 0.1 nA and the reverse voltage is 10 V
In this case, the leak current was 1.5 nA, and the value of the leak current was small. On the other hand, the element B has a reverse voltage of 5
At 10 V, the leakage current was 10 nA, and at 10 V reverse voltage, the leakage current was 200 nA, which was sufficiently larger than that of the element A, and was a leakage current as a conventional problem. From these results, it was found that the manufacturing method of the present invention can sufficiently and effectively suppress the leak current of the light receiving element.

【0034】また、素子Aを、窒素雰囲気中で500
℃、5分の熱処理を行ったところ、p型層側面の高抵抗
化が解除され、素子Bとほぼ同じリーク電流にまで増大
した。さらにその素子を、再度、上記実施例での高抵抗
化の熱処理と同様の水素含有雰囲気中で、400℃、2
分間の熱処理を行ったところ、上記素子Aが示した元の
低いリーク電流に戻った。このことから、本発明の製造
方法によってp型層側面が高抵抗化された素子であるこ
とが推定可能であることがわかった。
The device A was placed in a nitrogen atmosphere at 500
When the heat treatment was performed at 5 ° C. for 5 minutes, the increase in the resistance of the side surface of the p-type layer was released, and the leakage current increased to almost the same as that of the element B. Further, the device was again heated at 400 ° C. for 2 hours in a hydrogen-containing atmosphere similar to the heat treatment for increasing the resistance in the above embodiment.
After performing the heat treatment for 5 minutes, the element A returned to the original low leak current shown by the element A. From this, it has been found that it is possible to presume that the p-type layer has a high resistance on the side surface by the manufacturing method of the present invention.

【0035】[0035]

【発明の効果】以上説明したように、本発明の製造方法
は、水素含有雰囲気中での熱処理という簡単な処理によ
って、素子構造に含まれるp型層の側面を、効果的に高
抵抗化することが可能である。これによって表面リーク
電流に起因する種々の特性劣化が改善された好ましいG
aN系素子を製造することができるようになった。
As described above, according to the manufacturing method of the present invention, the resistance of the side surface of the p-type layer included in the element structure is effectively increased by a simple process of heat treatment in a hydrogen-containing atmosphere. It is possible. Thus, a preferable G in which various characteristic deteriorations due to surface leakage current are improved.
An aN-based device can now be manufactured.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のGaN系素子の一例として、pn接合
を有する受光素子の構造例を示す図である。
FIG. 1 is a diagram showing a structural example of a light receiving element having a pn junction as an example of a GaN-based element of the present invention.

【図2】従来のGaN系素子の構造例を示す図である。FIG. 2 is a diagram showing a structural example of a conventional GaN-based device.

【符号の説明】[Explanation of symbols]

1 結晶基板 3〜6 GaN系結晶層 S p型層の側面 P1、P2 電極 DESCRIPTION OF SYMBOLS 1 Crystal substrate 3-6 GaN-based crystal layer Sp Side surface of p-type layer P1, P2 Electrode

───────────────────────────────────────────────────── フロントページの続き (72)発明者 岡川 広明 兵庫県伊丹市池尻4丁目3番地 三菱電線 工業株式会社伊丹製作所内 (72)発明者 大内 洋一郎 兵庫県伊丹市池尻4丁目3番地 三菱電線 工業株式会社伊丹製作所内 (72)発明者 湖東 雅弘 兵庫県伊丹市池尻4丁目3番地 三菱電線 工業株式会社伊丹製作所内 (72)発明者 平松 和政 三重県四日市市芝田1丁目4番22号 (72)発明者 濱村 寛 東京都千代田区丸の内3丁目2番3号 株 式会社ニコン内 (72)発明者 清水 澄人 東京都千代田区丸の内3丁目2番3号 株 式会社ニコン内 (72)発明者 野村 達士 東京都千代田区丸の内3丁目2番3号 株 式会社ニコン内 (72)発明者 篠原 清晃 東京都千代田区丸の内3丁目2番3号 株 式会社ニコン内 Fターム(参考) 5F041 AA21 CA04 CA34 CA40 CA46 CA65 CA73 CA76  ──────────────────────────────────────────────────続 き Continuing from the front page (72) Inventor Hiroaki Okakawa 4-3-1 Ikejiri, Itami-shi, Hyogo Mitsubishi Cable Industries, Ltd. Itami Works (72) Inventor Yoichiro Ouchi 4-3-1 Ikejiri, Itami-shi, Hyogo Mitsubishi Electric Wire Inside the Itami Works of Industrial Co., Ltd. (72) Masahiro Koto 4-3-1 Ikejiri, Itami-shi, Hyogo Mitsubishi Cable Industries Co., Ltd.Itami Works, Ltd. 72) Inventor Hiroshi Hamamura 3-2-2 Marunouchi, Chiyoda-ku, Tokyo Nikon Corporation (72) Inventor Sumito Shimizu 3-2-2 Marunouchi Chiyoda-ku, Tokyo Nikon Corporation (72) Invention Person Tatsushi Nomura 2-3-2 Marunouchi, Chiyoda-ku, Tokyo Inside Nikon Corporation (72) Inventor Kiyoaki Shinohara Chiyoda-ku, Tokyo 3-chome No. 2 No. 3 Co., Ltd. Nikon in the F-term of the (reference) 5F041 AA21 CA04 CA34 CA40 CA46 CA65 CA73 CA76

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 p型層を含むGaN系結晶層の積層体
を、GaN系半導体素子の素子構造として成長させる工
程と、 前記p型層の側面が高抵抗化するように、該積層体に対
して、水素および/または水素化合物を含む雰囲気中で
300℃〜600℃の熱処理を施す工程と、を有するこ
とを特徴とするGaN系半導体素子の製造方法。
A step of growing a stacked body of GaN-based crystal layers including a p-type layer as an element structure of a GaN-based semiconductor element; and forming the stacked body so that the side surface of the p-type layer has a high resistance. Performing a heat treatment at 300 ° C. to 600 ° C. in an atmosphere containing hydrogen and / or a hydrogen compound.
【請求項2】 上記積層体がpn接合を含むものであっ
て、p型層のうちの少なくともpn接合を構成するp型
層の側面を高抵抗化するものである請求項1記載の製造
方法。
2. The method according to claim 1, wherein the laminate includes a pn junction, and at least a side surface of the p-type layer forming the pn junction of the p-type layer has a high resistance. .
JP10064199A 1999-04-07 1999-04-07 Manufacturing method of GaN-based semiconductor device Pending JP2000294828A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10064199A JP2000294828A (en) 1999-04-07 1999-04-07 Manufacturing method of GaN-based semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10064199A JP2000294828A (en) 1999-04-07 1999-04-07 Manufacturing method of GaN-based semiconductor device

Publications (1)

Publication Number Publication Date
JP2000294828A true JP2000294828A (en) 2000-10-20

Family

ID=14279463

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10064199A Pending JP2000294828A (en) 1999-04-07 1999-04-07 Manufacturing method of GaN-based semiconductor device

Country Status (1)

Country Link
JP (1) JP2000294828A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003124514A (en) * 2001-10-17 2003-04-25 Sony Corp Semiconductor light emitting device and method of manufacturing the same
JP2005286319A (en) * 2004-03-04 2005-10-13 Showa Denko Kk Gallium nitride semiconductor device
JP2018101771A (en) * 2016-12-16 2018-06-28 日亜化学工業株式会社 Method for manufacturing light emitting device
JP2018174164A (en) * 2017-03-31 2018-11-08 日亜化学工業株式会社 Method of manufacturing light-emitting element

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003124514A (en) * 2001-10-17 2003-04-25 Sony Corp Semiconductor light emitting device and method of manufacturing the same
JP2005286319A (en) * 2004-03-04 2005-10-13 Showa Denko Kk Gallium nitride semiconductor device
JP2018101771A (en) * 2016-12-16 2018-06-28 日亜化学工業株式会社 Method for manufacturing light emitting device
JP2019220723A (en) * 2016-12-16 2019-12-26 日亜化学工業株式会社 Method for manufacturing light-emitting element
JP7144684B2 (en) 2016-12-16 2022-09-30 日亜化学工業株式会社 light emitting element
JP2022164879A (en) * 2016-12-16 2022-10-27 日亜化学工業株式会社 Method for manufacturing light-emitting element
JP7445160B2 (en) 2016-12-16 2024-03-07 日亜化学工業株式会社 light emitting element
JP2018174164A (en) * 2017-03-31 2018-11-08 日亜化学工業株式会社 Method of manufacturing light-emitting element

Similar Documents

Publication Publication Date Title
US9147801B2 (en) Semiconductor light emitting device
Gessmann et al. Ohmic contacts to p-type GaN mediated by polarization fields in thin In x Ga 1− x N capping layers
US8129848B2 (en) Light emitting device having a plurality of light emitting cells connected in series and method of fabricating the same
US20090321745A1 (en) Semiconductor light-emitting device
US20100187494A1 (en) Nitride semiconductor-based light emitting devices
TW200525783A (en) Light-emitting semiconductor device and method of fabrication
WO1999005728A1 (en) Nitride semiconductor device
CN102637795A (en) Group iii nitride semiconductor light-emitting device and production method therefor
KR20140007348A (en) Semiconductor device and process for production thereof
CN102104094B (en) Light emitting element and manufacturing method thereof
US7042019B1 (en) Gallium-nitride based multi-quantum well light-emitting diode n-type contact layer structure
KR20070104404A (en) Semiconductor light emitting device
CN115485862B (en) Ultraviolet LED and manufacturing method thereof
CN113994487B (en) Method for manufacturing semiconductor optical device and semiconductor optical device
KR20100097188A (en) Optoelectronic semiconductor body and method for producing an optoelectronic semiconductor body
JP2000294828A (en) Manufacturing method of GaN-based semiconductor device
TWI242896B (en) Group III-nitride-based compound semiconductor device
JP5741350B2 (en) Light emitting element
TWI384657B (en) Nitirde semiconductor light emitting diode device
WO2025236794A1 (en) Deep ultraviolet led chip having n-type low-resistance ohmic contact structure
JP2003086840A (en) GaN-BASED SEMICONDUCTOR LIGHT EMITTING DIODE
JPH08213649A (en) Semiconductor light emitting element
KR19990014195A (en) The nitride semiconductor device
JP5983090B2 (en) Group III nitride compound semiconductor device and method for manufacturing the same
TW200924250A (en) Nitride semiconductor device