JP2000294828A - ＧａＮ系半導体素子の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 簡単な加工によってＧａＮ系半導体素子の表
面リーク電流を効果的に抑制し得る、該素子の製造方法
を提供すること。 【解決手段】 ＧａＮ系半導体素子の素子構造として、
ｐ型層を含むＧａＮ系結晶層の積層体（図中、層３〜
６）を成長させ、該積層体に対して、水素および／また
は水素化合物を含む雰囲気中で、３００℃〜６００℃で
の熱処理を施し、ｐ型層５、６の側面Ｓを高抵抗化し、
表面リーク電流を抑制する。ｐｎ接合部を有するＧａＮ
系素子、特にＧａＮ系受光素子に有用な製造方法であ
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＧａＮ系材料を用
いた半導体素子の技術分野に属する。

【０００２】

【従来の技術】ＧａＮ系半導体素子（以下、ＧａＮ系素
子ともいう）は、ＧａＮ系材料を用いた半導体素子であ
って、発光素子、受光素子、その他の機能を有する素子
などが挙げられ、広いバンドギャップと、優れた耐熱
性、耐紫外線性を有するものとして注目されている。

【０００３】ＧａＮ系素子のなかでも特に有用な素子構
造として、ＧａＮ系結晶層を多層に成長させて積層体と
し、該積層体の積層方向に電流が流れるように電極を設
けたものが挙げられる。例えば、図２に示す素子は、ｐ
ｎ接合を有する素子の一例であって、サファイア結晶基
板２１上にバッファ層２２を介して、ｎ型ＧａＮ系結晶
層２３、アンドープの層２４、ｐ型ＧａＮ系結晶層２５
のダブルヘテロ接合構造が形成され、これにｐ型電極Ｐ
１１、ｎ型電極Ｐ１２が設けられている。

【０００４】図２の素子が発光素子である場合には、ｐ
型電極−ｎ型電極間に電流を流すことによって、層２４
で電子とホールとが再結合し発光現象が生じる。また受
光素子である場合には、受光対象光の照射によって、層
２４にキャリアが生じ、これをｐ型電極−ｎ型電極間を
流れる光電流として取り出す。いずれの場合でも、電流
はｐｎ接合を積層方向に貫通するように流れることにな
る。このとき、図２に破線Ａで示すように、電流が積層
体の内部を通過することが重要である。

【０００５】

【発明が解決しようとする課題】しかし、図２に示すよ
うに、積層体の側面（積層状態が現れる面）ａでは、表
面リーク電流が発生し問題となる。例えば、発光素子で
は、注入した電流のうち表面リーク電流となる分は再結
合せず発光に寄与しない。また受光素子では、発生した
キャリアのうち表面リーク電流となる分は表面で再結合
し消滅して光電流に寄与しない。さらに受光素子では、
表面リーク電流は逆方向電圧を印加しただけでも受光量
とは無関係に流れるために、受光素子のＳ／Ｎを著しく
悪化させ、特に光量の少ない領域の感度特性を悪くす
る。

【０００６】本発明の課題は、上記問題を解決し、簡単
な加工によってＧａＮ系半導体素子の表面リーク電流を
効果的に抑制し得る、該素子の製造方法を提供すること
である。

【０００７】

【課題を解決するための手段】本発明の製造方法は、次
の特徴を有するものである。 （１）ｐ型層を含むＧａＮ系結晶層の積層体を、ＧａＮ
系半導体素子の素子構造として成長させる工程と、前記
ｐ型層の側面が高抵抗化するように、該積層体に対し
て、水素および／または水素化合物を含む雰囲気中で３
００℃〜６００℃の熱処理を施す工程と、を有すること
を特徴とするＧａＮ系半導体素子の製造方法。

【０００８】（２）上記積層体がｐｎ接合を含むもので
あって、ｐ型層のうちの少なくともｐｎ接合を構成する
ｐ型層の側面を高抵抗化するものである上記（１）記載
の製造方法。

【０００９】

【作用】ＧａＮ系素子を構成するＧａＮ系結晶層からな
る積層体を、水素および／または水素化合物を含む雰囲
気中で、３００℃〜６００℃の熱処理を施すことによっ
て、該積層体の側面に露出したｐ型層の側面では、該側
面の表面から微小な深さまでの部分において、ドーパン
トが水素と結合して不活性化し、ｐ型の導電性が抑制さ
れて高抵抗化する。このｐ型層の側面の高抵抗化によっ
て、表面リーク電流を抑制することができる。以下、本
発明において素子の高抵抗化のための熱処理に用いる
「水素および／または水素化合物を含む雰囲気」を、
「水素含有雰囲気」とも呼ぶ。

【００１０】

【発明の実施の形態】本発明の製造方法を、簡単な受光
素子の製造例にもとづいて説明する。素子の積層構造を
説明するに際しては、便宜上、結晶基板が下層側に位置
し、これにＧａＮ系結晶層が上方へ積み重ねられるもの
として素子の積層構造に上下方向の区別を設ける。ま
た、上下方向に垂直な方向（例えば、層の上面が広がる
方向）を、横方向ともいう。積層体または各層を横方向
の外部から見たときに、積層状態や層の厚みが現れる外
周の端面が、側面である。

【００１１】図１に示す受光素子は、結晶基板１上に、
バッファ層２を介して、ダブルヘテロ接合構造（ｎ型ク
ラッド層（コンタクト層）３、アンドープの低バンドギ
ャップ層４、ｐ型クラッド層５）、ｐ型コンタクト層６
を形成し、これにｐ型電極Ｐ１とｎ型電極Ｐ２を設けて
受光素子としたものである。この例では、結晶基板１を
含めて素子全体が積層構造となっているが、なかでも、
層３〜層６までの部分がＧａＮ系結晶層からなる積層体
である。

【００１２】図１にハッチングを施して示すように、Ｇ
ａＮ系結晶からなる積層体のうち、ｐ型層５、６の側面
Ｓが、水素含有雰囲気中での熱処理によって微小な深さ
まで高抵抗化されている。この高抵抗化によって、上記
従来技術の説明において問題とした表面リーク電流が抑
制され、表面リーク電流が原因となって悪化していたＳ
／Ｎや、光量の少ない領域での感度特性などが改善され
る。また、受光素子以外の素子でも同様に、表面リーク
電流に起因する問題が改善される。

【００１３】本発明でいうＧａＮ系材料、ＧａＮ系結晶
とは、式Ｉｎ_X Ｇａ_Y Ａｌ_Z Ｎ（０≦Ｘ≦１、０≦Ｙ≦
１、０≦Ｚ≦１、Ｘ＋Ｙ＋Ｚ＝１）で決定される化合物
半導体材料、およびその結晶である。

【００１４】本発明によって製造されるＧａＮ系素子
は、本発明の課題を達成する対象となり得る構造を有す
る素子であればよい。即ち、ｐ型層の側面を高抵抗化す
ることで表面リーク電流を抑制し得るような素子構造を
有する素子であればよい。そのためには、ＧａＮ系結晶
層からなる積層体を有し、該積層体の各層のうち一以上
の層には電流が層厚方向に流れ、電流が層厚方向に流れ
る層には側面を高抵抗化すべきｐ型層が含まれていれば
よい。なかでも、ｐｎ接合を有する素子、特に受光素子
の場合には、前記のとおり表面リーク電流は大きな問題
であり、本発明による製造方法の有用性がより顕著とな
る。

【００１５】上記のような素子構造を有する素子のう
ち、ｐｎ接合を有しないものとしては、例えば、ｐ型層
だけを用いたショットキー型受光素子が挙げられる。こ
のような素子も、ｐ型層の厚さ方向に電流が流れる素子
であって、ｐ型層の側面を高抵抗化することで表面リー
ク電流が抑制され、特性が改善される。

【００１６】また、ｐｎ接合を有する素子としては、Ｌ
ＥＤ、半導体レーザなどの発光素子や、図１のようなｐ
ｉｎ型の受光素子、アバランシェ型受光素子などが挙げ
られる。ＧａＮ系発光素子の素子構造も、基本的には図
１に示すような構造であり、受光や発光に好ましいよう
に各部の寸法比が変更される。

【００１７】ｐｎ接合を有する素子の場合、ｐ型、ｎ型
の上下の位置関係は限定されないが、加工上の理由か
ら、図１の例のように、結晶基板側（下層側）をｎ型と
する態様が好ましい。また、電極の配置については、一
般的なＧａＮ系素子の態様にも見られるように、結晶基
板としてサファイア結晶基板（絶縁体）が好ましく用い
られるため、図１の例のように、積層体の上方から一部
を除去して下層側のｎ型コンタクト層を露出させ、その
露出面にｎ型電極を設け、残った積層体の上層側のｐ型
コンタクト層にはｐ型電極を設けるという配置となって
いる。しかし、これらの例に限定されず、ｐ型、ｎ型の
上下が逆の態様や、導電性を有する結晶基板を用いて結
晶基板に下部電極を設ける態様なども自由に選択してよ
い。

【００１８】高抵抗化すべき部位は、劈開、分断、ＲＩ
Ｅなどによって露出したｐ型層の側面であるが、表面リ
ーク電流を抑制するのに最も効果的な部位だけであって
も、ｐ型層の側面全てであってもよく、自由に選択して
よい。高抵抗化のための熱処理の工程は、高抵抗化すべ
きｐ型層の側面が形成された後であれば、いつでもよ
い。

【００１９】高抵抗化のための熱処理に用いる水素含有
雰囲気は、水素、水素化合物のうちのいずれか一方また
は両方を含有する流体、特に気体である。水素および／
または水素化合物の含有量は、素子の表面リーク電流が
抑制される程度以上であればよいが、０．５容量％以上
の濃度が好ましい。

【００２０】上記水素化合物としては、アンモニア、メ
タンなどの炭化水素化合物、塩化水素などのハロゲン化
水素などが挙げられる。水素含有雰囲気が、水素および
／または水素化合物と、他の流体との混合流体である場
合、他の流体としては、空気、窒素、ヘリウム、アルゴ
ンなどが挙げられる。

【００２１】高抵抗化のための熱処理の温度は、３００
℃〜６００℃が好ましい範囲であるが、なかでも特に３
００℃〜５００℃が電極の保護の点で好ましく、効果的
な温度範囲である。熱処理の時間は、１分〜３０分程
度、またはそれ以上であればよい。

【００２２】ｐ型層側面の高抵抗化される深さは、熱処
理の条件によっても異なるが、表面から約０．５〜１．
０μｍ程度の深さとなる。不活性化させ得るドーパント
は、Ｍｇ、Ｚｎなど、ＧａＮ系半導体をｐ型化するもの
である。

【００２３】本発明でいう高抵抗化とは、ｐ型層側面の
抵抗率を特定の数値範囲内に入れることではなく、ｐ型
層側面の抵抗率を熱処理前の本来の状態での抵抗率に比
べて高くすることである。ただし、ｐ型層側面の抵抗率
の目標値はある。通常のｐ型層として形成されたＧａＮ
系結晶層の抵抗率は１Ωｃｍ〜１０Ωｃｍ程度である
が、高抵抗化の熱処理によって１０⁴ Ωｍ以上とするの
が好ましく、特に１０⁶Ωｍ以上とすることによって、
表面リーク電流の抑制効果は十分顕著となる。高抵抗化
のための熱処理の条件に応じて、高抵抗化の程度がどれ
ほど変化するかは、予め、同じ材料からなる試料を用い
た実験によって計測することができる。

【００２４】上記とは逆に、本発明によって製造された
素子が、結果的にどの程度高抵抗化されたものであるか
は、対象となるｐ型層側面の表層部分が微細であるため
に、その部分だけの抵抗率を直接計測することは困難で
ある。そのような場合は、次に受光素子の例で示すよう
に、素子全体としての評価によって高抵抗化の程度を推
定することができる。 本発明によって製造され高抵抗化された受光素子のリ
ーク電流を測定する。例えば、受光させない状態で逆方
向の電圧を印加するだけの条件下でのリーク電流の測定
である。 この素子を、窒素雰囲気中でアニールし、本発明の製
造方法で行った熱処理によるｐ型層側面の高抵抗化され
た状態を解除し、熱処理前の状態にもどす。即ち、ｐ型
化のドーパントを水素と結合させて不活性化させていた
ものを、窒素雰囲気中でのアニールによって活性化させ
る。この状態での受光素子のリーク電流を上記と同様
に測定し、上記との差から、高抵抗化の程度、その部
分の抵抗率を算出する。 さらに、本発明の製造方法による高抵抗化の熱処理を
施して、上記のリーク電流を再現させ、この受光素子
が本発明の製造方法によって高抵抗化の熱処理を施され
たものであることを確認してもよい。

【００２５】本発明のＧａＮ系素子が、図１に示す素子
構造である場合、結晶基板の材料は、ＧａＮ系材料が結
晶成長可能なものであればよく、例えば、サファイア、
水晶、ＳｉＣ等が挙げられる。なかでも、サファイアの
Ｃ面、Ａ面、６Ｈ−ＳｉＣ基板、特にＣ面サファイア基
板が好ましい。

【００２６】積層体中にｐｎ接合を形成する場合、ホモ
接合、ヘテロ接合などの単純な２層のｐｎ接合だけでな
く、ＤＨ（ダブルヘテロ接合）による３層の他、超格子
構造を有するＳＱＷ (Single Quantum Well)、ＭＱＷ
(Multiple Quantum Well)、量子ドットを有する構造で
あってもよい。

【００２７】

【実施例】本実施例では、図１に示す構造の受光素子を
製作した。 〔結晶基板、バッファ層〕結晶基板１としてウエハ状
（直径２インチ、厚さ３３０μｍ）のサファイアＣ面基
板を用い、ＭＯＣＶＤ法、水素雰囲気、５００℃にて、
該基板１上に、厚さ２０ｎｍのＡｌＮバッファ層２を形
成した。

【００２８】〔ＧａＮ系結晶層からなる積層体〕バッフ
ァ層２上に、厚さ４μｍのｎ型ＧａＮ層３（ドーパント
Ｓｉ）を成長させた。この層は、ｎ型電極を形成するた
めのコンタクト層としても機能する層である。さらに、
厚さ０．０５μｍ、アンドープのＩｎ_0.1 Ｇａ_0.9 Ｎ層
４、厚さ０．２μｍのｐ型Ａｌ_0.1 Ｇａ_0.9 Ｎクラッド
層５（ドーパントＭｇ）を順に成長させ、ＤＨ構造とし
た。層５上に、厚さ０．１μｍのｐ型ＧａＮ層６をさら
に成長させ、ｐ型電極を形成するためのコンタクト層と
した。

【００２９】ＲＩＥによって、積層体の上面から層６〜
層４を部分的に除去し、図１に示すようにｎ型コンタク
ト層３の上面を一部露出させ、その面にｎ型電極Ｐ２を
設け、残ったｐ型コンタクト層６の上面にはｐ型電極Ｐ
１を設け、ウエハ基板上に、５ｍｍ×５ｍｍサイズのＧ
ａＮ系受光素子構造が多数配列されたものを得た。

【００３０】〔高抵抗化のための熱処理〕上記の状態の
ものを、ウエハ基板ごと、通常の抵抗加熱式の熱処理炉
に挿入し、水素ガス５０容量％、窒素ガス５０容量％の
雰囲気中で、４００℃、２分間の熱処理を行った。

【００３１】〔素子分割〕上記熱処理の後、市販のスク
ライブ装置、ブレーキング装置を用いて素子分割を行
い、受光素子を得た。サンプル数は５個である。

【００３２】従来品との比較のために、高抵抗化のため
の熱処理を行わなかったこと以外は上記と全く同様の工
程によって、比較用の受光素子を製作した。サンプル数
は５個である。

【００３３】〔評価〕本発明の製造方法に従って得られ
た上記受光素子（素子Ａ）と、比較用のために製作した
上記受光素子（素子Ｂ）に対して、光を当てない状態で
逆電圧を印加し、各々の素子のリーク電流を調べた。そ
れらの結果（平均値）は次のとおりである。素子Ａは、
逆電圧５Ｖではリーク電流が０．１ｎＡ、逆電圧１０Ｖ
ではリーク電流１．５ｎＡであり、リーク電流の値は小
さいものであった。これに対して、素子Ｂは、逆電圧５
Ｖではリーク電流１０ｎＡ、逆電圧１０Ｖではリーク電
流２００ｎＡであり、素子Ａに比べて十分大きく、従来
問題になっている通りのリーク電流であった。これらの
結果から、本発明の製造方法が、受光素子のリーク電流
を十分効果的に抑制し得るものであることがわかった。

【００３４】また、素子Ａを、窒素雰囲気中で５００
℃、５分の熱処理を行ったところ、ｐ型層側面の高抵抗
化が解除され、素子Ｂとほぼ同じリーク電流にまで増大
した。さらにその素子を、再度、上記実施例での高抵抗
化の熱処理と同様の水素含有雰囲気中で、４００℃、２
分間の熱処理を行ったところ、上記素子Ａが示した元の
低いリーク電流に戻った。このことから、本発明の製造
方法によってｐ型層側面が高抵抗化された素子であるこ
とが推定可能であることがわかった。

【００３５】

【発明の効果】以上説明したように、本発明の製造方法
は、水素含有雰囲気中での熱処理という簡単な処理によ
って、素子構造に含まれるｐ型層の側面を、効果的に高
抵抗化することが可能である。これによって表面リーク
電流に起因する種々の特性劣化が改善された好ましいＧ
ａＮ系素子を製造することができるようになった。

【図面の簡単な説明】

【図１】本発明のＧａＮ系素子の一例として、ｐｎ接合
を有する受光素子の構造例を示す図である。

【図２】従来のＧａＮ系素子の構造例を示す図である。

【符号の説明】

１ 結晶基板 ３〜６ ＧａＮ系結晶層 Ｓ ｐ型層の側面 Ｐ１、Ｐ２ 電極

───────────────────────────────────────────────────── フロントページの続き (72)発明者 岡川 広明 兵庫県伊丹市池尻４丁目３番地 三菱電線 工業株式会社伊丹製作所内 (72)発明者 大内 洋一郎 兵庫県伊丹市池尻４丁目３番地 三菱電線 工業株式会社伊丹製作所内 (72)発明者 湖東 雅弘 兵庫県伊丹市池尻４丁目３番地 三菱電線 工業株式会社伊丹製作所内 (72)発明者 平松 和政 三重県四日市市芝田１丁目４番22号 (72)発明者 濱村 寛 東京都千代田区丸の内３丁目２番３号 株 式会社ニコン内 (72)発明者 清水 澄人 東京都千代田区丸の内３丁目２番３号 株 式会社ニコン内 (72)発明者 野村 達士 東京都千代田区丸の内３丁目２番３号 株 式会社ニコン内 (72)発明者 篠原 清晃 東京都千代田区丸の内３丁目２番３号 株 式会社ニコン内 Ｆターム(参考） 5F041 AA21 CA04 CA34 CA40 CA46 CA65 CA73 CA76

Claims (2)

【特許請求の範囲】
1. 【請求項１】 ｐ型層を含むＧａＮ系結晶層の積層体
   を、ＧａＮ系半導体素子の素子構造として成長させる工
   程と、 前記ｐ型層の側面が高抵抗化するように、該積層体に対
   して、水素および／または水素化合物を含む雰囲気中で
   ３００℃〜６００℃の熱処理を施す工程と、を有するこ
   とを特徴とするＧａＮ系半導体素子の製造方法。
2. 【請求項２】 上記積層体がｐｎ接合を含むものであっ
   て、ｐ型層のうちの少なくともｐｎ接合を構成するｐ型
   層の側面を高抵抗化するものである請求項１記載の製造
   方法。