JP2000295050A - 混成電力増幅装置 - Google Patents

Abstract

(57)【要約】 【課題】 プッシュプル回路を形成するデバイスの種類
や回路構成の違いに応じてリニア電圧増幅器のバイアス
段を変えることなく共通化することができ、プッシュプ
ル回路の温度係数を補償してクロスオーバ歪みの発生を
防止することができる混成電力増幅装置を得る。 【解決手段】 プッシュプル回路３を構成する第２及び
第３モノリシックＩＣ７１，７２における各入力端にバ
イアス電圧を印加するリニア電圧増幅器２のバイアス段
１３を、ダイオード４１〜４４を順方向に直列に接続し
た直列回路に、トリミングを行う抵抗４５を直列に接続
して形成し、各ダイオード間の接続部にそれぞれボンデ
ィングパッドで形成した各出力端を設け、プッシュプル
回路を構成するパワーデバイスの種類に応じて、第２及
び第３モノリシックＩＣ７１，７２の各入力端とバイア
ス段１３の各出力端とを選択的に接続する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、信号電力増幅回路
又はオーディオ電力増幅回路を混成集積回路で形成した
混成電力増幅装置に関するものである。

【０００２】

【従来の技術】図１０は、従来の混成電力増幅装置の回
路例を示した図である。図１０において、混成電力増幅
装置２００は、リニア回路で形成されたリニア電圧増幅
器２０１と、該リニア電圧増幅器２０１で電圧増幅され
た信号に対して電力増幅を行うプッシュプル回路２０２
とで構成されている。リニア電圧増幅器２０１は、第１
の電圧増幅段２１１、第２の電圧増幅段２１２及び電力
増幅用のバイアス段２１３で構成されている。また、プ
ッシュプル回路２０２は、ダーリントン接続された２つ
のｎｐｎバイポーラトランジスタ（以下、ｎｐｎトラン
ジスタと呼ぶ）を有するｎｐｎパワートランジスタ部２
１５、及びダーリントン接続された２つのｐｎｐバイポ
ーラトランジスタ（以下、ｐｎｐトランジスタと呼ぶ）
を有するｐｎｐパワートランジスタ部２１６で構成され
ている。

【０００３】抵抗２１７は、ｎｐｎパワートランジスタ
部２１５のエミッタ抵抗を、抵抗２１８は、ｐｎｐパワ
ートランジスタ部２１６のエミッタ抵抗をなしており、
抵抗２１７と抵抗２１８との接続部は、混成電力増幅装
置２００の出力端ＯＵＴをなしている。

【０００４】リニア電圧増幅器２０１において、バイア
ス段２１３の抵抗２２１は、レーザ等によるトリミング
を行って抵抗値の設定を行うことにより電力増幅用のバ
イアス電圧を調整するものであり、抵抗２２１を除いて
第１モノリシックＩＣ２３１で形成されている。また、
抵抗２１７を除くｎｐｎパワートランジスタ部２１５は
第２モノリシックＩＣ２３２で形成され、抵抗２１８を
除くｐｎｐパワートランジスタ部２１６は第３モノリシ
ックＩＣ２３３で形成されている。このように、混成電
力増幅装置２００は、第１〜第３モノリシックＩＣ２３
１〜２３３及び抵抗２１７，２１８，２２１からなる混
成集積回路で形成されている。

【０００５】一方、バイアス段２１３は、プッシュプル
回路２０２のバイアス電圧を決定するものであり、複数
のダイオードを順方向に直列に接続した直列回路のカソ
ード側に抵抗２２１を接続して形成されている。このよ
うな構成において、バイアス段２１３がｎｐｎパワート
ランジスタ部２１５及びｐｎｐパワートランジスタ部２
１６を最適値にバイアスするように、抵抗２２１のトリ
ミングが行われる。

【０００６】しかし、ｎｐｎパワートランジスタ部２１
５及びｐｎｐパワートランジスタ部２１６を形成する各
バイポーラトランジスタのベース−エミッタ間電圧は、
それぞれ温度係数を有している。例えば、第２モノリシ
ックＩＣ２３２の入力端２３２ａと出力端２３２ｂとの
間の電圧、及び第３モノリシックＩＣ２３３の入力端２
３３ａと出力端２３３ｂとの間の電圧は、それぞれ−５
ｍＶ／℃の温度係数を有している。

【０００７】このため、常温で抵抗２２１をトリミング
して、ｎｐｎパワートランジスタ部２１５及びｐｎｐパ
ワートランジスタ部２１６を最適値にバイアスするよう
にしても、ｎｐｎパワートランジスタ部２１５及びｐｎ
ｐパワートランジスタ部２１６の温度が変化すると、ク
ロスオーバ歪みが発生する。そこで、バイアス段２１３
を形成する各ダイオードにおいて、それぞれの順方向電
圧の温度係数が−２.５ｍＶ／℃になるように形成す
る。このことによって、第２モノリシックＩＣ２３２及
び第３モノリシックＩＣ２３３における各入力端と各出
力端との間のそれぞれの電圧に対する各温度係数を補償
することができ、クロスオーバ歪みの発生を防ぐことが
できる。

【０００８】

【発明が解決しようとする課題】一方、プッシュプル回
路２０２は、ダーリントン接続されたバイポーラトラン
ジスタで形成する場合ばかりではなく、ＦＥＴやＩＧＢ
Ｔ等を使用する場合や、ｎｐｎパワートランジスタ部２
１５及びｐｎｐパワートランジスタ部２１６を１つのバ
イポーラトランジスタでそれぞれ形成する場合がある。

【０００９】しかし、バイポーラトランジスタやＩＧＢ
Ｔのベース−エミッタ間電圧、及びＦＥＴのゲート−ソ
ース間電圧における温度係数はそれぞれ異なる。このこ
とから、プッシュプル回路２０２に使用するトランジス
タの種類に応じて、バイアス段２１３における各ダイオ
ードを形成する必要があった。このため、プッシュプル
回路２０２を形成するトランジスタの種類及び回路構成
に応じてリニア電圧増幅器２０１のバイアス段２１３を
変える必要があり、製造効率が悪くコスト削減の障害と
なっていた。

【００１０】本発明は、上記のような問題を解決するた
めになされたものであり、プッシュプル回路を形成する
デバイスの種類や回路構成の違いに応じてリニア電圧増
幅器のバイアス段を変えることなく共通化することがで
き、プッシュプル回路の温度係数を補償してクロスオー
バ歪みの発生を防止することができる混成電力増幅装置
を得ることを目的とする。

【００１１】

【課題を解決するための手段】この発明に係る混成電力
増幅装置は、電力増幅回路を混成集積回路で形成してな
る混成電力増幅装置において、入力信号を電圧増幅する
少なくとも１つの電圧増幅段からなる電圧増幅部と、該
電圧増幅部で電圧増幅された信号を所定の電圧＋ｄＶ及
び−ｄＶでそれぞれシフトさせて出力するバイアス部
と、＋ｄＶでシフトされた電圧増幅信号を正方向電流で
電流増幅して正方向電流増幅信号を生成すると共に、−
ｄＶでシフトされた電圧増幅信号を負方向電流で電流増
幅して負方向電流増幅信号を生成し、正方向電流増幅信
号及び該負方向電流増幅信号をプッシュ・プルの形で加
えて電力増幅信号を生成し出力する電力増幅部とを備
え、バイアス部は、複数のダイオードを順方向に直列に
接続した直列回路と、該直列回路に直列に接続された抵
抗とで形成され、直列回路における各ダイオードのそれ
ぞれの接続部に電力増幅部との接続を行うための各接続
端を有し、電力増幅部は、電力増幅部の有する温度係数
に応じて該各接続端と選択的に接続されるものである。

【００１２】具体的には、バイアス部を構成する抵抗
は、トリミングによって所定の抵抗値に設定される。

【００１３】また、この発明に係る混成電力増幅装置
は、電力増幅回路を混成集積回路で形成してなる混成電
力増幅装置において、入力信号を電圧増幅する少なくと
も１つの電圧増幅段からなる電圧増幅部と、該電圧増幅
部で電圧増幅された信号を所定の電圧＋ｄＶ及び−ｄＶ
でそれぞれシフトさせて出力するバイアス部と、＋ｄＶ
でシフトされた電圧増幅信号を正方向電流で電流増幅し
て正方向電流増幅信号を生成すると共に、−ｄＶでシフ
トされた電圧増幅信号を負方向電流で電流増幅して負方
向電流増幅信号を生成し、正方向電流増幅信号及び該負
方向電流増幅信号をプッシュ・プルの形で加えて電力増
幅信号を生成し出力する電力増幅部とを備え、バイアス
部は、電流帰還用抵抗及びブリーダ抵抗を用いた電流帰
還バイアス回路によってバイアスが供給されるバイポー
ラトランジスタ回路で形成され、電力増幅部の有する温
度係数に応じて上記電流帰還用抵抗の抵抗値が設定され
るものである。

【００１４】具体的には、電流帰還用抵抗は、トリミン
グによって所望の抵抗値に設定されるか、又は、電力増
幅部の有する温度係数に応じて短絡されるか若しくは並
列に抵抗が接続される。

【００１５】また、具体的には、ブリーダ抵抗を構成す
るコレクタとベースとの間に接続された抵抗は、トリミ
ングによって所望の抵抗値に設定される。

【００１６】また、具体的には、バイポーラトランジス
タ回路は、ダーリントン回路で形成される。

【００１７】

【発明の実施の形態】次に、図面に示す実施の形態に基
づいて、本発明を詳細に説明する。 実施の形態１．図１は、本発明の実施の形態１における
混成電力増幅装置の例を示した回路図である。図１にお
いて、混成電力増幅装置１は、リニア回路で形成された
リニア電圧増幅器２と、該リニア電圧増幅器２で電圧増
幅された信号に応じて負荷（図示せず）への電流供給を
行うプッシュプル回路３とで構成されている。

【００１８】リニア電圧増幅器２は、第１の電圧増幅段
１１、第２の電圧増幅段１２及び電力増幅用のバイアス
段１３で構成されている。また、プッシュプル回路３
は、ダーリントン接続された２つのｎｐｎバイポーラト
ランジスタ（以下、ｎｐｎトランジスタと呼ぶ）を有す
るｎｐｎパワートランジスタ部１５、及びダーリントン
接続された２つのｐｎｐバイポーラトランジスタ（以
下、ｐｎｐトランジスタと呼ぶ）を有するｐｎｐパワー
トランジスタ部１６で構成されている。

【００１９】リニア電圧増幅器２において、第１電圧増
幅段１１は、ｐｎｐトランジスタ２１〜２４、ｎｐｎト
ランジスタ２５、ダイオード２６及び抵抗２７〜２９で
形成されている。抵抗２７はｐｎｐトランジスタ２３の
エミッタ抵抗を、抵抗２９はｐｎｐトランジスタ２３の
コレクタ抵抗をなし、抵抗２８はｐｎｐトランジスタ２
４のエミッタ抵抗をなしている。

【００２０】ｐｎｐトランジスタ２１及び２２で差動増
幅回路を形成し、ｐｎｐトランジスタ２１のベースは非
反転入力端をなし、ｐｎｐトランジスタ２２のベースは
反転入力端をなしている。ダイオード２６は、ｎｐｎト
ランジスタ２５のベース−エミッタ間に順方向に接続さ
れ、ｎｐｎトランジスタ２５及びダイオード２６は、該
差動増幅回路のアクティブ負荷をなしている。ｐｎｐト
ランジスタ２３，２４及び抵抗２７〜２９は、定電流源
を形成しており、ｐｎｐトランジスタ２３のゲートとコ
レクタが接続されｐｎｐトランジスタ２３及び抵抗２
７，２９は該定電流源の起動回路を形成している。ま
た、ｐｎｐトランジスタ２４及び抵抗２８は、ｐｎｐト
ランジスタ２１及び２２で形成された差動増幅回路への
電流供給を行う。

【００２１】第２電圧増幅段１２は、ｐｎｐトランジス
タ３１、ｎｐｎトランジスタ３２，３３及び抵抗３４〜
３６で形成されている。抵抗３４はｐｎｐトランジスタ
３１のエミッタ抵抗を、抵抗３５はｎｐｎトランジスタ
３２のエミッタ抵抗を、抵抗３６はｎｐｎトランジスタ
３３のエミッタ抵抗をそれぞれなしている。ｎｐｎトラ
ンジスタ３２はｎｐｎトランジスタ３３をドライブし、
ｐｎｐトランジスタ３１のコレクタとｎｐｎトランジス
タ３３のコレクタとの間にバイアス段１３が接続されて
いる。ｐｎｐトランジスタ３１のベースは、ｐｎｐトラ
ンジスタ２３及び２４の各ベースに接続され、ｐｎｐト
ランジスタ３１及び抵抗３４は、定電流源をなしてバイ
アス段１３への電流供給を行う。

【００２２】バイアス段１３は、順方向に直列に接続さ
れたダイオード４１〜４４と、レーザ等によるトリミン
グを行って抵抗値の調整が行われる抵抗４５とで形成さ
れている。一方、第１電圧増幅段１１、第２電圧増幅段
１２及びバイアス段１３のダイオード４１〜４４は、第
１モノリシックＩＣ５１で形成されている。このことか
ら、ｐｎｐトランジスタ３１のコレクタとダイオード４
１のアノードとの接続部は第１モノリシックＩＣ５１の
出力端５１ａに、ダイオード４１のカソードとダイオー
ド４２のアノードとの接続部は第１モノリシックＩＣ５
１の出力端５１ｂに接続されている。

【００２３】更に、ダイオード４２のカソードとダイオ
ード４３のアノードとの接続部は第１モノリシックＩＣ
５１の出力端５１ｃに、ダイオード４３のカソードとダ
イオード４４のアノードとの接続部は第１モノリシック
ＩＣ５１の出力端５１ｄにそれぞれ接続されている。

【００２４】また、ダイオード４４のカソードと抵抗４
５との接続部は、第１モノリシックＩＣ５１の出力端５
１ｅに接続され、抵抗４５とｎｐｎトランジスタ３３の
コレクタとの接続部は第１モノリシックＩＣ５１の出力
端５１ｆに接続されている。一方、第１電圧増幅段１１
におけるｐｎｐトランジスタ２１のベースは第１モノリ
シックＩＣ５１の入力端５１ｇに、第１電圧増幅段１１
におけるｐｎｐトランジスタ２２のベースは第１モノリ
シックＩＣ５１の入力端５１ｈにそれぞれ接続されてい
る。

【００２５】第１電圧増幅段１１及び第２電圧増幅段１
２で電圧増幅された信号は、バイアス段１３により＋ｄ
Ｖと−ｄＶ(例えば、＋５Ｖと−５Ｖ)のバイアス電圧が
加えられ、出力端５１ａから出力される上側の電圧増幅
信号ＳHと、出力端５１ｆから出力される下側の電圧増
幅信号ＳLが生成される。このように、上側の電圧増幅
信号ＳHと、下側の電圧増幅信号ＳLは、上下に２ｄＶの
電位差でシフトされる。

【００２６】なお、第１モノリシックＩＣ５１の出力端
５１ａ〜５１ｄ及び５１ｆは、リニア電圧増幅器２の出
力端をなしている。また、外部から正の直流電源が供給
される第１モノリシックＩＣ５１の正の電源端５１ｉは
リニア電圧増幅器２の正の電源端を、外部から負の直流
電源が供給される第１モノリシックＩＣ５１の負の電源
端５１ｊはリニア電圧増幅器２の負の電源端をなしてい
る。

【００２７】次に、プッシュプル回路３において、ｎｐ
ｎパワートランジスタ部１５は、ダーリントン接続され
た２つのｎｐｎトランジスタ６１，６２、ｎｐｎトラン
ジスタ６２のエミッタ抵抗をなす抵抗６３及びｎｐｎト
ランジスタ６１のエミッタ抵抗をなす抵抗６４で形成さ
れている。ｐｎｐパワートランジスタ部１６は、ダーリ
ントン接続された２つのｐｎｐトランジスタ６６，６
７、ｐｎｐトランジスタ６７のエミッタ抵抗をなす抵抗
６８及びｐｎｐトランジスタ６６のエミッタ抵抗をなす
抵抗６９で形成されている。抵抗６４と抵抗６９との接
続部は、混成電力増幅装置１の出力端ＯＵＴをなしてい
る。

【００２８】ｎｐｎパワートランジスタ部１５における
ｎｐｎトランジスタ６１，６２及び抵抗６３は、第２モ
ノリシックＩＣ７１で形成され、ｐｎｐパワートランジ
スタ部１６におけるｐｎｐトランジスタ６６，６７及び
抵抗６８は、第３モノリシックＩＣ７２で形成されてい
る。ｎｐｎパワートランジスタ部１５において、ｎｐｎ
トランジスタ６２のベースは第２モノリシックＩＣ７１
の入力端７１ａに接続され、ｎｐｎトランジスタ６１の
エミッタと抵抗６３との接続部は第２モノリシックＩＣ
７１の出力端７１ｂに接続されている。

【００２９】また、ｐｎｐパワートランジスタ部１６に
おいて、ｐｎｐトランジスタ６７のベースは第３モノリ
シックＩＣ７２の入力端７２ａに接続され、ｐｎｐトラ
ンジスタ６６のエミッタと抵抗６８との接続部は第３モ
ノリシックＩＣ７２の出力端７２ｂに接続されている。
なお、入力端７１ａ及び７２ａはそれぞれプッシュプル
回路３の入力端をなしている。

【００３０】ｎｐｎパワートランジスタ部１５の入力端
をなす第２モノリシックＩＣ７１の入力端７１ａは、リ
ニア電圧増幅器２の出力端をなす第１モノリシックＩＣ
５１の出力端５１ａに接続され、ｐｎｐパワートランジ
スタ部１６の入力端をなす第３モノリシックＩＣ７２の
入力端７２ａは、リニア電圧増幅器２の出力端をなす第
１モノリシックＩＣ５１の出力端５１ｆに接続されてい
る。このように、上側の電圧増幅信号ＳHは、第２モノ
リシックＩＣ７１の入力端７１ａに、下側の電圧増幅信
号ＳLは、第３モノリシックＩＣ７２の入力端７２ａに
それぞれ出力される。

【００３１】また、プッシュプル回路３の正の電源端を
なす第２モノリシックＩＣ７１の正の電源端７１ｃは、
リニア電圧増幅器２の正の電源端である第１モノリシッ
クＩＣ５１の正の電源端５１ｉに接続されている。プッ
シュプル回路３の負の電源端をなす第２モノリシックＩ
Ｃ７２の負の電源端７２ｃは、リニア電圧増幅器２の負
の電源端である第１モノリシックＩＣ５１の負の電源端
５１ｊに接続されている。

【００３２】第２モノリシックＩＣ７１の出力端７１ｂ
は抵抗６４を介して、第３モノリシックＩＣ７２の出力
端７２ｂは抵抗６９を介してそれぞれ出力端ＯＵＴに接
続されている。このように、混成電力増幅装置１は、第
１モノリシックＩＣ５１、第２モノリシックＩＣ７１、
第３モノリシックＩＣ７２、及び抵抗４５，６４，６９
からなる混成集積回路で形成されている。

【００３３】上記のような構成において、混成電力増幅
装置１の製造時に、バイアス段１３における抵抗４５の
トリミングを行って、プッシュプル回路３の２つの入力
端間、すなわち、第２モノリシックＩＣ７１の入力端７
１ａと第３モノリシックＩＣ７２の入力端７２ａとの間
に印加するバイアス電圧の調整を行う。一方、ｎｐｎパ
ワートランジスタ部１５の各トランジスタ６１，６２及
びｐｎｐパワートランジスタ部１６の各トランジスタ６
６，６７におけるそれぞれのベース−エミッタ間電圧
は、温度係数を有している。例えば、第２モノリシック
ＩＣ７１の入力端７１ａと出力端７１ｂとの間の電圧、
及び第３モノリシックＩＣ７２の入力端７２ａと出力端
７２ｂとの間の電圧が、それぞれ−５ｍＶ／℃の温度係
数を有している。

【００３４】このことから、製造時に常温で抵抗４５の
トリミングを行って、プッシュプル回路３の２つの入力
端間に印加されるバイアス電圧を最適値に調整したとし
ても、第２モノリシックＩＣ７１及び第３モノリシック
ＩＣ７２の温度が変化すると、クロスオーバ歪みが発生
する。そこで、バイアス段１３を形成する各ダイオード
４１〜４４において、それぞれの順方向電圧の温度係数
が−２.５ｍＶ／℃になるように形成する。このことに
よって、第２モノリシックＩＣ７１及び第３モノリシッ
クＩＣ７２におけるそれぞれの入力端と出力端との間の
各電圧に対する温度係数をそれぞれ補償することがで
き、クロスオーバ歪みの発生を防ぐことができる。

【００３５】次に、図２は、図１の第１モノリシックＩ
Ｃ５１に対する、第２モノリシックＩＣ７１及び第３モ
ノリシックＩＣ７２への接続構造例を示した概略の実装
図である。なお、図２では、第１モノリシックＩＣ５１
における混成集積回路上の接続部及びその周辺部分のみ
を示しており、その他の部分は省略している。図２にお
いて、金属基板８１上に、第１モノリシックＩＣ５１が
実装され、配線パターン８２〜８４が絶縁して形成され
ている。配線パターン８２の両端には、接続用のパッド
８２ａ及び８２ｂが形成され、配線パターン８３の一端
には、接続用のパッド８３ａが形成されている。同様
に、配線パターン８４の両端には、接続用のパッド８４
ａ及び８４ｂが形成されている。

【００３６】第１モノリシックＩＣ５１の各出力端５１
ａ〜５１ｆは、それぞれボンディングパッドで形成され
ており、出力端５１ａはボンディングワイヤ８５ａで接
続用パッド８２ａに、出力端５１ｅはボンディングワイ
ヤ８５ｂで接続用パッド８３ａに、出力端５１ｆはボン
ディングワイヤ８５ｃで接続用パッド８４ａにそれぞれ
接続されている。また、配線パターン８３と８４との間
には抵抗４５が接続され、図示していないが、接続用パ
ッド８２ｂは第２モノリシックＩＣ７１の入力端７１ａ
に、接続用パッド８４ｂは第３モノリシックＩＣ７２の
入力端７２ａにそれぞれボンディングワイヤを用いて接
続されている。

【００３７】次に、図３は、図１のプッシュプル回路３
を、Ｎチャネル形パワーＭＯＳＦＥＴで形成したＮ−Ｍ
ＯＳパワートランジスタ部９０と、Ｐチャネル形パワー
ＭＯＳＦＥＴで形成したＰ−ＭＯＳパワートランジスタ
部９５とで形成した場合の混成電力増幅装置１の例を示
した回路図である。なお、図３において図１と同じもの
は同じ符号で示しており、ここではその説明を省略する
と共に、図１との相違点のみ説明する。

【００３８】図３における図１との相違点は、図３のプ
ッシュプル回路３をＮ−ＭＯＳパワートランジスタ部９
０とＰ−ＭＯＳパワートランジスタ部９５とで形成した
ことにあり、これに伴って図１のプッシュプル回路３を
プッシュプル回路３Ａとし、図１の混成電力増幅装置１
を混成電力増幅装置１Ａとしたことにある。

【００３９】図３において、プッシュプル回路３Ａは、
Ｎチャネル形パワーＭＯＳＦＥＴ（以下、Ｎ−ＭＯＳと
呼ぶ）９１、該Ｎ−ＭＯＳ９１のゲート抵抗をなす抵抗
９２及びＮ−ＭＯＳ９１のソース抵抗をなす抵抗９３で
形成されたＮ−ＭＯＳパワートランジスタ部９０と、Ｐ
チャネル形パワーＭＯＳＦＥＴ（以下、Ｐ−ＭＯＳと呼
ぶ）９６、該Ｐ−ＭＯＳ９６のゲート抵抗をなす抵抗９
７及びＰ−ＭＯＳ９６のソース抵抗をなす抵抗９８で形
成されたＰ−ＭＯＳパワートランジスタ部９５とで構成
されている。

【００４０】Ｎ−ＭＯＳパワートランジスタ部９０にお
けるＮ−ＭＯＳ９１及び抵抗９２は、第２モノリシック
ＩＣ１０１で形成され、Ｐ−ＭＯＳパワートランジスタ
部９５におけるＰ−ＭＯＳ９６及び抵抗９７は、第３モ
ノリシックＩＣ１０２で形成されている。Ｎ−ＭＯＳパ
ワートランジスタ部９０において、Ｎ−ＭＯＳ９１のゲ
ートは抵抗９２を介して第２モノリシックＩＣ１０１の
入力端１０１ａに接続され、Ｎ−ＭＯＳ９１のソースは
第２モノリシックＩＣ１０１の出力端１０１ｂに接続さ
れている。

【００４１】また、Ｐ−ＭＯＳパワートランジスタ部９
５において、Ｐ−ＭＯＳ９６のゲートは抵抗９７を介し
て第３モノリシックＩＣ１０２の入力端１０２ａに接続
され、Ｐ−ＭＯＳ９６のソースは第３モノリシックＩＣ
１０２の出力端１０２ｂに接続されている。なお、入力
端１０１ａ及び１０２ａはそれぞれプッシュプル回路３
Ａの入力端をなしている。

【００４２】Ｎ−ＭＯＳパワートランジスタ部９０の入
力端をなす第２モノリシックＩＣ１０１の入力端１０１
ａは、リニア電圧増幅器２の出力端をなす第１モノリシ
ックＩＣ５１の出力端５１ｃに接続され、Ｐ−ＭＯＳパ
ワートランジスタ部９５の入力端をなす第３モノリシッ
クＩＣ１０２の入力端１０２ａは、リニア電圧増幅器２
の出力端をなす第１モノリシックＩＣ５１の出力端５１
ｆに接続されている。このように、上側の電圧増幅信号
ＳHは、出力端５１ｃから第２モノリシックＩＣ１０１
の入力端１０１ａに、下側の電圧増幅信号ＳLは、出力
端５１ｆから第３モノリシックＩＣ１０２の入力端１０
２ａにそれぞれ出力される。

【００４３】また、プッシュプル回路３Ａの正の電源端
をなす第２モノリシックＩＣ１０１の正の電源端１０１
ｃは、リニア電圧増幅器２の正の電源端である第１モノ
リシックＩＣ５１の正の電源端５１ｉに接続されてい
る。プッシュプル回路３Ａの負の電源端をなす第３モノ
リシックＩＣ１０２の負の電源端１０２ｃは、リニア電
圧増幅器２の負の電源端である第１モノリシックＩＣ５
１の負の電源端５１ｊに接続されている。

【００４４】第２モノリシックＩＣ１０１の出力端１０
１ｂは抵抗９３を介して、第３モノリシックＩＣ１０２
の出力端１０２ｂは抵抗９８を介してそれぞれ出力端Ｏ
ＵＴに接続されている。このように、混成電力増幅装置
１Ａは、第１モノリシックＩＣ５１、第２モノリシック
ＩＣ１０１、第３モノリシックＩＣ１０２、及び抵抗４
５，９３，９８からなる混成集積回路で形成されてい
る。

【００４５】上記のような構成において、Ｎ−ＭＯＳパ
ワートランジスタ部９０のＮ−ＭＯＳ９１及びＰ−ＭＯ
Ｓパワートランジスタ部９５のＰ−ＭＯＳ９６における
それぞれのゲート−ソース間電圧は、温度係数を有して
いる。例えば、第２モノリシックＩＣ１０１の入力端１
０１ａと出力端１０１ｂとの間の電圧、及び第３モノリ
シックＩＣ１０２の入力端１０２ａと出力端１０２ｂと
の間の電圧が、それぞれ−２.５ｍＶ／℃の温度係数を
有している。

【００４６】一方、バイアス段１３を形成する各ダイオ
ード４１〜４４において、それぞれの順方向電圧の温度
係数が−２.５ｍＶ／℃になるように形成されている。
このことから、第２モノリシックＩＣ１０１の入力端１
０１ａを第１モノリシックＩＣ５１の出力端５１ｃに接
続すると共に、第３モノリシックＩＣ１０２の入力端１
０２ａを第１モノリシックＩＣ５１の出力端５１ｆに接
続することによって、第２モノリシックＩＣ１０１及び
第３モノリシックＩＣ１０２がそれぞれ有している温度
係数を補償することができる。

【００４７】図４は、図３の第１モノリシックＩＣ５１
に対する、第２モノリシックＩＣ１０１及び第３モノリ
シックＩＣ１０２への接続構造例を示した概略の実装図
である。なお、図４において図２と同じものは同じ符号
で示しており、ここではその説明を省略すると共に、図
２との相違点のみ説明する。また、図４においても、第
１モノリシックＩＣ５１における混成集積回路上の接続
部及びその周辺部分のみを示しており、その他の部分は
省略している。

【００４８】図４における図２との相違点は、接続用パ
ッド８２ａを第１モノリシックＩＣ５１の出力端５１ｃ
に接続したことにある。すなわち、図４では、接続用パ
ッド８２ａはボンディングワイヤ８５ａを用いて第１モ
ノリシックＩＣ５１の出力端５１ｃに接続されている。
更に、接続用パッド８２ｂは第２モノリシックＩＣ１０
１の入力端１０１ａに、接続用パッド８４ｂは第３モノ
リシックＩＣ１０２の入力端１０２ａにそれぞれボンデ
ィングワイヤ（図示せず）を用いて接続されている。

【００４９】次に、図５は、図１のプッシュプル回路３
におけるｎｐｎパワートランジスタ部１５を図３で示し
たＮ−ＭＯＳパワートランジスタ部９０に置き換えた場
合の混成電力増幅装置１の例を示した回路図である。な
お、図５において図１又は図３と同じものは同じ符号で
示しており、ここではその説明を省略すると共に、図１
との相違点のみ説明する。

【００５０】図５における図１との相違点は、図３のプ
ッシュプル回路３をＮ−ＭＯＳパワートランジスタ部９
０とｐｎｐパワートランジスタ部１６とで形成したこと
にあり、これに伴って図１のプッシュプル回路３をプッ
シュプル回路３Ｂとし、図１の混成電力増幅装置１を混
成電力増幅装置１Ｂとしたことにある。図５において、
プッシュプル回路３Ｂは、Ｎ−ＭＯＳパワートランジス
タ部９０とｐｎｐパワートランジスタ部１６とで形成さ
れている。Ｎ−ＭＯＳパワートランジスタ部９０を構成
する第２モノリシックＩＣ１０１の入力端１０１ａは、
第１モノリシックＩＣ５１の出力端５１ｂに接続されて
いる。このように、上側の電圧増幅信号ＳHは、出力端
５１ｂから第２モノリシックＩＣ１０１の入力端１０１
ａに、下側の電圧増幅信号ＳLは、出力端５１ｆから第
３モノリシックＩＣ７２の入力端７２ａにそれぞれ出力
される。

【００５１】ここで、例えば、第２モノリシックＩＣ１
０１の入力端１０１ａと出力端１０１ｂとの間の電圧が
−２.５ｍＶ／℃の温度係数を有し、第３モノリシック
ＩＣ７２の入力端７２ａと出力端７２ｂとの間の電圧が
−５.０ｍＶ／℃の温度係数を有しているとする。一
方、バイアス段１３を形成する各ダイオード４１〜４４
において、それぞれの順方向電圧の温度係数が−２.５
ｍＶ／℃になるように形成されている。このことから、
第２モノリシックＩＣ１０１の入力端１０１ａを第１モ
ノリシックＩＣ５１の出力端５１ｂに接続すると共に、
第３モノリシックＩＣ７２の入力端７２ａを第１モノリ
シックＩＣ５１の出力端５１ｆに接続することによっ
て、第２モノリシックＩＣ１０１及び第３モノリシック
ＩＣ７２がそれぞれ有している温度係数を補償すること
ができる。

【００５２】図６は、図５の第１モノリシックＩＣ５１
に対する、第２モノリシックＩＣ１０１及び第３モノリ
シックＩＣ７２への接続構造例を示した概略の実装図で
ある。なお、図６において図２と同じものは同じ符号で
示しており、ここではその説明を省略すると共に、図２
との相違点のみ説明する。また、図６においても、第１
モノリシックＩＣ５１における混成集積回路上の接続部
及びその周辺部分のみを示しており、その他の部分は省
略している。

【００５３】図６における図２との相違点は、接続用パ
ッド８２ａを第１モノリシックＩＣ５１の出力端子５１
ｂに接続したことにある。すなわち、図６では、接続用
パッド８２ａはボンディングワイヤ８５ａを用いて第１
モノリシックＩＣ５１の出力端５１ｂに接続されてい
る。更に、接続用パッド８２ｂは第２モノリシックＩＣ
１０１の入力端１０１ａに、接続用パッド８４ｂは第３
モノリシックＩＣ７２の入力端７２ａにそれぞれボンデ
ィングワイヤ（図示せず）を用いて接続されている。

【００５４】なお、図１のｐｎｐパワートランジスタ部
１６を図３のＰ−ＭＯＳパワートランジスタ部９５に置
き換えた場合においても、第２モノリシックＩＣ及び第
３モノリシックＩＣの各入力端と第１モノリシックＩＣ
５１の出力端との接続は図５及び図６と同様であるので
その説明を省略する。また、図３から図６において、プ
ッシュプル回路にパワーＭＯＳＦＥＴを使用した場合を
例にして説明したが、パワーＭＯＳＦＥＴの代わりにＩ
ＧＢＴを使用してもよい。更に、本実施の形態１では、
４つのダイオードを直列に接続してバイアス段１３を形
成した場合を例にして説明したが、本発明はこれに限定
するものではなく、複数のダイオードを直列に接続して
バイアス段１３を形成するものである。

【００５５】このように、本実施の形態１における混成
電力増幅装置は、プッシュプル回路を構成するそれぞれ
のパワーデバイスをなす第２モノリシックＩＣ及び第３
モノリシックＩＣにおけるそれぞれの入力端にバイアス
電圧を印加するリニア電圧増幅器２のバイアス段１３
を、複数のダイオード４１〜４４を順方向に直列に接続
した直列回路にトリミングを行う抵抗４５を直列に接続
して形成し、各ダイオード間の接続部にそれぞれボンデ
ィングパッドで形成した出力端を設けた。このことか
ら、プッシュプル回路を構成するパワーデバイスの種類
に応じて、第２モノリシックＩＣ及び第３モノリシック
ＩＣの各入力端とバイアス段１３の各出力端との接続箇
所を選択することによって、プッシュプル回路を形成す
るデバイスの種類や回路構成の違いに応じてリニア電圧
増幅器のバイアス段を変えることなく共通化することが
でき、プッシュプル回路の温度係数を補償してクロスオ
ーバ歪みの発生を防止することができる。

【００５６】実施の形態２．上記実施の形態１では、バ
イアス段１３における温度係数の値は、ダイオードの温
度係数に、直列に接続されたダイオードの個数をかける
ことによって決まることから、バイアス段１３の温度係
数の調整には限界があった。このことから、リニア電圧
増幅器のバイアス段を、所望の温度係数に設定すること
ができるように形成したものを本発明の実施の形態２と
する。

【００５７】図７は、本発明の実施の形態２における混
成電力増幅装置の例を示した回路図である。なお、図７
では、図１と同じものは同じ符号で示しており、ここで
はその説明を省略すると共に図１との相違点のみ説明す
る。また、図７では、図１のプッシュプル回路３を使用
した場合を例にして説明するが、図３及び図５で示した
各プッシュプル回路でも同様であるのでその説明を省略
する。

【００５８】図７における図１との相違点は、図１のバ
イアス段１３の回路構成を変えてバイアス段１１３とし
たことから、図１のリニア電圧増幅器２をリニア電圧増
幅器１１２とし、図１の第１モノリシックＩＣ５１を第
１モノリシックＩＣ１２１とし、これらに伴って図１の
混成電力増幅装置１を混成電力増幅装置１１０としたこ
とにある。

【００５９】図７において、混成電力増幅装置１１０
は、リニア回路で形成されたリニア電圧増幅器１１２
と、プッシュプル回路３とで構成されている。リニア電
圧増幅器２は、第１の電圧増幅段１１、第２の電圧増幅
段１２及び電力増幅用のバイアス段１１３で構成されて
いる。

【００６０】リニア電圧増幅器１１２において、バイア
ス段１１３は、ダーリントン接続された２つのｎｐｎト
ランジスタ１２１，１２２と、抵抗１２３と、レーザ等
によるトリミングを行って抵抗値の調整が行われる抵抗
１２４，１２５とで形成され、いわゆるＶbeマルチプラ
イヤを形成している。ｎｐｎトランジスタ１２１及び１
２２で形成されたダーリントン回路は、ブリーダ抵抗を
なす抵抗１２３，１２４、及び電流帰還用抵抗をなす抵
抗１２５からなる電流帰還バイアス回路によってバイア
スが供給されている。一方、第１電圧増幅段１１、第２
電圧増幅段１２及びバイアス段１１３のｎｐｎトランジ
スタ１２１，１２２と抵抗１２３は、第１モノリシック
ＩＣ１２１で形成されている。

【００６１】このことから、ｐｎｐトランジスタ３１の
コレクタとｎｐｎトランジスタ１２１及び１２２の各コ
レクタとの接続部は第１モノリシックＩＣ１２１の出力
端１２１ａに接続され、ｎｐｎトランジスタ１２２のゲ
ートと抵抗１２４との接続部は第１モノリシックＩＣ１
２１の入力端１２１ｂに接続されている。また、ｎｐｎ
トランジスタ１２１のエミッタと抵抗１２５との接続部
は第１モノリシックＩＣ１２１の出力端１２１ｃに、抵
抗１２５とｎｐｎトランジスタ３３のコレクタとの接続
部は第１モノリシックＩＣ１２１の出力端１２１ｄにそ
れぞれ接続されている。抵抗１２３は、ｎｐｎトランジ
スタ１２２のベースとｎｐｎトランジスタ３３のコレク
タとの間に接続されている。

【００６２】第１電圧増幅段１１及び第２電圧増幅段１
２で電圧増幅された信号は、バイアス段１１３により＋
ｄＶと−ｄＶ(例えば、＋５Ｖと−５Ｖ)のバイアス電圧
が加えられ、出力端１２１ａから出力される上側の電圧
増幅信号ＳHと、出力端１２１ｄから出力される下側の
電圧増幅信号ＳLが生成される。このように、上側の電
圧増幅信号ＳHと、下側の電圧増幅信号ＳLは、上下に２
ｄＶの電位差でシフトされる。

【００６３】なお、第１モノリシックＩＣ１２１の出力
端１２１ａ及び１２１ｄは、リニア電圧増幅器１１２の
出力端をなしている。また、外部から正の直流電源が供
給される第１モノリシックＩＣ１２１の正の電源端１２
１ｉはリニア電圧増幅器１１２の正の電源端を、外部か
ら負の直流電源が供給される第１モノリシックＩＣ１２
１の負の電源端１２１ｊはリニア電圧増幅器１１２の負
の電源端をなしている。更に、第１電圧増幅段１１にお
けるｐｎｐトランジスタ２１のベースは第１モノリシッ
クＩＣ１２１の入力端１２１ｇに、第１電圧増幅段１１
におけるｐｎｐトランジスタ２２のベースは第１モノリ
シックＩＣ１２１の入力端１２１ｈにそれぞれ接続され
ている。

【００６４】ｎｐｎパワートランジスタ部１５の入力端
をなす第２モノリシックＩＣ７１の入力端７１ａは、リ
ニア電圧増幅器１１２の出力端をなす第１モノリシック
ＩＣ１２１の出力端１２１ａに接続され、ｐｎｐパワー
トランジスタ部１６の入力端をなす第３モノリシックＩ
Ｃ７２の入力端７２ａは、リニア電圧増幅器１１２の出
力端をなす第１モノリシックＩＣ１２１の出力端１２１
ｄに接続されている。このように、上側の電圧増幅信号
ＳHは、出力端１２１ａから第２モノリシックＩＣ７１
の入力端７１ａに、下側の電圧増幅信号ＳLは、出力端
１２１ｄから第３モノリシックＩＣ７２の入力端７２ａ
にそれぞれ出力される。

【００６５】また、プッシュプル回路３の正の電源端を
なす第２モノリシックＩＣ７１の正の電源端７１ｃは、
リニア電圧増幅器１１２の正の電源端である第１モノリ
シックＩＣ１２１の正の電源端１２１ｉに接続されてい
る。プッシュプル回路３の負の電源端をなす第２モノリ
シックＩＣ７２の負の電源端７２ｃは、リニア電圧増幅
器１１２の負の電源端である第１モノリシックＩＣ１２
１の負の電源端１２１ｊに接続されている。このよう
に、混成電力増幅装置１１０は、第１モノリシックＩＣ
１２１、第２モノリシックＩＣ７１、第３モノリシック
ＩＣ７２、及び抵抗６４，６９，１２４，１２５からな
る混成集積回路で形成されている。

【００６６】上記のような構成において、混成電力増幅
装置１１０の製造時に、バイアス段１１３における抵抗
１２４のトリミングを行って、プッシュプル回路３の２
つの入力端間、すなわち、第２モノリシックＩＣ７１の
入力端７１ａと第３モノリシックＩＣ７２の入力端７２
ａとの間に印加するバイアス電圧の調整を行う。更に、
プッシュプル回路３を構成する第２モノリシックＩＣ７
１及び第３モノリシックＩＣ７２で形成された各パワー
デバイスの温度係数に応じて、バイアス段１１３におけ
る抵抗１２５のトリミングを行い、プッシュプル回路３
の温度係数に対する温度補償を行う。

【００６７】図８は、第１モノリシックＩＣ１２１の出
力端１２１ａと１２１ｄとの間の電圧、すなわちバイア
ス段１１３からの出力電圧Ｖoutの温度変化に対する変
化を示した図である。図８において、例えば常温２５℃
で、出力電圧Ｖoutが所定値Ｖtoになるように抵抗１２
４のトリミングを行う。一方、ｎｐｎトランジスタ１２
１及び１２２が有する温度係数によって、温度上昇に応
じて出力電圧Ｖoutは小さくなる。

【００６８】そこで、抵抗１２５のトリミングを行い、
該抵抗値Ｒを大きくするに従って、出力電圧Ｖoutの温
度係数の絶対値が小さくなっていくことが分かる。この
ことから、プッシュプル回路３に使用するパワーデバイ
スの種類に応じて、すなわちパワーデバイスが有する温
度係数に応じて抵抗１２５の抵抗値を設定することによ
り、プッシュプル回路３が有する温度係数に対して温度
補償を行うことができ、クロスオーバ歪みの発生を防ぐ
ことができる。

【００６９】ここで、図７では、抵抗１２５の抵抗値を
トリミングで設定したが、抵抗１２５を所定の抵抗値を
有する固定抵抗にし、製造時に該抵抗１２５の両端を選
択的に短絡するようにしてもよい。図９は、このように
した場合における、第１モノリシックＩＣ１２１に対す
る、第２モノリシックＩＣ７１及び第３モノリシックＩ
Ｃ７２への接続構造例を示した概略の実装図である。概
略の実装例を示した図である。なお、図９では、第１モ
ノリシックＩＣ１２１における混成集積回路上の接続部
及びその周辺部分のみを示しており、その他の部分は省
略している。

【００７０】図９において、金属基板１３１上に、第１
モノリシックＩＣ１２１が実装され、配線パターン１３
２〜１３６が絶縁して形成されている。配線パターン１
３２の両端には、接続用のパッド１３２ａ及び１３２ｂ
が形成され、配線パターン１３３の一端には、接続用の
パッド１３３ａが形成されている。同様に、配線パター
ン１３４の両端には、接続用のパッド１３４ａ及び１３
４ｂが形成され、配線パターン１３５の両端には、接続
用のパッド１３５ａ及び１３５ｂが形成されている。ま
た、配線パターン１３６の両端においても、接続用のパ
ッド１３６ａ及び１３６ｂが形成され、更に接続用パッ
ド１３６ａと１３６ｂの間の配線パターン上に接続用の
パッド１３６ｃが形成されている。

【００７１】第１モノリシックＩＣ１２１の各出力端１
２１ａ，１２１ｃ，１２１ｄ及び入力端１２１ｂは、そ
れぞれボンディングパッドで形成されており、出力端１
２１ａはボンディングワイヤ１３７ａで接続用パッド１
３２ａに、入力端１２１ｂはボンディングワイヤ１３７
ｂで接続用パッド１３３ａにそれぞれ接続されている。
更に、出力端１２１ｃはボンディングワイヤ１３７ｃで
接続用パッド１３４ａに、出力端１２１ｄはボンディン
グワイヤ１３７ｄで接続用パッド１３５ａにそれぞれ接
続されている。また、配線パターン１３２と１３３との
間には抵抗１２４が、配線パターン１３４と１３５との
間には抵抗１２５がそれぞれ接続されている。

【００７２】ここで、抵抗１２５は、プッシュプル回路
に図３で示したプッシュプル回路３Ａを使用した場合の
抵抗値を有しているものとする。この状態で、プッシュ
プル回路を図１で示したプッシュプル回路３を使用する
場合、接続用パッド１３４ｂはボンディングワイヤ１３
７ｅで接続用パッド１３６ａに、接続用パッド１３５ｂ
はボンディングワイヤ１３７ｆで接続用パッド１３６ｃ
にそれぞれ接続し、抵抗１２５を短絡させる。このよう
にした場合、図示していないが、接続用パッド１３２ｂ
は第２モノリシックＩＣ７１の入力端７１ａに、接続用
パッド１３６ｂは第３モノリシックＩＣ７２の入力端７
２ａにそれぞれボンディングワイヤを用いて接続されて
いる。

【００７３】一方、プッシュプル回路を図３で示したプ
ッシュプル回路３Ａを使用する場合、ボンディングワイ
ヤ１３７ｅ及び１３７ｆによる接続は行われず、図示し
ていないが、接続用パッド１３２ｂが第２モノリシック
ＩＣ１０１の入力端１０１ａに、接続用パッド１３５ｂ
が第３モノリシックＩＣ１０２の入力端１０２ａにそれ
ぞれボンディングワイヤを用いて接続される。

【００７４】例えば、第１モノリシックＩＣ１２１の出
力端１２１ａと１２１ｄとの間の電圧が２.５Ｖ、ｐｎ
ｐトランジスタ３１からバイアス段１１３に供給される
電流が５ｍＡ、抵抗１２３の抵抗値が１.２ｋΩ、抵抗
１２４の抵抗値が０.５〜１.５ｋΩの間で設定されると
すると、抵抗１２５の抵抗値を２００Ωにするとよい。
なお、本実施の形態２では、抵抗１２５の両端を選択的
に短絡する場合を例にして説明したが、抵抗１２５に並
列に抵抗を選択的に接続するようにしてもよい。

【００７５】このように、本実施の形態２における混成
電力増幅装置は、バイアス段１１３の抵抗１２４及び１
２５の抵抗値を設定することによって、リニア電圧増幅
器１１２のバイアス段を、所望の温度係数に設定するよ
うにした。このことから、プッシュプル回路を形成する
デバイスの種類や回路構成の違いに応じてリニア電圧増
幅器のバイアス段の設計を変えることなく共通化するこ
とができ、プッシュプル回路の温度係数をより正確に補
償してクロスオーバ歪みの発生を防止することができ
る。

【００７６】

【発明の効果】上記の説明から明らかなように、本発明
の混成電力増幅装置によれば、電圧増幅部で電圧増幅さ
れた信号を所定の電圧でシフトさせるバイアス部を、複
数のダイオードを順方向に直列に接続した直列回路に抵
抗、例えばトリミングを行って所定の抵抗値に設定され
る抵抗を直列に接続して形成し、各ダイオード間の接続
部にそれぞれボンディングパッドで形成した各接続端を
設け、電力増幅部の有する温度係数に応じて、電力増幅
部を該各接続端と選択的に接続するようにした。このこ
とから、電力増幅部を形成するデバイスの種類や回路構
成の違いに応じてバイアス部を変えることなく共通化す
ることができると共に、電力増幅部の温度係数を補償し
てクロスオーバ歪みの発生を防止することができる。

【００７７】また、バイアス部を、電流帰還用抵抗及び
ブリーダ抵抗を用いた電流帰還バイアス回路によってバ
イアスが供給されるバイポーラトランジスタ回路で形成
し、電力増幅部の有する温度係数に応じて、例えば電流
帰還用抵抗の抵抗値をレーザ等を用いたトリミングを行
って設定したり、電流帰還用抵抗を短絡するか若しくは
並列に抵抗を接続することにより、所望の抵抗値に設定
するようにした。このことから、電力増幅部を形成する
デバイスの種類や回路構成の違いに応じて、電力増幅部
の温度係数をより正確に補償してクロスオーバ歪みの発
生を防止することができる。

【００７８】また、ブリーダ抵抗を構成する、コレクタ
とベースとの間に接続された抵抗の抵抗値を、例えばレ
ーザ等を用いたトリミング行って設定することにより、
電力増幅部を形成するデバイスの種類や回路構成の違い
に応じてバイアス部を変えることなく共通化することが
できる。

【００７９】このようなことから、本発明の混成電力増
幅装置は、オーディオ用途のみならず、電力制御分野全
般にわたって、広範囲な応用が期待できる。

【図面の簡単な説明】

【図１】 本発明の実施の形態１における混成電力増幅
装置の例を示した回路図である。

【図２】 図１の混成電力増幅装置１における実装例を
示した概略図である。

【図３】 本発明の実施の形態１における混成電力増幅
装置の他の例を示した回路図である。

【図４】 図３の混成電力増幅装置１Ａにおける実装例
を示した概略図である。

【図５】 本発明の実施の形態１における混成電力増幅
装置の他の例を示した回路図である。

【図６】 図５の混成電力増幅装置１Ｂにおける実装例
を示した概略図である。

【図７】 本発明の実施の形態２における混成電力増幅
装置の例を示した回路図である。

【図８】 図７のバイアス段１１３からの出力電圧Ｖou
tの温度変化に対する電圧変化を示した図である。

【図９】 図７の混成電力増幅装置１１０における実装
例を示した概略図である。

【図１０】 従来の混成電力増幅装置の回路例を示した
図である。

【符号の説明】

１，１Ａ，１Ｂ，１１０ 混成電力増幅装置 ２，１１２ リニア電圧増幅器 ３，３Ａ，３Ｂ プッシュプル回路 １３，１１３ バイアス段 １５ ｎｐｎパワートランジスタ部 １６ ｐｎｐパワートランジスタ部 ５１，１２１ 第１モノリシックＩＣ ７１，１０１ 第２モノリシックＩＣ ７２，１０２ 第３モノリシックＩＣ ９０ Ｎ−ＭＯＳパワートランジスタ部 ９５ Ｐ−ＭＯＳパワートランジスタ部

フロントページの続き Ｆターム(参考） 5J090 AA02 AA18 AA41 AA51 CA02 CA24 CA81 CN01 FA08 FA10 FA16 FA18 FN06 FN09 HA02 HA08 HA10 HA17 HA18 HA19 HA25 HA26 HN09 HN14 KA02 KA09 KA12 KA47 KA49 KA51 MA06 MA08 MA21 QA04 SA05 TA01 5J091 AA02 AA18 AA41 AA51 CA02 CA24 CA81 FA08 FA10 FA16 FA18 HA02 HA08 HA10 HA17 HA18 HA19 HA25 HA26 KA02 KA09 KA12 KA47 KA49 KA51 MA06 MA08 MA21 QA04 SA05 TA01 UW07 UW09

Claims (7)

【特許請求の範囲】
1. 【請求項１】 電力増幅回路を混成集積回路で形成して
   なる混成電力増幅装置において、 入力信号を電圧増幅する少なくとも１つの電圧増幅段か
   らなる電圧増幅部と、 該電圧増幅部で電圧増幅された信号を所定の電圧＋ｄＶ
   及び−ｄＶでそれぞれシフトさせて出力するバイアス部
   と、 上記＋ｄＶでシフトされた電圧増幅信号を正方向電流で
   電流増幅して正方向電流増幅信号を生成すると共に、上
   記−ｄＶでシフトされた電圧増幅信号を負方向電流で電
   流増幅して負方向電流増幅信号を生成し、上記正方向電
   流増幅信号及び該負方向電流増幅信号をプッシュ・プル
   の形で加えて電力増幅信号を生成し出力する電力増幅部
   と、を備え、 上記バイアス部は、複数のダイオードを順方向に直列に
   接続した直列回路と、該直列回路に直列に接続された抵
   抗とで形成され、上記直列回路における各ダイオードの
   それぞれの接続部に上記電力増幅部との接続を行うため
   の各接続端を有し、上記電力増幅部は、電力増幅部の有
   する温度係数に応じて該各接続端と選択的に接続される
   ことを特徴とする混成電力増幅装置。
2. 【請求項２】 上記バイアス部を構成する抵抗は、トリ
   ミングによって所定の抵抗値に設定されることを特徴と
   する請求項１に記載の混成電力増幅装置。
3. 【請求項３】 電力増幅回路を混成集積回路で形成して
   なる混成電力増幅装置において、 入力信号を電圧増幅する少なくとも１つの電圧増幅段か
   らなる電圧増幅部と、 該電圧増幅部で電圧増幅された信号を所定の電圧＋ｄＶ
   及び−ｄＶでそれぞれシフトさせて出力するバイアス部
   と、 上記＋ｄＶでシフトされた電圧増幅信号を正方向電流で
   電流増幅して正方向電流増幅信号を生成すると共に、上
   記−ｄＶでシフトされた電圧増幅信号を負方向電流で電
   流増幅して負方向電流増幅信号を生成し、上記正方向電
   流増幅信号及び該負方向電流増幅信号をプッシュ・プル
   の形で加えて電力増幅信号を生成し出力する電力増幅部
   と、を備え、 上記バイアス部は、電流帰還用抵抗及びブリーダ抵抗を
   用いた電流帰還バイアス回路によってバイアスが供給さ
   れるバイポーラトランジスタ回路で形成され、上記電力
   増幅部の有する温度係数に応じて上記電流帰還用抵抗の
   抵抗値が設定されることを特徴とする混成電力増幅装
   置。
4. 【請求項４】 上記電流帰還用抵抗は、トリミングによ
   って所望の抵抗値に設定されることを特徴とする請求項
   ３に記載の混成電力増幅装置。
5. 【請求項５】 上記電流帰還用抵抗は、電力増幅部の有
   する温度係数に応じて短絡されるか又は並列に抵抗が接
   続されることを特徴とする請求項３に記載の混成電力増
   幅装置。
6. 【請求項６】 上記ブリーダ抵抗を構成するコレクタと
   ベースとの間に接続された抵抗は、トリミングによって
   所望の抵抗値に設定されることを特徴とする請求項４又
   は請求項５のいずれかに記載の混成電力増幅装置。
7. 【請求項７】 上記バイポーラトランジスタ回路は、ダ
   ーリントン回路で形成されることを特徴とする請求項３
   から請求項６のいずれかに記載の混成電力増幅装置。