JP2000295053A - Ｔｖチューナ回路 - Google Patents

Abstract

(57)【要約】 【課題】 集積回路の簡素化と共に、集積回路と外部回
路との配線が簡素化できるようにする。 【解決手段】 集積回路化されたＴＶ信号ＩＦ変換集積
回路１０４に設けられた帯域選択信号発生回路２９にお
いては、外部からのデータに基づいて、第１乃至第３の
ＡＧＣ増幅器５〜７のいずれを選択するかの信号が生成
されて、ＡＧＣ制御回路２６へ出力されるようになって
おり、ＡＧＣ制御回路２６においては、その入力信号に
基づいて、第１乃至第３のＡＧＣ増幅器５〜７のいずれ
か一つに、ＡＧＣ電圧を出力すると共に、他の２つのＡ
ＧＣ増幅器には、動作停止状態とするための所定の電圧
又は利得が最小の状態となるための所定の電圧が出力さ
れるように構成されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＴＶチューナ回路
に係り、特に、構成の簡素化を図ったものに関する。

【０００２】

【従来の技術】従来、この種の回路としては、例えば、
図５に示されたような構成を有してなるものがある。以
下、同図を参照しつつ、その構成等について説明する。
このＴＶチューナ回路は、受信信号の周波数を所定の中
間周波数に変換するための混合器８７等がＩＣ化されて
なるＴＶ信号ＩＦ変換集積回路８１と、その外部に設け
られてそれぞれ所定の周波数帯域を有するＡＧＣ(Autom
aticGainControl)増幅器８２〜８４等とに大別されて構
成されたものとなっている。かかるＴＶチューナ回路に
おいては、受信周波数を３つの周波数帯域に区分し、そ
れに応じて、それぞれの周波数帯域に適するＡＧＣ増幅
器８２〜８４が設けられたものとなっている。

【０００３】そして、これら３つのＡＧＣ増幅器８２〜
８４の増幅度は、図示されない外部回路からそれぞれに
入力されるＡＧＣ電圧と、ＴＶ信号ＩＦ変換集積回路８
１から入力される選択信号とによって定まるようになっ
ている。すなわち、ＡＧＣ電圧は、３つのＡＧＣ増幅器
８２〜８４へ同時に供給されるようになっている。一
方、ＴＶ信号ＩＦ変換集積回路８１においては、図示さ
れない外部回路から供給されるシリアルバス等のデータ
信号を基に、３つのＡＧＣ増幅器８２〜８４の内、所望
のＡＧＣ増幅器を選択するための選択信号が帯域選択信
号生成器（図５においては「BandSelectSignalGenerato
r」と表記）８５において生成され、さらに、帯域選択
信号ドライバ（図５においては「BandSelectSignalDriv
er」と表記）８６において必要な信号レベルに変換され
てＴＶ信号ＩＦ変換集積回路８１の外部に設けられた３
つのＡＧＣ増幅器８２〜８４のいずれかへ入力されるよ
うになっている。その結果、３つのＡＧＣ増幅器８２〜
８４の内、ＴＶ信号ＩＦ変換集積回路８１からの選択信
号が入力された一つのＡＧＣ増幅器のみが動作状態とな
り、図示されない外部回路から入力されたＡＧＣ電圧に
応じた増幅度で入力信号が増幅されるようになってい
る。

【０００４】

【発明が解決しようとする課題】しかしながら、上述の
従来回路においては、ＴＶ信号ＩＦ変換集積回路８１内
に設けられた帯域選択信号ドライバ８６から出力される
選択信号は、ＡＧＣ増幅器８２〜８４を十分な動作状態
とするため、十分大きな電流であることが必要とされ、
このため、帯域選択信号ドライバ８６は十分な電流供給
能力を有する必要があるために、集積回路化する上では
回路規模が大きくなってしまうという問題があった。ま
た、ＡＧＣ電圧を外部回路から、各々の周波数帯域毎に
設けられたＡＧＣ増幅器８２〜８４にそれぞれ供給しな
ければならない構成となっているため、回路の配線が複
雑になり、コストアップを招くという問題があった。

【０００５】本発明は、上記実状に鑑みてなされたもの
で、集積回路の簡素化と共に、集積回路と外部回路との
配線が簡素化できるＴＶチューナ回路を提供するもので
ある。本発明の他の目的は、より小型化可能なＴＶチュ
ーナ回路を提供することにある。

【０００６】

【課題を解決するための手段】上記発明の課題を解決す
るため、本発明に係るＴＶチューナ回路は、ＡＧＣ増幅
された信号と局部周波数信号との周波数混合を行い中間
周波信号を出力する機能を有する集積回路と、前記集積
回路の外部に、受信周波数帯域毎に設けられた複数のＡ
ＧＣ増幅器とを具備してなるＴＶチューナ回路であっ
て、前記集積回路は、外部から入力される受信周波数帯
域に関するデータに基づいて、受信周波数帯域に対応し
た前記複数のＡＧＣ増幅器の一つを選択するための帯域
選択信号を生成、出力する帯域選択信号発生器と、前記
帯域選択信号発生器からの帯域選択信号と、集積回路の
外部からのＡＧＣ電圧とを入力し、前記複数のＡＧＣ増
幅器の内、前記受信周波数帯域に対応したＡＧＣ増幅器
に対して前記ＡＧＣ電圧を出力する一方、他のＡＧＣ増
幅器に対して動作停止又は最小利得の状態とするための
所定の電圧を出力するＡＧＣ制御回路とを具備してな
り、前記複数のＡＧＣ増幅器の内、前記ＡＧＣ制御回路
からＡＧＣ電圧が印加されたＡＧＣ増幅器により増幅さ
れた信号が前記集積回路内で周波数混合されて中間周波
信号が出力されてなるよう構成されてなるものである。

【０００７】かかる構成においては、例えば、帯域選択
信号発生器は、受信周波数帯域毎に設けられたＡＧＣ増
幅器の数に対応した出力端子を有し、各々の出力端子
は、それぞれ対応するＡＧＣ増幅器に接続されており、
選択されるＡＧＣ増幅器に対する出力端子からは、論理
値Ｈｉｇｈに対応する信号が、他の出力端子からは、論
理値Ｌｏｗに対応する信号が、それぞれ出力されるよう
な構成のものが好適である。そして、ＡＧＣ制御回路に
おいては、帯域選択信号発生器からの出力信号の内、論
理値Ｈｉｇｈに対応する信号が出力された信号ラインに
対応するＡＧＣ増幅器に対しては、このＡＧＣ制御回路
に外部から入力されるＡＧＣ電圧がそのまま出力される
一方、他のＡＧＣ増幅器に対しては、そのＡＧＣ増幅器
の動作を停止させる所定の電圧（例えば零ｖ）か、又は
増幅利得が最小の状態となるような所定の電圧が出力さ
れるようになっている。したがって、複数のＡＧＣ増幅
器は、ＡＧＣ制御回路との接続のための配線が施されれ
ばよく、ＡＧＣ電圧を入力するための従来のような配線
が不要となり、構成の簡素化が図られることとなるもの
である。

【０００８】特に、ＡＧＣ制御回路は、受信周波数帯域
毎に設けられた切替回路を有してなり、当該切替回路
は、直列接続されたＰチャンネルＣＭＯＳ ＦＥＴとＮ
チャンネルＣＭＯＳ ＦＥＴとを具備してなり、前記Ｐ
チャンネルＣＭＯＳ ＦＥＴのゲートとＮチャンネルＣ
ＭＯＳ ＦＥＴのゲートは、相互に接続されて帯域選択
信号発生器の出力信号が印加され、前記ＰチャンネルＣ
ＭＯＳ ＦＥＴのドレインには、外部からのＡＧＣ電圧
が印加される一方、前記ＮチャンネルＣＭＯＳ ＦＥＴ
のソースは、所定電圧が印加され、前記ＰチャンネルＣ
ＭＯＳ ＦＥＴのソースとＮチャンネルＣＭＯＳ ＦＥ
Ｔのドレインは、相互に接続されて対応するＡＧＣ増幅
器に接続されてなるものが好適である。

【０００９】より具体的には、ＰチャンネルＣＭＯＳ
ＦＥＴのソースとＮチャンネルＣＭＯＳ ＦＥＴのドレ
インが接続されて直列接続とされ、また、Ｐチャンネル
ＣＭＯＳ ＦＥＴのサブストレートには、電源電圧が印
加される一方、ＮチャンネルＣＭＯＳ ＦＥＴのサブス
トレートには、ＡＧＣ増幅器を動作停止状態とするため
の電圧として、アース電位か又はＡＧＣ増幅器を利得最
小の状態とするため所定の電圧が印加されるよう構成さ
れてなるものが好適である。

【００１０】かかる構成においては、ＰチャンネルＣＭ
ＯＳ ＦＥＴのゲートとＮチャンネルＣＭＯＳ ＦＥＴ
のゲートに例えば論理値Ｈｉｇｈに対応する信号が印加
されると、ＰチャンネルＣＭＯＳ ＦＥＴが導通状態と
なる一方、ＮチャンネルＣＭＯＳ ＦＥＴは、非導通状
態となり、その結果、ＰチャンネルＣＭＯＳ ＦＥＴの
ソースからは、ＡＧＣ電圧が出力されることとなる。ま
た、一方、ＰチャンネルＣＭＯＳ ＦＥＴのゲートとＮ
チャンネルＣＭＯＳＦＥＴのゲートに例えば論理値Ｌｏ
ｗに対応する信号が印加されると、ＰチャンネルＣＭＯ
Ｓ ＦＥＴが非導通状態となる一方、ＮチャンネルＣＭ
ＯＳ ＦＥＴは、導通状態となり、その結果、Ｎチャン
ネルＣＭＯＳ ＦＥＴのドレインから、所定の電圧、す
なわちＡＧＣ増幅器を動作停止状態とするための電圧と
して、アース電位か又はＡＧＣ増幅器を利得最小の状態
とするため所定の電圧が出力されることとなる。したが
って、複数のＡＧＣ増幅器は、ＡＧＣ制御回路との接続
のための配線が施されればよく、ＡＧＣ電圧を入力する
ための従来のような配線が不要となり、構成の簡素化が
図られることとなるものである。

【００１１】

【発明の実施の形態】以下、本発明の実施の形態につい
て、図１乃至図４を参照しつつ説明する。なお、以下に
説明する部材、配置等は本発明を限定するものではな
く、本発明の趣旨の範囲内で種々改変することができる
ものである。最初に、図１を参照しつつＴＶチューナ回
路の構成について説明すれば、このＴＶチューナ回路
は、ＡＧＣ増幅部１０１と、ＩＦ変換部１０２と、ＶＣ
Ｏ共振部１０３とに大別されて構成されたものとなって
いる。ＡＧＣ増幅部１０１は、帯域分配器（図１におい
ては「BandDivider」と表記）１と、ＡＧＣ前段側第１
乃至第３の帯域同調フィルタ（図１においは、それぞれ
「Band1 TunableFilter」、「Band2 TunableFilter」、
「Band3 TunableFilter」と表記）２〜４と、第１乃至
第３のＡＧＣ増幅器（図１においては、それぞれ「Band
1 AGCAmplifier」、「Band2 AGCAmplifier」、「Band3
AGCAmplifier」と表記）５〜７と、ＡＧＣ後段側第１乃
至第３の帯域同調フィルタ（図１においては、それぞれ
「Band1 TunableFilter」、「Band2 TunableFilter」、
「Band3TunableFilter」と表記）８〜１０とを具備して
構成されたものとなっている。帯域分配器１は、外部か
ら入力された高周波信号(RFInput)を、ＡＧＣ前段側第
１乃至第３の帯域同調フィルタ２〜４へ等分に分配する
ようになっているものである。

【００１２】ＡＧＣ前段側第１乃至第３の帯域同調フィ
ルタ２〜４は、このＴＶチューナ回路が、その扱うＴＶ
信号の周波数帯を３つの周波数帯域に区分したものとな
っていることに対応して設けられたもので、外部から入
力される同調電圧Ｖtに応じて、それぞれ異なる周波数
帯域に同調して、その同調周波数の信号のみを通過せし
めるようになっているものである。第１乃至第３のＡＧ
Ｃ(AutomaticGainControl)増幅器５〜７は、ＩＦ変換部
１０２から入力される信号（詳細は後述）によって動作
状態となり、その信号のレベルに応じた増幅度となるよ
うに構成されてなるものである。

【００１３】ＡＧＣ後段側第１乃至第３の帯域同調フィ
ルタ８〜１０は、基本的には、先のＡＧＣ前段側第１乃
至第３の帯域同調フィルタ２〜４と同一の機能を有する
もので、第１乃至第３のＡＧＣ増幅器５〜７の出力側に
それぞれ設けられて、第１乃至第３のＡＧＣ増幅器５〜
７の出力信号の選択度をより高めるようにしてある。

【００１４】ＩＦ変換部１０２は、ＡＧＣ後段側第１乃
至第３の帯域同調フィルタ８〜１０を介して入力された
第１乃至第３のＡＧＣ増幅器５〜７の出力信号を、所定
の中間周波数信号に変換するためのもので、この発明の
実施の形態においては、集積回路化されたＴＶ信号ＩＦ
変換集積回路１０４を用いて実現されている。このＴＶ
信号ＩＦ変換集積回路１０４は、周波数変換を行う中間
周波信号部１１と、第１乃至第３のＡＧＣ増幅器５〜７
へ対する帯域選択信号を生成する選択信号生成部１２と
に大別されてなるものとなっている。中間周波信号部１
１は、第１乃至第３の帯域増幅器（図１においては、そ
れぞれ「Band1 Amplifier」、「Band2 Amplifier」、
「Band3 Amplifier」と表記）１３〜１５と、ミキサ
（図１においては「Mixer」と表記）１６と、第１乃至
第３の電圧制御発振器（図１においては、それぞれ「Ba
nd1 VCO」、「Band2 VCO」、「Band3 VCO」と表記）１
７〜１９と、中間周波増幅器（図１においては「IFAmpl
ifier」と表記）２０と、第１乃至第５の緩衝増幅器２
１〜２３とを具備して構成されたものとなっている。

【００１５】そして、この中間周波信号部１１において
は、第１乃至第３の帯域増幅器１３〜１５のいずれか
に、外部のＡＧＣ後段側第１乃至第３の帯域同調フィル
タ８〜１０のいずれかを介して、第１乃至第３のＡＧＣ
増幅器５〜７のいずれか一つから信号が入力されて増幅
され、その増幅出力信号がミキサ１６に入力されるよう
になっている。ミキサ１６には、第１乃至第３の帯域増
幅器１３〜１５のいずれか一つからの信号と同時に、受
信帯域に応じて選択された第１乃至第３の電圧制御発振
器１７〜１９のいずれか一つからのいわゆる局部発振周
波数信号としての信号が第２の緩衝増幅器２２を介して
入力されるようになっている。そして、第１乃至第３の
帯域増幅器１３〜１５のいずれか一つから入力された信
号と、第１乃至第３の電圧制御発振器１７〜１９のいず
れか一つから入力された信号との周波数混合が行われ、
その後、中間周波増幅器２０で増幅されて、中間周波数
信号が外部へ出力されるようになっている。

【００１６】一方、選択信号生成部１２は、ＡＧＣ制御
回路（図１においては「AGCController」と表記）２６
と、バスレシーバ（図１においては「BusReceiver」と
表記）２７と、シフトレジスタ（図１においては「Shif
tResister」と表記）２８と、帯域選択信号発生器（図
１においては「BandSelectSignalGenarator」と表記）
２９と、プログラマブルデバイダ（図１においては「Pr
ogrambleDivider」と表記）３０と、位相比較器（図１
においては「PhaseComparator」と表記）３１と、デバ
イダ（図１においては「Divider」と表記）３２と、２
モジュラスデバイダ（図１においては「2modulusDivide
r」と表記）３３と、プリスケーラ（図１においては「P
rescaler」と表記）３４と、増幅器（図１においては
「Amplifier」と表記）３５と、チャージポンプ（図１
においては「ChargePump」と表記）３６と、制御電圧発
生器（図１においては「VtGenarator」と表記）３７と
を具備して構成されたものとなっている。

【００１７】この選択信号生成部１２は、帯域選択信号
の生成、出力を行う機能と、第１乃至第３の電圧制御発
振器１７〜１９の動作を制御するための制御電圧を生
成、出力する機能を主な機能とするものである。第１乃
至第３の電圧制御発振器１７〜１９を制御するための制
御電圧は、バスレシーバ２７に図示されない外部の回路
から入力されるディジタルデータ信号（アドレス信号
（図１においては「ADRS」と表記）、シリアルクロック
信号（図１においては「SCL」と表記）、シリアルデー
タ信号（図１においては「SDA」と表記））と、増幅器
３５に図示されない外部の回路から入力される基準周波
数信号Frefと、プリスケーラ３４を介して入力される第
１乃至第３の電圧制御発振器１７〜１９のいずれかの出
力信号とに基づいて、位相比較器３１、２モジュラスデ
バイダ３３、デバイダ３２、チャージポンプ３６及び制
御電圧発生器３７とで構成される部分において生成さ
れ、制御電圧発生器３７から出力されるようになってい
る。

【００１８】この制御電圧は、ＶＣＯ共振部１０３を構
成する第１乃至第３のＶＣＯ共振器３８〜４０に供給さ
れ、その電圧レベルに応じて、第１乃至第３のＶＣＯ共
振器３８〜４０のいずれか一つが動作状態とされ、これ
に対応して第１乃至第３の電圧制御発振器１７〜１９の
いずれか一つが、第１乃至第３のＶＣＯ共振器３８〜４
０のいずれか一つから入力された信号に応じた周波数の
信号を出力するようになっている。ここで、第１乃至第
３の電圧制御発振器１７〜１９、第１の緩衝増幅器２
１、第３乃至第５の緩衝増幅器２３〜２５、位相比較器
３１、デバイダ３２、２モジュラスデバイダ３３、プリ
スケラー３４、チャージポンプ３６、制御電圧発生器３
７及び第１乃至第３のＶＣＯ共振器３８〜４０で構成さ
れる部分は、公知・周知のいわゆるＰＬＬ(Phase-Locke
dLoop)回路が構成された部分となっている。

【００１９】一方、帯域選択信号発生器２９には、バス
レシーバ２７及びシフトレジスタ２８を介して第１乃至
第３のＡＧＣ増幅器５〜７のいずれを選択するかを決定
するためのデータが入力されるようになっており、この
帯域選択信号発生器２９では、シフトレジスタ２８から
の入力信号に基づいて、帯域選択信号が生成、出力され
るようになっている。ここで、この帯域選択信号発生器
２９は、帯域選択信号の出力のために３つの出力端子が
設けられたものとなっている。すなわち、帯域選択信号
発生器２９は、第１のＡＧＣ増幅器５へ対する帯域選択
信号が出力される出力端子、第２のＡＧＣ増幅器６へ対
する帯域選択信号が出力される出力端子、第３のＡＧＣ
増幅器７へ対する出力端子がそれぞれ設けられたものと
なっている。ここで、バスレシーバ２７に図示されない
外部の回路から入力されるディジタルデータ信号（アド
レス信号、シリアルクロック信号、シリアルデータ信
号）は、受信周波数帯域やＴＶチャンネルに関する情報
を含むもので、シフトレジスタ２８では、これらのディ
ジタル入力情報の中から、帯域選択信号発生回路２９に
おいて必要とされる受信周波数帯域に関するデータを得
るための処理が行われるようになっており、必要なデー
タが帯域選択信号発生回路２９へ入力されるようになっ
ている。

【００２０】この帯域選択信号発生器２９から出力され
る帯域選択信号は、具体的には、例えば、第１乃至第３
のＡＧＣ増幅器５〜７の内、選択されるＡＧＣ増幅器に
対するものは、論理値Ｈｉｇｈに対応する所定の電圧
に、他の選択されないＡＧＣ増幅器に対するものは、論
理値Ｌｏｗに対応する所定の電圧（例えばアース電圧）
に、それぞれ設定されたものが好適である。

【００２１】ＡＧＣ制御回路２６は、図示されない外部
の回路から入力されるＡＧＣ電圧と、帯域選択信号発生
器２９から入力される帯域選択信号とに基づいて、第１
乃至第３のＡＧＣ増幅器５〜７のいずれかにＡＧＣ電圧
を出力すると共に、ＡＧＣ電圧が供給されない他のＡＧ
Ｃ増幅器へ対しては、そのＡＧＣ増幅器を非動作状態と
するか、又は増幅利得を最小の状態とするための所定の
電圧を出力するようになっているものである。このＡＧ
Ｃ制御回路２６は、３つの第１乃至第３の帯域選択信号
端子４１〜４３を有しており、第１の帯域選択信号端子
４１は、第１のＡＧＣ増幅器５へ、第２の帯域選択信号
端子４２は、第２のＡＧＣ増幅器６へ、第３の帯域選択
信号端子４３は、第３のＡＧＣ増幅器７へそれぞれ接続
されている。そして、帯域選択信号発生器２９からの帯
域選択信号に応じて、第１乃至第３の帯域選択信号端子
４１〜４３のいずれか一つからは、ＡＧＣ電圧が出力さ
れ、第１乃至第３の帯域選択信号端子４１〜４３の内の
他の２つからは、ＡＧＣ増幅器を非動作状態とするか、
又は増幅利得を最小の状態とするための所定の電圧が出
力されるようになっている。

【００２２】次に、上記構成におけるＴＶチューナ回路
の動作について、特に、第１乃至第３のＡＧＣ増幅器５
〜７と帯域選択信号発生回路 とＡＧＣ制御回路２６の
相互の動作を中心に説明する。まず、受信しようとする
ＴＶチャンネルに応じた同調電圧Ｖtが、外部の図示さ
れない回路からＡＧＣ前段側第１乃至第３の帯域同調フ
ィルタ２〜４に印加され、ＡＧＣ前段側第１乃至第３の
帯域同調フィルタ２〜４の内、そのＴＶチャンネルを含
む周波数帯域を有するいずれかのフィルタ２〜４が、帯
域分配器１を介して入力された高周波信号に対して同調
してこの信号が通過せしめられることとなる。

【００２３】一方、ＴＶ信号ＩＦ変換集積回路１０４に
おいては、バスレシーバ２７に、受信しようとするＴＶ
チャンネルに応じて、アドレス信号等のデータ信号が外
部の図示されない回路から入力される一方、増幅器３５
には、基準周波数信号が外部の図示されない回路から入
力される。その結果、帯域選択信号発生器２９からは、
受信しようとするＴＶチャンネルに対応した第１乃至第
３のＡＧＣ増幅器５〜７のいずれかを選択するべく、所
定の帯域選択信号が出力されることとなる。すなわち、
帯域選択信号発生器２９からは、第１のＡＧＣ増幅器５
に対する帯域選択信号、第２のＡＧＣ増幅器６に対する
帯域選択信号及び第３のＡＧＣ増幅器７に対する信号が
出力されるが、例えば、受信しようとするＴＶチャンネ
ルに対応するのが第１のＡＧＣ増幅器５であると仮定す
ると、その場合、第１のＡＧＣ増幅器５に対する帯域選
択信号として、論理値Ｈｉｇｈに対応する所定レベルの
信号が出力される一方、第２及び第３のＡＧＣ増幅器
６，７に対するそれぞれの帯域選択信号として、共に論
理値Ｌｏｗに対応する所定レベルの信号が出力されるこ
ととなる。

【００２４】そして、ＡＧＣ制御回路２６においては、
外部の図示されない回路からＡＧＣ電圧が入力され、帯
域選択信号発生器２９から入力された帯域選択信号に基
づいて、受信しようとするＴＶチャンネルに対応する第
１乃至第３のＡＧＣ増幅器５〜７のいずれかに対してそ
のＡＧＣ電圧が出力されると共に、第１乃至第３のＡＧ
Ｃ増幅器５〜７の内、ＡＧＣ電圧が出力されなかった残
り２つについては、その増幅動作を停止させる所定の信
号（又は増幅利得を最小の状態とする所定の信号）が出
力されることとなる。

【００２５】例えば、ＡＧＣ電圧が第１のＡＧＣ増幅器
５に対して出力されたとすると、第２及び第３のＡＧＣ
増幅器６，７には、その増幅動作を停止させる所定の信
号（又は増幅利得を最小の状態とする所定の信号）が出
力されることとなる。そして、この場合、ＴＶ信号ＩＦ
変換集積回路１０４からＶＣＯ共振部１０３に対して
は、受信しようとするＴＶチャンネルが第１のＡＧＣ増
幅器５が有する周波数帯域であることに対応して、第１
のＶＣＯ共振器３８を選択する電圧信号が出力される結
果、第１の電圧制御発振器１７から所定の周波数の信号
が出力されて、ミキサ１６に入力されることとなる。そ
の結果、ミキサ１６においては、第１のＡＧＣ増幅器５
で増幅された高周波信号と第１の電圧制御発振器１７か
らの信号との周波数混合が行われ、中間周波数に変換さ
れた信号が中間周波増幅器２０から出力されることとな
る。

【００２６】次に、第１乃至第３のＡＧＣ増幅器５〜７
の具体的な回路構成例について図２を参照しつつ説明す
る。なお、この図２に示されたＴＶチューナ回路は、図
１に示された構成例と基本的に同一のものであり、第１
乃至第３のＡＧＣ増幅器５〜７の回路構成が具体的に示
されている点及びＡＧＣ制御回路２６の概略的な回路構
成例が示されている点のみが異なるものである。第１乃
至第３のＡＧＣ増幅器５〜７は、いずれも同一の回路構
成を有してなるものであるので、第１のＡＧＣ増幅器５
の構成例を説明することで、第２及び第３のＡＧＣ増幅
器６，７の回路構成の説明に代えることとする。なお、
以下の第１のＡＧＣ増幅器５の回路構成の説明において
は、第１のＡＧＣ増幅器５の構成要素の符号の後に、第
２及び第３のＡＧＣ増幅器６，７の対応する構成要素の
符号を括弧書きするものとする。

【００２７】この回路構成例における第１のＡＧＣ増幅
器５は、Ｎチャンネル エンハンスメント デュアルゲ
ートＭＯＳ ＦＥＴ５１（５２，５３）を中心に構成さ
れたものとなっている。そして、Ｎチャンネル エンハ
ンスメント デュアルゲートＭＯＳ ＦＥＴ５１（５
２，５３）の一方のゲートには、ＡＧＣ前段側第１の帯
域同調フィルタ２からの信号が印加される一方、他方の
ゲートには、先のＡＧＣ制御回路２６からのＡＧＣ電圧
又はこの第１のＡＧＣ増幅器５を非動作状態とするか若
しくは最小の利得状態とするための所定の信号（図１及
び図２においては「Band1」と表記）が印加されるよう
になっている。そして、Ｎチャンネル エンハンスメン
ト デュアルゲートＭＯＳ ＦＥＴ５１（５２，５３）
のドレインは、ＡＧＣ後段側第１の帯域同調フィルタ８
の入力段に接続されており、ＡＧＣ電圧がゲートに印加
された場合には、そのＡＧＣ電圧に応じた利得でＡＧＣ
前段側第１の帯域同調フィルタ２から入力された信号が
増幅されて、ドレインからＡＧＣ後段側第１の帯域同調
フィルタ８へ出力されるようになっている。

【００２８】次に、ＡＧＣ制御回路２６のより具体的な
回路構成例について図３及び図４を参照しつつ説明す
る。最初に、図３を参照しつつ第１の回路構成例につい
て説明する。この回路構成例におけるＡＧＣ制御回路２
６Ａは、第１乃至第６のＣＭＯＳＦＥＴ６１〜６６を主
たる構成要素としてなるもので、第１、第３及び第５の
ＣＭＯＳ ＦＥＴ（以下「ＦＥＴ」と言う）６１，６
３，６５は、Ｐチャンネルのものを、第２、第４及び第
６のＣＭＯＳ ＦＥＴ（以下「ＦＥＴ」と言う）６２，
６４，６６は、Ｎチャンネルのものを、それぞれ用いた
ものとなっている。そして、第１及び第２のＦＥＴ（図
３においては、それぞれ「ＳＷ１」、「ＳＷ２」と表
記）６１，６２により一つの切替回路が構成され、第３
及び第４のＦＥＴ（図３においては、それぞれ「ＳＷ
３」、「ＳＷ４」と表記）６３，６４により一つの切替
回路が構成され、さらに、第５及び第６のＦＥＴ（図３
においては、それぞれ「ＳＷ５」、「ＳＷ６」と表記）
６５，６６により一つの切替回路が構成されたものとな
っている。すなわち、第１のＦＥＴ６１と、第２のＦＥ
Ｔ６２は、相互にゲート同士が接続されると共に、帯域
選択信号発生器２９の３つの出力端子（図示せず）の一
つに接続されている。

【００２９】また、第１のＦＥＴ６１のドレインは、第
３及び第５のＦＥＴ（図３においては、それぞれ「ＳＷ
３」、「ＳＷ５」と表記）６３，６５のドレインと接続
されると共に、外部の図示されない回路からＡＧＣ電圧
が印加されるようになっている。さらに、第１のＦＥＴ
６１のサブストレートは、第３及び第５のＦＥＴ６３，
６５のサブストレートと接続されると共に、外部の図示
されない回路から所定の電源電圧Ｖccが印加されるよう
になっている。またさらに、第１のＦＥＴ６１のソース
は、第２のＦＥＴ６２のドレインに接続されて、第１及
び第２のＦＥＴ６１，６２は、直列接続状態とされると
共に、第１の帯域選択信号端子４１に接続されており、
第１のＡＧＣ増幅器５へ対する所定の信号(Band1)が出
力されるようになっている。そして、第２のＦＥＴ６２
のソース及びザブストレートは、アースに接続されたも
のとなっている。

【００３０】第３のＦＥＴ６３と第４のＦＥＴ６４は、
相互にゲート同士が接続されると共に、帯域選択信号発
生器２９の３つの出力端子（図示せず）の一つに接続さ
れている。また、第３のＦＥＴ６３のソースは、第４の
ＦＥＴ６４のドレインに接続されて、第３及び第４のＦ
ＥＴ６３，６４は、直列接続状態とされると共に、第２
の帯域選択信号端子４２に接続されており、第２のＡＧ
Ｃ増幅器６へ対する所定の信号(Band2)が出力されるよ
うになっている。そして、第４のＦＥＴ６４のソース及
びザブストレートは、アースに接続されたものとなって
いる。

【００３１】第５のＦＥＴ６５と第６のＦＥＴ６６は、
相互にゲート同士が接続されると共に、帯域選択信号発
生器２９の３つの出力端子（図示せず）の一つに接続さ
れている。また、第５のＦＥＴ６５のソースは、第６の
ＦＥＴ６６のドレインに接続されて、第５及び第６のＦ
ＥＴ６５，６６は、直列接続状態とされると共に、第３
の帯域選択信号端子４３に接続されており、第３のＡＧ
Ｃ増幅器７へ対する所定の信号(Band3)が出力されるよ
うになっている。そして、第６のＦＥＴ６６のソース及
びザブストレートは、アースに接続されたものとなって
いる。

【００３２】かかる構成において、例えば、帯域選択信
号発生器２９から第１のＡＧＣ増幅器５に対する帯域選
択信号が出力された仮定すると、この場合、第１及び第
２のＦＥＴ６１，６２のゲートに論理値Ｈｉｇｈに対応
する信号が印加されることとなり、その結果、第１のＦ
ＥＴ６１が導通状態となる一方、第２のＦＥＴ６２は非
導通状態となり、ＡＧＣ電圧が第１の帯域選択信号端子
４１から出力され、そのＡＧＣ電圧は、第１のＡＧＣ増
幅器５へ印加されることとなる。一方、第３及び第４の
ＦＥＴ６３，６４のゲート並びに第５及び第６のＦＥＴ
６５，６６のゲートには、帯域選択信号発生器２９によ
り論理値Ｌｏｗに対応する信号がそれぞれ印加されるこ
ととなり、第３及び第５のＦＥＴ６３，６５が非導通状
態となる一方、第４及び第６のＦＥＴ６４，６６は導通
状態となる。

【００３３】その結果、第２及び第３の帯域選択信号端
子４２，４３は、アース電位とされ、第２及び第３のＡ
ＧＣ増幅器６，７へそれぞれ印加されて、第２及び第３
のＡＧＣ増幅器６，７は、非動作状態とされることとな
る。なお、帯域選択信号発生器２９から第２のＡＧＣ増
幅器６に対する帯域選択信号が出力された場合、換言す
れば第３及び第４のＦＥＴ６３，６４のゲートに論理値
Ｈｉｇｈに対応する信号が印加された場合、及び帯域選
択信号発生器２９から第３のＡＧＣ増幅器７に対する帯
域選択信号が出力された場合、換言すれば第５及び第６
のＦＥＴ６５，６６のゲートに論理値Ｈｉｇｈに対応す
る信号が印加された場合についてのそれぞれの動作は、
上述した帯域選択信号発生器２９から第１のＡＧＣ増幅
器５に対する帯域選択信号が出力された場合に準ずるも
のであるので、ここでの詳細な説明は省略することとす
る。

【００３４】次に、第２の回路構成例について、図４を
参照しつつ説明する。なお、図３に示された構成要素と
同一の構成要素については、同一の符号を付してその詳
細な説明は省略し、以下、異なる点を説明することとす
る。このＡＧＣ制御回路２６Ｂは、Ｐチャンネルの第
１、第３及び第５のＦＥＴ６１，６３，６５並びにＮチ
ャンネルの第２、第４及び第６のＦＥＴ６２，６４，６
６を主たる構成要素とする点は、先に図３に示された回
路構成例と同様であるが、第２、第４及び第６のＦＥＴ
６２，６４，６６についての一部の接続が次述するよう
に先の第１の回路構成例と若干異なるものである。

【００３５】すなわち、第２、第４及び第６のＦＥＴ６
２，６４，６６の各々のサブストレートは、いずれもア
ースに接続される一方、それぞれのソースは、相互に接
続されて、所定の電圧ＶAが印加されるようになってい
る。この所定の電圧ＶAは、例えば、第１乃至第３のＡ
ＧＣ増幅器５〜７に印加された場合に、その増幅利得を
最小の状態とするレベルに設定されるのが好適である。
かかる構成における動作について説明すれば、例えば、
帯域選択信号発生器２９から第１のＡＧＣ増幅器５に対
する帯域選択信号が出力されたと仮定すると、この場
合、先の第１の回路構成例の場合と同様に、第１のＦＥ
Ｔ６１が導通状態となる一方、第２のＦＥＴ６２は非導
通状態となり、ＡＧＣ電圧が第１の帯域選択信号端子４
１から出力され、そのＡＧＣ電圧は、第１のＡＧＣ増幅
器５へ印加されることとなる。

【００３６】また、第３及び第４のＦＥＴ６３，６４の
ゲート並びに第５及び第６のＦＥＴ６５，６６のゲート
には、帯域選択信号発生器２９により論理値Ｌｏｗに対
応する信号がそれぞれ印加されることとなり、第３及び
第５のＦＥＴ６３，６５が非導通状態となる一方、第４
及び第６のＦＥＴ６４，６６は導通状態となる。そし
て、第２及び第３の帯域選択信号端子４２，４３には、
所定の電圧ＶAが出力され、第２及び第３のＡＧＣ増幅
器６，７へそれぞれ印加されて、第２及び第３のＡＧＣ
増幅器６，７は、増幅利得が最小の状態とされることと
なる。

【００３７】なお、帯域選択信号発生器２９から第２の
ＡＧＣ増幅器６に対する帯域選択信号が出力された場
合、換言すれば第３及び第４のＦＥＴ６３，６４のゲー
トに論理値Ｈｉｇｈに対応する信号が印加された場合、
及び帯域選択信号発生器２９から第３のＡＧＣ増幅器７
に対する帯域選択信号が出力された場合、換言すれば第
５及び第６のＦＥＴ６５，６６のゲートに論理値Ｈｉｇ
ｈに対応する信号が印加された場合についてのそれぞれ
の動作は、上述した帯域選択信号発生器２９から第１の
ＡＧＣ増幅器５に対する帯域選択信号が出力された場合
に準ずるものであるので、ここでの詳細な説明は省略す
ることとする。

【００３８】上述の発明の実施の形態においては、受信
されるＴＶ信号の周波数範囲を３つに区分し、それに応
じて第１乃至第３のＡＧＣ増幅器５〜７等が設けられた
構成のものを説明したが、受信周波数の範囲は、必ずし
も３つに区分される場合に限定される必要がないことは
勿論であり、これ以外の区分数であってもよいものであ
る。

【００３９】

【発明の効果】以上、述べたように、本発明によれば、
複数のＡＧＣ増幅器の内から一つのＡＧＣ増幅器を選択
するための信号と、その選択されたＡＧＣ増幅器に対す
るＡＧＣ電圧とを、そのＡＧＣ増幅器に接続された一つ
の配線を用いて入力できるような構成とすることによ
り、従来と異なり、ＡＧＣ電圧を入力するための配線
と、ＡＧＣ増幅器の選択を行うための配線とを各々のＡ
ＧＣ増幅器へ配する必要がなくなるので、回路の配線の
削減が可能となり、回路構成の簡素化が図られるという
効果を奏するものである。また、各々のＡＧＣ増幅器に
は、動作停止とするための所定の電圧又は利得が最小と
なるような所定の電圧若しくはＡＧＣ電圧を印加するよ
うな構成とし、従来のようなＡＧＣ増幅器の動作を確保
するための比較的大きな電流の通電を不要としたので、
特に、集積回路における回路構成がより簡素となり、従
来に比してより小型化可能なＴＶチューナ回路が提供さ
れるという効果を奏するものである。

【図面の簡単な説明】

【図１】本発明の実施の形態におけるＴＶチューナ回路
の構成例を示す構成図である。

【図２】図２に示された構成において、第１乃至第３の
ＡＧＣ増幅器並びにＡＧＣ制御回路の構成例と共にＴＶ
チューナ回路の構成例を示す構成図である。

【図３】ＡＧＣ制御回路の具体的な第１の回路構成例を
示す回路図である。

【図４】ＡＧＣ制御回路の具体的な第２の回路構成例を
示す回路図である。

【図５】従来のＴＶチューナ回路の構成例を示す構成図
である。

【符号の説明】

５…第１のＡＧＣ増幅器 ６…第２のＡＧＣ増幅器 ７…第３のＡＧＣ増幅器 １６…ミキサ ２０…中間周波増幅器 ２６…ＡＧＣ制御回路 ２９…帯域選択信号発生器

フロントページの続き Ｆターム(参考） 5C025 AA25 BA16 5J100 JA01 LA10 QA01 QA04 SA03 5J103 AA04 AA05 BA06 CA08 CB05 DA03 DA06 DA35 DA42 GB03 5K020 AA02 BB09 DD11 EE01 KK02 LL01 5K061 AA01 BB07 CC52

Claims (5)

【特許請求の範囲】
1. 【請求項１】 ＡＧＣ増幅された信号と局部周波数信号
   との周波数混合を行い中間周波信号を出力する機能を有
   する集積回路と、 前記集積回路の外部に、受信周波数帯域毎に設けられた
   複数のＡＧＣ増幅器とを具備してなるＴＶチューナ回路
   であって、 前記集積回路は、外部から入力される受信周波数帯域に
   関するデータに基づいて、受信周波数帯域に対応した前
   記複数のＡＧＣ増幅器の一つを選択するための帯域選択
   信号を生成、出力する帯域選択信号発生器と、 前記帯域選択信号発生器からの帯域選択信号と、集積回
   路の外部からのＡＧＣ電圧とを入力し、前記複数のＡＧ
   Ｃ増幅器の内、前記受信周波数帯域に対応したＡＧＣ増
   幅器に対して前記ＡＧＣ電圧を出力する一方、他のＡＧ
   Ｃ増幅器に対して動作停止又は最小利得の状態とするた
   めの所定の電圧を出力するＡＧＣ制御回路とを具備して
   なり、 前記複数のＡＧＣ増幅器の内、前記ＡＧＣ制御回路から
   ＡＧＣ電圧が印加されたＡＧＣ増幅器により増幅された
   信号が前記集積回路内で周波数混合されて中間周波信号
   が出力されてなることを特徴とするＴＶチューナ回路。
2. 【請求項２】 ＡＧＣ制御回路は、受信周波数帯域毎に
   設けられた切替回路を有してなり、 当該切替回路は、帯域選択信号発生器の出力信号が制御
   端子に入力されることによって動作状態が制御されるス
   イッチ素子であって、前記帯域選択信号発生器の出力信
   号の印加に対して、相反する動作をなす２つのスイッチ
   素子が設けられてなり、 前記２つのスイッチ素子の内、一方のスイッチ素子に
   は、外部からのＡＧＣ電圧が、他方のスイッチ素子に
   は、所定の電圧が、それぞれ印加され、 これら２つのスイッチ素子の出力端子は、相互に接続さ
   れると共に、対応するＡＧＣ増幅器に接続され、 前記帯域選択信号発生器からの出力信号の印加により、
   前記一方のスイッチ素子が動作状態となる場合には、前
   記一方のスイッチ素子により前記ＡＧＣ増幅器へ対して
   ＡＧＣ電圧が出力される一方、前記帯域選択信号発生器
   からの出力信号の印加により、前記他方のスイッチ素子
   が動作状態となる場合には、前記他方のスイッチ素子に
   より前記ＡＧＣ増幅器へ対して所定の電圧が出力されて
   なることを特徴とする請求項１記載のＴＶチューナ回
   路。
3. 【請求項３】 一方のスイッチ素子としてＰチャンネル
   ＣＭＯＳ ＦＥＴを、他方のスイッチ素子としてＮチャ
   ンネルＣＭＯＳ ＦＥＴを、それぞれ用いてなることを
   特徴とする請求項２記載のＴＶチューナ回路。
4. 【請求項４】 ＡＧＣ制御回路は、受信周波数帯域毎に
   設けられた切替回路を有してなり、 当該切替回路は、直列接続されたＰチャンネルＣＭＯＳ
   ＦＥＴとＮチャンネルＣＭＯＳ ＦＥＴとを具備して
   なり、 前記ＰチャンネルＣＭＯＳ ＦＥＴのゲートとＮチャン
   ネルＣＭＯＳ ＦＥＴのゲートは、相互に接続されて帯
   域選択信号発生器の出力信号が印加され、 前記ＰチャンネルＣＭＯＳ ＦＥＴのドレインには、外
   部からのＡＧＣ電圧が印加される一方、前記Ｎチャンネ
   ルＣＭＯＳ ＦＥＴのソースは、所定電圧が印加され、 前記ＰチャンネルＣＭＯＳ ＦＥＴのソースとＮチャン
   ネルＣＭＯＳ ＦＥＴのドレインは、相互に接続されて
   対応するＡＧＣ増幅器に接続されてなることを特徴とす
   る請求項１記載のＴＶチューナ回路。
5. 【請求項５】 ＡＧＣ増幅器は、デュアルゲートＭＯＳ
   ＦＥＴを用いてなり、 当該デュアルゲートＭＯＳ ＦＥＴの一方のゲートに
   は、高周波入力信号が印加される一方、他方のゲートに
   は、ＡＧＣ制御回路からの信号が印加され、 前記ＡＧＣ制御回路からの信号がＡＧＣ電圧である場合
   に、 前記デュアルゲートＭＯＳ ＦＥＴのドレインから当該
   ＡＧＣ電圧に応じた増幅率で増幅された高周波信号が出
   力されてなることを特徴とする請求項１、請求項２、請
   求項３、請求項４いずれかに記載のＴＶチューナ回路。