JPH0563518A - 半導体集積回路 - Google Patents

半導体集積回路

Info

Publication number
JPH0563518A
JPH0563518A JP3218476A JP21847691A JPH0563518A JP H0563518 A JPH0563518 A JP H0563518A JP 3218476 A JP3218476 A JP 3218476A JP 21847691 A JP21847691 A JP 21847691A JP H0563518 A JPH0563518 A JP H0563518A
Authority
JP
Japan
Prior art keywords
circuit
oscillation
output
signal
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3218476A
Other languages
English (en)
Other versions
JP2567163B2 (ja
Inventor
Takahiro Ito
隆啓 伊藤
Toshihisa Inoue
俊久 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP3218476A priority Critical patent/JP2567163B2/ja
Priority to DE69221042T priority patent/DE69221042T2/de
Priority to EP92114624A priority patent/EP0529620B1/en
Priority to KR1019920015530A priority patent/KR950009817B1/ko
Priority to US07/936,634 priority patent/US5228067A/en
Publication of JPH0563518A publication Critical patent/JPH0563518A/ja
Application granted granted Critical
Publication of JP2567163B2 publication Critical patent/JP2567163B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
    • H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B19/00—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source

Landscapes

  • Oscillators With Electromechanical Resonators (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】発振信号のノイズ除去。 【構成】発振回路と該発振回路の出力ラインに設けられ
た分周回路とを一緒に内蔵した半導体基板と、前記発振
回路の原発振周波数信号及び前記分周回路の出力を選択
的に通過させる信号選択手段と、該信号選択手段で選択
された信号を出力する出力回路と、前記発振回路が原発
振周波数信号を前記出力回路から出力している間、前記
分周回路の動作を停止させる動作停止手段とを具備した
ことを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体集積回路に関
し、特にＣＭＯＳ（相補型ＭＯＳ）半導体集積回路に形
成されたＣＭＯＳ水晶発振回路と、周波数分周回路と
を、同一の半導体体基板上に形成した集積回路に使用さ
れる。
【０００２】
【従来の技術】従来、ＣＭＯＳ水晶発振回路とその水晶
発振出力を分周する分周回路を、同一半導体基板に形成
した水晶発振器は、外部からの信号により、原発振周波
数ｆｏもしくは分周後の周波数ｆｏ／２nのうちの一つ
の信号を選択して、出力として取り出している。
【０００３】図２にその回路例を示す。ここでは、ＣＭ
ＯＳインバータ２、帰還抵抗３を有し、また水晶振動子
４、プルダウンコンデンサ５、６からなる外付回路７に
より、原発振回路１を形成している。また、この回路の
原発振信号（周波数ｆｏ）は、ＣＭＯＳインバータ８を
通してクロックドインバータＣＩ１に入り、またインバ
ータ８を通して分周回路９（ここでは３段構成としして
いる）に入り、ここからｆｏ／２、ｆｏ／４、ｆｏ／８
の周波数信号をそれぞれ出力している。原発振周波数ｆ
ｏ、分周周波数ｆｏ／２、ｆｏ／４、ｆｏ／８の信号選
択を行うには、コントロール信号Ａ、Ｂがデコーダ１０
に入り、その出力Ｃ、Ｄ、Ｅ、Ｆのうちの活性化された
１つが、クロックドインバータＣＩ１〜ＣＩ４のいずれ
かを選択動作させることにより、希望の周波数信号を選
択する。この選択された信号は、３ステート出力回路１
１を通して出力部１２より取り出される。発振停止用端
子１３は、通常プルアップ抵抗１４によって“Ｈ”
（高）レベルつまり電源ＶDDレベルとなっているが、
“Ｌ”（低）レベルつまり接地レベルの信号を端子１３
に入力してやることによって、ＣＭＯＳインバータ１５
を通して発振停止用ＮチャネルＭＯＳトランジスタ１６
をオン状態とし、ノード１７を“Ｌ”レベルとして、発
振回路１の原発振を停止させる。また端子１３の信号
は、ＣＭＯＳインバータ１５、１８を通して分周回路９
のリセット端子Ｒに入って分周回路９の分周動作を停止
し、また、３ステート出力回路１１の制御端子Ｃｏに入
って、３ステート出力回路１１を高インピーダンス状態
にする。
【０００４】図２の回路は、クロックドインバータＣＩ
１で、原発振出力を選択しているときも、分周回路９は
動作しているため、分周回路９から発生するスイッツチ
ングノイズにより、上記原発振出力のノイズが増大する
問題があった。その理由は、分周回路９では、分周動作
におけるスイッチング動作時に電源電流に影響を与える
ため、電源ＶDDにノイズが発生しやすい。特に集積回路
において、分周回路９と発振回路１、及びこれらの間の
インバータ８などは、共に電源ＶDDが共通であるから、
分周回路９の電源ノイズは発振回路１などの電源にも影
響が出て、インバータ８、クロックドインバータＣＩ
１、出力回路１１を通して出力される発振信号にもノイ
ズがのるのである。しかし、分周回路９の出力は、該分
周回路自体が波形整形機能を持っているため、ノイズは
極めて少ない。
【０００５】
【発明が解決しようとする課題】本発明は、発振回路と
分周回路とを同一の半導体基板に形成したものにおい
て、分周回路から発生するノイズを押さえ、ノイズの少
ない原発振出力を得ることを目的とする。
【０００６】
【課題を解決するための手段と作用】本発明は、発振回
路と該発振回路の出力ラインに設けられた分周回路とを
一緒に内蔵した半導体基板と、前記発振回路の原発振周
波数信号及び前記分周回路の出力を選択的に通過させる
信号選択手段と、該信号選択手段で選択された信号を出
力する出力回路と、前記発振回路が原発振周波数信号を
前記出力回路から出力している間、前記分周回路の動作
を停止させる動作停止手段とを具備したことを特徴とす
る半導体集積回路である。この様な構成とすれば、原発
振信号を選択して出力する場合、ノイズ発生源となって
いる分周回路の動作を停止せることで、原発振信号中の
ノイズを大幅に低減できる。
【０００７】
【実施例】以下図面を参照して本発明の一実施例を説明
する。図１は同実施例を説明するための回路図である
が、これは図２のものと対応させた場合の例であるか
ら、重複する箇所には同一符号を用いる。図１では、Ｃ
ＭＯＳインバータ２、帰還抵抗３と、水晶振動子４、コ
ンデンサ５、６の外部回路７とで形成した発振回路１に
より、原発振信号（周波数ｆｏ）を発生させる。この原
発振信号は、後段のインバータ８で増幅された後、クロ
ックドインバータＣＩ１と分周回路９に入る。この分周
回路９の１／２分周出力はクロックドインバータＣＩ２
に、１／４分周出力はクロックドインバータＣＩ３に、
１／８分周出力はクロックドインバータＣＩ４に入力さ
れる。クロックドインバータＣＩ１〜ＣＩ４は、コント
ロール信号Ａ、Ｂからデコーダ１０を通した出力信号
Ｃ、Ｄ、Ｅ、Ｆによって、上記原発振周波数、１／２分
周周波数、１／４分周周波数、１／８分周周波数のうち
のどれか一つの信号を選択し、これを出力回路１１に入
れ、出力信号として端子１２から取り出す。
【０００８】ここでクロックドインバータＣＩ１によ
り、原発振周波数信号を選択する場合、デコーダ１０の
出力Ｃが“Ｈ”レベルとなり、出力Ｄ、Ｅ、Ｆは“Ｌ”
レベルとなり、したがってクロックドインハバータＣＩ
１のみが通常のインバータとして動作することにより、
上記原発振周波数信号が出力される。この時、デコーダ
１０の出力Ｃの“Ｈ”レベルと、発振停止用端子１３か
らインバータ１５、１８を通った信号の“Ｈ”レベルと
が、ＮＡＮＤ回路２１に入り、この回路２１の出力は
“Ｌ”レベルとなって、これが分周回路９のリセット端
子Ｒに入り、このため分周回路９の動作は停止する。つ
まり、原発振周波数信号を、出力信号として端子１２か
ら取り出す場合、分周回路９の動作が停止して、該回路
でのスイッチングノイズが無いことにより電源は安定
し、分周回路９から発生するノイズはなくなる。このた
め、原発振出力のノイズがほとんどなくなり、ノイズに
よる誤動作もなくなるものである。
【０００９】なお、本発明は上記実施例に限られず、種
々の応用が可能である。例えば、実施例のＣＭＯＳ水晶
発振回路を、他の発振回路に置き換えたり、また分周動
作停止手段としてのＮＡＮＤ回路２１を、他のもので代
用するようにしてもよい。
【００１０】
【発明の効果】以上説明したごとく本発明によれば、発
振回路から原発振出力を取り出すとき、分周回路が停止
しているため、分周回路から発生するノイズがなく、ノ
イズの非常に少ない原発振出力が得られるものである。
【図面の簡単な説明】
【図１】本発明の一実施例を説明するための回路図。
【図２】従来例を説明するための回路図。
【符号の説明】
１…水晶発振回路、２、８、１５、１８…ＣＭＯＳイン
バータ、９…分周回路、１０…デコーダ、１１…出力回
路、１６…発振停止用トランジスタ、２１…分周回路制
御用ＮＡＮＤ回路、ＣＩ１〜ＣＩ４…クロックドインバ
ータ。

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】発振回路と該発振回路の出力ラインに設け
    られた分周回路とを一緒に内蔵した半導体基板と、前記
    発振回路の原発振周波数信号及び前記分周回路の出力を
    選択的に通過させる信号選択手段と、該信号選択手段で
    選択された信号を出力する出力回路と、前記発振回路が
    原発振周波数信号を前記出力回路から出力している間、
    前記分周回路の動作を停止させる動作停止手段とを具備
    したことを特徴とする半導体集積回路。
  2. 【請求項２】前記発振回路と分周回路は、同一電源を使
    用する請求項１に記載の半導体集積回路。
  3. 【請求項３】前記半導体基板には、ＣＭＯＳ集積回路が
    構成される請求項１に記載の半導体集積回路。
  4. 【請求項４】前記発振回路は、ＣＭＯＳ水晶発振回路で
    ある請求項１または２に記載の半導体集積回路。
  5. 【請求項５】前記出力回路は、３ステート方式の出力回
    路である請求項１に記載の半導体集積回路。
JP3218476A 1991-08-29 1991-08-29 半導体集積回路 Expired - Fee Related JP2567163B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP3218476A JP2567163B2 (ja) 1991-08-29 1991-08-29 半導体集積回路
DE69221042T DE69221042T2 (de) 1991-08-29 1992-08-27 Halbleiterintegrierte Schaltung mit einem Oszillator und einem selektierbaren Frequenzteiler
EP92114624A EP0529620B1 (en) 1991-08-29 1992-08-27 Semiconductor integrated circuit comprising an oscillator and a selectable frequency divider
KR1019920015530A KR950009817B1 (ko) 1991-08-29 1992-08-28 반도체 집적 회로
US07/936,634 US5228067A (en) 1991-08-29 1992-08-28 Semiconductor integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3218476A JP2567163B2 (ja) 1991-08-29 1991-08-29 半導体集積回路

Publications (2)

Publication Number Publication Date
JPH0563518A true JPH0563518A (ja) 1993-03-12
JP2567163B2 JP2567163B2 (ja) 1996-12-25

Family

ID=16720531

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3218476A Expired - Fee Related JP2567163B2 (ja) 1991-08-29 1991-08-29 半導体集積回路

Country Status (5)

Country Link
US (1) US5228067A (ja)
EP (1) EP0529620B1 (ja)
JP (1) JP2567163B2 (ja)
KR (1) KR950009817B1 (ja)
DE (1) DE69221042T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008510407A (ja) * 2004-06-08 2008-04-03 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 周波数可変装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2666756B2 (ja) * 1995-01-30 1997-10-22 日本電気株式会社 半導体装置
ES1031328Y (es) * 1995-06-08 1997-03-16 Psycho Chrono S L Generador de ondas perfeccionado.
KR19990013066A (ko) * 1997-07-31 1999-02-25 윤종용 수정 발진기를 구비한 반도체 장치
US6348908B1 (en) * 1998-09-15 2002-02-19 Xerox Corporation Ambient energy powered display
JP4136601B2 (ja) * 2002-10-30 2008-08-20 三菱電機株式会社 トランシーバモジュール
US8183905B2 (en) * 2009-07-27 2012-05-22 Broadcom Corporation Configurable clock signal generator
KR102820519B1 (ko) 2019-12-13 2025-06-13 삼성전자주식회사 마이크로 led 정렬 방법 및 이를 적용한 마이크로 led 디스플레이 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5429956A (en) * 1977-08-10 1979-03-06 Seiko Epson Corp Pulse generator

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53143549U (ja) * 1977-04-18 1978-11-13
US4165490A (en) * 1977-12-19 1979-08-21 International Business Machines Corporation Clock pulse generator with selective pulse delay and pulse width control
DE3303133A1 (de) * 1983-01-31 1984-08-02 Siemens AG, 1000 Berlin und 8000 München Generator zur erzeugung einer sinusfoermigen spannung mit einer unter zwei festwerten waehlbaren frequenz
EP0171678B1 (de) * 1984-08-03 1988-09-28 Siemens Aktiengesellschaft Anordnung zum Erzeugen eines Mehrfrequenzsignals
GB2176923B (en) * 1985-06-25 1989-01-05 Plessey Co Plc Frequency dividing arrangements
US4658406A (en) * 1985-08-12 1987-04-14 Andreas Pappas Digital frequency divider or synthesizer and applications thereof
JPS63209318A (ja) * 1987-02-26 1988-08-30 Sony Corp 受信機

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5429956A (en) * 1977-08-10 1979-03-06 Seiko Epson Corp Pulse generator

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008510407A (ja) * 2004-06-08 2008-04-03 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 周波数可変装置

Also Published As

Publication number Publication date
DE69221042D1 (de) 1997-08-28
US5228067A (en) 1993-07-13
JP2567163B2 (ja) 1996-12-25
DE69221042T2 (de) 1997-12-11
KR930005232A (ko) 1993-03-23
KR950009817B1 (ko) 1995-08-28
EP0529620A1 (en) 1993-03-03
EP0529620B1 (en) 1997-07-23

Similar Documents

Publication Publication Date Title
US6563391B1 (en) Precision crystal oscillator circuit used in microcontroller
JPS59181831A (ja) 可変分周器
US4739193A (en) Drive circuit with limited signal transition rate for RFI reduction
JP2567163B2 (ja) 半導体集積回路
JP3193805B2 (ja) Ｐｌｌ回路
US7463742B2 (en) Signal output circuit
JPH0923142A (ja) パルス発生回路
US7385432B2 (en) Commutating phase selector
JP2000013143A (ja) 発振回路
JPH0846497A (ja) 周波数位相比較器
JPH09205355A (ja) 半導体集積回路
US5214681A (en) Frequency-divider circuit with input signal level offset control
JPH06132807A (ja) 出力バッファ能力制御回路
KR930000836Y1 (ko) 부저 구동회로
JP3028301B2 (ja) Ｃｍｏｓｐｌｌの周波数位相比較器
JPH03216017A (ja) ＢｉＣＭＯＳ　ＴＴＬレベル駆動回路
JPH11145727A (ja) 発振回路
JPH04223711A (ja) 論理ゲート回路
JPH0722245B2 (ja) 発振回路
JPS62115921A (ja) 前置スケ−ラ
JPS5926669Y2 (ja) 電子式チュ−ナ
JP2000049571A (ja) 電圧制御発振器
JP2864559B2 (ja) ＢｉＣＭＯＳ論理回路
JP3237859B2 (ja) ダイナミック分周回路
JPS6010935A (ja) Ｆｍステレオ復調器

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081003

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081003

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091003

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees