JP2000299206A - サーミスタ素子およびそのサーミスタ素子を用いたサーミスタ - Google Patents

Abstract

(57)【要約】 【課題】 突入電流に対する破壊耐力を向上させたサー
ミスタ素子、およびそのサーミスタ素子を用いたサーミ
スタを提供する。 【解決手段】 セラミックからなる板状のサーミスタ素
体と、このサーミスタ素体の対向する表面に形成された
外部電極と、を備え、前記サーミスタ素体は、対向する
表面のポアにセラミックセメントが充填されている。

Description

【発明の詳細な説明】

この発明は、突入電流抑制用のサーミスタ素子およびそ
のサーミスタ素子を用いたサーミスタに関するものであ
る。

【０００１】

【従来の技術】サーミスタ素子の一般的な構造につい
て、図４に示すサーミスタ素子１を用いて説明する。

【０００２】サーミスタ素子１は、板状の負の抵抗温度
特性を有するサーミスタ素体２と、このサーミスタ素体
２の対向する主面に形成された電極３、３とからなる。

【０００３】サーミスタ素子１は、常温での抵抗値に比
較して、温度の上昇とともに抵抗値が小さくなるという
機能を利用して、電子機器などの電源回路に組み込ま
れ、電子機器の電源スイッチを入れた瞬間に電源回路に
流れる突入電流を抑制する回路素子として用いられる。

【０００４】例えば、サーミスタ素子１は、図５に示す
ような回路に用いられている。図５に示す、商用交流電
源４と、メイン回路５に並列接続された平滑コンデンサ
６と、これらの間に介装された整流ダイオードブリッジ
７とを備えるスイッチング電源回路において、サーミス
タ素子１は、平滑コンデンサ６と整流ダイオードブリッ
ジ７との間に接続され、商用交流電源４投入時の平滑コ
ンデンサ６の急速充電によって発生する突入電流をサー
ミスタ素子１の初期抵抗で抑制する。

【０００５】

【発明が解決しようとする課題】しかしながら、セラミ
ック焼結体であるサーミスタ素体２の内部には、微視的
に見ると、セラミックの結晶間にポアが存在している。
同様に、図４には図示していないが、サーミスタ素体２
の外表面は、完全に滑らかな平面ではなく、ポアにより
細かい凹凸状になっている。したがって、サーミスタ素
子１は、サーミスタ素子１に突入電流が印加された場
合、サーミスタ素体２の両主面のポアが起点になって、
サーミスタ素子１にクラックが発生し、さらにはサーミ
スタ素子１が破壊することがあった。

【０００６】これは、凹部すなわちポア部分は、ポアの
ない部分よりも絶縁抵抗が小さく、このポア部分に電界
が集中してしまうからである。

【０００７】上述のように、サーミスタ素子１は、サー
ミスタ素体２の両主面のポアにより、突入電力に対する
耐力、すなわち突入電流破壊耐力が低いという問題があ
った。

【０００８】この発明の目的は、突入電流破壊耐力を向
上させたサーミスタ素子およびサーミスタを提供するこ
とである。

【０００９】

【課題を解決するための手段】この第１の発明に係るサ
ーミスタ素子は、セラミックからなる板状のサーミスタ
素体と、このサーミスタ素体の対向する表面に形成され
た電極と、を備え、前記サーミスタ素体の対向する表面
に存在するポアにセラミックセメントが充填されている
ことを特徴とする。

【００１０】この第２の発明に係るサーミスタは、上記
サーミスタ素子と、このサーミスタ素子の電極のそれぞ
れに電気的に接続された一対のリード端子と、前記サー
ミスタ素子を絶縁被覆する外装樹脂と、を備えることを
特徴とする。

【００１１】この第３の発明に係るサーミスタは、上記
サーミスタ素子と、このサーミスタ素子を挟持し、サー
ミスタ素子の電極にそれぞれ電気的に接続された一対の
ばね端子と、前記サーミスタ素子を内装する絶縁ケース
と、を備えることを特徴とする。

【００１２】この発明によれば、サーミスタ素体の電極
形成面のポアをセラミックセメントで埋めることによ
り、ポア部分の絶縁抵抗を向上させ、突入電流に対する
サーミスタ素子およびサーミスタの破壊耐力を向上させ
ることができる。

【００１３】

【発明の実施の形態】この発明における第１の実施の形
態として、図１に示すリードタイプの負特性サーミスタ
１４を参考に説明する。

【００１４】負特性サーミスタ１４は、負特性サーミス
タ素体１２の対向する表面、この場合は両主面に電極１
３、１３が形成された負特性サーミスタ素子１１と、前
記電極１３、１３に接続するように半田１５で取付けら
れたリード端子１６、１６と、負特性サーミスタ素子１
１を絶縁被覆する外装樹脂１７とからなる。

【００１５】負特性サーミスタ素体１２の両主面のポア
１８には、電極１３、１３が形成される前に、セラミッ
クセメント１９が予め充填されている。

【００１６】負特性サーミスタ１４は、図２（ａ）〜
（ｄ）に示すような製造方法で作製される。

【００１７】まず、Ｍｎ，Ｎｉ，Ｃｏ，Ｆｅなどの酸化
物を主成分とするセラミック原料を用いて板状の成形体
を形成し、焼成して、図２（ａ）に示すように、直径７
mm、厚み１．２mmの円板状の負特性サーミスタ素体１２
を得る。この負特性サーミスタ素体１２の外表面にはポ
ア１８が存在しているが、図２（ａ）に示す負特性サー
ミスタ素体１２は、電極形成面である両主面のポアのみ
を模式的に図示し、その他の面、および内部のポアにつ
いては図示していない。

【００１８】次に、図２（ｂ）に示すように、負特性サ
ーミスタ素体１２の両主面にＡｌ₂Ｏ₃−ＳｉＯ₂あるい
はＡｌ₂Ｏ₃−ＳｉＯ₂−Ｎａ₂Ｏからなるセラミックセメ
ントペースト２０を塗布して、ポア１８にセラミックセ
メントペースト２０を充填する。

【００１９】そして、負特性サーミスタ素体１２主面上
のセラミックセメントペースト２０を、例えばへら状の
治具を用いて掻き取り、図２（ｃ）に示すように、ポア
１８部分以外の主面上に塗布されたセラミックセメント
ペースト２０を除去する。その後、このポア１８にセラ
ミックセメントペースト２０が充填されたサーミスタ素
体１２を６００〜９００℃で１〜５時間焼成する。な
お、ここでサーミスタ素体１２の両主面以外の個所、つ
まり側面にもセラミックセメントペースト２０を塗布
し、上記したと同様の工程で処理してもよい。

【００２０】さらに、この焼成した負特性サーミスタ素
体１２の両主面に、Ａｇ，Ａｇ−Ｐｄなどからなる導電
ペーストを塗布し、７００℃〜９００℃で1〜５時間焼
付ける。これにより、負特性サーミスタ素体１２の両主
面に外部電極１３、１３が形成され、図２（ｄ）に示す
ような両主面のポア１８にセラミックセメント１９が充
填された負特性サーミスタ素子１１を得ることができ
る。

【００２１】さらにその後、負特性サーミスタ素子１１
の両主面の外部電極１３、１３に、Ｓｎ−Ａｇなどの高
温半田１５でリード端子１６、１６を取付け、シリコー
ン樹脂、エポキシ樹脂などの外装樹脂１７で絶縁被覆を
行うことにより、負特性サーミスタ１４を得ることがで
きる。

【００２２】次に、図５に示す電源回路の負特性サーミ
スタ素子１に換えて上述した第１の実施の形態の負特性
サーミスタ１４を配設、つまり平滑コンデンサ６と整流
ダイオードブリッジ７との間に負特性サーミスタ１４を
接続し、商用交流電源４に２４０Ｖを用い、負特性サー
ミスタ１４に２４０Ｖの電圧を印加し、突入電流に対す
る負特性サーミスタ１４が破壊する最小の平滑コンデン
サ６の容量を測定した。

【００２３】なお、比較例として、図４に示すような、
負特性サーミスタ素体２の両主面のポアにセラミックセ
メントを充填していない従来の負特性サーミスタ素子１
を準備し、この負特性サーミスタ素子１の両主面の電極
３、３に、図示しないが第１の実施の形態と同様に、高
温半田１５でリード端子１６、１６を半田付けし、外装
樹脂１７で被覆を行ない、リードタイプの負特性サーミ
スタを作製した。そして、第１の実施の形態と同様に負
特性サーミスタ素子１が破壊する最小の平滑コンデンサ
６の容量を測定した。

【００２４】その結果、上述した実施の形態による負特
性サーミスタ１４の破壊最小コンデンサ容量は６８０μ
Ｆであったのに対し、比較例の負特性サーミスタの破壊
最小コンデンサ容量は５６０μＦであった。

【００２５】次に、この発明における第２の実施の形態
として、図３に示すケースタイプの負特性サーミスタ２
４を参考に説明する。但し、前述の負特性サーミスタ素
子１１と同一の負特性サーミスタ素子１１には同一の符
号を付して詳細な説明を省略する。

【００２６】負特性サーミスタ２４は、負特性サーミス
タ素子１１の両主面に形成された外部電極１３、１３
を、例えばＳＵＳ、リン青銅、Ｃｕ−Ｔｉ合金などにＮ
ｉ−ＡｇやＮｉ−半田などの表面コーティングを施した
ばね端子２６、２６で挟持し、さらに、この負特性サー
ミスタ素子１１をポリフェニレンサルファイドやフェノ
ール、ポリブチレンテレフタレートなどからなる絶縁ケ
ース２７で内装したものである。

【００２７】この負特性サーミスタ２４についても、前
述と同様に、図５に示す電源回路を用いて突入電流に対
する負特性サーミスタ２４の破壊最小コンデンサ容量を
測定した。

【００２８】なお、この比較例として、従来の負特性サ
ーミスタ素子１を準備し、この負特性サーミスタ素子１
を、図示しないが本発明と同様に、ばね端子２６、２６
で挾持し、絶縁ケース２７で内装した、ケースタイプの
負特性サーミスタを作製した。そして、第２の実施の形
態と同様に突入電流に対する破壊最小コンデンサ容量を
測定した。

【００２９】なお、このケースタイプに用いた負特性サ
ーミスタ素体の寸法は、実施の形態、比較例とも直径１
１mm、厚み１．５mmの円板状であった。

【００３０】その結果、第２の実施の形態の負特性サー
ミスタ２４の破壊最小コンデンサ容量は１８００μＦで
あったのに対し、比較例の負特性サーミスタの破壊最小
コンデンサ容量は１５００μＦであった。

【００３１】上記第１の実施の形態、第２の実施の形態
において、比較例の負特性サーミスタは、負特性サーミ
スタ素体２の両主面のポアにセラミックセメントが充填
されていないので、ポア部分の電極３、３間の絶縁抵抗
が低い。一方、負特性サーミスタ１４および負特性サー
ミスタ２４は、それに用いた負特性サーミスタ素体１２
の両主面のポア１８に絶縁体であるセラミックセメント
１９が充填されているため、ポア部分の絶縁抵抗が向上
し、素子破壊が起こりにくい。したがって、破壊最小コ
ンデンサ容量が高くなり、突入電流に対する破壊耐力が
向上する。

【００３２】なお、上記各実施の形態の負特性サーミス
タ１４および負特性サーミスタ２４は、外装樹脂１７ま
たは絶縁ケース２７を用いて負特性サーミスタ素子１１
を覆うことにより、負特性サーミスタ素子１１を外部環
境から保護し、絶縁性を保持することができる。

【００３３】また、上記実施の形態では負特性サーミス
タ素体を用いて説明したが、これに限定されるものでは
なく、正特性サーミスタ素体であってもよい。

【００３４】

【発明の効果】以上述べたように、この発明によるサー
ミスタ素子は、サーミスタ素体の電極形成面に存在する
ポアがセラミックセメントで埋められているため、ポア
部分の絶縁抵抗が向上し、突入電流に対するサーミスタ
素子の耐破壊耐力が向上する。

【００３５】また、この発明によるサーミスタ素子を用
いたリードタイプまたはケースタイプのサーミスタにお
いても、突入電流に対する耐破壊耐力が向上する。

【図面の簡単な説明】

【図１】この発明に係る第１の実施の形態の負特性サー
ミスタの断面図である。

【図２】図１中のサーミスタ素子の製造工程を示してお
り、（ａ）は焼成後のサーミスタ素体、（ｂ）はサーミ
スタ素体の両主面にセラミックセメントペーストを塗布
した状態、（ｃ）は余分なセラミックセメントペースト
を除去した状態、（ｄ）は外部電極を形成した状態、の
それぞれの断面図である。

【図３】この発明に係る第２の実施の形態の負特性サー
ミスタの断面図である。

【図４】従来例の負特性サーミスタ素子の正面図であ
る。

【図５】スイッチング電源の回路図である。

【符号の説明】

１１ 負特性サーミスタ素子 １２ 負特性サーミスタ素体 １３ 外部電極 １４、２４ 負特性サーミスタ １６ リード端子 １７ 外装樹脂 １８ ポア １９ セラミックセメント ２６ ばね端子 ２７ 絶縁ケース

Claims (3)

【特許請求の範囲】
1. 【請求項１】 板状のサーミスタ素体と、このサーミス
   タ素体の対向する表面に形成された電極と、を備え、 前記サーミスタ素体の対向する表面に存在するポアにセ
   ラミックセメントが充填されていることを特徴とするサ
   ーミスタ素子。
2. 【請求項２】 請求項１記載のサーミスタ素子と、この
   サーミスタ素子の前記電極のそれぞれに電気的に接続さ
   れた一対のリード端子と、前記サーミスタ素子を絶縁被
   覆する外装樹脂と、を備えることを特徴とするサーミス
   タ。
3. 【請求項３】 請求項１記載のサーミスタ素子と、この
   サーミスタ素子を挟持し、サーミスタ素子の電極にそれ
   ぞれ電気的に接続された一対の端子と、前記サーミスタ
   素子を内装する絶縁ケースと、を備えることを特徴とす
   るサーミスタ。