JP2000299390A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2000299390A
JP2000299390A JP11108884A JP10888499A JP2000299390A JP 2000299390 A JP2000299390 A JP 2000299390A JP 11108884 A JP11108884 A JP 11108884A JP 10888499 A JP10888499 A JP 10888499A JP 2000299390 A JP2000299390 A JP 2000299390A
Authority
JP
Japan
Prior art keywords
transistor
diffusion layer
forming
semiconductor device
drain diffusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11108884A
Other languages
English (en)
Other versions
JP3381147B2 (ja
Inventor
Eiji Io
英治 井尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP10888499A priority Critical patent/JP3381147B2/ja
Priority to TW089107045A priority patent/TW447135B/zh
Priority to US09/550,405 priority patent/US20020053710A1/en
Priority to KR1020000019874A priority patent/KR20010014742A/ko
Publication of JP2000299390A publication Critical patent/JP2000299390A/ja
Priority to US09/848,157 priority patent/US20010028065A1/en
Application granted granted Critical
Publication of JP3381147B2 publication Critical patent/JP3381147B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/017—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0221—Manufacture or treatment of FETs having insulated gates [IGFET] having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended-drain MOSFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0181—Manufacturing their gate insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0191—Manufacturing their doped wells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/853—Complementary IGFETs, e.g. CMOS comprising FinFETs

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【課題】ＣＭＯＳロジックトランジスタと不揮発メモリ
とを混載する半導体装置において、トランジスタの製造
工程数を増加させることなく、バンド間電流の発生を抑
制する。 【解決手段】サイドウォール５３を拡張して形成したサ
イドウォールオフセット５４により、高耐圧トランジス
タ１０、２０のソース／ドレイン拡散層６５、６６をゲ
ート電極５２のエッジから引き離して形成する。これに
より、バンド間リーク電流の発生を抑制し、ソース-ド
レイン間耐圧の向上を図る

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関し、特に、不揮発メモリとＣＭＯＳロジ
ックトランジスタとを混載した半導体装置において必要
となる高耐圧トランジスタ及びその製造方法に関する。
【０００２】
【従来の技術】ＣＭＯＳロジックトランジスタと不揮発
メモリとを混載する半導体装置においては、不揮発メモ
リを駆動するための高耐圧トランジスタを形成すること
を必要とする。
【０００３】この高耐圧トランジスタは、従来、以下の
ようにしてつくられてきた。
【０００４】図１９は第一の従来例に係る半導体装置を
示す。
【０００５】この半導体装置は、半導体基板１０１上に
形成されたメモリセル１８１、高耐圧ＮＭＯＳトランジ
スタ１８２、高耐圧ＰＭＯＳトランジスタ１８３、Ｖｃ
ｃＮＭＯＳトランジスタ１８４、ＶｃｃＰＭＯＳトラン
ジスタ１８５を備えている。
【０００６】高耐圧トランジスタ１８２、１８３には、
低濃度のウェル１０３、１０４と、厚いゲート酸化膜１
５２（膜厚約２５０オングストローム）と、ソース及び
ドレイン電極としての薄い拡散層１６８、１６９が形成
されている。このような構成により、耐圧の向上を図る
ことができる。
【０００７】
【発明が解決しようとする課題】しかしながら、ＣＭＯ
Ｓロジックトランジスタと不揮発メモリとを混載する半
導体装置において、このような高耐圧トランジスタ１８
２、１８３を形成しようとすると、以下のように、Ｔｉ
Ｓｉ形成プロセスとの不整合が生じるという問題を引き
起こす。
【０００８】第一に、Ｖｃｃトランジスタ１８４、１８
５における高濃度拡散層１６５、１６６と、高耐圧トラ
ンジスタ１８２、１８３における低濃度拡散層１６８、
１６９とを同時にＴｉＳｉ化する際に、高耐圧トランジ
スタ１８２、１８３の低濃度拡散層１６８、１６９上に
おいて、ＴｉＳｉが異常成長を引き起こす恐れがある。
このため、高耐圧トランジスタ１８２、１８３の低濃度
拡散層１６８、１６９のＴｉＳｉ化を防止することが必
要となるが、そのためには、アモルファス化ヒ素イオン
注入に対する保護及びチタンスパッタリングに対する保
護として、２回のフォトリソグラフィー工程と１回の膜
成長工程とが必要となる。
【０００９】第二に、図１９に示すように、保護膜（例
えば、ＨＴＯ）１５５を用いて、高耐圧トランジスタ１
８２、１８３の低濃度拡散層１６８、１６９のＴｉＳｉ
化を防止する場合には、コンタクトの形成についての問
題が生じる。
【００１０】通常、ＴｉＳｉ化を行わない拡散層に対し
ては、前処理として電極の埋め込み前にウェットエッチ
を行う必要がある。ウェットエッチを行わない場合に
は、コンタクト抵抗が著しく増大してしまう（数１０Ｋ
Ω/個）。これに対して、ＴｉＳｉ化を行うＶｃｃトラ
ンジスタ１８４、１８５における高濃度拡散層１６５、
１６６はドライエッチのみで形成しなければならない。
これは、ウェットエッチを行うと、ＴｉＳｉ層がダメー
ジを蒙るためである。
【００１１】このため、フォトリソグラフィー技術を伴
ったウェットエッチを行う必要があり、さらに１回のフ
ォトリソグラフィー工程とウェットエッチ工程が必要と
なり、工程数の増加を招く。
【００１２】図２０は第二の従来例に係る半導体装置を
示す。
【００１３】この半導体装置は、図１９に示した第一の
従来例に係る半導体装置と同様に、半導体基板２０１上
に形成されたメモリセル１９１、高耐圧ＮＭＯＳトラン
ジスタ１９２、高耐圧ＰＭＯＳトランジスタ１９３、Ｖ
ｃｃＮＭＯＳトランジスタ１９４、ＶｃｃＰＭＯＳトラ
ンジスタ１９５を備えている。
【００１４】高耐圧トランジスタ１９２、１９３には、
低濃度のウェル２０３、２０４と、厚いゲート酸化膜２
５２（膜厚約２５０オングストローム）と、ソース及び
ドレイン電極としての高濃度拡散層２６５、２６６が形
成されている。この高耐圧トランジスタ１９２、１９３
におけるソース及びドレイン電極としての高濃度拡散層
２６５、２６６は、Ｖｃｃトランジスタ１９４、１９５
のソース及びドレイン電極としての高濃度拡散層２６
５、２６６と同時に形成されたものである。この高耐圧
トランジスタ１９２、１９３においては、ウェル２０
３、２０４を低濃度化することのみによって、拡散層２
６５、２６６の耐圧の向上を図っている。
【００１５】この第二の従来例に係る半導体装置は、Ｔ
ｉＳｉ化プロセスとの整合が取れており、高耐圧及びＶ
ｃｃトランジスタ形成プロセスに対する付加工程数が少
ないという利点がある。しかしながら、拡散層２６５、
２６６が高濃度であるため、バンド間電流の発生によっ
て、ソース-ドレイン間の耐圧が著しく低下してしまう
という新たな問題を生じている。
【００１６】本発明は、以上のような従来の半導体装置
における問題点に鑑みてなされたものであり、ＣＭＯＳ
ロジックトランジスタと不揮発メモリとを混載する半導
体装置において、トランジスタの製造工程数を増加させ
ることなく、バンド間電流の発生を抑制することができ
る半導体装置及びその製造方法を提供することを目的と
する。
【００１７】
【課題を解決するための手段】この目的を達成するた
め、本発明の請求項１は、半導体基板と、半導体基板の
表面に形成された素子分離絶縁膜と、素子分離絶縁膜に
より画定された素子形成領域内において、半導体基板の
表面に形成されたゲート電極と、ゲート電極を覆って形
成されたサイドウォールと、半導体基板の表面に形成さ
れたドレイン拡散層及びソース拡散層と、からなる半導
体装置において、サイドウォールは、半導体基板の表面
に沿って、ドレイン拡散層及びソース拡散層が形成され
る領域の少なくとも何れか一方において、ゲート電極の
外側に向かって延びるサイドウォールオフセットを有し
ており、ドレイン拡散層及びソース拡散層の少なくとも
何れか一方はサイドウォールオフセットの外縁よりもゲ
ート電極に向かってサイドウォールの内側まで延びてお
り、ドレイン拡散層又はソース拡散層の表面には、サイ
ドウォールオフセット又はサイドウォールの外縁よりも
外側において、低抵抗配線層が形成されていることを特
徴とする半導体装置を提供する。
【００１８】サイドウォールオフセットはドレイン拡散
層側とソース拡散層側の何れか一方だけに設けることも
でき、あるいは、請求項２に記載されているように、双
方に設けることもできる。
【００１９】請求項３に記載されているように、ドレイ
ン拡散層及びソース拡散層の下方には、ドレイン拡散層
及びソース拡散層を包み込むようにして第二拡散層がそ
れぞれ形成されていることが好ましい。
【００２０】この場合、請求項４に記載されているよう
に、第二拡散層はドレイン拡散層及びソース拡散層より
も低濃度であることが好ましい。
【００２１】請求項５に記載されているように、半導体
基板上にはメモリセルをともに形成しておくことができ
る。すなわち、本発明は、ＣＭＯＳロジックトランジス
タのみならず、不揮発メモリとＣＭＯＳロジックトラン
ジスタとを混載した半導体装置にも適用することができ
る。
【００２２】低抵抗配線層は、例えば、請求項６に記載
されているように、チタニウムシリサイド（ＴｉＳｉ）
層とすることができる。
【００２３】請求項７は、半導体基板上に素子分離絶縁
膜を形成する第一の過程と、第一トランジスタ形成領域
内に第一導電型ウェル及び第二導電型ウェル、第二トラ
ンジスタ形成領域内に第一導電型ウェル及び第二導電型
ウェルをそれぞれ形成する第二の過程と、第一トランジ
スタ形成領域内及び第二トランジスタ形成領域内におい
て第一トランジスタ及び第二トランジスタのゲート電極
をそれぞれ形成する第三の過程と、第一トランジスタ形
成領域内及び第二トランジスタ形成領域内において第一
トランジスタ及び第二トランジスタの第一のドレイン拡
散層及びソース拡散層をそれぞれ形成する第四の過程
と、第一トランジスタのゲート電極の周囲に、第一のド
レイン拡散層及びソース拡散層の少なくとも何れか一方
において、外縁が第一のドレイン拡散層及びソース拡散
層の先端よりもゲート電極から見て外側に位置するサイ
ドウォールオフセットを有するサイドウォールを形成
し、同時に、第二トランジスタのゲート電極の周囲にサ
イドウォールを形成する第五の過程と、第一トランジス
タ及び第二トランジスタの第二のドレイン拡散層及びソ
ース拡散層を形成する第六の過程と、を備える半導体装
置の製造方法を提供する。
【００２４】請求項８に記載されているように、本方法
は、第一トランジスタ及び第二トランジスタの第二のド
レイン拡散層及びソース拡散層の少なくとも一部を低抵
抗化する第九の過程をさらに備えることが好ましい。
【００２５】請求項９に記載されているように、第二の
ドレイン拡散層及びソース拡散層の低抵抗化としては、
例えば、シリサイド化を行う。
【００２６】第五の過程においては、サイドウォールオ
フセットはドレイン拡散層側とソース拡散層側の何れか
一方だけに設けることもでき、あるいは、請求項１０に
記載されているように、双方に設けることもできる。
【００２７】請求項１１は、半導体基板上に素子分離絶
縁膜を形成する第一の過程と、第一トランジスタ形成領
域内に第一導電型ウェル及び第二導電型ウェル、第二ト
ランジスタ形成領域内に第一導電型ウェル及び第二導電
型ウェル、メモリセル形成領域内にウェルをそれぞれ形
成する第二の過程と、メモリセル形成領域内においてメ
モリセルのゲート電極を形成する第三の過程と、メモリ
セルの拡散層を形成する第四の過程と、第一トランジス
タ形成領域内及び第二トランジスタ形成領域内において
第一トランジスタ及び第二トランジスタのゲート電極を
それぞれ形成する第五の過程と、第一トランジスタ形成
領域内及び第二トランジスタ形成領域内において第一ト
ランジスタ及び第二トランジスタの第一のドレイン拡散
層及びソース拡散層をそれぞれ形成する第六の過程と、
第一トランジスタのゲート電極の周囲に、第一のドレイ
ン拡散層及びソース拡散層の少なくとも何れか一方にお
いて、外縁が第一のドレイン拡散層及びソース拡散層の
先端よりもゲート電極から見て外側に位置するサイドウ
ォールオフセットを有するサイドウォールを形成し、同
時に、第二トランジスタのゲート電極の周囲にサイドウ
ォールを形成する第七の過程と、第一トランジスタ及び
第二トランジスタの第二のドレイン拡散層及びソース拡
散層を形成する第八の過程と、を備える半導体装置の製
造方法を提供する。
【００２８】請求項１２に記載されているように、本方
法は、第一トランジスタ及び第二トランジスタの第二の
ドレイン拡散層及びソース拡散層の少なくとも一部を低
抵抗化する第九の過程をさらに備えることが好ましい。
【００２９】請求項１３に記載されているように、第二
のドレイン拡散層及びソース拡散層の低抵抗化として
は、例えば、シリサイド化を行う。
【００３０】請求項１０と同様に、第七の過程において
は、サイドウォールオフセットはドレイン拡散層側とソ
ース拡散層側の何れか一方だけに設けることもでき、あ
るいは、請求項１４に記載されているように、双方に設
けることもできる。
【００３１】以上のように、本発明によれば、ＣＭＯＳ
ロジックトランジスタと不揮発メモリとを混載する半導
体装置において必要とされる高耐圧トランジスタの形成
において、ＤＤＤ（Ｄｏｕｂｌｅ Ｄｉｆｆｕｓｅｄ
Ｄｒａｉｎ）注入を適用することにより、高耐圧トラン
ジスタの耐圧を向上させることができるとともに、ＬＤ
Ｄサイドウォールを拡張して形成することにより、低濃
度拡散層の露出を防止し、バンド間電流を抑制すること
ができる。
【００３２】なお、本発明は、高耐圧トランジスタと不
揮発メモリとが混載された半導体装置に限定されるもの
ではなく、高耐圧トランジスタに対しても単独で適用す
ることが可能である。
【００３３】
【発明の実施の形態】図１は、本発明の第一の実施形態
に係る半導体装置の断面図である。
【００３４】本実施形態に係る半導体装置は、ＣＭＯＳ
ロジックトランジスタと不揮発メモリとを混載する半導
体装置において必要とされる高耐圧トランジスタとして
形成されている。
【００３５】図１に示すように、本実施形態に係る半導
体装置は、半導体基板１と、半導体基板１の表面に形成
された素子分離絶縁膜２と、素子分離絶縁膜２により画
定された素子形成領域に形成された高耐圧ＮＭＯＳトラ
ンジスタ１０と高耐圧ＰＭＯＳトランジスタ２０と、を
備えている。
【００３６】高耐圧ＮＭＯＳトランジスタ１０は、半導
体基板１の素子形成領域に形成された高耐圧Ｐウェル３
と、高耐圧Ｐウェル３の表面に形成されたゲート酸化膜
３５と、酸化膜３５上に形成されたゲート電極５２と、
ゲート電極５２を覆って形成されたサイドウォール５３
と、高耐圧Ｐウェル３の露出表面に形成された低抵抗配
線層としてのＴｉＳｉ層６７と、高耐圧Ｐウェル３の内
部においてＴｉＳｉ層６７を覆うようにＴｉＳｉ層６７
の下方に形成されたソース／ドレイン拡散層６５と、ソ
ース／ドレイン拡散層６５を覆うようにソース／ドレイ
ン拡散層６５の下方に形成された第二拡散層としてのＤ
ＤＤ層６３と、からなる。
【００３７】また、高耐圧ＰＭＯＳトランジスタ２０
は、半導体基板１の素子形成領域に形成された高耐圧Ｎ
ウェル４と、高耐圧Ｎウェル４の表面に形成されたゲー
ト酸化膜３５と、酸化膜３５上に形成されたゲート電極
５２と、ゲート電極５２を覆って形成されたサイドウォ
ール５３と、高耐圧Ｎウェル４の露出表面に形成された
低抵抗配線層としてのＴｉＳｉ層６７と、高耐圧Ｎウェ
ル４の内部においてＴｉＳｉ層６７を覆うようにＴｉＳ
ｉ層６７の下方に形成されたソース／ドレイン拡散層６
６と、ソース／ドレイン拡散層６６を覆うようにソース
／ドレイン拡散層６６の下方に形成された第二拡散層と
してのＤＤＤ層６４と、からなる。
【００３８】高耐圧ＮＭＯＳトランジスタ１０及び高耐
圧ＰＭＯＳトランジスタ２０の双方において、ＤＤＤ層
６３、６４はソース／ドレイン拡散層６５、６６よりも
不純物濃度は低く設定されている。
【００３９】図１に示すように、高耐圧ＮＭＯＳトラン
ジスタ１０及び高耐圧ＰＭＯＳトランジスタ２０の双方
において、サイドウォール５３は、半導体基板１の表面
に沿って、ドレイン拡散層６５、６６及びソース拡散層
６５、６６の双方に対して、ゲート電極５２の外側に向
かって延びるサイドウォールオフセット５４を有するよ
うに構成されている。
【００４０】このサイドウォールオフセット５４を設け
ることにより、ドレイン拡散層６５、６６及びソース拡
散層６５、６６はサイドウォールオフセット５４の外縁
よりもゲート電極５２に向かってサイドウォール５３の
内側まで延びている。すなわち、ドレイン拡散層６５、
６６及びソース拡散層６５、６６の先端は何れもサイド
ウォール５３又はサイドウォールオフセット５４の下側
に位置している。
【００４１】このため、高耐圧Ｐウェル３及び高耐圧Ｎ
ウェル４の表面は全てＴｉＳｉ層６７で覆われており、
ソース／ドレイン拡散層６５、６６は全く半導体基板１
の表面には露出していない。
【００４２】本実施形態に係る半導体装置においては、
高濃度のソース／ドレイン拡散層６５、６６を低濃度の
ＤＤＤ層６３、６４で包み込むことによって、ジャンク
ション耐圧の確保を図ることができる。
【００４３】さらに、サイドウォール５３を拡張して形
成したサイドウォールオフセット５４により、高耐圧ト
ランジスタ１０、２０のソース／ドレイン拡散層６５、
６６をゲート電極５２のエッジから引き離すことが可能
になり、ひいては、バンド間リーク電流の発生を抑制
し、ソース-ドレイン間耐圧の向上を図ることができ
る。
【００４４】本実施形態に係る半導体装置においては、
厚い酸化膜として機能するサイドウォールオフセット５
４をゲート電極５２のエッジ上にマスク材として残し、
半導体基板１の表面上における低濃度拡散層すなわちＤ
ＤＤ層６３、６４の露出を防止しているため、ＴｉＳｉ
層６７の形成の際に、ＤＤＤ層６３、６４上においてＴ
ｉＳｉ層６７が異常成長を起こす恐れがない。
【００４５】また、ＴｉＳｉ層６７が形成されたソース
／ドレイン拡散層６５、６６に対してのみコンタクトを
とるため、コンタクト抵抗の増大、あるいは、コンタク
ト形成プロセスの追加などの問題が生じない。
【００４６】本実施形態におけるような濃度の異なる拡
散層の作り分けを行うためには、図１９に示した第一の
従来例によれば、イオン注入により拡散層を形成する際
に必要となるフォトリソグラフィー工程に加えて、通
常、２回のフォトリソグラフィー工程及び１回のマスク
材（例えば、ＨＴＯ）の成長工程が必要である。
【００４７】これに対して、本実施形態のように、サイ
ドウォール５３を延長して形成したサイドウォールオフ
セット５４をマスク材として用いれば、フォトリソグラ
フィー工程の追加は１個だけであり、ＴｉＳｉ層６７の
形成以降のプロセスを変更する必要はない。従って、本
実施形態に係る半導体装置を形成するプロセスはロジッ
クトランジスタとの混載に適したプロセスとなってい
る。
【００４８】また、高耐圧トランジスタ１０、２０を形
成する高耐圧ウェル３、４は低濃度であるため、ラッチ
アップ動作を引き起こしやすいという問題を伴うが、本
実施形態に係る半導体装置は、エミッタとなる高濃度ソ
ース／ドレイン拡散層６４、６５を低濃度拡散層６３、
６４で包み込む構造を有しているため、寄生バイポーラ
トランジスタの動作を低減することができる。
【００４９】図２は本発明の第二の実施形態に係る半導
体装置の断面図である。
【００５０】図１に示した第一の実施形態に係る半導体
装置においては、ゲート電極５２からソース拡散層６
５、６６及びドレイン拡散層６５、６６の双方に向かっ
て伸張するサイドウォールオフセット５４を形成した
が、図２に示すように、ゲート電極５２からドレイン拡
散層６５、６６のみに向かって伸張するサイドウォール
オフセット５４ａを形成することも可能である。
【００５１】この場合、ＤＤＤ層６３、６４はサイドウ
ォールオフセット５４ａを形成したドレイン拡散層６
５、６６の下方においてのみ形成される。
【００５２】高耐圧トランジスタの使用状況によって
は、ゲート電極５２とドレイン拡散層６５、６６にのみ
Ｖｐｐ電圧が印加され、Ｖｐｐ電圧がソース拡散層６
５、６６に印可されない場合がある。このため、ゲート
電極５２からソース拡散層６５、６６及びドレイン拡散
層６５、６６の双方に向かって伸張するサイドウォール
オフセット５４を形成することは必ずしも必要ではな
く、本実施形態のように、ゲート電極５２からドレイン
拡散層６５、６６のみに向かって伸張するサイドウォー
ルオフセット５４ａを形成すれば足りる。
【００５３】このように、必要な領域にのみサイドウォ
ールオフセット５４ａを形成することにより、チップ面
積の無用な増加を防ぐことができる。
【００５４】なお、必要に応じて、ゲート電極５２から
ソース拡散層６５、６６のみに向かって伸張するサイド
ウォールオフセット５４ａを形成する場合もある。
【００５５】本発明の第三の実施形態として、半導体装
置の製造方法を図３乃至図１７に示す。本実施形態にお
ける半導体装置の製造方法によれば、高耐圧ＮＭＯＳト
ランジスタ１００、高耐圧ＰＭＯＳトランジスタ１１
０、ＶｃｃＮＭＯＳトランジスタ１２０、ＶｃｃＰＭＯ
Ｓトランジスタ１３０及びメモリセル１４０が半導体基
板上に形成される。
【００５６】先ず、図３に示すように、半導体基板１の
表面に素子分離絶縁膜２を形成した後に、不純物拡散ま
たはイオン注入法を用いて、高耐圧トランジスタ領域の
高耐圧Ｐウェル３及び高耐圧Ｎウェル４、Ｖｃｃトラン
ジスタ領域のＰウェル５及びＮウェル６、並びに、メモ
リセル領域のウェル７を形成する。
【００５７】なお、素子分離絶縁膜２の形成の際に、半
導体基板１の表面には酸化膜８が形成されている。
【００５８】各トランジスタ１００、１１０、１０２、
１３０及びメモリセル１４０のウェル３−７を形成した
後、メモリセル１４０の下地を形成する。
【００５９】先ず、図４に示すように、犠牲酸化膜８を
ウェットエッチにより取り除く。
【００６０】その後、各ウェル３−７の表面上にトンネ
ル酸化膜３１を熱酸化により成長させ、フローティング
ゲートとなる第１のポリシリコン層４１を成長させる。
この第１のポリシリコン層４１は、メモリセル領域以外
では不必要であるため、フォトリソグラフィー技術及び
プラズマエッチングを用いて、高耐圧トランジスタ領域
及びＶｃｃトランジスタ領域における第１のポリシリコ
ン層４１を取り除いた後、図５に示すように、ポリシリ
コン−ポリシリコン間絶縁膜３２（ＯＮＯ膜）を半導体
基板１の全面に成長させる。
【００６１】次に、高耐圧トランジスタ領域及びＶｃｃ
トランジスタ領域（ロジック領域）のゲート酸化膜の形
成を行う。
【００６２】図６に示すように、パターニングされたフ
ォトレジスト１１を用いて、ロジック領域におけるポリ
シリコン-ポリシリコン間絶縁膜３２及びトンネル酸化
膜３１をプラズマエッチングにより取り除く。
【００６３】次いで、フォトレジスト１１を除去し、ロ
ジック領域に一段目の熱酸化膜３３を成長させた後、図
７に示すように、パターニングされたフォトレジスト１
２を用いて、Ｖｃｃトランジスタ領域における一段目の
熱酸化膜３３をウェットエッチングにより取り除く。
【００６４】次いで、フォトレジスト１２を取り除いた
後に、Ｖｃｃトランジスタ領域においてゲート酸化膜３
４を熱酸化により形成する。この際、高耐圧トランジス
タ１００、１１０を形成する高耐圧領域に成長した一段
目の熱酸化膜３３は再び酸化雰囲気にさらされ、二段階
成長によって、ゲート酸化膜３５となる。
【００６５】ゲート酸化膜３４、３５の成長後、図８に
示すように、第２のポリシリコン層４２及びＷＳｉ層４
３を半導体基板１の全面に形成する。
【００６６】続いて、メモリセル１４０の形成を行う。
【００６７】先ず、フォトリソグラフィー技術及びプラ
ズマエッチングを用いて、メモリセル１４０のゲート電
極５１を形成した後、図９に示すように、イオン注入に
対するスルー膜（ＨＴＯ膜）３６を成長させ、イオン注
入により、メモリセル１４０の拡散層６１を形成する。
メモリセル１４０の拡散層６１の濃度はＶｃｃトランジ
スタ１２０、１３０の拡散層と同程度とする。
【００６８】メモリセル１４０を形成した後に、図１０
に示すように、フォトレジスト１３を全面に堆積させ、
このフォトレジスト１３をパターニングした後、プラズ
マエッチングにより、高耐圧トランジスタ１００、１１
０及びＶｃｃトランジスタ１２０、１３０のゲート電極
５２を形成する。
【００６９】次いで、フォトレジスト１３を除去した
後、図１１に示すように、フォトレジスト１４によりＶ
ｃｃトランジスタ領域以外のメモリセル領域及び高耐圧
トランジスタ領域を覆い、Ｖｃｃトランジスタ１２０、
１３０に対してリンおよびボロンのイオン注入を行い、
ＬＤＤ層６２を形成する。
【００７０】次いで、フォトレジスト１４を除去した
後、図１２に示すように、パターニングしたフォトレジ
スト１５で高耐圧ＮＭＯＳトランジスタ１００のみを開
口し、リンのイオン注入により、高耐圧ＮＭＯＳトラン
ジスタ１００のＤＤＤ層６３を形成する。
【００７１】さらに、フォトレジスト１５を除去し、図
１３に示したように、パターニングしたフォトレジスト
１６で高耐圧ＰＭＯＳトランジスタ１１０のみを開口
し、ボロンのイオン注入により、高耐圧ＰＭＯＳトラン
ジスタ１１０のＤＤＤ層６４を形成する。
【００７２】次いで、フォトレジスト１６を除去し、メ
モリセル１４０のゲート電極５１及び高耐圧トランジス
タ１１０、１１０とＶｃｃトランジスタ１２０、１３０
のゲート電極５２の周囲にサイドウォールＨＴＯの成長
を行った後、プラズマエッチにより、サイドウォール５
３を形成する。
【００７３】この際、図１４に示すように、フォトレジ
スト１７を用いて、高耐圧トランジスタ１００、１１０
のサイドウォール５３の拡張を行う。これにより、サイ
ドウォールオフセット５４が高耐圧トランジスタ１０
０、１１０のゲート電極５２の周囲に形成される。
【００７４】サイドウォール５３及びサイドウォールオ
フセット５４を形成した後、Ｖｃｃトランジスタ１２
０、１３０の高濃度拡散層６５、６６を形成する。
【００７５】先ず、図１５に示すように、パターニング
されたフォトレジスト１８を用いて、高耐圧ＮＭＯＳト
ランジスタ１００とＶｃｃＮＭＯＳトランジスタ１２０
にＮチャネル拡散層６５を形成する。
【００７６】さらに、図１６に示すように、フォトレジ
スト１８を除去した後に、パターニングされたフォトレ
ジスト１９を用いて、高耐圧ＰＭＯＳトランジスタ１１
０とＶｃｃＰＭＯＳトランジスタ１３０にＰチャネル拡
散層６６を形成する。
【００７７】これらのＮチャネル拡散層６５及びＰチャ
ネル拡散層６６の形成の際に、サイドウォール５３を延
長して形成したサイドウォールオフセット５４により、
高濃度拡散層６５、６６と高耐圧トランジスタ１００、
１１０のゲート電極５２とのオーバーラップ部分がなく
なっているため、バンド間電流を抑制することが可能に
なっている。
【００７８】Ｎチャネル拡散層６５及びＰチャネル拡散
層６６の形成に続いて、図１７に示すように、拡散層６
５、６６のＴｉＳｉ化を行う。
【００７９】拡散層６５、６６のＴｉＳｉ化において
は、サイドウォールオフセット５４により、低濃度拡散
層６３、６４の露出が完全に抑えられているため、Ｖｃ
ｃトランジスタ１２０、１３０の本来の製造プロセスに
変更を加えることなく、拡散層６５、６６をＴｉＳｉ化
することが可能である。
【００８０】先ず、フォトレジスト１９を除去し、Ｔｉ
Ｓｉ化の形成を促すアモルファス化ヒ素の注入を半導体
基板１の全面に対して行った後、拡散層６５、６６上の
酸化膜をプラズマエッチング及びウェットエッチングに
より取り除き、チタンスパッタリングを半導体基板１の
全面に対して行う。
【００８１】さらに、熱処理及び余剰Ｔｉのウェットエ
ッチングを行い、ＴｉＳｉ層６７を形成する。
【００８２】以降、層間絶縁膜を形成し、コンタクトの
形成、多層配線形成プロセスへと続く。これにより、メ
モリセル１４０、高耐圧トランジスタ１００、１１０及
びＶｃｃトランジスタ１２０、１３０を混載した半導体
措置が形成される。
【００８３】図１８は、第四の実施形態に係る半導体装
置の製造方法を示す。
【００８４】本実施形態に係る製造方法は、上述の第三
の実施形態に係る製造方法と比較して、ドレイン拡散層
６５、６６上においてのみサイドウォールオフセット５
４ａを形成した点が異なっている。
【００８５】このようなサイドウォールオフセット５４
ａは、第三の実施形態における図１４に示した工程にお
いて、フォトレジスト１７のパターンを変更することに
より、形成することができる。
【００８６】なお、ドレイン拡散層６５、６６上におい
てのみサイドウォールオフセット５４ａを形成する場合
には、ＤＤＤ層６３、６４はドレイン拡散層６５、６６
の下方においてのみ形成される。
【００８７】高耐圧トランジスタの使用状況によって
は、ゲート電極５２とドレイン拡散層６５、６６にのみ
Ｖｐｐ電圧が印加され、Ｖｐｐ電圧がソース拡散層６
５、６６に印可されない場合がある。このため、本実施
形態のように、ゲート電極５２からドレイン拡散層６
５、６６のみに向かって伸張するサイドウォールオフセ
ット５４ａを形成すれば足りる場合がある。
【００８８】このように、必要な領域にのみサイドウォ
ールオフセット５４ａを形成することにより、チップ面
積の無用な増加を防ぐことができる。
【００８９】
【発明の効果】以上のように、本発明によれば、高濃度
のソース／ドレイン拡散層を第二拡散層、例えば、低濃
度ＤＤＤ層で覆うことによって、ジャンクション耐圧の
確保を図ることができる。
【００９０】さらに、サイドウォールを拡張して形成し
たサイドウォールオフセットにより、高耐圧トランジス
タのソース／ドレイン拡散層をゲート電極のエッジから
引き離すことが可能になり、バンド間リーク電流の発生
を抑制し、ソース-ドレイン間耐圧の向上を図ることが
できる。
【００９１】また、厚い酸化膜からなるサイドウォール
オフセットはゲート電極のエッジ上においてマスク材と
して機能するため、半導体基板の表面上における第二拡
散層の露出を防止することができ、低抵抗配線層の形成
の際に、第二拡散層上において低抵抗配線層が異常成長
を起こす恐れがない。
【００９２】さらに、サイドウォールオフセットを必要
な領域（例えば、ドレイン拡散層上）にのみを形成する
ことにより、チップ面積の無用な増加を防止することも
可能である。
【図面の簡単な説明】
【図１】本発明の第一の実施形態に係る半導体装置の断
面図である。
【図２】本発明の第二の実施形態に係る半導体装置の断
面図である。
【図３】本発明の第三の実施形態に係る半導体装置の製
造方法の一工程を示す断面図である。
【図４】本発明の第三の実施形態に係る半導体装置の製
造方法の一工程を示す断面図である。
【図５】本発明の第三の実施形態に係る半導体装置の製
造方法の一工程を示す断面図である。
【図６】本発明の第三の実施形態に係る半導体装置の製
造方法の一工程を示す断面図である。
【図７】本発明の第三の実施形態に係る半導体装置の製
造方法の一工程を示す断面図である。
【図８】本発明の第三の実施形態に係る半導体装置の製
造方法の一工程を示す断面図である。
【図９】本発明の第三の実施形態に係る半導体装置の製
造方法の一工程を示す断面図である。
【図１０】本発明の第三の実施形態に係る半導体装置の
製造方法の一工程を示す断面図である。
【図１１】本発明の第三の実施形態に係る半導体装置の
製造方法の一工程を示す断面図である。
【図１２】本発明の第三の実施形態に係る半導体装置の
製造方法の一工程を示す断面図である。
【図１３】本発明の第三の実施形態に係る半導体装置の
製造方法の一工程を示す断面図である。
【図１４】本発明の第三の実施形態に係る半導体装置の
製造方法の一工程を示す断面図である。
【図１５】本発明の第三の実施形態に係る半導体装置の
製造方法の一工程を示す断面図である。
【図１６】本発明の第三の実施形態に係る半導体装置の
製造方法の一工程を示す断面図である。
【図１７】本発明の第三の実施形態に係る半導体装置の
製造方法の一工程を示す断面図である。
【図１８】本発明の第四の実施形態に係る半導体装置の
製造方法の一工程を示す断面図である。
【図１９】第一の従来例に係る半導体装置の断面図であ
る。
【図２０】第二の従来例に係る半導体装置の断面図であ
る。
【符号の説明】
１ Ｐ型半導体基板 ２ 素子分離絶縁膜 ３ 高耐圧ＮＭＯＳトランジスタのＰウェル ４ 高耐圧ＰＭＯＳトランジスタのＮウェル ５ ＶｃｃＮＭＯＳトランジスタのＰウェル ６ ＶｃｃＰＭＯＳトランジスタのＮウェル ７ メモリセルのウェル ８ 犠牲酸化膜 １０ 高耐圧ＮＭＯＳトランジスタ ２０ 高耐圧ＰＭＯＳトランジスタ １１−１９ フォトレジスト ３１ トンネル酸化膜 ３２ ポリシリコン-ポリシリコン間絶縁膜 ３３ 熱酸化膜 ３４ Ｖｃｃトランジスタのゲート酸化膜 ３５ 高耐圧トランジスタのゲート酸化膜 ３６ スルー膜 ４１ 第１のポリシリコン層 ４２ 第２のポリシリコン層 ４３ ＷＳｉ層 ５１ メモリセルのゲート電極 ５２ 高耐圧トランジスタ及びＶｃｃトランジスタのゲ
ート電極 ５３ サイドウォール ５４、５４ａ サイドウォールオフセット ６１ メモリセルの拡散層 ６２ ＶｃｃトランジスタのＬＤＤ層 ６３ 高耐圧ＮＭＯＳトランジスタのＤＤＤ層 ６４ 高耐圧ＰＭＯＳトランジスタのＤＤＤ層 ６５ ＶｃｃＮＭＯＳトランジスタのソース／ドレイン
拡散層 ６６ ＶｃｃＰＭＯＳトランジスタのソース／ドレイン
拡散層 ６７ ＴｉＳｉ層 １００ 高耐圧ＮＭＯＳトランジスタ １１０ 高耐圧ＰＭＯＳトランジスタ １２０ ＶｃｃＮＭＯＳトランジスタ １３０ ＶｃｃＰＭＯＳトランジスタ １４０ メモリセル
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/788 29/792 Ｆターム(参考） 5F001 AD17 AD44 AD61 AD62 AF25 AG10 AG40 5F040 DA19 DB03 DC01 EC07 EE05 EF02 EF13 EH02 EK05 FB02 FC28 5F048 AA01 AA05 AA07 AA09 AB01 AC03 AC06 BB05 BB08 BB12 BB16 BC03 BC06 BC07 BE01 BE03 BE05 BF06 BG12 DA23 DA25 5F083 GA06 GA24 GA28 JA35 NA01 PR03 PR09 PR21 PR44 PR46 PR56 ZA05 ZA07

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板と、前記半導体基板の表面に
    形成された素子分離絶縁膜と、前記素子分離絶縁膜によ
    り画定された素子形成領域内において、前記半導体基板
    の表面に形成されたゲート電極と、前記ゲート電極を覆
    って形成されたサイドウォールと、前記半導体基板の表
    面に形成されたドレイン拡散層及びソース拡散層と、か
    らなる半導体装置において、 前記サイドウォールは、前記半導体基板の表面に沿っ
    て、前記ドレイン拡散層及び前記ソース拡散層が形成さ
    れる領域の少なくとも何れか一方において、前記ゲート
    電極の外側に向かって延びるサイドウォールオフセット
    を有しており、 前記ドレイン拡散層及びソース拡散層の少なくとも何れ
    か一方は前記サイドウォールオフセットの外縁よりも前
    記ゲート電極に向かって前記サイドウォールの内側まで
    延びており、 前記ドレイン拡散層又はソース拡散層の表面には、前記
    サイドウォールオフセット又は前記サイドウォールの外
    縁よりも外側において、低抵抗配線層が形成されている
    ことを特徴とする半導体装置。
  2. 【請求項２】 前記サイドウォールオフセットは前記ド
    レイン拡散層及びソース拡散層が形成される双方の領域
    において形成されていることを特徴とする請求項１に記
    載の半導体装置。
  3. 【請求項３】 前記ドレイン拡散層及びソース拡散層の
    下方には、前記ドレイン拡散層及びソース拡散層を包み
    込むようにして第二拡散層がそれぞれ形成されているこ
    とを特徴とする請求項１又は２に記載の半導体装置。
  4. 【請求項４】 前記第二拡散層は前記ドレイン拡散層及
    びソース拡散層よりも低濃度であることを特徴とする請
    求項３に記載の半導体装置。
  5. 【請求項５】 前記半導体基板上にはメモリセルが形成
    されていることを特徴とする請求項１乃至４の何れか一
    項に記載の半導体装置。
  6. 【請求項６】 前記低抵抗配線層はチタニウムシリサイ
    ド（ＴｉＳｉ）層であることを特徴とする請求項１乃至
    ５の何れか一項に記載の半導体装置。
  7. 【請求項７】 半導体基板上に素子分離絶縁膜を形成す
    る第一の過程と、 第一トランジスタ形成領域内に第一導電型ウェル及び第
    二導電型ウェル、第二トランジスタ形成領域内に第一導
    電型ウェル及び第二導電型ウェルをそれぞれ形成する第
    二の過程と、 前記第一トランジスタ形成領域内及び前記第二トランジ
    スタ形成領域内において第一トランジスタ及び第二トラ
    ンジスタのゲート電極をそれぞれ形成する第三の過程
    と、 前記第一トランジスタ形成領域内及び前記第二トランジ
    スタ形成領域内において第一トランジスタ及び第二トラ
    ンジスタの第一のドレイン拡散層及びソース拡散層をそ
    れぞれ形成する第四の過程と、 前記第一トランジスタのゲート電極の周囲に、前記第一
    のドレイン拡散層及びソース拡散層の少なくとも何れか
    一方において、外縁が前記第一のドレイン拡散層及びソ
    ース拡散層の先端よりも前記ゲート電極から見て外側に
    位置するサイドウォールオフセットを有するサイドウォ
    ールを形成し、同時に、前記第二トランジスタのゲート
    電極の周囲にサイドウォールを形成する第五の過程と、 前記第一トランジスタ及び前記第二トランジスタの第二
    のドレイン拡散層及びソース拡散層を形成する第六の過
    程と、 を備える半導体装置の製造方法。
  8. 【請求項８】 前記第一トランジスタ及び前記第二トラ
    ンジスタの第二のドレイン拡散層及びソース拡散層の少
    なくとも一部を低抵抗化する第七の過程をさらに備える
    ことを特徴とする請求項７に記載の半導体装置の製造方
    法。
  9. 【請求項９】 前記第一トランジスタ及び前記第二トラ
    ンジスタの第二のドレイン拡散層及びソース拡散層の少
    なくとも一部をシリサイド化することを特徴とする請求
    項８に記載の半導体装置の製造方法。
  10. 【請求項１０】 前記第五の過程において、前記第一の
    ドレイン拡散層及びソース拡散層の双方において前記サ
    イドウォールオフセットを形成することを特徴とする請
    求項７乃至９の何れか一項に記載の半導体装置の製造方
    法。
  11. 【請求項１１】 半導体基板上に素子分離絶縁膜を形成
    する第一の過程と、 第一トランジスタ形成領域内に第一導電型ウェル及び第
    二導電型ウェル、第二トランジスタ形成領域内に第一導
    電型ウェル及び第二導電型ウェル、メモリセル形成領域
    内にウェルをそれぞれ形成する第二の過程と、 前記メモリセル形成領域内においてメモリセルのゲート
    電極を形成する第三の過程と、 前記メモリセルの拡散層を形成する第四の過程と、 前記第一トランジスタ形成領域内及び前記第二トランジ
    スタ形成領域内において第一トランジスタ及び第二トラ
    ンジスタのゲート電極をそれぞれ形成する第五の過程
    と、 前記第一トランジスタ形成領域内及び前記第二トランジ
    スタ形成領域内において第一トランジスタ及び第二トラ
    ンジスタの第一のドレイン拡散層及びソース拡散層をそ
    れぞれ形成する第六の過程と、 前記第一トランジスタのゲート電極の周囲に、前記第一
    のドレイン拡散層及びソース拡散層の少なくとも何れか
    一方において、外縁が前記第一のドレイン拡散層及びソ
    ース拡散層の先端よりも前記ゲート電極から見て外側に
    位置するサイドウォールオフセットを有するサイドウォ
    ールを形成し、同時に、前記第二トランジスタのゲート
    電極の周囲にサイドウォールを形成する第七の過程と、 前記第一トランジスタ及び前記第二トランジスタの第二
    のドレイン拡散層及びソース拡散層を形成する第八の過
    程と、 を備える半導体装置の製造方法。
  12. 【請求項１２】 前記第一トランジスタ及び前記第二ト
    ランジスタの第二のドレイン拡散層及びソース拡散層の
    少なくとも一部を低抵抗化する第九の過程をさらに備え
    ることを特徴とする請求項１１に記載の半導体装置の製
    造方法。
  13. 【請求項１３】 前記第一トランジスタ及び前記第二ト
    ランジスタの第二のドレイン拡散層及びソース拡散層の
    少なくとも一部をシリサイド化することを特徴とする請
    求項１２に記載の半導体装置の製造方法。
  14. 【請求項１４】 前記第七の過程において、前記第一の
    ドレイン拡散層及びソース拡散層の双方において前記サ
    イドウォールオフセットを形成することを特徴とする請
    求項１１乃至１３の何れか一項に記載の半導体装置の製
    造方法。
JP10888499A 1999-04-16 1999-04-16 半導体装置及びその製造方法 Expired - Fee Related JP3381147B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP10888499A JP3381147B2 (ja) 1999-04-16 1999-04-16 半導体装置及びその製造方法
TW089107045A TW447135B (en) 1999-04-16 2000-04-13 Semiconductor device and method of fabricating the same
US09/550,405 US20020053710A1 (en) 1999-04-16 2000-04-14 Semiconductor device having a high breakdown voltage
KR1020000019874A KR20010014742A (ko) 1999-04-16 2000-04-15 반도체장치 및 그 제조방법
US09/848,157 US20010028065A1 (en) 1999-04-16 2001-05-03 Semiconductor device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10888499A JP3381147B2 (ja) 1999-04-16 1999-04-16 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2000299390A true JP2000299390A (ja) 2000-10-24
JP3381147B2 JP3381147B2 (ja) 2003-02-24

Family

ID=14496047

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10888499A Expired - Fee Related JP3381147B2 (ja) 1999-04-16 1999-04-16 半導体装置及びその製造方法

Country Status (4)

Country Link
US (2) US20020053710A1 (ja)
JP (1) JP3381147B2 (ja)
KR (1) KR20010014742A (ja)
TW (1) TW447135B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020034561A (ko) * 2000-11-02 2002-05-09 박종섭 반도체장치 및 그 제조방법
JP2002252346A (ja) * 2001-02-22 2002-09-06 Nec Corp 半導体装置とその製造方法
JP2006190831A (ja) * 2005-01-06 2006-07-20 Fujitsu Ltd 半導体装置とその製造方法
JP2006270044A (ja) * 2005-03-22 2006-10-05 Hynix Semiconductor Inc フラッシュメモリ素子の製造方法
JP2008522441A (ja) * 2004-12-03 2008-06-26 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 特定のディメンションのゲート・サイドウォールスペーサを用いて半導体アレンジメントを形成する方法
JP2009302575A (ja) * 2001-03-01 2009-12-24 Hynix Semiconductor Inc 非常に短いゲート形状を有するトランジスタとメモリセルの製造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004111746A (ja) * 2002-09-19 2004-04-08 Fujitsu Ltd 半導体装置及びその製造方法
KR100490288B1 (ko) * 2003-06-30 2005-05-18 주식회사 하이닉스반도체 플래쉬 메모리 소자 제조 방법
KR100690924B1 (ko) * 2005-12-21 2007-03-09 삼성전자주식회사 반도체 집적 회로 장치와 그 제조 방법
EP2150981B1 (en) * 2007-05-29 2018-05-09 X-FAB Semiconductor Foundries AG Mos transistor with a p-field implant overlying each end of a gate thereof
EP2340561B1 (en) * 2008-10-23 2012-12-12 Nxp B.V. Multi-transistor memory cell
US9184097B2 (en) * 2009-03-12 2015-11-10 System General Corporation Semiconductor devices and formation methods thereof
JP5420345B2 (ja) * 2009-08-14 2014-02-19 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9812543B2 (en) * 2016-03-04 2017-11-07 Globalfoundries Inc. Common metal contact regions having different Schottky barrier heights and methods of manufacturing same
US10276791B1 (en) 2017-11-09 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Resistive random access memory device
TWI757145B (zh) * 2020-04-13 2022-03-01 力旺電子股份有限公司 記憶體裝置及其製造方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020034561A (ko) * 2000-11-02 2002-05-09 박종섭 반도체장치 및 그 제조방법
JP2002252346A (ja) * 2001-02-22 2002-09-06 Nec Corp 半導体装置とその製造方法
US6646295B2 (en) 2001-02-22 2003-11-11 Nec Electronics Corporation Semiconductor device
JP2009302574A (ja) * 2001-03-01 2009-12-24 Hynix Semiconductor Inc 非常に短いゲート形状を有するトランジスタとメモリセルの製造方法
US8946003B2 (en) 2001-03-01 2015-02-03 SK Hynix Inc. Method of forming transistors with ultra-short gate feature
US8288219B2 (en) 2001-03-01 2012-10-16 Hynix Semiconductor, Inc. Method of forming a non-volatile memory cell using off-set spacers
JP2010004070A (ja) * 2001-03-01 2010-01-07 Hynix Semiconductor Inc 非常に短いゲート形状を有するトランジスタとメモリセルの製造方法
JP2010004069A (ja) * 2001-03-01 2010-01-07 Hynix Semiconductor Inc 非常に短いゲート形状を有するトランジスタとメモリセルの製造方法
JP2009302575A (ja) * 2001-03-01 2009-12-24 Hynix Semiconductor Inc 非常に短いゲート形状を有するトランジスタとメモリセルの製造方法
JP2008522441A (ja) * 2004-12-03 2008-06-26 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 特定のディメンションのゲート・サイドウォールスペーサを用いて半導体アレンジメントを形成する方法
US7419864B2 (en) 2005-01-06 2008-09-02 Fujitsu Limited Semiconductor device and method of manufacturing the same
US7285838B2 (en) 2005-01-06 2007-10-23 Fujitsu Limited Semiconductor device and method of manufacturing the same
JP2006190831A (ja) * 2005-01-06 2006-07-20 Fujitsu Ltd 半導体装置とその製造方法
JP2006270044A (ja) * 2005-03-22 2006-10-05 Hynix Semiconductor Inc フラッシュメモリ素子の製造方法

Also Published As

Publication number Publication date
JP3381147B2 (ja) 2003-02-24
TW447135B (en) 2001-07-21
KR20010014742A (ko) 2001-02-26
US20010028065A1 (en) 2001-10-11
US20020053710A1 (en) 2002-05-09

Similar Documents

Publication Publication Date Title
US7560329B2 (en) Semiconductor device and method for fabricating the same
JP4850174B2 (ja) 半導体装置及びその製造方法
US7422949B2 (en) High voltage transistor and method of manufacturing the same
EP0938136A1 (en) Semiconductor device with salicide structure and fabrication method thereof
JP3381147B2 (ja) 半導体装置及びその製造方法
EP1005081A2 (en) Semiconductor nonvolatile memory and manufacturing method thereof
CN101026169A (zh) 半导体集成电路器件及其制造方法
WO2004084314A1 (ja) 半導体装置とその製造方法
US7220631B2 (en) Method for fabricating semiconductor device having high withstand voltage transistor
JP3008854B2 (ja) 不揮発性半導体記憶装置の製造方法
JPH09232546A (ja) 不揮発性メモリ装置及びその製造方法
US7919367B2 (en) Method to increase charge retention of non-volatile memory manufactured in a single-gate logic process
JP2000133729A (ja) 非サリサイド処理不揮発性メモリセル、非サリサイド処理高電圧トランジスタ、及びサリサイド処理接合低電圧トランジスタを含む電子デバイスの製法および電子デバイス
JP3193845B2 (ja) 半導体装置及びその製造方法
US6451653B2 (en) Manufacturing process for the integration in a semiconductor chip of an integrated circuit including a high-density integrated circuit components portion and a high-performance logic integrated circuit components portion
JP3425882B2 (ja) 半導体装置の製造方法
US6008093A (en) Method of making a mask ROM
US6492234B1 (en) Process for the selective formation of salicide on active areas of MOS devices
US20060134874A1 (en) Manufacture method of MOS semiconductor device having extension and pocket
JP2005093458A (ja) 半導体装置およびその製造方法
JP2000223670A (ja) 電界効果型トランジスタ及びその製造方法
US6489210B1 (en) Method for forming dual gate in DRAM embedded with a logic circuit
US6933199B1 (en) Method for integrating non-volatile memory with high-voltage and low-voltage logic in a salicide process
JPH0888362A (ja) 半導体装置とその製造方法
JP3003747B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071220

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081220

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091220

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091220

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101220

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101220

Year of fee payment: 8

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101220

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111220

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111220

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121220

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121220

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131220

Year of fee payment: 11

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees