JP2000299470A - 半導体装置およびその作製方法 - Google Patents

Abstract

(57)【要約】 【課題】 ＴＦＴ特性の高い半導体装置を実現する。 【解決手段】 半導体薄膜に対するレーザー光の照射に
よる結晶化工程において、レーザー光を選択的に照射す
る。例えば、アクティブマトリクス型の表示装置の作製
方法において、ドライバー領域１０３のみに対してレー
ザー光を照射する。こうして、結晶質半導体膜からなる
ドライバー領域１０３と非晶質半導体膜からなる画素領
域１０２を備えた信頼性の高い表示装置（液晶表示装
置、ＥＬ表示装置等）を得ることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本願発明は薄膜トランジスタ
（以下、ＴＦＴという）で構成された回路を有する半導
体装置に関する。例えば、液晶表示パネルに代表される
電気光学装置およびその様な電気光学装置を部品として
搭載した電子機器の構成に関する。

【０００２】なお、本明細書中において半導体装置と
は、半導体特性を利用することで機能しうる装置全般を
指し、電気光学装置、半導体回路および電子機器は全て
半導体装置である。

【０００３】

【従来の技術】近年、絶縁表面を有する基板上に形成さ
れた半導体薄膜（厚さ数〜数百ｎｍ程度）を用いて薄膜
トランジスタ（ＴＦＴ）を構成する技術が注目されてい
る。薄膜トランジスタはＩＣや電気光学装置のような電
子デバイスに広く応用され、特に画像表示装置のスイッ
チング素子として開発が急がれている。

【０００４】例えば、液晶表示装置においてはマトリク
ス状に配列された画素を個々に制御する画素部、画素部
を制御するドライバー回路、さらに外部からのデータ信
号を処理するロジック回路（プロセッサ回路やメモリ回
路など）等のあらゆる電気回路にＴＦＴを応用する試み
がなされている。

【０００５】そして、これらの回路（画素部、ドライバ
ー回路等）を一枚の基板上に集積化した構成（システム
・オン・パネル）が知られている。画素部において、画
素はドライバー回路から送られた情報を保持する役割を
果たしており、画素に接続されているＴＦＴのオフ電流
が十分に小さくないと、その情報を保持することができ
ず、良好な表示を得ることはできない。

【０００６】一方、ドライバー回路において、ＴＦＴは
高移動度が要求されており、移動度が高ければ高いほ
ど、回路構造を簡単にでき、且つ、表示装置を高速に動
作させることができる。

【０００７】以上のように、ドライバー回路に配置され
るＴＦＴと画素部に配置されるＴＦＴでは、要求される
特性が異なる。即ち、画素部に配置されるＴＦＴはそれ
ほど高移動度は要求されないが、オフ電流が小さく、且
つ、画素部でその値が均一であることが要求される。逆
に、周辺に配置されるドライバー回路のＴＦＴはオフ電
流よりも移動度が優先され、高移動度が要求される。

【０００８】しかし、従来の作製方法を用いて、同一基
板上に移動度を優先するＴＦＴと、オフ電流の小さいＴ
ＦＴとを信頼性を損なうことなく生産性よく作製するこ
とは、困難であった。

【０００９】

【発明が解決しようとする課題】以上のように、ロジッ
ク回路を内蔵したシステム・オン・パネルを実現するた
めには、従来にない全く新しい構成が求められている。

【００１０】本願発明は、その様な要求に答えるもので
あり、ＡＭ−ＬＣＤに代表される電気光学装置の各回路
を機能に応じて適切な構造のＴＦＴでもって形成し、高
い信頼性を有する電気光学装置を提供することを課題と
する。

【００１１】

【課題を解決するための手段】本明細書で開示する発明
の構成は、同一基板上に形成されたドライバー回路と画
素部とを有する半導体装置において、前記ドライバー回
路に含まれる少なくとも一つのＴＦＴのチャネル形成領
域は、結晶質半導体膜でなり、前記画素部に含まれるＴ
ＦＴのチャネル形成領域は、非晶質半導体膜でなること
を特徴とする半導体装置である。

【００１２】また、上記構成において、前記ドライバー
回路に含まれる少なくとも一つのＴＦＴのチャネル形成
領域はレーザーもしくはそれと同様な強光による照射工
程を経て形成されたことを特徴としている。

【００１３】また、上記構成において、前記ドライバー
回路に含まれる少なくとも一つのＴＦＴ及び前記画素部
に含まれるＴＦＴのチャネル形成領域は、スパッタ法に
より形成された半導体膜からなることを特徴としてい
る。

【００１４】また、上記構成において、前記ドライバー
回路に含まれる少なくとも一つのＴＦＴ及び画素部に含
まれるＴＦＴのゲート絶縁膜は、スパッタ法により形成
された絶縁膜からなることを特徴としている。

【００１５】また、上記構成において、前記結晶質半導
体膜はポリシリコンであり、前記非晶質半導体膜はアモ
ルファスシリコンであることを特徴としている。

【００１６】また、上記各構成において、半導体装置
は、アクティブマトリクス型の表示装置であり、例えば
ＥＬ表示装置、液晶表示装置であることを特徴としてい
る。

【００１７】また、上記構造を実現するための発明の構
成は、同一基板上にドライバー回路と画素部とを有する
半導体装置の作製方法であって、絶縁表面上に非晶質半
導体膜を形成する第１工程と、前記非晶質半導体膜に対
して選択的にレーザーもしくはそれと同様な強光を照射
して前記非晶質半導体膜の一部を結晶質半導体膜とする
第２工程と、前記結晶質半導体膜をパターニングしてド
ライバー回路の半導体層を形成し、前記非晶質半導体膜
をパターニングして画素部の半導体層を形成する第３工
程と、前記半導体層上に絶縁膜を形成する第４工程と、
前記絶縁膜上にゲート電極を形成する第５工程と、を有
することを特徴とする半導体装置の作製方法である。

【００１８】また、上記構成において、前記第４工程は
スパッタ法により行われることを特徴としている。

【００１９】また、他の発明の構成は、同一基板上にド
ライバー回路と画素部とを有する半導体装置の作製方法
であって、絶縁表面上に非晶質半導体膜を形成する第１
工程と、前記非晶質半導体膜上に絶縁膜を形成する第２
工程と、前記絶縁膜を介し、前記非晶質半導体膜に対し
て選択的にレーザーもしくはそれと同様な強光を照射し
て前記非晶質半導体膜の一部を結晶質半導体膜とする第
３工程と、前記結晶質半導体膜をパターニングしてドラ
イバー回路の半導体層を形成し、前記非晶質半導体膜を
パターニングして画素部の半導体層を形成する第４工程
と、前記絶縁膜上にゲート電極を形成する第５工程と、
を有することを特徴とする半導体装置の作製方法であ
る。

【００２０】また、作製方法に関する上記構成におい
て、前記第２工程はスパッタ法により行われることを特
徴としている。

【００２１】また、作製方法に関する上記各構成におい
て、前記第１工程はスパッタ法により行われることを特
徴としている。

【００２２】また、他の発明の構成は、同一基板上にド
ライバー回路と画素部とを有する半導体装置の作製方法
であって、絶縁表面上にゲート電極を形成する第１工程
と、前記ゲート電極上に絶縁膜を形成する第２工程と、
前記絶縁膜上に非晶質半導体膜を形成する第３工程と、
前記非晶質半導体膜に対して選択的にレーザーもしくは
それと同様な強光を照射して前記非晶質半導体膜の一部
を結晶質半導体膜とする第４工程と、前記結晶質半導体
膜をパターニングしてドライバー回路の半導体層を形成
し、前記非晶質半導体膜をパターニングして画素部の半
導体層を形成する第５工程と、を有することを特徴とす
る半導体装置の作製方法である。

【００２３】また、作製方法に関する上記各構成におい
て、前記第５工程の後、ソース領域またはドレイン領域
となる領域に対して１５族または１３族に属する元素を
選択的に添加する第６工程と、半導体層に添加された前
記１３族及び１５族に属する元素を活性化させる処理を
行う第７工程と、を有することを特徴としている。

【００２４】また、作製方法に関する上記各構成におい
て、前記半導体装置は液晶表示装置であることを特徴と
している。

【００２５】また、作製方法に関する上記構成におい
て、活性化させる処理を行う第７工程の後に、前記活性
層上方に層間絶縁膜を形成する第８工程と、前記層間絶
縁膜上に画素電極を形成する第９工程と、前記画素電極
の上にＥＬ層を形成する第１０工程と、前記ＥＬ層の上
に陰極または陽極を形成する第１１工程とを有すること
を特徴としている。

【００２６】また、作製方法に関する上記各構成におい
て、前記半導体装置はＥＬ表示装置であることを特徴と
している。

【００２７】

【発明の実施の形態】本願発明の実施形態について、以
下に説明する。本発明においては、同一基板上に形成さ
れたＡＭ−ＬＣＤやＥＬ表示装置に代表される電気光学
装置の各回路のＴＦＴの活性層として非晶質半導体膜ま
たは結晶質半導体膜を機能に応じて用いることを特徴と
する。例えば、ＡＭ−ＬＣＤやＥＬ表示装置に代表され
る電気光学装置において、画素部に配置されるＴＦＴの
活性層として非晶質半導体膜（アモルファスシリコン膜
等）を用い、ドライバー回路やロジック回路などの様
に、高速動作性能を求められる電気回路に配置されるＴ
ＦＴの活性層として結晶質半導体膜（ポリシリコン膜、
多結晶シリコン膜等）を利用することを特徴とする。

【００２８】上記構成を実現するためには、同一基板上
に非晶質半導体膜を選択的に結晶化して結晶質半導体膜
を形成する必要があり、本願発明は、その形成方法にも
特徴がある。

【００２９】その本願発明の形成方法の一例を図１を用
いて説明する。図１は、基板に形成されたドライバー回
路１０３の非晶質半導体膜のみにエキシマレーザー等の
パルス発振レーザーを照射する場合の例を示した簡略図
である。

【００３０】図１において、１０１は耐熱性を有する基
板であり、ガラス基板、石英基板、シリコン基板、セラ
ミックス基板、金属基板（代表的にはステンレス基板）
を用いれば良い。どの基板を用いる場合においても、必
要に応じて下地膜（好ましくは珪素を主成分とする絶縁
膜）を設けても構わない。なお、図示しないが基板１０
１上には、スパッタ法を用いて成膜された非晶質半導体
膜が設けられている。従って、この段階で実際は明確な
境界は目視できないが、都合上、後に形成される画素部
１０２とドライバー回路１０３とを示した。

【００３１】エキシマレーザー光源１０５から出射され
たレーザー光は、光学系（ビームホモジナイザー１０
６、ミラー１０７等）により、ビーム形状及びエネルギ
ー密度等を調節され、レーザースポット１０８を形成す
る。そして、基板１０１が固定されたＸ−Ｙステージ１
０４をＸ方向またはＹ方向に移動させることによって、
ドライバー回路１０３の非晶質半導体膜のみにレーザー
スポット１０８をレーザースポットスキャン方向１０９
に照射する。ただし、非晶質半導体膜の膜厚等を考慮に
入れて、レーザー光の条件（照射強度、パルス幅、繰り
返し周波数、照射時間、基板温度、ステージの移動速
度、オーバーラップ率等）を実施者が適宜決定する。ま
た、ここでは、レーザー光がもれて画素部１０２に照射
された場合、ＴＦＴの特性にバラツキが生じるため、レ
ーザー光がもれないよう光学系を配置することが重要で
ある。加えて、ドライバー回路と画素部の間隔Ｘも適宜
設定することが必要である。

【００３２】図１に示したレーザー照射方法を用いれ
ば、ドライバー回路１０３のみにレーザー光を照射する
ことが可能となり選択的に非晶質珪素膜を結晶化させる
ことができる。

【００３３】また、レーザー光としては、エキシマレー
ザー等のパルス発振レーザー以外に、アルゴンレーザー
等の連続発振レーザーや連続発光エキシマレーザー等を
用いることも可能である。

【００３４】また、非晶質半導体膜上に絶縁膜を形成し
た後、上記レーザー光の照射を行う工程としてもよい。

【００３５】図６は、アルゴンレーザー等の連続発振レ
ーザーを照射する場合の例を示している。図６におい
て、６０１は基板、６０６はビームエキスパンダー、６
０７はガルバノメータ、６０４は一軸動作ステージであ
る。また、図示しないが基板６０１上には、スパッタ法
を用いた非晶質半導体膜が設けられている。

【００３６】アルゴンレーザー光源６０５から出射され
たレーザー光は、光学系（ビームエキスパンダー６０
６、ガルバノメータ６０７、ｆ−シータレンズ６０８
等）により、ビーム形状及びエネルギー密度等を調節さ
れ、レーザースポット６０９を形成する。そして、ガル
バノメータを振動させることによりレーザースポット６
０９をレーザースポットスキャン方向６１０と平行な方
向に振動させると同時に、基板６０１が固定された一軸
動作ステージ６０４を一方向（一軸動作ステージの動作
方向６１１）にステップ移動（ステップの間隔はスポッ
ト径程度とする）させることによって、ドライバー回路
６０３の非晶質半導体膜のみを結晶化する。図１に示し
たレーザー照射方法と同様に、レーザー光がもれて画素
部６０２に照射されないよう光学系を配置することが重
要である。

【００３７】図６に示したレーザー照射方法を用いれ
ば、図１に示したレーザー照射方法と同様にドライバー
回路のみにレーザー光を照射することが可能となり選択
的に非晶質珪素膜を結晶化させることができる。

【００３８】また、図１及び図６の構成に加えて、レー
ザー光がもれて画素部に照射されないよう通常のフォト
リソグラフィー工程を用いたレジストマスクを基板に形
成してもよいし、フォトマスクを用いてもよい。

【００３９】また、図１及び図６では、スポットレーザ
ーを形成する例を示したが、特に限定されず、マスクを
用いて選択的に線状レーザー光を照射する構成としても
よい。あるいはソプラに代表される大面積スポットレー
ザーをドライバー回路サイズに加工し、ドライバー回路
の非晶質半導体領域を同時に結晶化させる工程を用いて
も良い。

【００４０】上記本願発明のレーザー光の照射方法を利
用して同一基板上にドライバー回路と画素部とを一体形
成したＡＭ−ＬＣＤの断面図を図４（Ｃ）に示してい
る。なお、ここではドライバー回路を構成する基本回路
としてＣＭＯＳ回路を示し、画素部のＴＦＴとしてはダ
ブルゲート構造のＴＦＴを示している。勿論、ダブルゲ
ート構造に限らずトリプルゲート構造やシングルゲート
構造などとしても良い。

【００４１】２０２は下地膜として設けた酸化珪素膜で
あり、その上にドライバー回路のＴＦＴの活性層、画素
部のＴＦＴの活性層および保持容量の下部電極となる半
導体層が形成される。なお、本明細書中において「電
極」とは、「配線」の一部であり、他の配線との電気的
接続を行う箇所、または半導体層と交差する箇所を指
す。従って、説明の便宜上、「配線」と「電極」とを使
い分けるが、「配線」という文言に「電極」は常に含め
られているものとする。

【００４２】図４（Ｃ）において、ドライバー回路のＴ
ＦＴの活性層は、Ｎチャネル型ＴＦＴ（以下、ＮＴＦＴ
という）のソース領域２２１、ドレイン領域２２０、Ｌ
ＤＤ（ライトドープトドレイン）領域２２８およびチャ
ネル形成領域２０９、並びにＰチャネル型ＴＦＴ（以
下、ＰＴＦＴという）のソース領域２１５、ドレイン領
域２１６およびチャネル形成領域２１７で形成される。

【００４３】また、画素部のＴＦＴ（ここではＮＴＦＴ
を用いる。）の活性層は、ソース領域２２２、ドレイン
領域２２４、ＬＤＤ領域２２９およびチャネル形成領域
２１２で形成される。さらに、ドレイン領域２２４から
延長された半導体層を保持容量の下部電極２２６として
用いる。

【００４４】なお、図１では下部電極２２６が画素部の
ＴＦＴのドレイン領域２２４と直接的に接続されている
が、間接的に接続させて下部電極２２６とドレイン領域
２２４とが電気的に接続するような構造としても良い。

【００４５】この下部電極２２６には、半導体層に対し
て１５族に属する元素が添加されている。即ち、保持容
量の上部配線２０６ｆに電圧を印加しなくても、そのま
ま電極として用いることが可能となっているため、ＡＭ
−ＬＣＤの消費電力の低減に有効である。

【００４６】また、画素部のＴＦＴのチャネル形成領域
２１２はアモルファス状態の半導体膜とであり、ドライ
バー回路のＴＦＴのチャネル形成領域２０９、２１７
は、結晶性を有する結晶質半導体膜である点も本願発明
の特徴の一つである。

【００４７】また、各ＴＦＴのチャネル形成領域２０
９、２１２、２１７は、スパッタ法を用いて形成された
半導体膜であり、膜中の水素濃度が低い点も本願発明の
一つである。スパッタ法により成膜した半導体膜はプラ
ズマＣＶＤ法により成膜した半導体膜と比較して水素濃
度が一桁以上低く、脱水素処理をしなくとも成膜後、連
続的にレーザー結晶化できる。一方、プラズマＣＶＤ法
を用いたプロセスでは、爆発の危険性が高く、作業環境
の安全性の観点からは不利であった。本願発明において
は、安全性及び生産性を優先するため、非晶質半導体膜
（アモルファスシリコン膜等）や、絶縁膜や、導電層等
の薄膜形成をスパッタ法で形成することを特徴とする。
さらに好ましくは、大気からの汚染防止のため、可能な
限り各膜を連続成膜する。

【００４８】また、ここでは、各ＴＦＴのゲート絶縁膜
２０５を同じ膜厚の同一絶縁膜としたが、特に限定され
ない。例えば、回路特性に応じて同一基板上に異なるゲ
ート絶縁膜を有するＴＦＴが少なくとも二種類以上存在
する構成としてもよい。なお、半導体膜とゲート絶縁膜
をスパッタ法を用いて連続的に形成すると良好な界面が
得られるため好ましい。

【００４９】次に、ゲート絶縁膜２０５の上にはドライ
バー回路のＴＦＴのゲート配線２０６ｄ、と、画素部の
ＴＦＴのゲート配線２０６ｅが形成される。また、同時
に保持容量の下部電極２２６上にはゲート絶縁膜２０５
を介して保持容量の上部電極２０６ｆが形成される。

【００５０】本発明の配線材料としては、代表的には、
導電性を有する珪素膜（例えばリンドープシリコン膜、
ボロンドープシリコン膜等）や金属膜（例えばタングス
テン膜、タンタル膜、モリブデン膜、チタン膜、アルミ
ニウム膜、銅膜等）でも良いし、前記金属膜をシリサイ
ド化したシリサイド膜、窒化した金属膜（窒化タンタル
膜、窒化タングステン膜、窒化チタン膜等）でも良い。
また、これらを自由に組み合わせて積層しても良い。

【００５１】また、前記金属膜を用いる場合には、金属
膜の酸化を防止するために珪素膜との積層構造とするこ
とが望ましい。また、酸化防止という意味では、金属膜
を窒化珪素膜で覆った構造が有効である。

【００５２】次に、２３０は第１層間絶縁膜であり、珪
素を含む絶縁膜（単層または積層）で形成される。珪素
を含む絶縁膜としては、酸化珪素膜、窒化珪素膜、酸化
窒化珪素膜（酸素よりも窒素の含有量の方が多い）、窒
化酸化珪素膜（窒素よりも酸素の含有量の方が多い）を
用いることができる。

【００５３】そして、第１層間絶縁膜２３０にはコンタ
クトホールが設けられ、ドライバー回路のＴＦＴのソー
ス配線２３１、２３３、ドレイン配線２３２、および画
素部のＴＦＴのソース配線２３４、ドレイン配線２３５
が形成される。その上にはパッシベーション膜２３６、
第２層間絶縁膜２３７が形成され、コンタクトホールを
設けた後、画素電極２３８が形成される。

【００５４】なお、図４（Ｃ）ではブラックマスク（遮
光膜）を形成していないが、特に限定されず、必要に応
じて形成すれば良い。例えば、対向基板に遮光膜を設け
る構成としても良いし、各ＴＦＴの下または上にゲート
配線と同様の材料を用いた遮光膜を設けるような構造と
しても良い。

【００５５】第２層間絶縁膜２３７としては、比誘電率
の小さい樹脂膜が好ましい。樹脂膜としては、ポリイミ
ド膜、アクリル膜、ポリアミド膜、ＢＣＢ（ベンゾシク
ロブテン）膜などを用いることができる。

【００５６】また、画素電極２３８としては、透過型Ａ
Ｍ−ＬＣＤを作製するのであればＩＴＯ膜に代表される
透明導電膜を、反射型ＡＭ−ＬＣＤを作製するのであれ
ばアルミニウム膜に代表される反射率の高い金属膜を用
いれば良い。

【００５７】なお、図４では画素電極２３８がドレイン
電極２３５を介して画素部のＴＦＴのドレイン領域２２
４と電気的に接続されているが、画素電極２３８とドレ
イン領域２２４とが直接的に接続するような構造として
も良い。

【００５８】以上のような構造でなるＡＭ−ＬＣＤは、
機能に応じて適切な構造のＴＦＴでもって各回路が形成
されるため、駆動能力、信頼性、及び生産性が高い点に
特徴がある。

【００５９】以上の構成でなる本願発明について、以下
に示す実施例でもってさらに詳細な説明を行うこととす
る。

【００６０】

【実施例】［実施例１］本実施例では、「発明の実施の
形態」で説明した図４（Ｃ）の構造を実現するための作
製工程について説明する。説明には図２〜４を用いる。

【００６１】まず、基板としてガラス基板２０１を用意
し、その上に２００ｎｍ厚の酸化珪素膜（下地膜とも呼
ぶ）２０２と厚さ５５ｎｍの非晶質珪素膜２０３ａとを
大気解放しないまま連続的にスパッタ法にて成膜した。
（図２（Ａ））こうすることで非晶質珪素膜２０３ａの
下表面に大気中に含まれるボロン等の不純物が吸着する
ことを防ぐことができる。

【００６２】なお、本実施例では非晶質半導体膜とし
て、非晶質珪素（アモルファスシリコン）膜を用いた
が、他の半導体膜であっても構わない。非晶質シリコン
ゲルマニウム膜でも良い。また、下地膜及び半導体膜の
形成手段としては、ＰＣＶＤ法、ＬＰＣＶＤ法またはス
パッタ法等を用いることができる。中でも安全性及び生
産性の面で優れているためスパッタ法が望ましい。本実
施例で用いたスパッタ装置は、チャンバーと、チャンバ
ー内を真空にする排気系と、スパッタ用のガスをチャン
バー内に導入するガス導入系と、ターゲットやＲＦ電極
等からなる電極系と、電極系に接続されたスパッタリン
グ電源とを備えている。本実施例では、スパッタ用のガ
スとしてアルゴン（Ａｒ）、ターゲットとしてシリコン
ターゲットを用いた。

【００６３】本実施例においては、画素部のＴＦＴのチ
ャネル形成領域は非晶質珪素膜（非晶質珪素膜からなる
ＮＴＦＴの電界効果移動度μ_FEは１．０ｃｍ²／Ｖｓよ
り小さい）で構成することとなるので、チャネル長、非
晶質珪素膜の膜厚を適宜設定する必要がある。

【００６４】次に、非晶質珪素膜２０４ａの結晶化を行
う。結晶化の手段としては、レーザー結晶化、触媒元素
を用いた熱結晶化等の公知の技術を用いる。本実施例で
は、図１に簡略に示したレーザー照射方法を用いてレー
ザー結晶化を行った。エキシマレーザー光源１０５から
出射されたレーザー光は、光学系（ビームホモジナイザ
ー１０６、ミラー１０７等）により、ビーム形状及びエ
ネルギー密度等を調節され、レーザースポット１０８を
形成した。そして、基板１０１が固定されたＸ−Ｙステ
ージ１０４をＸ方向またはＹ方向に移動させることによ
って、ドライバー回路１０３の非晶質半導体膜のみにレ
ーザースポット１０８をレーザースポットスキャン方向
１０９に照射した。こうしてドライバー回路のみにレー
ザー照射を行って選択的に結晶化させ、結晶質珪素（ポ
リシリコン）膜からなる領域２０４ａを形成した。（図
２（Ｂ））

【００６５】本実施例においては、ドライバー回路のＴ
ＦＴのチャネル形成領域は結晶質珪素膜（結晶質珪素膜
からなるＮＴＦＴの電界効果移動度μ_FEは１．０ｃｍ²
／Ｖｓ以上）で構成することとなるので、適宜、最適な
チャネル長、十分にレーザー結晶化可能な非晶質珪素膜
の膜厚とする必要がある。以上のことを考慮に入れる
と、チャネル長は３〜１０μｍであればよく、非晶質珪
素膜の膜厚は、１０〜２００ｎｍ、好ましくは３０〜７
０ｎｍであればよい。

【００６６】そして、形成された結晶質珪素（ポリシリ
コン）膜をパターニングして、ドライバー回路のＴＦＴ
の半導体層２０４ｂを形成し、非晶質珪素（アモルファ
スシリコン）膜をパターニングして画素部のＴＦＴの半
導体層２０３ｂを形成した。（図２（Ｃ））

【００６７】なお、ドライバー回路のＴＦＴおよび画素
部のＴＦＴの半導体層２０３ｂ、２０４ｂを形成する前
後に、結晶質珪素膜に対してＴＦＴのしきい値電圧を制
御するための不純物元素（リンまたはボロン）を添加し
ても良い。この工程はＮＴＦＴまたはＰＴＦＴのみに行
っても良いし、双方に行っても良い。

【００６８】次に、スパッタ法またはプラズマＣＶＤ法
によりゲート絶縁膜２０５を形成し、スパッタ法により
第１の導電膜２０６ａ、第２の導電膜２０７ａを積層形
成する。（図２（Ｄ））

【００６９】このゲート絶縁膜２０５は、ＴＦＴのゲー
ト絶縁膜として機能することになる絶縁膜であり、膜厚
は５０〜２００ｎｍとする。本実施例では、シリコン酸
化物をターゲットとして用いたスパッタ法により１００
ｎｍ厚の酸化珪素膜を形成した。また、酸化珪素膜のみ
でなく酸化珪素膜の上に窒化珪素膜を設けた積層構造と
することもできるし、酸化珪素膜に窒素を添加した酸化
窒化珪素膜を用いても構わない。

【００７０】なお、本実施例では非晶質珪素膜のレーザ
ー結晶化を行った後、パターニングを行いゲート絶縁膜
を形成した例を示したが、特に工程順序は限定されず、
非晶質珪素膜とゲート絶縁膜をスパッタ法にて連続成膜
した後、レーザー結晶化を行いパターニングを施す工程
としてもよい。スパッタ法にて連続成膜した場合、良好
な界面特性が得られる。

【００７１】また、第１の導電膜２０６ａは、Ｔa、Ｔ
ｉ、Ｍｏ、Ｗから選ばれた元素を主成分とする導電材料
を用いる。第１の導電膜２０６ａの厚さは５〜５０ｎ
ｍ、好ましくは１０〜２５ｎｍで形成すれば良い。一
方、第２の導電膜２０７ａは、Ａｌ、Ｃｕ、Ｓｉを主成
分とする導電材料を用いる。第２の導電膜２０７ａは１
００〜１０００ｎｍ、好ましくは２００〜４００ｎｍで
形成すれば良い。第２の導電膜２０７ａは、ゲート配線
またはゲートバスラインの配線抵抗を下げるために設け
られている。

【００７２】次いで、パターニングによって第２の導電
膜２０７ａの不要な部分を除去して、配線部にゲートバ
スラインの一部となる電極２０７ｂを形成した後、レジ
ストマスク２０８ａ〜ｄを形成する。レジストマスク２
０８ａはＰＴＦＴを覆い、レジストマスク２０８ｂはド
ライバー回路のＮＴＦＴのチャネル形成領域を覆うよう
にして形成する。また、レジストマスク２０８ｃは電極
２０７ｂを覆い、レジストマスク２０８ｄは画素部のチ
ャネル形成領域を覆うようにして形成する。その後、レ
ジストマスク２０８ａ〜ｄをマスクとしてｎ型を付与す
る不純物元素の添加を行い、不純物領域２１０、２１１
を形成した。（図３（Ａ））

【００７３】本実施例ではｎ型を付与する不純物元素と
してリンを用い、フォスフィン（ＰＨ ₃）を用いたイオ
ンドープ法で行った。この工程ではゲート絶縁膜２０５
と第１の導電膜２０６ａを通してその下の半導体層２０
３ｂ、２０４ｂにリンを添加するために、加速電圧は８
０ｋｅＶとして、高めに設定した。半導体層２０３ｂ、
２０４ｂに添加されるリンの濃度は、１×１０¹⁶〜１×
１０¹⁹atoms/cm³の範囲にするのが好ましく、ここでは
１×１０¹⁸atoms/cm³とした。そして、半導体層にリン
が添加された領域２１０、２１１が形成された。ここで
形成されたリンが添加された領域の一部は、ＬＤＤ領域
として機能する。また、マスクで覆われてリンが添加さ
れなかった領域（結晶質珪素膜からなる領域２０９、非
晶質珪素膜からなる領域２１２）の一部は、チャネル形
成領域として機能する。

【００７４】なお、リンの添加工程は、質量分離を行う
イオンインプランテーション法を用いても良いし、質量
分離を行わないプラズマドーピング法を用いても良い。
また、加速電圧やドーズ量の条件等は実施者が最適値を
設定すれば良い。

【００７５】次いで、レジストマスク２０８ａ〜ｄを除
去した後、必要があれば活性化処理を行う。そして、第
３の導電膜２１３ａをスパッタ法により成膜形成した。
（図３（Ｂ））第３の導電膜２１３ａは、Ｔa、Ｔｉ、
Ｍｏ、Ｗから選ばれた元素を主成分とする導電材料を用
いる。また、第３の導電膜２１３ａの厚さは１００〜１
０００ｎｍ、好ましくは２００〜５００ｎｍとした。

【００７６】次いで、レジストマスク２１４ａ〜ｄを新
たに形成してパターニングを行いＰＴＦＴのゲート電極
２０６ｂ、２１３ｂの形成、及び配線２０６ｃ、２１３
ｃの形成を行った後、マスク２１４ａ〜ｄをそのまま用
いてｐ型を付与する不純物元素を添加してＰＴＦＴのソ
ース領域、ドレイン領域を形成する。（図３（Ｃ））こ
こではボロンをその不純物元素として、ジボラン（Ｂ₂
Ｈ₆）を用いてイオンドープ法で添加した。ここでも加
速電圧を８０ｋｅＶとして、２×１０²⁰atoms/cm ³の濃
度にボロンを添加した。

【００７７】次いで、レジストマスク２１４ａ〜ｄを除
去して、新たにレジストマスク２１８ａ〜ｅを形成した
後、レジストマスク２１８ａ〜ｅをマスクとしてエッチ
ングを行いＮＴＦＴのゲート配線２０６ｄ、２１３ｄ、
画素部のＴＦＴのゲート配線２０６ｅ、２１３ｅ、保持
容量の上部配線２０６ｆ、２１３ｆを形成する。（図３
（Ｄ））

【００７８】次いで、レジストマスク２１８ａ〜ｅを除
去し、新たにレジストマスク２１９を形成した後、ＮＴ
ＦＴのソース領域、ドレイン領域にｎ型を付与する不純
物元素を添加して不純物領域２２０〜２２５を形成す
る。（図４（Ａ））ここでは、フォスフィン（ＰＨ₃）
を用いたイオンドープ法で行った。不純物領域２２０〜
２２５に添加されたリンの濃度は、先のｎ型を付与する
不純物元素を添加する工程と比較して高濃度であり、１
×１０¹⁹〜１×１０²¹atoms/cm³とするのが好ましく、
ここでは１×１０²⁰atoms/cm³とした。

【００７９】その後、レジストマスク２１９を除去した
後、５０ｎｍの厚さの窒化珪素膜からなる保護膜２２７
を形成して図４（Ｂ）の状態が得られる。

【００８０】次いで、添加されたｎ型またはｐ型を付与
する不純物元素を活性化するための活性化処理を行う。
この工程は、電気加熱炉を用いた熱アニール法や、前述
のエキシマレーザーを用いたレーザーアニール法や、ハ
ロゲンランプを用いたラピットサーマルアニール法（Ｒ
ＴＡ法）で行えば良い。加熱処理する場合は、３００〜
７００℃、好ましくは３５０〜５５０℃、本実施例では
窒素雰囲気において４５０℃、２時間の熱処理を行っ
た。

【００８１】次いで、第１の層間絶縁膜２３０を形成し
た後、コンタクトホールを形成し、ソース電極及びドレ
イン電極２３１〜２３５等を公知の技術により形成す
る。

【００８２】その後、パッシベーション膜２３６を形成
する。パッシベーション膜２３６としては、窒化珪素
膜、酸化窒化珪素膜、窒化酸化珪素膜、またはこれらの
絶縁膜と酸化珪素膜との積層膜を用いることができる。
本実施例では３００ｎｍ厚の窒化珪素膜をパッシベーシ
ョン膜として用いた。

【００８３】なお、本実施例では窒化珪素膜を形成する
前処理として、アンモニアガスを用いたプラズマ処理を
行い、そのままパッシベーション膜２３６を形成する。
この前処理によりプラズマで活性化した（励起した）水
素がパッシベーション膜２３６によって閉じこめられる
ため、ＴＦＴの活性層（半導体層）の水素終端を促進さ
せることができる。

【００８４】さらに、水素を含むガスに加えて亜酸化窒
素ガスを加えると、発生した水分によって被処理体の表
面が洗浄され、特に大気中に含まれるボロン等による汚
染を効果的に防ぐことができる。

【００８５】パッシベーション膜２３６を形成したら、
第２層間絶縁膜２３７として１μｍ厚のアクリル膜を形
成した後、パターニングしてコンタクトホールを形成
し、ＩＴＯ膜でなる画素電極２３８を形成した。こうし
て図４（Ｃ）に示すような構造のＡＭ−ＬＣＤが完成す
る。

【００８６】以上の工程で、ドライバー回路のＮＴＦＴ
にはチャネル形成領域２０９、不純物領域２２０、２２
１、ＬＤＤ領域２２８が形成された。不純物領域２２０
はソース領域として、不純物領域２２１はドレイン領域
となった。また、画素部のＮＴＦＴには、チャネル形成
領域２１２、不純物領域２２２〜２２５、ＬＤＤ領域２
２９が形成された。ここで、ＬＤＤ領域２２８、２２９
は、ゲート電極と重なる領域（ＧＯＬＤ領域）と、ゲー
ト電極と重ならない領域（ＬＤＤ領域）がそれぞれ形成
された。

【００８７】一方、ｐチャネル型ＴＦＴは、チャネル形
成領域２１７、不純物領域２１５、２１６が形成され
た。そして、不純物領域２１５はソース領域として、不
純物領域２１６はドレイン領域となった。

【００８８】このように本願発明は、同一基板上に非晶
質珪素膜からなるチャネル形成領域２１２を有する画素
部のＴＦＴと、結晶質珪素膜からなるチャネル形成領域
２０９、２１７を有するドライバー回路のＴＦＴとを形
成する点に特徴がある。このような構成により均一性の
高い画素部のＴＦＴと移動度の高いドライバー回路のＴ
ＦＴを同一基板上に形成することが可能となる。

【００８９】図５（Ａ）はアクティブマトリクス型液晶
表示装置の回路構成の一例を示す。本実施例のアクティ
ブマトリクス型液晶表示装置は、ソース信号線側ドライ
バー回路３０１、ゲート信号線側ドライバー回路（Ａ）
３０７、ゲート信号線側ドライバー回路（Ｂ）３１１、
プリチャージ回路３１２、画素部３０６を有している。

【００９０】ソース信号線側ドライバー回路３０１は、
シフトレジスタ回路３０２、レベルシフタ回路３０３、
バッファ回路３０４、サンプリング回路３０５を備えて
いる。

【００９１】また、ゲート信号線側ドライバー回路
（Ａ）３０７は、シフトレジスタ回路３０８、レベルシ
フタ回路３０９、バッファ回路３１０を備えている。ゲ
ート信号線側ドライバー回路（Ｂ）３１１も同様な構成
である。

【００９２】本発明は、画素部以外の回路をドライバー
回路としてその領域の半導体層を結晶化しているが、特
に限定されない。即ち、ドライバー回路のうち、高移動
度よりも信頼性が要求される回路は結晶化しなくともよ
い。例えば、ドライバー回路の中でも、バッファ回路等
は画素部のＮＴＦＴと同様にチャネル形成領域をアモル
ファス状態の半導体層で構成してもよい。

【００９３】また、本発明は、ＮＴＦＴの駆動電圧を考
慮して、ＬＤＤ領域の長さを同一基板上で異ならしめる
ことが容易であり、それぞれの回路を構成するＴＦＴに
対して、最適な形状を同一工程で作り込むこともでき
る。

【００９４】また、図５（Ｂ）は画素部の上面図を示
し、ＴＦＴ部分のＡ−Ａ' 断面構造と配線部のＢ−Ｂ'
断面構造は、図４（Ｃ）と対応しているため、一部は
同一の符号で示した。図５（Ｂ）中、４０１は半導体
層、４０２はゲート電極、４０３ａは容量線を示してい
る。本実施例において、ゲート電極とゲート配線４０３
ｂは、第１の導電層と第３の導電層とから形成され、ゲ
ートバスラインは、第１の導電層と第２の導電層と第３
の導電層とから形成されたクラッド構造を有している。

【００９５】また、図１０（Ａ）は、ドライバー回路を
構成する一部となるＣＭＯＳ回路の上面図を示し、図４
（Ｃ）と対応している。また、本実施例ではＮＴＦＴと
ＰＴＦＴの活性層が直接接し、ドレイン電極を共有して
いるが、特にこの構造に限定されず、図１０（Ｂ）に示
すような構造（活性層が完全に分離）としてもよい。

【００９６】〔実施例２〕本実施例では、実施例１と異
なるレーザーを用いて非晶質半導体膜を選択的に結晶化
する例を図６を用いて以下に説明する。本実施例は、レ
ーザー結晶化の工程以外は実施例１と同一であるため、
異なる点にのみ着目して説明を行う。

【００９７】まず、実施例１の作製工程に従って、基板
上に酸化珪素膜（下地膜）と非晶質珪素膜を連続成膜す
る。本実施例では基板として石英基板を用いた。また、
アルゴンレーザーの吸収係数の関係により非晶質珪素膜
の膜厚は１００ｎｍ以上とすることが好ましい。

【００９８】次いで、レーザー結晶化の際、図６に示し
た照射方法を用いて選択的に結晶化を行う。アルゴンレ
ーザー光源６０５から出射されたレーザー光は、光学系
（ビームエキスパンダー６０６、ガルバノメータ６０
７、ｆ−シータレンズ６０８等）により、ビーム形状及
びエネルギー密度等を調節され、レーザースポット６０
９を形成した。そして、ガルバノメータを振動させるこ
とによりレーザースポット６０９をレーザースポットス
キャン方向６１０と平行な方向に振動させると同時に、
基板６０１が固定された一軸動作ステージ６０４を一方
向（一軸動作ステージの動作方向６１１）にステップ移
動（ステップの間隔はスポット径程度とする）させるこ
とによって、ドライバー回路のみにレーザー照射を行っ
て選択的に結晶化させ、結晶質珪素（ポリシリコン）膜
からなる領域を形成した。

【００９９】以降の工程は実施例１に従えば図４（Ｃ）
で示した状態を得ることができる。

【０１００】〔実施例３〕実施例１、２に示した作製工
程では、図１または図２に示したレーザー照射方法を用
いて選択的にドライバー回路のみに照射しているが、通
常のレジストマスクを用いてレーザー光を選択的に照射
することも可能である。

【０１０１】この場合、従来のレーザー照射装置をその
まま用いることができる。従って、装置を変更すること
なく容易に行えるため有効な技術と言える。

【０１０２】また、本実施例の構成は実施例１〜２のい
ずれの実施例とも自由に組み合わせることが可能であ
る。

【０１０３】〔実施例４〕本実施例では、実施例１と異
なる工程でＡＭ−ＬＣＤを作製する場合の例について図
７〜９を用いて説明する。実施例１ではトップゲート型
ＴＦＴの例を示したが本実施例ではボトムゲート型ＴＦ
Ｔの例を示す。

【０１０４】まず、ガラス基板７０１上に積層構造（簡
略化のため図示しない）のゲート電極７０２を形成す
る。本実施例ではスパッタ法を用いて窒化タンタル膜と
タンタル膜を積層形成し、公知のパターニングによりゲ
ート配線（ゲート電極含む）７０２ａ〜ｃ及び容量配線
７０２ｄを形成した。

【０１０５】次いで、ゲート絶縁膜、非晶質半導体膜を
順次大気開放せずに積層形成した。本実施例では、窒化
珪素膜と酸化珪素膜の積層をスパッタ法にて形成し、積
層構造のゲート絶縁膜とした。（図７（Ａ））次いで、
大気開放せずにスパッタ法にて非晶質珪素膜を成膜し
た。スパッタ法を用いて形成した非晶質半導体膜は、水
素濃度が低いが、さらに水素濃度を低減するための加熱
処理を行ってもよい。

【０１０６】本実施例においては、画素部のＴＦＴのチ
ャネル形成領域は非晶質珪素膜（非晶質珪素膜からなる
ＮＴＦＴの電界効果移動度μ_FEは１．０ｃｍ²／Ｖｓよ
り小さい）で構成することとなるので、チャネル長、非
晶質珪素膜の膜厚を適宜設定する必要がある。

【０１０７】次いで、選択的にレーザー結晶化を行い、
結晶質珪素膜７０６を形成した。本実施例では、図１に
示したレーザー照射方法を用いてドライバー回路のみに
レーザー光を照射した。（図７（Ｂ））

【０１０８】本実施例においては、ドライバー回路のＴ
ＦＴのチャネル形成領域は結晶質珪素膜（結晶質珪素膜
からなるＮＴＦＴの電界効果移動度μ_FEは１．０ｃｍ²
／Ｖｓ以上）で構成することとなるので、適宜、最適な
チャネル長、十分にレーザー結晶化可能な非晶質珪素膜
の膜厚とする必要がある。以上のことを考慮に入れる
と、チャネル長は３〜１０μｍであればよく、非晶質珪
素膜の膜厚は、１０〜２００ｎｍ、好ましくは３０〜７
０ｎｍであればよい。

【０１０９】次いで、チャネル形成領域を保護するチャ
ネル保護膜７０７を形成する。このチャネル保護膜７０
７は公知のパターニングを用いて形成すればよい。本実
施例では、フォトマスクを用いてパターニングを行っ
た。この状態では、チャネル保護膜７０７と接する領域
以外の結晶質珪素膜または非晶質珪素膜の表面は露呈し
ている。（図７（Ｃ））また、裏面からの露光を用いて
パターニングする場合にはフォトマスクが必要ないた
め、工程数を削減することができる。

【０１１０】次いで、フォトマスクを用いたパターニン
グによってＰＴＦＴ及びＮＴＦＴの一部を覆うレジスト
マスク７０８を形成した。次いで、ｎ型を付与する不純
物元素（本実施例ではリン）の添加を行い、不純物領域
７０９を形成した。（図８（Ａ））

【０１１１】次いで、レジストマスク７０８を除去した
後、膜厚の薄い絶縁膜で全面を覆った。この薄い絶縁膜
は不純物元素を低濃度に添加するために形成されたもの
であり特に必要ではない。（図８（Ｂ））

【０１１２】次いで、先の不純物元素の添加工程と比較
して低濃度に不純物元素を添加した。（図８（Ｃ））こ
の工程によりチャネル保護膜７０７で覆われた結晶質珪
素膜はチャネル形成領域７１３となり、チャネル保護膜
７０７で覆われた非晶質珪素膜はチャネル形成領域７１
４となる。また、この工程によりＮＴＦＴのＬＤＤ領域
７１１、７１２が形成された。

【０１１３】次いで、Ｎチャネル型ＴＦＴを全面覆うレ
ジストマスク７１５を形成し、ｐ型を付与する不純物元
素を添加した。（図８（Ｄ））この工程によりチャネル
保護膜７０７で覆われた結晶質珪素膜はＰＴＦＴのチャ
ネル形成領域７１６となり、この工程によりＰＴＦＴの
ソース領域及びドレイン領域７１７が形成された。

【０１１４】次いで、レジストマスク７１５を除去した
後、半導体層を所望の形状にパターニングした。（図９
（Ａ））

【０１１５】次いで、第１の層間絶縁膜７２２を形成し
た後、コンタクトホールを形成し、ソース電極及びドレ
イン電極７２３〜７２７等を公知の技術により形成す
る。

【０１１６】その後、パッシベーション膜７２８を形成
する。パッシベーション膜７２８としては、窒化珪素
膜、酸化窒化珪素膜、窒化酸化珪素膜、またはこれらの
絶縁膜と酸化珪素膜との積層膜を用いることができる。
本実施例では３００ｎｍ厚の窒化珪素膜をパッシベーシ
ョン膜として用いた。

【０１１７】なお、本実施例では窒化珪素膜を形成する
前処理として、アンモニアガスを用いたプラズマ処理を
行い、そのままパッシベーション膜７２８を形成する。
この前処理によりプラズマで活性化した（励起した）水
素がパッシベーション膜７２８によって閉じこめられる
ため、ＴＦＴの活性層（半導体層）の水素終端を促進さ
せることができる。

【０１１８】パッシベーション膜７２８を形成したら、
第２層間絶縁膜７２９として１μm厚のアクリル膜を形
成した後、パターニングしてコンタクトホールを形成
し、ＩＴＯ膜でなる画素電極７３０を形成した。こうし
て図９（Ｃ）に示すような構造のＡＭ−ＬＣＤが完成す
る。

【０１１９】また、本実施例の構成は実施例２、実施例
３のいずれの実施例とも自由に組み合わせることが可能
である。

【０１２０】〔実施例５〕本実施例では、実施例１にお
いて結晶質珪素膜の形成に他の手段を用いた場合につい
て説明する。

【０１２１】具体的には、非晶質珪素膜の結晶化に特開
平７−１３０６５２号公報（米国特許番号０８／３２
９，６４４に対応）の実施例２に記載された技術を用い
る。同公報に記載された技術は、結晶化を促進する触媒
元素（コバルト、パラジウム、ゲルマニウム、白金、
鉄、銅、代表的にはニッケル）を非晶質珪素膜の表面に
選択的に保持させ、その部分を核成長の種として結晶化
を行う技術である。

【０１２２】この技術によれば、結晶成長に特定の方向
性を持たせることができるので非常に結晶性の高い結晶
質珪素膜を形成することが可能である。

【０１２３】なお、本実施例の構成は実施例１〜４のい
ずれの構成とも自由に組み合わせることが可能である。

【０１２４】〔実施例６〕本実施例では、実施例１にお
いて結晶質珪素膜の形成に他の手段を用いた場合につい
て説明する。

【０１２５】本実施例では触媒元素としてニッケルを選
択し、非晶質珪素膜上にニッケルを含んだ層を形成し、
レーザー光を選択的に照射する処理を行って結晶化し
た。

【０１２６】次いで、珪素膜の上にレジストマスクを形
成し、１５族に属する元素（本実施例ではリン）の添加
工程を行う。添加するリンの濃度は５×１０¹⁸〜１×１
０²⁰atoms/cm³（好ましくは１×１０¹⁹〜５×１０¹⁹ato
ms/cm³）が好ましい。但し、添加すべきリンの濃度は、
後のゲッタリング工程の温度、時間、さらにはリンドー
プ領域の面積によって変化するため、この濃度範囲に限
定されるものではない。こうしてリンが添加された領域
（以下、リンドープ領域という）が形成された。

【０１２７】レジストマスクは、後にドライバー回路の
ＴＦＴのソース領域またはドレイン領域となる領域の一
部（または全部）を露呈させるようにして配置する。ま
た、同様にレジストマスクは、後に画素部のＴＦＴのソ
ース領域またはドレイン領域の一部（または全部）を露
呈させるようにして配置する。この時、保持容量の下部
電極となる領域にはレジストマスクを配置しないため、
リンが全面的に添加され、リンドープ領域となる。

【０１２８】次に、レジストマスクを除去して、５００
〜６５０℃の熱処理を２〜１６時間加え、珪素膜の結晶
化に用いた触媒元素（本実施例ではニッケル）のゲッタ
リングを行う。ゲッタリング作用を奏するためには熱履
歴の最高温度から±５０℃程度の温度が必要であるが、
結晶化のための熱処理が５５０〜６００℃で行われるた
め、５００〜６５０℃の熱処理で十分にゲッタリング作
用を奏することができる。

【０１２９】そして、触媒元素が低減された結晶質珪素
（ポリシリコン）膜をパターニングして、ドライバー回
路のＴＦＴの結晶質半導体層、画素部のＴＦＴの非晶質
半導体層を形成した。以降の工程は実施例１に従えばよ
い。

【０１３０】なお、本実施例の構成は実施例１〜５のい
ずれの構成とも自由に組み合わせることが可能である。

【０１３１】〔実施例７〕本実施例では、実施例１とは
異なる順序で１３族または１５族に属する元素を添加し
てソース領域およびドレイン領域を形成する例を説明す
る。本発明において、ドーピング順序は適宜変更可能で
ある。実施例１のドーピング順序では、第１に低濃度の
リンを添加し、第２にボロンを添加し、第３に高濃度の
リンを添加する例であったが、本実施例では図３（Ｂ）
の状態を得た後、第１に高濃度のリンを添加する例を示
す。

【０１３２】まず、実施例１の工程に従って図３（Ｂ）
の状態を得る。

【０１３３】次いで、ＮＴＦＴの配線を形成するための
レジストマスクを形成する。このレジストマスクはＰＴ
ＦＴを覆う。このレジストマスクをマスクとしてエッチ
ングを行いＮＴＦＴのゲート配線、画素部のＴＦＴのゲ
ート配線、保持容量の上部配線を形成する。

【０１３４】次いで、レジストマスクを除去し、新たに
レジストマスクを形成した後、ＮＴＦＴのソース領域、
ドレイン領域にｎ型を付与する不純物元素を添加して不
純物領域を形成する。この時、添加されるリンの濃度は
５×１０¹⁹〜１×１０²¹atoms/cm³である。

【０１３５】次に、ＰＴＦＴ以外の領域を覆うレジスト
マスクを形成する。そして、ボロンの添加工程を行う。
この時、添加されるボロンの濃度は１×１０²⁰〜３×１
０²¹atoms/cm³である。こうして、ＰＴＦＴのソース領
域、ドレイン領域およびチャネル形成領域が画定する。

【０１３６】以下の工程は実施例１の作製工程に従えば
良い。本実施例の構成は実施例１〜６のいずれの実施例
とも自由に組み合わせることが可能である。

【０１３７】〔実施例８〕本願発明は従来のＭＯＳＦＥ
Ｔ上に層間絶縁膜を形成し、その上にＴＦＴを形成する
際に用いることも可能である。即ち、半導体回路上に反
射型ＡＭ−ＬＣＤが形成された三次元構造の半導体装置
を実現することも可能である。

【０１３８】また、前記半導体回路はＳＩＭＯＸ、Ｓｍ
ａｒｔ−Ｃｕｔ（SOITEC社の登録商標）、ＥＬＴＲＡＮ
（キャノン株式会社の登録商標）などのＳＯＩ基板上に
形成されたものであっても良い。

【０１３９】なお、本実施例を実施するにあたって、実
施例１〜７のいずれの構成を組み合わせても構わない。

【０１４０】〔実施例９〕本実施例では、実施例１に示
した作製工程で基板上にＴＦＴを形成し、実際にＡＭ−
ＬＣＤを作製した場合について説明する。

【０１４１】図４（Ｃ）の状態が得られたら、画素電極
２３８上に配向膜を８０ｎｍの厚さに形成する。次に、
対向基板としてガラス基板上にカラーフィルタ、透明電
極（対向電極）、配向膜を形成したものを準備し、それ
ぞれの配向膜に対してラビング処理を行い、シール材
（封止材）を用いてＴＦＴが形成された基板と対向基板
とを貼り合わせる。そして、その間に液晶を保持させ
る。このセル組み工程は公知の手段を用いれば良いので
詳細な説明は省略する。

【０１４２】なお、セルギャップを維持するためのスペ
ーサは必要に応じて設ければ良い。従って、対角１イン
チ以下のＡＭ−ＬＣＤのようにスペーサがなくてもセル
ギャップを維持できる場合は特に設けなくても良い。

【０１４３】次に、以上のようにして作製したＡＭ−Ｌ
ＣＤの外観を図１１に示す。図１１に示すようにアクテ
ィブマトリクス基板と対向基板とが対向し、これらの基
板間に液晶が挟まれている。アクティブマトリクス基板
は基板１０００上に形成された画素部１００１、走査線
ドライバー回路１００２、信号線ドライバー回路１００
３を有する。

【０１４４】走査線ドライバー回路１００２、信号線ド
ライバー回路１００３はそれぞれ走査線１０３０、信号
線１０４０によって画素部１００１に接続されている。
これらドライバー回路１００２、１００３はＣＭＯＳ回
路で主に構成されている。

【０１４５】画素部１００１の行ごとに走査線が形成さ
れ、列ごとに信号線１０４０が形成されている。走査線
１０３０、信号線１０４０の交差部近傍には、画素部の
ＴＦＴ１０１０が形成されている。画素部のＴＦＴ１０
１０のゲート電極は走査線１０３０に接続され、ソース
は信号線１０４０に接続されている。さらに、ドレイン
には画素電極１０６０、保持容量１０７０が接続されて
いる。

【０１４６】対向基板１０８０は基板全面にＩＴＯ膜等
の透明導電膜が形成されている。透明導電膜は画素部１
００１の画素電極１０６０に対する対向電極であり、画
素電極、対向電極間に形成された電界によって液晶材料
が駆動される。対向基板１０８０には必要に応じて配向
膜や、ブラックマスクや、カラーフィルターが形成され
ている。

【０１４７】アクティブマトリクス基板側の基板にはＦ
ＰＣ１０３１を取り付ける面を利用してＩＣチップ１０
３２、１０３３が取り付けられている。これらのＩＣチ
ップ１０３２、１０３３はビデオ信号の処理回路、タイ
ミングパルス発生回路、γ補正回路、メモリ回路、演算
回路などの回路をシリコン基板上に形成して構成され
る。

【０１４８】さらに、本実施例では液晶表示装置を例に
挙げて説明しているが、アクティブマトリクス型の表示
装置であればＥＬ（エレクトロルミネッセンス）表示装
置やＥＣ（エレクトロクロミックス）表示装置に本願発
明を適用することも可能である。

【０１４９】なお、本実施例は実施例１〜８のいずれの
実施例とも自由に組み合わせることが可能である。

【０１５０】〔実施例１０〕本実施例では、本願発明を
用いてアクティブマトリクス型ＥＬ表示装置を作製した
例を図１２及び図１３に示す。

【０１５１】図１２はアクティブマトリクス型ＥＬ表示
装置の回路図を簡略を示したものである。１１は画素部
を表しており、その周辺にはＸ方向ドライバー回路１
２、Ｙ方向ドライバー回路１３が設けられている。ま
た、画素部１１の各画素は、スイッチ用ＴＦＴ１４、コ
ンデンサ１５、電流制御用ＴＦＴ１６、有機ＥＬ素子１
７を有し、スイッチ用ＴＦＴ１４にＸ方向信号線１８a
（または１８b）、Ｙ方向信号線２０a（または２０b、
２０c）が接続される。また、電流制御用ＴＦＴ１６に
は、電源線１９a、１９bが接続される。

【０１５２】本実施例ではＸ方向ドライバー回路１２、
Ｙ方向ドライバー回路１３に用いられるＴＦＴの半導体
層はポリシリコンで形成し、画素部１１に用いられるＴ
ＦＴの半導体層はアモルファスシリコンで形成する。

【０１５３】また、Ｘ方向ドライバー回路１２、Ｙ方向
ドライバー回路１３に用いられるＴＦＴの構造がＧＯＬ
Ｄ構造であり、スイッチ用ＴＦＴ１４や電流制御用ＴＦ
Ｔ１６のＴＦＴ構造がＬＤＤ構造となっている。

【０１５４】また、図１３（Ａ）は本願発明を用いたＥ
Ｌ表示装置の上面図である。図１３（Ａ）において、４
０１０は基板、４０１１は画素部、４０１２はソース側
駆動回路、４０１３はゲート側駆動回路であり、それぞ
れの駆動回路は配線４０１４〜４０１６を経てＦＰＣ４
０１７に至り、外部機器へと接続される。

【０１５５】このとき、少なくとも画素部、好ましくは
駆動回路及び画素部を囲むようにしてカバー材６００
０、シーリング材（ハウジング材ともいう）７０００、
密封材（第２のシーリング材）７００１が設けられてい
る。

【０１５６】また、図１３（Ｂ）は本実施例のＥＬ表示
装置の断面構造であり、基板４０１０、下地膜４０２１
の上に駆動回路用ＴＦＴ（但し、ここではｎチャネル型
ＴＦＴとｐチャネル型ＴＦＴを組み合わせたＣＭＯＳ回
路を図示している。）４０２２及び画素部用ＴＦＴ４０
２３（但し、ここではＥＬ素子への電流を制御するＴＦ
Ｔだけ図示している。）が形成されている。ここでは実
施例４に示した作製方法によるボトムゲート型ＴＦＴを
用いた例を示したが、特に限定されず、これらのＴＦＴ
は公知の構造（トップゲート構造またはボトムゲート構
造）を用いれば良い。

【０１５７】本願発明を用いて結晶質半導体膜からなる
活性層を有する駆動回路用ＴＦＴ４０２２と、非晶質率
半導体膜からなる活性層を有する画素部用ＴＦＴ４０２
３が完成したら、樹脂材料でなる層間絶縁膜（平坦化
膜）４０２６の上に画素部用ＴＦＴ４０２３のドレイン
と電気的に接続する透明導電膜でなる画素電極４０２７
を形成する。透明導電膜としては、酸化インジウムと酸
化スズとの化合物（ＩＴＯと呼ばれる）または酸化イン
ジウムと酸化亜鉛との化合物を用いることができる。そ
して、陽極となる画素電極４０２７を形成したら、絶縁
膜４０２８を形成し、画素電極４０２７上に開口部を形
成する。

【０１５８】次に、ＥＬ層４０２９を形成する。ＥＬ層
４０２９は公知のＥＬ材料（正孔注入層、正孔輸送層、
発光層、電子輸送層または電子注入層）を自由に組み合
わせて積層構造または単層構造とすれば良い。どのよう
な構造とするかは公知の技術を用いれば良い。また、Ｅ
Ｌ材料には低分子系材料と高分子系（ポリマー系）材料
がある。低分子系材料を用いる場合は蒸着法を用いる
が、高分子系材料を用いる場合には、スピンコート法、
印刷法またはインクジェット法等の簡易な方法を用いる
ことが可能である。

【０１５９】本実施例では、シャドーマスクを用いて蒸
着法によりＥＬ層を形成する。シャドーマスクを用いて
画素毎に波長の異なる発光が可能な発光層（赤色発光
層、緑色発光層及び青色発光層）を形成することで、カ
ラー表示が可能となる。その他にも、色変換層（ＣＣ
Ｍ）とカラーフィルターを組み合わせた方式、白色発光
層とカラーフィルターを組み合わせた方式があるがいず
れの方法を用いても良い。勿論、単色発光のＥＬ表示装
置とすることもできる。

【０１６０】ＥＬ層４０２９を形成したら、その上に陰
極４０３０を形成する。陰極４０３０とＥＬ層４０２９
の界面に存在する水分や酸素は極力排除しておくことが
望ましい。従って、真空中でＥＬ層４０２９と陰極４０
３０を連続成膜するか、ＥＬ層４０２９を不活性雰囲気
で形成し、大気解放しないで陰極４０３０を形成すると
いった工夫が必要である。本実施例ではマルチチャンバ
ー方式（クラスターツール方式）の成膜装置を用いるこ
とで上述のような成膜を可能とする。

【０１６１】なお、本実施例では陰極４０３０として、
ＬｉＦ（フッ化リチウム）膜とＡｌ（アルミニウム）膜
の積層構造を用いる。具体的にはＥＬ層４０２９上に蒸
着法で１ｎｍ厚のＬｉＦ（フッ化リチウム）膜を形成
し、その上に３００ｎｍ厚のアルミニウム膜を形成す
る。勿論、公知の陰極材料であるＭｇＡｇ電極を用いて
も良い。そして陰極４０３０は４０３１で示される領域
において配線４０１６に接続される。配線４０１６は陰
極４０３０に所定の電圧を与えるための電源供給線であ
り、導電性ペースト材料４０３２を介してＦＰＣ４０１
７に接続される。

【０１６２】４０３１に示された領域において陰極４０
３０と配線４０１６とを電気的に接続するために、層間
絶縁膜４０２６及び絶縁膜４０２８にコンタクトホール
を形成する必要がある。これらは層間絶縁膜４０２６の
エッチング時（画素電極用コンタクトホールの形成時）
や絶縁膜４０２８のエッチング時（ＥＬ層形成前の開口
部の形成時）に形成しておけば良い。また、絶縁膜４０
２８をエッチングする際に、層間絶縁膜４０２６まで一
括でエッチングしても良い。この場合、層間絶縁膜４０
２６と絶縁膜４０２８が同じ樹脂材料であれば、コンタ
クトホールの形状を良好なものとすることができる。

【０１６３】このようにして形成されたＥＬ素子の表面
を覆って、パッシベーション膜６００３、充填材６００
４、カバー材６０００が形成される。

【０１６４】さらに、ＥＬ素子部を囲むようにして、カ
バー材６０００と基板４０１０の内側にシーリング材が
設けられ、さらにシーリング材７０００の外側には密封
材（第２のシーリング材）７００１が形成される。

【０１６５】このとき、この充填材６００４は、カバー
材６０００を接着するための接着剤としても機能する。
充填材６００４としては、ＰＶＣ（ポリビニルクロライ
ド）、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビ
ニルブチラル）またはＥＶＡ（エチレンビニルアセテー
ト）を用いることができる。この充填材６００４の内部
に乾燥剤を設けておくと、吸湿効果を保持できるので好
ましい。

【０１６６】また、充填材６００４の中にスペーサーを
含有させてもよい。このとき、スペーサーをＢａＯなど
からなる粒状物質とし、スペーサー自体に吸湿性をもた
せてもよい。

【０１６７】スペーサーを設けた場合、パッシベーショ
ン膜６００３はスペーサー圧を緩和することができる。
また、パッシベーション膜とは別に、スペーサー圧を緩
和する樹脂膜などを設けてもよい。

【０１６８】また、カバー材６０００としては、ガラス
板、アルミニウム板、ステンレス板、ＦＲＰ（Ｆｉｂｅ
ｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃ
ｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、
マイラーフィルム、ポリエステルフィルムまたはアクリ
ルフィルムを用いることができる。なお、充填材６００
４としてＰＶＢやＥＶＡを用いる場合、数十μｍのアル
ミニウムホイルをＰＶＦフィルムやマイラーフィルムで
挟んだ構造のシートを用いることが好ましい。

【０１６９】但し、ＥＬ素子からの発光方向（光の放射
方向）によっては、カバー材６０００が透光性を有する
必要がある。

【０１７０】また、配線４０１６はシーリング材７００
０および密封材７００１と基板４０１０との隙間を通っ
てＦＰＣ４０１７に電気的に接続される。なお、ここで
は配線４０１６について説明したが、他の配線４０１
４、４０１５も同様にしてシーリング材７０００および
密封材７００１の下を通ってＦＰＣ４０１７に電気的に
接続される。

【０１７１】また、本実施例においては、画素電極を陽
極としたため、電流制御用ＴＦＴはＰＴＦＴを用いるこ
とが好ましい。作製プロセスは実施例４を参照すればよ
い。本実施例の場合、発光層で発生した光は、ＴＦＴが
形成された基板の方に向かって放射される。また、本願
発明のＮＴＦＴを用いて形成しても構わない。電流制御
用ＴＦＴとしてＮＴＦＴを用いる場合は、反射性の高い
導電膜でなる画素電極（ＥＬ素子の陰極）を画素部用Ｔ
ＦＴ４０２３のドレインと接続させ、ＥＬ層、透光性を
有する導電膜でなる陽極を順次作製すればよい。この場
合、発光層で発生した光は、ＴＦＴが形成されていない
基板の方に向かって放射される。

【０１７２】なお、本実施例は実施例１〜８のいずれの
実施例とも自由に組み合わせることが可能である。

【０１７３】〔実施例１１〕本願発明を実施して形成さ
れたＣＭＯＳ回路や画素部は様々な電気光学装置（アク
ティブマトリクス型液晶表示装置、アクティブマトリク
ス型ＥＬ表示装置、アクティブマトリクス型ＥＣ表示装
置）に用いることができる。即ち、それら電気光学装置
を表示部として組み込んだ電子機器全てに本願発明を実
施できる。

【０１７４】その様な電子機器としては、ビデオカメ
ラ、デジタルカメラ、プロジェクター（リア型またはフ
ロント型）、ヘッドマウントディスプレイ（ゴーグル型
ディスプレイ）、カーナビゲーション、パーソナルコン
ピュータ、携帯情報端末（モバイルコンピュータ、携帯
電話または電子書籍等）などが挙げられる。それらの一
例を図１４及び図１５に示す。

【０１７５】図１４（Ａ）はパーソナルコンピュータで
あり、本体２００１、画像入力部２００２、表示部２０
０３、キーボード２００４等を含む。本発明を画像入力
部２００２、表示部２００３やその他の信号駆動回路に
適用することができる。

【０１７６】図１４（Ｂ）はビデオカメラであり、本体
２１０１、表示部２１０２、音声入力部２１０３、操作
スイッチ２１０４、バッテリー２１０５、受像部２１０
６等を含む。本発明を表示部２１０２やその他の信号駆
動回路に適用することができる。

【０１７７】図１４（Ｃ）はモバイルコンピュータ（モ
ービルコンピュータ）であり、本体２２０１、カメラ部
２２０２、受像部２２０３、操作スイッチ２２０４、表
示部２２０５等を含む。本発明は表示部２２０５やその
他の信号駆動回路に適用できる。

【０１７８】図１４（Ｄ）は頭部取り付け型のディスプ
レイの一部（右片側）であり、本体２３０１、信号ケー
ブル２３０２、頭部固定バンド２３０３、表示部２３０
４、光学系２３０５、表示装置２３０６等を含む。本願
発明は表示装置２３０６に用いることができる。

【０１７９】図１４（Ｅ）はプログラムを記録した記録
媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであ
り、本体２４０１、表示部２４０２、スピーカ部２４０
３、記録媒体２４０４、操作スイッチ２４０５等を含
む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄ
ｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ
等を用い、音楽鑑賞や映画鑑賞やゲームやインターネッ
トを行うことができる。本発明は表示部２４０２やその
他の信号駆動回路に適用することができる。

【０１８０】図１４（Ｆ）はデジタルカメラであり、本
体２５０１、表示部２５０２、接眼部２５０３、操作ス
イッチ２５０４、受像部（図示しない）等を含む。本願
発明を表示部２５０２やその他の信号駆動回路に適用す
ることができる。

【０１８１】図１５（Ａ）は携帯電話であり、本体２９
０１、音声出力部２９０２、音声入力部２９０３、表示
部２９０４、操作スイッチ２９０５、アンテナ２９０６
等を含む。本願発明を音声出力部２９０２、音声入力部
２９０３、表示部２９０４やその他の信号駆動回路に適
用することができる。

【０１８２】図１５（Ｂ）は携帯書籍（電子書籍）であ
り、本体３００１、表示部３００２、３００３、記憶媒
体３００４、操作スイッチ３００５、アンテナ３００６
等を含む。本発明は表示部３００２、３００３やその他
の信号回路に適用することができる。

【０１８３】図１５（Ｃ）はディスプレイであり、本体
３１０１、支持台３１０２、表示部３１０３等を含む。
本発明は表示部３１０３に適用することができる。本発
明のディスプレイは特に大画面化した場合において有利
であり、対角１０インチ以上（特に３０インチ以上）の
ディスプレイには有利である。

【０１８４】以上の様に、本願発明の適用範囲は極めて
広く、あらゆる分野の電子機器に適用することが可能で
ある。また、本実施例の電子機器は実施例１〜１０のど
のような組み合わせからなる構成を用いても実現するこ
とができる。

【０１８５】

【発明の効果】本願発明を用いることにより、ＡＭ−Ｌ
ＣＤやＥＬ表示装置に代表される電気光学装置の各回路
を機能に応じて適切な構造のＴＦＴでもって形成し、高
い信頼性を有する電気光学装置を実現できる。

【図面の簡単な説明】

【図１】 本発明のレーザー照射方法を示す図。

【図２】 ＡＭ−ＬＣＤの作製工程を示す図。

【図３】 ＡＭ−ＬＣＤの作製工程を示す図。

【図４】 ＡＭ−ＬＣＤの作製工程を示す図。

【図５】 画素部の上面図および回路配置を示す図。

【図６】 本発明のレーザー照射方法を示す図。

【図７】 ＡＭ−ＬＣＤの作製工程を示す図。

【図８】 ＡＭ−ＬＣＤの作製工程を示す図。

【図９】 ＡＭ−ＬＣＤの作製工程を示す図。

【図１０】 ＣＭＯＳ回路の上面図を示す図。

【図１１】 ＡＭ−ＬＣＤの外観を示す図。

【図１２】 アクティブマトリクス型ＥＬ表示装置の回
路図。

【図１３】 アクティブマトリクス型ＥＬ表示装置の外
観図。

【図１４】 電子機器の一例を示す図。

【図１５】 電子機器の一例を示す図。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/203 Ｇ０２Ｆ 1/136 ５００ 21/336 Ｈ０１Ｌ 29/78 ６２７Ｇ

Claims (19)

【特許請求の範囲】
1. 【請求項１】同一基板上に形成されたドライバー回路と
   画素部とを有する半導体装置において、前記ドライバー
   回路に含まれる少なくとも一つのＴＦＴのチャネル形成
   領域は、結晶質半導体膜でなり、前記画素部に含まれる
   ＴＦＴのチャネル形成領域は、非晶質半導体膜でなるこ
   とを特徴とする半導体装置。
2. 【請求項２】請求項１において、前記ドライバー回路に
   含まれる少なくとも一つのＴＦＴのチャネル形成領域は
   レーザーもしくはそれと同様な強光による照射工程を経
   て形成されたことを特徴とする半導体装置。
3. 【請求項３】請求項１または請求項２において、前記ド
   ライバー回路に含まれる少なくとも一つのＴＦＴ及び前
   記画素部に含まれるＴＦＴのチャネル形成領域は、スパ
   ッタ法により形成された半導体膜からなることを特徴と
   する半導体装置。
4. 【請求項４】請求項１乃至３のいずれか一において、前
   記ドライバー回路に含まれる少なくとも一つのＴＦＴ及
   び前記画素部に含まれるＴＦＴのゲート絶縁膜は、スパ
   ッタ法により形成された絶縁膜からなることを特徴とす
   る半導体装置。
5. 【請求項５】請求項１乃至４のいずれか一において、前
   記結晶質半導体膜はポリシリコンであり、前記非晶質半
   導体膜はアモルファスシリコンであることを特徴とする
   半導体装置。
6. 【請求項６】請求項１乃至５のいずれか一に記載された
   半導体装置とは、ＥＬ表示装置であることを特徴とする
   半導体装置。
7. 【請求項７】請求項１乃至５のいずれか一に記載された
   半導体装置とは、液晶表示装置であることを特徴とする
   半導体装置。
8. 【請求項８】請求項１乃７のいずれか一に記載された半
   導体装置を表示部として搭載したことを特徴とする半導
   体装置。
9. 【請求項９】請求項８に記載された半導体装置とは、ビ
   デオカメラ、デジタルカメラ、プロジェクター、ゴーグ
   ル型ディスプレイ、カーナビゲーション、パーソナルコ
   ンピュータ、携帯情報端末であることを特徴とする半導
   体装置。
10. 【請求項１０】同一基板上にドライバー回路と画素部と
    を有する半導体装置の作製方法であって、 絶縁表面上に非晶質半導体膜を形成する第１工程と、 前記非晶質半導体膜に対して選択的にレーザーもしくは
    それと同様な強光を照射して前記非晶質半導体膜の一部
    を結晶質半導体膜とする第２工程と、 前記結晶質半導体膜をパターニングしてドライバー回路
    の半導体層を形成し、前記非晶質半導体膜をパターニン
    グして画素部の半導体層を形成する第３工程と、 前記半導体層上に絶縁膜を形成する第４工程と、 前記絶縁膜上にゲート電極を形成する第５工程と、を有
    することを特徴とする半導体装置の作製方法。
11. 【請求項１１】請求項１０において、前記第４工程はス
    パッタ法により行われることを特徴とする半導体装置の
    作製方法。
12. 【請求項１２】同一基板上にドライバー回路と画素部と
    を有する半導体装置の作製方法であって、絶縁表面上に
    非晶質半導体膜を形成する第１工程と、前記非晶質半導
    体膜上に絶縁膜を形成する第２工程と、 前記絶縁膜を介し、前記非晶質半導体膜に対して選択的
    にレーザーもしくはそれと同様な強光を照射して前記非
    晶質半導体膜の一部を結晶質半導体膜とする第３工程
    と、 前記結晶質半導体膜をパターニングしてドライバー回路
    の半導体層を形成し、前記非晶質半導体膜をパターニン
    グして画素部の半導体層を形成する第４工程と、前記絶
    縁膜上にゲート電極を形成する第５工程と、を有するこ
    とを特徴とする半導体装置の作製方法。
13. 【請求項１３】請求項１２において、前記第２工程はス
    パッタ法により行われることを特徴とする半導体装置の
    作製方法。
14. 【請求項１４】請求項１０乃至１３のいずれか一におい
    て、前記第１工程はスパッタ法により行われることを特
    徴とする半導体装置の作製方法。
15. 【請求項１５】同一基板上にドライバー回路と画素部と
    を有する半導体装置の作製方法であって、絶縁表面上に
    ゲート電極を形成する第１工程と、前記ゲート電極上に
    絶縁膜を形成する第２工程と、前記絶縁膜上に非晶質半
    導体膜を形成する第３工程と、 前記非晶質半導体膜に対して選択的にレーザーもしくは
    それと同様な強光を照射して前記非晶質半導体膜の一部
    を結晶質半導体膜とする第４工程と、 前記結晶質半導体膜をパターニングしてドライバー回路
    の半導体層を形成し、前記非晶質半導体膜をパターニン
    グして画素部の半導体層を形成する第５工程と、を有す
    ることを特徴とする半導体装置の作製方法。
16. 【請求項１６】請求項１０乃至１５のいずれか一におい
    て、前記第５工程の後、 ソース領域またはドレイン領域となる領域に対して１５
    族または１３族に属する元素を選択的に添加する第６工
    程と、半導体層に添加された前記１３族及び１５族に属
    する元素を活性化させる処理を行う第７工程と、を有す
    ることを特徴とする半導体装置の作製方法。
17. 【請求項１７】請求項１０乃至１６のいずれか一におい
    て、前記半導体装置は液晶表示装置であることを特徴と
    する半導体装置の作製方法。
18. 【請求項１８】請求項１６において、活性化させる処理
    を行う第７工程の後に、前記活性層上方に層間絶縁膜を
    形成する第８工程と、前記層間絶縁膜上に画素電極を形
    成する第９工程と、前記画素電極の上にＥＬ層を形成す
    る第１０工程と、前記ＥＬ層の上に陰極または陽極を形
    成する第１１工程とを有することを特徴とする半導体装
    置の作製方法。
19. 【請求項１９】請求項１０乃至１６、１８のいずれか一
    において、前記半導体装置はＥＬ表示装置であることを
    特徴とする半導体装置の作製方法。