JPH0738110A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0738110A JPH0738110A JP17950293A JP17950293A JPH0738110A JP H0738110 A JPH0738110 A JP H0738110A JP 17950293 A JP17950293 A JP 17950293A JP 17950293 A JP17950293 A JP 17950293A JP H0738110 A JPH0738110 A JP H0738110A
- Authority
- JP
- Japan
- Prior art keywords
- amorphous silicon
- film
- tft
- polycrystalline silicon
- silicon film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
- Shift Register Type Memory (AREA)
Abstract
(57)【要約】
【目的】 本発明は同一基板上に低リーク電流の非晶質
シリコンＴＦＴと高移動度の多結晶シリコンＴＦＴを簡
単に作製する方法を提供することを目的とする。 【構成】 ５×１０20atoms/cm3 以下の低水素濃度の非
晶質シリコンを堆積させて、非晶質シリコン膜の一部を
ビームアニールにより結晶化させて多結晶シリコン膜を
形成する。ビームアニールされない非晶質シリコン膜に
は水素化を行い、ダングリングボンドの少ない非晶質シ
リコン膜を形成する。 【効果】 同一基板上に非晶質シリコンＴＦＴと多結晶
シリコンＴＦＴを簡単に作製できる。
シリコンＴＦＴと高移動度の多結晶シリコンＴＦＴを簡
単に作製する方法を提供することを目的とする。 【構成】 ５×１０20atoms/cm3 以下の低水素濃度の非
晶質シリコンを堆積させて、非晶質シリコン膜の一部を
ビームアニールにより結晶化させて多結晶シリコン膜を
形成する。ビームアニールされない非晶質シリコン膜に
は水素化を行い、ダングリングボンドの少ない非晶質シ
リコン膜を形成する。 【効果】 同一基板上に非晶質シリコンＴＦＴと多結晶
シリコンＴＦＴを簡単に作製できる。
Description
【０００１】
【産業上の利用分野】本発明は、薄膜トランジスタを用
いた半導体装置の製造方法に関する。
いた半導体装置の製造方法に関する。
【０００２】
【従来の技術】近年、画素スイッチング用ＴＦＴと同一
基板上に駆動回路をＴＦＴで形成した駆動回路一体型Ｔ
ＦＴ−ＬＣＤが注目されている。駆動回路一体型ＴＦＴ
−ＬＣＤの駆動回路用のＴＦＴには、移動度の高い多結
晶シリコンＴＦＴが用いられる。しかし、画素スイッチ
ング用ＴＦＴ及び駆動回路を多結晶シリコンＴＦＴで形
成すると、画素スイッチング用ＴＦＴのリーク電流が大
きく、画素保持特性が不十分であるという問題がある。
そこで、画素スイッチング用ＴＦＴにはリーク電流の小
さい非晶質シリコンＴＦＴを用い、駆動回路部には高移
動度の多結晶シリコンＴＦＴを用いる方式が提案されて
いる。
基板上に駆動回路をＴＦＴで形成した駆動回路一体型Ｔ
ＦＴ−ＬＣＤが注目されている。駆動回路一体型ＴＦＴ
−ＬＣＤの駆動回路用のＴＦＴには、移動度の高い多結
晶シリコンＴＦＴが用いられる。しかし、画素スイッチ
ング用ＴＦＴ及び駆動回路を多結晶シリコンＴＦＴで形
成すると、画素スイッチング用ＴＦＴのリーク電流が大
きく、画素保持特性が不十分であるという問題がある。
そこで、画素スイッチング用ＴＦＴにはリーク電流の小
さい非晶質シリコンＴＦＴを用い、駆動回路部には高移
動度の多結晶シリコンＴＦＴを用いる方式が提案されて
いる。
【０００３】従来、同一基板上に非晶質シリコンＴＦＴ
と多結晶シリコンＴＦＴを作製するには、非晶質シリコ
ン膜を堆積させて駆動回路部のみビームアニールを行
い、多結晶シリコン膜を形成する方法がある。図４に、
従来の製造方法を示す。
と多結晶シリコンＴＦＴを作製するには、非晶質シリコ
ン膜を堆積させて駆動回路部のみビームアニールを行
い、多結晶シリコン膜を形成する方法がある。図４に、
従来の製造方法を示す。
【０００４】先ず、絶縁基板上１に導電膜７を堆積して
ゲート電極形状にパターニングした後に、ゲート絶縁膜
３／非晶質シリコン膜２０から成る積層膜を形成する。
（図４（ａ））。
ゲート電極形状にパターニングした後に、ゲート絶縁膜
３／非晶質シリコン膜２０から成る積層膜を形成する。
（図４（ａ））。
【０００５】次に、図４（ｂ）に示すように、上記積層
膜を基板上で分離した後、駆動回路部の非晶質シリコン
膜２０をビームアニールして多結晶シリコン膜２１を形
成する。
膜を基板上で分離した後、駆動回路部の非晶質シリコン
膜２０をビームアニールして多結晶シリコン膜２１を形
成する。
【０００６】最後に、窒化膜８／ｎ+ Si膜９／金属膜１
０を図４（ｃ）の様に形成して、同一基板上に非晶質シ
リコンＴＦＴ（Ａ）と多結晶シリコンＴＦＴ（Ｂ）を完
成する。
０を図４（ｃ）の様に形成して、同一基板上に非晶質シ
リコンＴＦＴ（Ａ）と多結晶シリコンＴＦＴ（Ｂ）を完
成する。
【０００７】ところで、画素スイッチング用ＴＦＴ
（Ａ）のリーク電流を小さくするため、非晶質シリコン
膜２０中のダングリングボンドを少なくする必要がある
ので、非晶質シリコン膜２０は通常１２at. ％前後の多
量の水素を含んでいる。しかし、このような多量に水素
を含んだ非晶質シリコン膜２０をビームアニールする
と、マイクロボイドが発生したり、膜が溶発するため、
ビームアニールが良好にできないことが分かった。従っ
て、結晶性の良い多結晶シリコン膜２１が得られないた
め、多結晶シリコンＴＦＴ（Ｂ）の移動度は駆動回路に
用いるには不十分である。非晶質シリコン膜と多結晶シ
リコン膜をそれぞれ別の工程で堆積させれば上記の様な
問題は解決するが、一方の膜を形成した後、この膜にマ
スクして他方の膜の堆積を行う必要があり、マスク形成
工程や膜堆積の工程増加を招いてしまう。このように従
来の方法では、同一基板上にリーク電流の小さい非晶質
シリコンＴＦＴと高移動度の多結晶シリコンＴＦＴを製
造工程を煩雑にすること無く提供することができなかっ
た。
（Ａ）のリーク電流を小さくするため、非晶質シリコン
膜２０中のダングリングボンドを少なくする必要がある
ので、非晶質シリコン膜２０は通常１２at. ％前後の多
量の水素を含んでいる。しかし、このような多量に水素
を含んだ非晶質シリコン膜２０をビームアニールする
と、マイクロボイドが発生したり、膜が溶発するため、
ビームアニールが良好にできないことが分かった。従っ
て、結晶性の良い多結晶シリコン膜２１が得られないた
め、多結晶シリコンＴＦＴ（Ｂ）の移動度は駆動回路に
用いるには不十分である。非晶質シリコン膜と多結晶シ
リコン膜をそれぞれ別の工程で堆積させれば上記の様な
問題は解決するが、一方の膜を形成した後、この膜にマ
スクして他方の膜の堆積を行う必要があり、マスク形成
工程や膜堆積の工程増加を招いてしまう。このように従
来の方法では、同一基板上にリーク電流の小さい非晶質
シリコンＴＦＴと高移動度の多結晶シリコンＴＦＴを製
造工程を煩雑にすること無く提供することができなかっ
た。
【０００８】
【発明が解決しようとする課題】従来の液晶表示装置
は、駆動回路一体型ＴＦＴ−ＬＣＤにおいて、駆動回路
部のみ多結晶シリコンＴＦＴを用いる場合、画素スイッ
チング用ＴＦＴに用いられている非晶質シリコン膜をビ
ームアニールすると、マイクロボイドが発生したり、膜
が溶発するので、高移動度の多結晶シリコンＴＦＴは得
られないという問題点があった。
は、駆動回路一体型ＴＦＴ−ＬＣＤにおいて、駆動回路
部のみ多結晶シリコンＴＦＴを用いる場合、画素スイッ
チング用ＴＦＴに用いられている非晶質シリコン膜をビ
ームアニールすると、マイクロボイドが発生したり、膜
が溶発するので、高移動度の多結晶シリコンＴＦＴは得
られないという問題点があった。
【０００９】本発明は、上記問題点に鑑みなされたもの
で、リーク電流の小さい非晶質シリコンＴＦＴと高移動
度の多結晶シリコンＴＦＴを同一基板上に簡単に作製す
る半導体装置の製造方法を提供することを目的とする。
で、リーク電流の小さい非晶質シリコンＴＦＴと高移動
度の多結晶シリコンＴＦＴを同一基板上に簡単に作製す
る半導体装置の製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】本発明は、同一基板上に
形成される非晶質シリコン薄膜から活性層が夫々形成さ
れる非晶質シリコン薄膜トランジスタと多結晶シリコン
薄膜トランジスタを混在して成る半導体装置の製造方法
において、水素濃度５×１０20atoms/cm3 以下の非晶質
シリコン膜を前記基板上に堆積して前記非晶質シリコン
薄膜トランジスタの活性層を形成する工程と、その後前
記非晶質シリコン膜のうち前記非晶質シリコン薄膜トラ
ンジスタの活性層とは異なる非晶質シリコン膜にビーム
アニールを行って多結晶シリコンに変え前記多結晶シリ
コン薄膜トランジスタの活性層を形成する工程と、前記
非晶質シリコン薄膜トランジスタの活性層を水素化する
工程とを具備することを特徴とする半導体装置の製造方
法を提供するものである。
形成される非晶質シリコン薄膜から活性層が夫々形成さ
れる非晶質シリコン薄膜トランジスタと多結晶シリコン
薄膜トランジスタを混在して成る半導体装置の製造方法
において、水素濃度５×１０20atoms/cm3 以下の非晶質
シリコン膜を前記基板上に堆積して前記非晶質シリコン
薄膜トランジスタの活性層を形成する工程と、その後前
記非晶質シリコン膜のうち前記非晶質シリコン薄膜トラ
ンジスタの活性層とは異なる非晶質シリコン膜にビーム
アニールを行って多結晶シリコンに変え前記多結晶シリ
コン薄膜トランジスタの活性層を形成する工程と、前記
非晶質シリコン薄膜トランジスタの活性層を水素化する
工程とを具備することを特徴とする半導体装置の製造方
法を提供するものである。
【００１１】特に、非晶質シリコン膜の水素化と多結晶
シリコン膜の水素化を同一工程で行うことが好ましい。
ここでの水素濃度は、二次イオン質量分析法によって知
ることができる。
シリコン膜の水素化を同一工程で行うことが好ましい。
ここでの水素濃度は、二次イオン質量分析法によって知
ることができる。
【００１２】
【作用】本発明の半導体装置の製造方法によれば、膜中
水素量の少ない非晶質シリコン膜を用いており、高いエ
ネルギーのビームを照射してもマイクロボイドの発生や
膜の溶発がなく、膜厚方向に非晶質シリコン膜全体を結
晶化させることができるので、高移動度の多結晶シリコ
ンＴＦＴを得ることができる。一方、レーザアニールさ
れない非晶質シリコン膜については水素化を行いダング
リングボンドを水素でターミネートさせるので、リーク
電流の少ない非晶質シリコンＴＦＴを作製することがで
きる。この様に膜形成も一度で済み、工程増加も後から
の水素化のみで済むため製造工程を煩雑にしない。
水素量の少ない非晶質シリコン膜を用いており、高いエ
ネルギーのビームを照射してもマイクロボイドの発生や
膜の溶発がなく、膜厚方向に非晶質シリコン膜全体を結
晶化させることができるので、高移動度の多結晶シリコ
ンＴＦＴを得ることができる。一方、レーザアニールさ
れない非晶質シリコン膜については水素化を行いダング
リングボンドを水素でターミネートさせるので、リーク
電流の少ない非晶質シリコンＴＦＴを作製することがで
きる。この様に膜形成も一度で済み、工程増加も後から
の水素化のみで済むため製造工程を煩雑にしない。
【００１３】
【実施例】以下に本発明を実施例に沿って説明する。 （実施例１）図１に、本発明によるＴＦＴを用いた液晶
表示装置の製造方法を工程順に示す。
表示装置の製造方法を工程順に示す。
【００１４】はじめに、図１（ａ）に示す如く無アルカ
リガラスや石英等の絶縁基板１上に、膜中水素濃度３×
１０20atoms/cm3 の非晶質シリコン膜２を形成する。非
晶質シリコン膜２の堆積は、形成条件として、原料ガス
ＳｉＨ4 ，Ｈ2 を用いて、基板温度を４５０℃〜６００
℃の高温でプラズマＣＶＤ法によって行う。また、ＬＰ
ＣＶＤ法やスパッタ法等の方法を用いて同様の低水素濃
度の非晶質シリコン２を堆積しても良い。非晶質シリコ
ン膜２の膜厚を５００Ａ程度にすることにより、膜厚方
向に膜全体を結晶化することができるので、結晶性の良
い多結晶シリコン膜が得られる。
リガラスや石英等の絶縁基板１上に、膜中水素濃度３×
１０20atoms/cm3 の非晶質シリコン膜２を形成する。非
晶質シリコン膜２の堆積は、形成条件として、原料ガス
ＳｉＨ4 ，Ｈ2 を用いて、基板温度を４５０℃〜６００
℃の高温でプラズマＣＶＤ法によって行う。また、ＬＰ
ＣＶＤ法やスパッタ法等の方法を用いて同様の低水素濃
度の非晶質シリコン２を堆積しても良い。非晶質シリコ
ン膜２の膜厚を５００Ａ程度にすることにより、膜厚方
向に膜全体を結晶化することができるので、結晶性の良
い多結晶シリコン膜が得られる。
【００１５】次に、図１（ｂ）に示す如く駆動回路部の
非晶質シリコン膜２のみビームアニールを行い、多結晶
シリコン膜２１を得る。ビームアニールには、エキシマ
レーザやArレーザ等のレーザビームの他、電子ビームが
用いられ、シリコン膜を溶融固化できるエネルギービー
ムであれば良い。この際、非晶質シリコン２の膜中水素
量が少ないため、マイクロボイドが発生せず、膜の溶発
もなく、高いエネルギーを照射することができる。
非晶質シリコン膜２のみビームアニールを行い、多結晶
シリコン膜２１を得る。ビームアニールには、エキシマ
レーザやArレーザ等のレーザビームの他、電子ビームが
用いられ、シリコン膜を溶融固化できるエネルギービー
ムであれば良い。この際、非晶質シリコン２の膜中水素
量が少ないため、マイクロボイドが発生せず、膜の溶発
もなく、高いエネルギーを照射することができる。
【００１６】次に、図１（ｃ）に示す如く画素スイッチ
ング用ＴＦＴの非晶質シリコン膜２に水素化を行う。水
素化には水素を含む雰囲気中でプラズマ処理する方法を
用いる。この際の水素化の条件は、ＲＦパワー１．４５
ｋＷ，温度３００℃，処理時間６０分，ガス圧１．５Ｔ
oor である。また、プラズマ以外にマイクロ波を用いて
水素ラジカルを生成させる方法やタングステンフィラメ
ントを用いて原子状水素を生成する方法を用いて水素化
を行なっても良い。このような処理により非晶質シリコ
ン２２中のダングリングボンドを水素でターミネートさ
せて、リーク電流を減少させる。また、画素スイッチン
グ用ＴＦＴだけではなく、ビームアニールして得られた
駆動回路部の多結晶シリコン２１も同時に水素化を行っ
ても良い。多結晶シリコン膜の結晶粒界のダングリング
ボンドを水素でターミネートさせることで、さらに高移
動度でしきい値電圧が低い多結晶シリコンＴＦＴが得ら
れる。この際のシリコン膜の水素化は、３×１０20atom
s/cm3 〜６×１０20atoms/cm3であることが画素スイッ
チング用ＴＦＴの要求特性であるリーク電流を１０-12
Ａ以下を満足する点から好ましい。
ング用ＴＦＴの非晶質シリコン膜２に水素化を行う。水
素化には水素を含む雰囲気中でプラズマ処理する方法を
用いる。この際の水素化の条件は、ＲＦパワー１．４５
ｋＷ，温度３００℃，処理時間６０分，ガス圧１．５Ｔ
oor である。また、プラズマ以外にマイクロ波を用いて
水素ラジカルを生成させる方法やタングステンフィラメ
ントを用いて原子状水素を生成する方法を用いて水素化
を行なっても良い。このような処理により非晶質シリコ
ン２２中のダングリングボンドを水素でターミネートさ
せて、リーク電流を減少させる。また、画素スイッチン
グ用ＴＦＴだけではなく、ビームアニールして得られた
駆動回路部の多結晶シリコン２１も同時に水素化を行っ
ても良い。多結晶シリコン膜の結晶粒界のダングリング
ボンドを水素でターミネートさせることで、さらに高移
動度でしきい値電圧が低い多結晶シリコンＴＦＴが得ら
れる。この際のシリコン膜の水素化は、３×１０20atom
s/cm3 〜６×１０20atoms/cm3であることが画素スイッ
チング用ＴＦＴの要求特性であるリーク電流を１０-12
Ａ以下を満足する点から好ましい。
【００１７】このように非晶質シリコンＴＦＴと多結晶
シリコンＴＦＴの活性層となるべき層を形成した後、非
晶質シリコン２２及び多結晶シリコン２１をパターニン
グし、この上にゲート絶縁膜３／ゲート電極４を堆積さ
せ、さらにこの非晶質シリコン２２及び多結晶シリコン
２１のうちチャネルとなる領域の両側にＰ型ソースをド
ーズ量１×１０-15 cm-2、加速電圧８０ｋｅＶにてイオ
ン注入を行いソース２３・ドレイン２４領域を形成す
る。ゲート絶縁膜３にはSiO2,SiNx 等が用いられ、ゲー
ト電極にはｎ+ poly-Si 膜を用いる。最後に、層間絶縁
膜５、配線となる金属膜６を堆積、加工して、図１
（ｄ）に示したＴＦＴが完成する。層間絶縁膜５にはSi
O2,SiNx 等が用いられ、配線用の金属膜６にはMo,Al,T
a,Cr 等の高融点金属やそのシリサイドが用いられる。
シリコンＴＦＴの活性層となるべき層を形成した後、非
晶質シリコン２２及び多結晶シリコン２１をパターニン
グし、この上にゲート絶縁膜３／ゲート電極４を堆積さ
せ、さらにこの非晶質シリコン２２及び多結晶シリコン
２１のうちチャネルとなる領域の両側にＰ型ソースをド
ーズ量１×１０-15 cm-2、加速電圧８０ｋｅＶにてイオ
ン注入を行いソース２３・ドレイン２４領域を形成す
る。ゲート絶縁膜３にはSiO2,SiNx 等が用いられ、ゲー
ト電極にはｎ+ poly-Si 膜を用いる。最後に、層間絶縁
膜５、配線となる金属膜６を堆積、加工して、図１
（ｄ）に示したＴＦＴが完成する。層間絶縁膜５にはSi
O2,SiNx 等が用いられ、配線用の金属膜６にはMo,Al,T
a,Cr 等の高融点金属やそのシリサイドが用いられる。
【００１８】図２は、電界効果移動度とビームアニール
前の膜中水素量の関係を示している。ここで、移動度は
非晶質シリコン膜が溶発しない照射エネルギーの範囲で
ビームアニールして結晶化させた場合に得られた最大値
である。非晶質シリコンの膜中水素濃度が５×１０20at
oms/cm3 以下であれば、１０インチ型ＴＦＴ−ＬＣＤの
駆動回路の仕様条件を満足する高移動度の多結晶シリコ
ンＴＦＴが得られることがわかる。以上のように、本実
施例の製造方法では、低リーク電流の非晶質シリコンＴ
ＦＴと高移動度の多結晶シリコンＴＦＴを同一基板上に
簡単に形成することができる。
前の膜中水素量の関係を示している。ここで、移動度は
非晶質シリコン膜が溶発しない照射エネルギーの範囲で
ビームアニールして結晶化させた場合に得られた最大値
である。非晶質シリコンの膜中水素濃度が５×１０20at
oms/cm3 以下であれば、１０インチ型ＴＦＴ−ＬＣＤの
駆動回路の仕様条件を満足する高移動度の多結晶シリコ
ンＴＦＴが得られることがわかる。以上のように、本実
施例の製造方法では、低リーク電流の非晶質シリコンＴ
ＦＴと高移動度の多結晶シリコンＴＦＴを同一基板上に
簡単に形成することができる。
【００１９】以上のような製造方法によって１０インチ
型ＴＦＴ−ＬＣＤを形成することによって、駆動回路の
ＴＦＴと画素用のＴＦＴの活性層を別々に形成した従来
の場合と比べて、従来行っていた駆動回路用ＴＦＴの活
性層を形成した後、この膜にマスクを形成し、またマス
ク形成に必要な露光工程、さらには画素用ＴＦＴの活性
層形成工程等の工程が全て不必要となり、本実施例では
水素処理工程が増えるにしても大幅な工程削減ができ
る。しかも、一枚のガラス基板上に駆動用のＴＦＴと画
素用のＴＦＴを同時に形成できるという基本的な利益も
同時に達成できる。 （実施例２）図３には本発明の実施例２を示す。以下、
実施例１と同一部分は、同一番号を付し、詳細は省略す
る。
型ＴＦＴ−ＬＣＤを形成することによって、駆動回路の
ＴＦＴと画素用のＴＦＴの活性層を別々に形成した従来
の場合と比べて、従来行っていた駆動回路用ＴＦＴの活
性層を形成した後、この膜にマスクを形成し、またマス
ク形成に必要な露光工程、さらには画素用ＴＦＴの活性
層形成工程等の工程が全て不必要となり、本実施例では
水素処理工程が増えるにしても大幅な工程削減ができ
る。しかも、一枚のガラス基板上に駆動用のＴＦＴと画
素用のＴＦＴを同時に形成できるという基本的な利益も
同時に達成できる。 （実施例２）図３には本発明の実施例２を示す。以下、
実施例１と同一部分は、同一番号を付し、詳細は省略す
る。
【００２０】はじめに、絶縁基板上１に導電膜７を堆積
してゲート電極形状にエッチングによってパターニング
した後に、ゲート絶縁膜３／非晶質シリコン膜２から成
る積層膜を形成する。導電膜７にはＴＦＴのゲート電極
材料として使用できるMo,Ta,Cr等の高融点金属やそのシ
リサイドが用いられ、ゲート絶縁膜３にはSiO2,SiNx等
が用いられる。場合によってはゲート電極７の表面を陽
極酸化しても良い。非晶質シリコン膜２は、膜中水素濃
度３×１０20atoms/cm3 の非晶質シリコン膜２を用いる
（図３（ａ））。
してゲート電極形状にエッチングによってパターニング
した後に、ゲート絶縁膜３／非晶質シリコン膜２から成
る積層膜を形成する。導電膜７にはＴＦＴのゲート電極
材料として使用できるMo,Ta,Cr等の高融点金属やそのシ
リサイドが用いられ、ゲート絶縁膜３にはSiO2,SiNx等
が用いられる。場合によってはゲート電極７の表面を陽
極酸化しても良い。非晶質シリコン膜２は、膜中水素濃
度３×１０20atoms/cm3 の非晶質シリコン膜２を用いる
（図３（ａ））。
【００２１】次に、駆動回路部の非晶質シリコン膜２の
みビームアニールを行い、結晶化させ、多結晶シリコン
膜２１を得る。この際の条件は、実施例１と同様に行な
う（図３（ｂ））。
みビームアニールを行い、結晶化させ、多結晶シリコン
膜２１を得る。この際の条件は、実施例１と同様に行な
う（図３（ｂ））。
【００２２】さらに、画素スイッチング用ＴＦＴの非晶
質シリコン膜２に水素化を行う。水素化の条件は、実施
例１と同様に行なう。このような処理により非晶質シリ
コン２２中のダングリングボンドを水素でターミネート
させて、リーク電流を減少させる。また、画素スイッチ
ング用ＴＦＴだけではなく、ビームアニールして得られ
た駆動回路部の多結晶シリコン２１も同時に水素化を行
っても良い（図３（ｃ））。
質シリコン膜２に水素化を行う。水素化の条件は、実施
例１と同様に行なう。このような処理により非晶質シリ
コン２２中のダングリングボンドを水素でターミネート
させて、リーク電流を減少させる。また、画素スイッチ
ング用ＴＦＴだけではなく、ビームアニールして得られ
た駆動回路部の多結晶シリコン２１も同時に水素化を行
っても良い（図３（ｃ））。
【００２３】次に、チャネル部２１、２２のエッチング
を防止するためのSiNx等の窒化膜８をＣＶＤ法により堆
積させその後パターニングする（図３（ｄ））。最後
に、ｎ+ 膜９／金属膜６を図３（ｅ）のように形成し
て、ソース・ドレインとする。ｎ+ 膜９にはｎ+ a-Si膜
や多結晶ｎ+ Si膜が用いられる。
を防止するためのSiNx等の窒化膜８をＣＶＤ法により堆
積させその後パターニングする（図３（ｄ））。最後
に、ｎ+ 膜９／金属膜６を図３（ｅ）のように形成し
て、ソース・ドレインとする。ｎ+ 膜９にはｎ+ a-Si膜
や多結晶ｎ+ Si膜が用いられる。
【００２４】以上のようにして１０インチ型ＴＦＴ−Ｌ
ＣＤを形成した場合、実施例１と同様の効果を奏するこ
とができる。本発明は上記実施例に限られるものではな
く、その趣旨を逸脱しない範囲で以下のように種々変形
することができる。 （１）上記２つの実施例ではｎチャネルＴＦＴを例に述
べたが、ソース・ドレイン領域の導電型を逆にすること
によりｐチャネルも同様に製造できる。 （２）本発明は液晶表示装置だけでなく、同一基板上に
多結晶シリコンＴＦＴと非晶質シリコンＴＦＴを形成す
る他の半導体装置例えば、イメージセンサー、プリンタ
ーヘッド等にも適用することができる。
ＣＤを形成した場合、実施例１と同様の効果を奏するこ
とができる。本発明は上記実施例に限られるものではな
く、その趣旨を逸脱しない範囲で以下のように種々変形
することができる。 （１）上記２つの実施例ではｎチャネルＴＦＴを例に述
べたが、ソース・ドレイン領域の導電型を逆にすること
によりｐチャネルも同様に製造できる。 （２）本発明は液晶表示装置だけでなく、同一基板上に
多結晶シリコンＴＦＴと非晶質シリコンＴＦＴを形成す
る他の半導体装置例えば、イメージセンサー、プリンタ
ーヘッド等にも適用することができる。
【００２５】
【発明の効果】以上のように、本発明によればリーク電
流の小さい非晶質シリコンＴＦＴと高移動度の多結晶シ
リコンＴＦＴを同一基板上に簡単に作製する半導体装置
の製造方法を提供することができる。
流の小さい非晶質シリコンＴＦＴと高移動度の多結晶シ
リコンＴＦＴを同一基板上に簡単に作製する半導体装置
の製造方法を提供することができる。
【図１】本発明の実施例１の工程順の断面図
【図２】本発明の実施例１を説明する図
【図３】本発明の実施例２の工程順の断面図
【図４】従来例の工程順の断面図
１…絶縁基板 ２…低水素濃度の非晶質シリコン膜 ３…ゲート絶縁膜 ４…ゲート電極 ５…層間絶縁膜 ６…金属膜 ７…導電膜 ８…窒化膜 ９…ｎ+ Si膜 ２０…１２at. ％の水素を含む非晶質シリコン膜 ２１…多結晶シリコン膜 ２２…水素化された非晶質シリコン膜 ２３…ソース領域 ２４…ドレイン領域
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/336
Claims (1)
- 【請求項１】 同一基板上に形成される非晶質シリコン
薄膜から活性層が夫々形成される非晶質シリコン薄膜ト
ランジスタと多結晶シリコン薄膜トランジスタを混在し
て成る半導体装置の製造方法において、水素濃度５×１
０20atoms/cm3 以下の非晶質シリコン膜を前記基板上に
堆積して前記非晶質シリコン薄膜トランジスタの活性層
を形成する工程と、その後前記非晶質シリコン膜のうち
前記非晶質シリコン薄膜トランジスタの活性層とは異な
る非晶質シリコン膜にビームアニールを行って多結晶シ
リコンに変え前記多結晶シリコン薄膜トランジスタの活
性層を形成する工程と、その後前記非晶質シリコン薄膜
トランジスタの活性層を水素化する工程とを具備するこ
とを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17950293A JPH0738110A (ja) | 1993-07-21 | 1993-07-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17950293A JPH0738110A (ja) | 1993-07-21 | 1993-07-21 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0738110A true JPH0738110A (ja) | 1995-02-07 |
Family
ID=16066941
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17950293A Pending JPH0738110A (ja) | 1993-07-21 | 1993-07-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0738110A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07270818A (ja) * | 1994-03-28 | 1995-10-20 | Sharp Corp | 半導体基板の製造方法およびその製造装置 |
| JP2000299470A (ja) * | 1999-02-12 | 2000-10-24 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2002185005A (ja) * | 2000-12-15 | 2002-06-28 | Matsushita Electric Ind Co Ltd | 混成ｔｆｔアレー基板とその製造方法 |
| US6821343B2 (en) | 2000-08-25 | 2004-11-23 | Fujitsu Limited | Semiconductor device, manufacturing method therefor, and semiconductor manufacturing apparatus |
| JP2005039173A (ja) * | 2003-07-02 | 2005-02-10 | Sony Corp | 薄膜トランジスタおよびその製造方法、ならびに表示装置およびその製造方法 |
| JP2005136253A (ja) * | 2003-10-31 | 2005-05-26 | Sony Corp | 薄膜トランジスタおよびその製造方法、ならびに表示装置およびその製造方法 |
| US6977192B2 (en) | 1996-03-10 | 2005-12-20 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing thin film semiconductor device |
| JP2008288266A (ja) * | 2007-05-15 | 2008-11-27 | Advanced Lcd Technologies Development Center Co Ltd | 半導体膜の結晶化方法、半導体膜を有する基板 |
| JP2008311545A (ja) * | 2007-06-18 | 2008-12-25 | Hitachi Displays Ltd | 表示装置 |
| US7863602B2 (en) | 2005-11-25 | 2011-01-04 | Samsung Electronics Co., Ltd. | Organic light emitting diode display and method for manufacturing the same |
| US9097953B2 (en) | 1999-02-12 | 2015-08-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and method of forming the same |
| WO2017042941A1 (ja) * | 2015-09-10 | 2017-03-16 | 堺ディスプレイプロダクト株式会社 | 表示装置及び表示装置の製造方法 |
-
1993
- 1993-07-21 JP JP17950293A patent/JPH0738110A/ja active Pending
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07270818A (ja) * | 1994-03-28 | 1995-10-20 | Sharp Corp | 半導体基板の製造方法およびその製造装置 |
| US7763503B2 (en) | 1996-03-10 | 2010-07-27 | Semiconductor Energy Laboratory Co., Ltd. | Thin film semiconductor device and method of manufacturing the same |
| US6977192B2 (en) | 1996-03-10 | 2005-12-20 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing thin film semiconductor device |
| JP2000299470A (ja) * | 1999-02-12 | 2000-10-24 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| US9097953B2 (en) | 1999-02-12 | 2015-08-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and method of forming the same |
| US6821343B2 (en) | 2000-08-25 | 2004-11-23 | Fujitsu Limited | Semiconductor device, manufacturing method therefor, and semiconductor manufacturing apparatus |
| US6861328B2 (en) | 2000-08-25 | 2005-03-01 | Fujitsu Limited | Semiconductor device, manufacturing method therefor, and semiconductor manufacturing apparatus |
| JP2002185005A (ja) * | 2000-12-15 | 2002-06-28 | Matsushita Electric Ind Co Ltd | 混成ｔｆｔアレー基板とその製造方法 |
| JP2005039173A (ja) * | 2003-07-02 | 2005-02-10 | Sony Corp | 薄膜トランジスタおよびその製造方法、ならびに表示装置およびその製造方法 |
| JP2005136253A (ja) * | 2003-10-31 | 2005-05-26 | Sony Corp | 薄膜トランジスタおよびその製造方法、ならびに表示装置およびその製造方法 |
| US7863602B2 (en) | 2005-11-25 | 2011-01-04 | Samsung Electronics Co., Ltd. | Organic light emitting diode display and method for manufacturing the same |
| JP2008288266A (ja) * | 2007-05-15 | 2008-11-27 | Advanced Lcd Technologies Development Center Co Ltd | 半導体膜の結晶化方法、半導体膜を有する基板 |
| JP2008311545A (ja) * | 2007-06-18 | 2008-12-25 | Hitachi Displays Ltd | 表示装置 |
| WO2017042941A1 (ja) * | 2015-09-10 | 2017-03-16 | 堺ディスプレイプロダクト株式会社 | 表示装置及び表示装置の製造方法 |
| CN108028030A (zh) * | 2015-09-10 | 2018-05-11 | 堺显示器制品株式会社 | 显示装置和显示装置的制造方法 |
| JPWO2017042941A1 (ja) * | 2015-09-10 | 2018-08-16 | 堺ディスプレイプロダクト株式会社 | 表示装置及び表示装置の製造方法 |
| US10310347B2 (en) | 2015-09-10 | 2019-06-04 | Sakai Display Products Corporation | Display apparatus and method of manufacturing display apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6346486B2 (en) | Transistor device and method of forming the same | |
| JP3254072B2 (ja) | 半導体装置の作製方法 | |
| JP4802364B2 (ja) | 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び半導体層の抵抗制御方法 | |
| KR20020092255A (ko) | 반도체막, 반도체장치 및 이들의 제조방법 | |
| JPH0738110A (ja) | 半導体装置の製造方法 | |
| US6486046B2 (en) | Method of forming polycrystalline semiconductor film | |
| JP3282582B2 (ja) | トップゲート型薄膜トランジスタ及びその製造方法 | |
| JP4729881B2 (ja) | 薄膜半導体装置の製造方法および薄膜半導体装置 | |
| JP2000077665A (ja) | 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法 | |
| JP3840697B2 (ja) | 半導体装置の製造方法、アクティブマトリクス基板の製造方法、および液晶表示装置の製造方法 | |
| JP2734359B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3173058B2 (ja) | 半導体薄膜の形成方法 | |
| US8034671B2 (en) | Polysilicon film, thin film transistor using the same, and method for forming the same | |
| JPH08139335A (ja) | 薄膜トランジスタの製造方法 | |
| JPH09162405A (ja) | 半導体装置およびその作製方法 | |
| JP4461731B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3535465B2 (ja) | 半導体装置の作製方法 | |
| JPH1187724A (ja) | 半導体素子の製造方法 | |
| JP3316201B2 (ja) | 半導体回路 | |
| JP3181901B2 (ja) | 薄膜トランジスタ | |
| JP3180499B2 (ja) | 半導体装置の製造方法 | |
| JPH04206837A (ja) | 半導体装置の製造方法 | |
| JP2000332258A (ja) | 薄膜トランジスタの製造方法 | |
| JP3075498B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH05235038A (ja) | 薄膜トランジスタの製造方法 |