JP2000299550A - Wiring board and manufacture thereof - Google Patents
Wiring board and manufacture thereofInfo
- Publication number
- JP2000299550A JP2000299550A JP11109113A JP10911399A JP2000299550A JP 2000299550 A JP2000299550 A JP 2000299550A JP 11109113 A JP11109113 A JP 11109113A JP 10911399 A JP10911399 A JP 10911399A JP 2000299550 A JP2000299550 A JP 2000299550A
- Authority
- JP
- Japan
- Prior art keywords
- plating layer
- wiring
- wiring board
- forming
- nickel plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、プリント配線基板
及びその製造方法に関するものである。本発明によるプ
リント配線基板は、特に携帯機器に搭載される電子素子
の実装に用いて好適である。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed wiring board and a method for manufacturing the same. The printed wiring board according to the present invention is particularly suitable for use in mounting an electronic element mounted on a portable device.
【0002】[0002]
【従来の技術】従来の電子素子の基板への実装構造を図
6に示す。図6では、パッケージ部品としてボールグリ
ッドアレイ(以下、BGA)パッケージ101を多層プ
リント配線基板109に実装した構造を示している。2. Description of the Related Art FIG. 6 shows a conventional mounting structure of an electronic element on a substrate. FIG. 6 shows a structure in which a ball grid array (hereinafter, BGA) package 101 is mounted on a multilayer printed wiring board 109 as a package component.
【0003】BGAパッケージ101は、回路配線10
2が形成されたインターポーザ103上に接着剤104
a等を介して半導体チップ104を搭載し、回路配線1
02と半導体チップ104とをAuワイヤ105等で電
気的に接続した後、封止樹脂106で半導体チップ10
4及びAuワイヤ105を封止することによって構成さ
れる。インターポーザ103の裏面にはアレイ状に穴1
03aが形成されている。この穴103aを介してイン
ターポーザ103にはんだ付けされたはんだボール10
7によって、半導体チップ104と多層プリント配線基
板109に形成された配線との電気的接続が可能となっ
ている。[0003] The BGA package 101 has a circuit wiring 10
2 is formed on the interposer 103 on which the adhesive 104 is formed.
a, and the semiconductor chip 104 is mounted via
02 and the semiconductor chip 104 are electrically connected by an Au wire 105 or the like.
4 and the Au wire 105 are sealed. Holes 1 in an array on the back of interposer 103
03a is formed. The solder ball 10 soldered to the interposer 103 through the hole 103a
7, electrical connection between the semiconductor chip 104 and the wiring formed on the multilayer printed wiring board 109 is enabled.
【0004】このように構成されたBGAパッケージ1
01を、はんだボール107が配線パターン内に設けら
れた複数の電極108と接するように、多層プリント配
線基板109上に搭載して、はんだボール107を溶融
する。これにより、はんだボール107と電極108と
が接合し、BGAパッケージ101の多層プリント配線
基板109上への実装がなされる。[0004] The BGA package 1 thus configured
01 is mounted on the multilayer printed wiring board 109 so that the solder balls 107 are in contact with the plurality of electrodes 108 provided in the wiring pattern, and the solder balls 107 are melted. Thereby, the solder balls 107 and the electrodes 108 are joined, and the mounting of the BGA package 101 on the multilayer printed wiring board 109 is performed.
【0005】ここで、多層プリント配線基板109にお
ける配線は、一般的に銅(Cu)メッキによって形成さ
れるが、その配線の電極108は、はんだ濡れ性を向上
する等の理由から金(Au)メッキ処理が施される場合
がある。Here, the wiring on the multilayer printed wiring board 109 is generally formed by copper (Cu) plating, and the electrode 108 of the wiring is made of gold (Au) for reasons such as improving solder wettability. A plating process may be applied.
【0006】しかしながら、金メッキ層と銅メッキ層と
は一般的に密着力が弱いと言われており、通常、銅メッ
キ層の上にニッケル(Ni)メッキ層を形成し、そのニ
ッケルメッキ層上に金メッキ層が形成される。この際、
銅メッキ層及びニッケルメッキ層は無電解メッキによっ
て、プリント配線基板109に形成される。[0006] However, it is generally said that the gold plating layer and the copper plating layer have weak adhesion. Usually, a nickel (Ni) plating layer is formed on the copper plating layer, and the nickel plating layer is formed on the nickel plating layer. A gold plating layer is formed. On this occasion,
The copper plating layer and the nickel plating layer are formed on the printed wiring board 109 by electroless plating.
【0007】[0007]
【発明が解決しようとする課題】上記のようにBGAパ
ッケージ101を多層プリント配線基板109上に実装
して携帯機器内に搭載した場合、例えば携帯機器が落下
等により衝撃を受けたとき、プリント配線基板109に
は反り等の応力がかかる。この応力により、はんだボー
ル107と電極108との界面にクラックが入り、はん
だボール107と電極108との間で接触不良が生じる
場合がある。As described above, when the BGA package 101 is mounted on a multilayer printed wiring board 109 and mounted in a portable device, for example, when the portable device receives an impact due to a drop or the like, the printed wiring is The substrate 109 is subjected to stress such as warpage. This stress may cause cracks at the interface between the solder ball 107 and the electrode 108, resulting in poor contact between the solder ball 107 and the electrode 108.
【0008】この問題の原因を解明するため、本発明者
が鋭意研究を行った結果、次のような事実が初めて明ら
かとなった。The present inventors have conducted intensive studies in order to elucidate the cause of this problem, and as a result, the following facts have been clarified for the first time.
【0009】上述したように、銅メッキ層上に形成され
るニッケルメッキ層は無電解メッキによって形成され
る。この無電解ニッケルメッキにおいては、ニッケルメ
ッキを施すべき箇所のみを露出した状態で、プリント配
線基板109をニッケルメッキ溶液に含浸することによ
って行われる。このニッケルメッキ溶液中には、触媒と
して次亜リン酸が含まれている。このため、無電解ニッ
ケルメッキによってプリント配線基板109に形成され
るニッケルメッキ層は、主にニッケルとリン(P)を含
むものとなる。As described above, the nickel plating layer formed on the copper plating layer is formed by electroless plating. This electroless nickel plating is performed by impregnating the printed wiring board 109 with a nickel plating solution in a state where only the portions to be plated with nickel are exposed. This nickel plating solution contains hypophosphorous acid as a catalyst. Therefore, the nickel plating layer formed on the printed wiring board 109 by electroless nickel plating mainly contains nickel and phosphorus (P).
【0010】はんだボール107を溶解して電極108
と接合する際、ニッケルメッキ層上に形成された金メッ
キ層は、はんだに溶け込む。このため、溶解したはんだ
はニッケルメッキ層に達することになる。溶解したはん
だがニッケルメッキ層に達すると、ニッケルメッキ層中
のニッケルが金と同様に溶解したはんだに溶け込む。こ
の結果、ニッケルメッキ層の表層部分には、リンのみが
残ってリンの濃化層が形成されることになる。[0010] The solder balls 107 are melted to form electrodes 108.
When joining, the gold plating layer formed on the nickel plating layer melts into the solder. Therefore, the melted solder reaches the nickel plating layer. When the melted solder reaches the nickel plating layer, nickel in the nickel plating layer melts into the melted solder similarly to gold. As a result, only the phosphorus remains on the surface portion of the nickel plating layer to form a concentrated layer of phosphorus.
【0011】このリンの濃化層は、はんだボール107
に比較して熱膨張率が大きい。このため、使用される環
境温度の変動等に起因してリン濃化層が伸縮することに
よって、リン濃化層とはんだボール107との密着力が
弱まり、その界面にクラックが発生し易くなってしまう
のである。The concentrated layer of phosphorus is formed by solder balls 107
Has a larger coefficient of thermal expansion. Therefore, when the phosphorus-enriched layer expands and contracts due to fluctuations in the environmental temperature used, the adhesion between the phosphorus-enriched layer and the solder ball 107 is weakened, and cracks are easily generated at the interface. It will be lost.
【0012】本発明は上記の問題に鑑みてなされたもの
であり、はんだと電極との間にクラックが発生すること
を防止して、両者の接続信頼性を向上することが可能な
配線基板及びその製造方法を提供することを目的とす
る。SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and has been made in view of the above circumstances. It is an object of the present invention to provide a manufacturing method thereof.
【0013】[0013]
【課題を解決するための手段】上記目的を達成するため
に、請求項1に記載された配線基板は、絶縁基板と、絶
縁基板上に形成される導体金属からなる配線と、少なく
とも配線にはんだ付けが行われる箇所において、配線上
に形成されるニッケルメッキ層と、ニッケルメッキ層上
に形成される金メッキ層とを備え、ニッケルメッキ層が
電気ニッケルメッキによって形成されることを特徴とす
る。According to a first aspect of the present invention, there is provided a wiring board comprising: an insulating substrate; a wiring made of a conductive metal formed on the insulating substrate; At the place where the attachment is performed, the device includes a nickel plating layer formed on the wiring and a gold plating layer formed on the nickel plating layer, and the nickel plating layer is formed by electric nickel plating.
【0014】また、請求項2に記載された配線基板は、
絶縁基板と、絶縁基板上に形成される導体金属からなる
配線と、少なくとも配線にはんだ付けが行われる箇所に
おいて、配線上に形成されるニッケルメッキ層と、ニッ
ケルメッキ層上に形成される金メッキ層とを備え、配線
の所定箇所にはんだ付けが行われたとき、前記金メッキ
層は前記はんだに溶け込むとともに、当該はんだとニッ
ケルメッキ層はリン濃化層等の不純物層を介さずに直接
接合することを特徴とする。Further, the wiring board according to the second aspect is
An insulating substrate, a wiring made of a conductive metal formed on the insulating substrate, a nickel plating layer formed on the wiring, and a gold plating layer formed on the nickel plating layer, at least at locations where soldering is performed on the wiring When soldering is performed on a predetermined portion of the wiring, the gold plating layer dissolves in the solder, and the solder and the nickel plating layer are directly joined without interposing an impurity layer such as a phosphorus-enriched layer. It is characterized by.
【0015】上記のように、導体金属からなる配線上に
電気ニッケルメッキによってニッケルメッキ層を形成す
ると、そのニッケルメッキ層のリン等の不純物の含有率
は非常に小さくなる。このため、金メッキ層及びニッケ
ルメッキ層によって被覆された配線に対してはんだ付け
が行われた場合であっても、はんだとニッケルメッキ層
はリン等の不純物からなる層を介することなく直接接合
される。このため、はんだとニッケルメッキ層表層部と
の熱膨張率の相違に基づくクラックの発生を効果的に防
止することができる。As described above, when a nickel plating layer is formed on a wiring made of a conductive metal by electric nickel plating, the content of impurities such as phosphorus in the nickel plating layer becomes very small. For this reason, even when soldering is performed on the wiring covered with the gold plating layer and the nickel plating layer, the solder and the nickel plating layer are directly joined without interposing a layer made of an impurity such as phosphorus. . Therefore, it is possible to effectively prevent the occurrence of cracks based on the difference in the coefficient of thermal expansion between the solder and the surface layer of the nickel plating layer.
【0016】上記の配線基板は、請求項6に記載された
製造方法により製造することができる。すなわち、配線
基板の製造方法は、絶縁基板上に導体金属からなる所定
のパターンの配線を形成する配線形成工程と、少なくと
も配線にはんだ付けが行われる箇所において、電気ニッ
ケルメッキによって配線上にニッケルメッキ層を形成す
るニッケルメッキ層形成工程と、ニッケルメッキ層上の
少なくとも一部に金メッキ層を形成する金メッキ層形成
工程とからなる。The above-mentioned wiring board can be manufactured by the manufacturing method described in claim 6. That is, the method of manufacturing a wiring board includes a wiring forming step of forming a wiring of a predetermined pattern made of a conductive metal on an insulating substrate, and nickel plating on the wiring by electro-nickel plating at least at locations where the wiring is soldered. The method includes a nickel plating layer forming step of forming a layer, and a gold plating layer forming step of forming a gold plating layer on at least a part of the nickel plating layer.
【0017】上記の配線形成工程は、請求項7に記載す
るように、導電性物質を前記絶縁基板表面に形成する導
電性付与工程と、導電性付与工程によって形成された導
電性物質を電極として導体金属の電気メッキを行う電気
メッキ工程とからなることが好ましい。In the wiring forming step, the conductive material is formed on the surface of the insulating substrate, and the conductive material formed by the conductive material is used as an electrode. Preferably, the method comprises an electroplating step of electroplating the conductive metal.
【0018】すなわち、電気メッキを行うための電極と
して利用するため、まず導電性物質を絶縁基板表面に形
成する。その後、配線として機能する導体金属を電気メ
ッキによって形成するのである。これにより、電気メッ
キによって形成される高品質な導体金属によって配線を
形成することが可能となる。That is, a conductive substance is first formed on the surface of an insulating substrate to be used as an electrode for performing electroplating. After that, a conductive metal functioning as a wiring is formed by electroplating. This makes it possible to form the wiring by using a high-quality conductive metal formed by electroplating.
【0019】また、上記の配線形成工程は、請求項8に
記載するように、導電性物質を前記絶縁基板の全表面に
形成する導電性付与工程と、所定のパターンの配線を形
成するためのパターン有するメッキレジストを無電解メ
ッキ層上に形成するレジスト形成工程と、導電性付与工
程によって形成された導電性物質を電極として、導体金
属の電気メッキを行い、メッキレジストによって所定の
パターンに導体金属の電気メッキ層を形成する電気メッ
キ工程と、メッキレジストを剥離する剥離工程と、メッ
キレジスト直下の導電性物質をエッチングするエッチン
グ工程とを有しても良い。The wiring forming step may include a step of forming a conductive material on the entire surface of the insulating substrate and a step of forming a wiring of a predetermined pattern. A resist forming step of forming a plating resist having a pattern on the electroless plating layer, and conducting electroplating of a conductive metal using the conductive substance formed in the conductivity providing step as an electrode, and forming the conductive metal in a predetermined pattern by the plating resist. An electroplating step of forming an electroplating layer, a stripping step of stripping a plating resist, and an etching step of etching a conductive material immediately below the plating resist may be included.
【0020】上記の場合、高品質な導体金属によって配
線が形成可能であるとともに、メッキレジストを形成す
る以前に、導電性付与工程を行うので、基板の取り扱い
が容易になる。In the above case, the wiring can be formed by a high-quality conductive metal, and the conductivity imparting step is performed before the plating resist is formed, so that the handling of the substrate is facilitated.
【0021】請求項7又は8に記載の方法で配線を形成
する際には、請求項9に記載するように、電気メッキ工
程により形成される導体金属の厚さが、導電性付与工程
により形成される導電性物質の厚さよりも厚いことが好
ましい。つまり、導電性付与工程により形成される導電
性物質は電気メッキを行う際の電極として機能すれば十
分であり、不要に厚い導電性物質の形成はコストアップ
につながるため避けるべきである。When the wiring is formed by the method according to claim 7 or 8, the thickness of the conductive metal formed by the electroplating step is reduced by the conductivity providing step. Preferably, the thickness is larger than the thickness of the conductive material to be formed. That is, it is sufficient that the conductive substance formed in the conductivity imparting step functions as an electrode when performing electroplating, and the formation of an unnecessarily thick conductive substance leads to an increase in cost and should be avoided.
【0022】なお、導電性付与工程としては、請求項1
0に記載するように、無電解メッキによって導体金属を
絶縁基板表面に形成する無電解メッキ工程とすることが
できる。It is to be noted that the step of imparting conductivity includes the steps of claim 1
As described in No. 0, an electroless plating step of forming a conductive metal on the surface of the insulating substrate by electroless plating can be performed.
【0023】請求項8に記載の方法で配線を形成する場
合には、請求項11に記載するように、ニッケルメッキ
層形成工程が、電気メッキ工程と剥離工程との間に実行
されることが好ましい。すなわち、電気メッキ工程によ
って形成された所定のパターンを有する導体金属が電極
として利用しつつ、メッキレジストを、導体金属を形成
するための電気メッキとニッケルメッキ層を形成するた
めの電気メッキとで共用することができる。In the case where the wiring is formed by the method described in claim 8, the nickel plating layer forming step may be performed between the electroplating step and the peeling step. preferable. In other words, while using a conductor metal having a predetermined pattern formed by the electroplating process as an electrode, a plating resist is shared between electroplating for forming a conductor metal and electroplating for forming a nickel plating layer. can do.
【0024】[0024]
【発明の実施の形態】以下、本発明の実施の形態を図に
基づいて説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described below with reference to the drawings.
【0025】図1に、パッケージ部品としてBGAパッ
ケージ1及び4方向フラットパッケージ(以下、QFP
という)2を電極(銅ランド)3を備えたプリント配線
基板4に実装したときの模式図を示す。図1に示すよう
に、BGAパッケージ1はその底面に、接続端子として
機能するはんだボール9が設けられている。また、QF
P2に関しては、各辺から接続ピン10が伸びている。
BGAパッケージ1のはんだボール9及びQFP2の接
続ピン10を、プリント配線基板4に形成された電極3
にはんだ付けすることにより、各パッケージ部品のプリ
ント配線基板4への実装がなされる。FIG. 1 shows a BGA package 1 and a four-way flat package (hereinafter referred to as a QFP) as package components.
2 is mounted on a printed wiring board 4 provided with electrodes (copper lands) 3. As shown in FIG. 1, the BGA package 1 is provided on its bottom surface with solder balls 9 functioning as connection terminals. Also, QF
Regarding P2, the connection pins 10 extend from each side.
The solder balls 9 of the BGA package 1 and the connection pins 10 of the QFP 2 are connected to the electrodes 3 formed on the printed wiring board 4.
, Each package component is mounted on the printed wiring board 4.
【0026】プリント配線基板4上には、上記の電極3
に加え、銅配線が所定のパターンに形成されており、プ
リント配線基板4に実装されるパッケージ部品等と外部
との電気的接続等を可能にしている。On the printed wiring board 4, the above-mentioned electrodes 3
In addition, a copper wiring is formed in a predetermined pattern to enable electrical connection between a package component mounted on the printed wiring board 4 and the outside.
【0027】図2に、BGAパッケージ1のプリント配
線基板4への実装構造の詳細図を示す。図2に示すよう
に、本実施例のプリント配線基板4は、複数の電子素子
を高密度に実装すべく、多層に形成されている。FIG. 2 shows a detailed view of the mounting structure of the BGA package 1 on the printed wiring board 4. As shown in FIG. 2, the printed wiring board 4 of the present embodiment is formed in multiple layers in order to mount a plurality of electronic elements at high density.
【0028】図3に、BGAパッケージ1のはんだボー
ル9に対応してプリント配線基板4に設けられた電極3
の配列パターンを示す。なお、図3は、電極3の配列パ
ターンを簡略化して表したものであり、斜線部で示され
る円形の電極3がアレイ上に配置されることを示してい
る。FIG. 3 shows the electrodes 3 provided on the printed wiring board 4 corresponding to the solder balls 9 of the BGA package 1.
The following shows the sequence pattern of. FIG. 3 shows a simplified arrangement pattern of the electrodes 3 and shows that the circular electrodes 3 indicated by oblique lines are arranged on the array.
【0029】ここで、BGAパッケージ1の製造方法に
ついて説明する。Here, a method of manufacturing the BGA package 1 will be described.
【0030】まず、半導体チップ14を搭載するための
インターポーザ15を用意する。このインターポーザ1
5の片面(表面)に銅の薄膜を接着剤等を用いて貼り付
けた後、この銅の薄膜をパターンエッチングして回路配
線16を形成する。この後、回路配線16が成形されて
いないインターポーザ15の裏面側に、レーザ加工によ
り、アレイ状の配列をなす穴15aをインターポーザ1
5を貫通するように形成する。この穴15aを通じて、
インターポーザ15の裏面側から回路配線16との電気
的接続をとることができる。First, an interposer 15 for mounting the semiconductor chip 14 is prepared. This interposer 1
After a copper thin film is adhered to one surface (front surface) of No. 5 using an adhesive or the like, the copper thin film is pattern-etched to form circuit wiring 16. Thereafter, holes 15a forming an array are formed on the back surface of the interposer 15 where the circuit wiring 16 is not formed by laser processing.
5 is formed. Through this hole 15a
Electrical connection with the circuit wiring 16 can be made from the back side of the interposer 15.
【0031】そして、インターポーザ15の表面に形成
された回路配線16を電極として電気ニッケルメッキを
行い、回路配線16上に電気ニッケルメッキ層を形成す
る。このとき、インターポーザ15の裏面側から形成さ
れた穴15aを介して、回路配線16の裏面側にも電気
ニッケルメッキ層が形成される。その後、金の無電解メ
ッキ処理或いは電気メッキ処理を行い、電気ニッケルメ
ッキ層上に金メッキ層を形成する。この金メッキによ
り、半導体チップ14との電気的接続をワイヤボンディ
ング等によって行う際に、接触抵抗の低減を図ることが
できる。Then, electric nickel plating is performed using the circuit wiring 16 formed on the surface of the interposer 15 as an electrode, and an electric nickel plating layer is formed on the circuit wiring 16. At this time, the electric nickel plating layer is also formed on the back surface side of the circuit wiring 16 via the hole 15a formed from the back surface side of the interposer 15. Thereafter, gold electroless plating or electroplating is performed to form a gold plating layer on the electronickel plating layer. This gold plating can reduce the contact resistance when making electrical connection with the semiconductor chip 14 by wire bonding or the like.
【0032】次に、インターポーザ15上に接着剤等を
介して半導体チップ14を搭載し、回路配線16と半導
体チップ14とをAuワイヤ17等を用いたワイヤボン
ディングによって電気的に接続する。その後、半導体チ
ップ14及びAuワイヤ17は、エポキシ樹脂等の封止
樹脂18で樹脂封止される。Next, the semiconductor chip 14 is mounted on the interposer 15 via an adhesive or the like, and the circuit wiring 16 and the semiconductor chip 14 are electrically connected by wire bonding using an Au wire 17 or the like. Thereafter, the semiconductor chip 14 and the Au wires 17 are resin-sealed with a sealing resin 18 such as an epoxy resin.
【0033】次に、インターポーザ15にアレイ状に形
成された穴15aのそれぞれに少なくともスズ(Sn)
を含むはんだボール9を配置する。これらのはんだボー
ル9を溶融し、回路基板16と接合することにより、裏
面にアレイ状に配置されたはんだボール9を有するBG
Aパッケージ1が完成する。Next, at least tin (Sn) is provided in each of the holes 15a formed in an array on the interposer 15.
Is placed. By melting these solder balls 9 and joining them to the circuit board 16, a BG having the solder balls 9 arranged in an array on the back surface is formed.
The A package 1 is completed.
【0034】多層プリント配線基板4は、多数の配線層
20を積層して形成される。これら配線層20の最表層
側の配線層においては、図3に示すようなパターンで配
置された電極3が形成されている。この電極3の配置パ
ターンは、はんだボール9の配列と対応している。従っ
て、実装時に、それぞれ対応するBGAパッケージ1の
はんだボール9と多層プリント配線基板4の電極3とが
はんだにより接合される。The multilayer printed wiring board 4 is formed by laminating a large number of wiring layers 20. In the wiring layer on the outermost layer side of these wiring layers 20, the electrodes 3 arranged in a pattern as shown in FIG. 3 are formed. The arrangement pattern of the electrodes 3 corresponds to the arrangement of the solder balls 9. Therefore, at the time of mounting, the solder balls 9 of the corresponding BGA package 1 and the electrodes 3 of the multilayer printed wiring board 4 are joined by solder.
【0035】以下、多層プリント配線基板の製造方法に
ついて説明する。なお、本実施例では、4層の配線層2
0からなる多層プリント配線基板4の製造方法について
説明するが、その配線層20の数は任意に増減可能であ
る。Hereinafter, a method for manufacturing a multilayer printed wiring board will be described. In this embodiment, the four wiring layers 2
A method of manufacturing the multilayer printed wiring board 4 made of zeros will be described, but the number of the wiring layers 20 can be arbitrarily increased or decreased.
【0036】まず、図4(a)に示すようなコア材30
を用意し、次いで図4(b)に示すように、コア材30
の所定の位置にドリルで穴を空けてスルーホール(ブラ
インドビアホール)31を形成する。そして、図4
(c)に示すように、このコア材30の表面、裏面及び
スルーホール31の内面を含む全面に、無電解銅メッキ
を施して、無電解銅メッキ層32を形成する。具体的に
は、スルーホール31が形成されたコア材30をホルマ
リンを触媒として含む銅メッキ溶液に含浸して、コア材
30の全面に無電解銅メッキ層32を形成する。この無
電解銅メッキ層32は、後に行われる電気銅メッキにお
ける電極として機能するものである。従って、単に導電
性を有すれば良いので、例えば1μm以下の非常に薄い
膜として形成される。First, a core material 30 as shown in FIG.
Is prepared, and then, as shown in FIG.
A through hole (blind via hole) 31 is formed by drilling a hole at a predetermined position. And FIG.
As shown in (c), the entire surface including the front and back surfaces of the core material 30 and the inner surface of the through hole 31 is subjected to electroless copper plating to form an electroless copper plating layer 32. Specifically, the core material 30 in which the through holes 31 are formed is impregnated with a copper plating solution containing formalin as a catalyst, and an electroless copper plating layer 32 is formed on the entire surface of the core material 30. The electroless copper plating layer 32 functions as an electrode in the subsequent electrolytic copper plating. Therefore, since it is only necessary to have conductivity, it is formed as a very thin film of, for example, 1 μm or less.
【0037】その後、図4(d)に示すように、電極3
及び所定のパターンの配線を形成するべく、メッキレジ
スト33が無電解銅メッキ層上に形成される。図4
(e)に示すように、このメッキレジスト33をマスク
とし、かつ無電解銅メッキ層32を電極として、電気銅
メッキを施すことにより、電極3及び所定のパターンを
有する配線が電気銅メッキ層34によって形成され、ス
ルーホール31の内面にも電気銅メッキ層34が形成さ
れる。このとき形成される電気銅メッキ層34の厚さ
は、約20μmである。この電気銅メッキ層34は、無
電解銅メッキに比較して銅の純度が高く、高品質な電極
3及び配線パターンを形成することができる。Thereafter, as shown in FIG.
A plating resist 33 is formed on the electroless copper plating layer in order to form a wiring having a predetermined pattern. FIG.
As shown in (e), the plating resist 33 is used as a mask, and the electroless copper plating layer 32 is used as an electrode. The copper electroplated layer 34 is also formed on the inner surface of the through hole 31. The thickness of the electroplated copper layer 34 formed at this time is about 20 μm. The copper electroplated layer 34 has higher copper purity than electroless copper plating, and can form high-quality electrodes 3 and wiring patterns.
【0038】その後、図4(f)に示すように、同じメ
ッキレジスト33をマスクとし、かつ電気銅メッキ層3
4を電極として電気ニッケルメッキを施すことにより、
電気銅メッキ層34上に電気ニッケルメッキ層35が形
成される。このとき形成される電気ニッケルメッキ層3
5の厚さは、約2μmである。Thereafter, as shown in FIG. 4F, using the same plating resist 33 as a mask,
By applying electric nickel plating with 4 as an electrode,
An electric nickel plating layer 35 is formed on the electric copper plating layer 34. The electric nickel plating layer 3 formed at this time
The thickness of 5 is about 2 μm.
【0039】次いで、図4(g)に示すように、メッキ
レジスト33を剥離し、さらに、図4(h)に示すよう
に、メッキレジスト33直下に形成された無電解銅メッ
キ層32をエッチング除去すべく、ソフトエッチングを
行う。これにより、電極3及び配線間相互の絶縁性が確
保される。Next, as shown in FIG. 4G, the plating resist 33 is peeled off, and as shown in FIG. 4H, the electroless copper plating layer 32 formed immediately below the plating resist 33 is etched. Soft etching is performed to remove it. Thereby, mutual insulation between the electrode 3 and the wiring is ensured.
【0040】次に、上述のような工程を経て、電極、配
線パターン等が形成された基板を2枚用意する。そし
て、エポキシ樹脂にガラスクロスを含有させたプリプレ
グを2枚の基板間に挟み込んだ状態で加熱プレス処理を
行い、2枚の基板を貼り合わせる。Next, through the above-described steps, two substrates on which electrodes, wiring patterns, etc. are formed are prepared. Then, a heat press process is performed with the prepreg containing epoxy resin containing glass cloth sandwiched between the two substrates, and the two substrates are bonded to each other.
【0041】そして、所定の位置に4層の配線層全てを
貫通するようにドリルで穴を空けてスルーホールを形成
し、無電解銅メッキ及び必要に応じて電気銅メッキを行
って、4層に分かれた配線層が電気的に導通するように
する。この後、BGAパッケージ1等を実装する側、つ
まり多層プリント配線基板4の表面となる側にソルダレ
ジスト22を印刷形成する。このソルダレジスト22
は、プリント配線基板4の表面に形成された配線を保護
するとともに、電極3が配置された部位において開口し
たものである。Then, through holes are formed by drilling at predetermined positions so as to penetrate all of the four wiring layers, and electroless copper plating and, if necessary, electrolytic copper plating are performed to form the four layers. The divided wiring layers are electrically connected. Thereafter, a solder resist 22 is printed and formed on the side on which the BGA package 1 and the like are mounted, that is, on the side to be the surface of the multilayer printed wiring board 4. This solder resist 22
Is a wiring which protects the wiring formed on the surface of the printed wiring board 4 and is opened at a portion where the electrode 3 is arranged.
【0042】この後、ソルダレジスト22をマスクとし
て、無電解金メッキ或いは電気金メッキを施すことによ
り、電極3部分の電気ニッケルメッキ層上に金メッキ層
を形成する。これにより、電極3のはんだ濡れ性を向上
することができる。Thereafter, electroless gold plating or electrogold plating is performed using the solder resist 22 as a mask, thereby forming a gold plating layer on the electrode nickel plating layer of the electrode 3. Thereby, the solder wettability of the electrode 3 can be improved.
【0043】このような工程を経て完成された多層プリ
ント配線基板4上に、BGAパッケージ1及びQFP2
等を位置決めして搭載した後、はんだボール9及びQF
P2の接続ピン10に設けられたはんだを溶融する。こ
れにより、BGAパッケージ1及びQFP2等が多層プ
リント配線基板4上に実装される。The BGA package 1 and the QFP 2 are placed on the multilayer printed wiring board 4 completed through these steps.
After positioning and mounting the solder balls 9 and QF
The solder provided on the connection pin 10 of P2 is melted. As a result, the BGA package 1, the QFP 2, and the like are mounted on the multilayer printed wiring board 4.
【0044】このときのはんだボール9と電極3及びイ
ンターポーザ15の回路配線16との接合状態を図5に
示す。上述したように、はんだボール9が溶融して接合
される電極3及び回路配線16には、銅ランド上に電気
ニッケルメッキ層及び金メッキ層が形成されている。金
メッキ層は、はんだ溶融時の濡れ性を向上するものであ
るが、徐々に溶融したはんだに溶け込んでしまう。この
ため、溶融したはんだは、電気ニッケルメッキ層35に
達することになる。このとき、金と同様に、電気ニッケ
ルメッキ層35に含まれるニッケルは、溶融したはんだ
に溶け込んで、はんだに含まれるスズとNi−Sn合金
を形成する。FIG. 5 shows the bonding state of the solder ball 9 with the electrode 3 and the circuit wiring 16 of the interposer 15 at this time. As described above, the electrode 3 and the circuit wiring 16 to which the solder balls 9 are melted and joined have the electric nickel plating layer and the gold plating layer formed on the copper lands. The gold plating layer improves the wettability when the solder is melted, but gradually melts into the melted solder. Therefore, the molten solder reaches the electric nickel plating layer 35. At this time, like the gold, the nickel contained in the electro-nickel plating layer 35 dissolves in the molten solder to form a Ni-Sn alloy with tin contained in the solder.
【0045】しかしながら、電気ニッケルメッキ層35
には、無電解ニッケルメッキ層のように多量のリンが含
有されていないので、ニッケルが溶融はんだに溶け込ん
だとしても、その表層部にリンの濃化層のような不純物
層が形成されることはない。However, the electric nickel plating layer 35
Does not contain a large amount of phosphorus unlike the electroless nickel plating layer, so even if nickel dissolves in the molten solder, an impurity layer such as a phosphorus-enriched layer may be formed on the surface layer. There is no.
【0046】このため、本プリント配線基板4を搭載し
た機器が使用される環境温度の変動等があっても、はん
だボール9と電極3及び回路配線16との密着力が弱ま
ることはない。従って、プリント配線基板4が反る等し
て、はんだボール9と電極3或いは回路配線16との間
に応力が生じても、それらの接合界面にクラックが生じ
ることを防止できる。この結果、はんだボール9と電極
3及び回路配線16との接合信頼性を非常に向上するこ
とができ、それらの間の接触不良を防止することが可能
となる。Therefore, even if there is a change in the environmental temperature in which the device on which the printed wiring board 4 is mounted is used, the adhesion between the solder balls 9 and the electrodes 3 and the circuit wiring 16 is not weakened. Therefore, even if a stress is generated between the solder ball 9 and the electrode 3 or the circuit wiring 16 due to the warpage of the printed wiring board 4 or the like, it is possible to prevent a crack from being generated at the joint interface therebetween. As a result, the bonding reliability between the solder balls 9 and the electrodes 3 and the circuit wirings 16 can be greatly improved, and poor contact between them can be prevented.
【0047】なお、QFP2の接続ピン10の電極3へ
のはんだ付けに関しても、上述のはんだボール9と電極
3及び回路配線16とのはんだ付け接合の場合と同様で
あり、接続ピン10に設けられたはんだと電極3とが強
固に接合される。The soldering of the connection pins 10 of the QFP 2 to the electrodes 3 is the same as that of the soldering of the solder balls 9 to the electrodes 3 and the circuit wirings 16. The solder and the electrode 3 are firmly joined.
【0048】上述のように本実施例におけるプリント配
線基板4は、はんだ接合により搭載される素子との接触
不良を効果的に防止することができるので、落下等によ
り衝撃を受けやすい携帯機器、例えば携帯電話等に用い
ると、特に効果が大きい。As described above, the printed wiring board 4 in this embodiment can effectively prevent poor contact with elements mounted by soldering. The effect is particularly great when used for a mobile phone or the like.
【0049】なお、本発明は上述の実施例に制限される
ものではなく、発明の主旨を逸脱しない範囲で種々変形
可能である。The present invention is not limited to the above-described embodiment, but can be variously modified without departing from the gist of the invention.
【0050】例えば、プリント配線基板として、多層の
配線層を有する多層プリント配線基板4について説明し
たが、一層の配線層からなる単層のプリント配線基板を
用いることもできる。For example, although the multilayer printed wiring board 4 having multiple wiring layers has been described as the printed wiring board, a single-layer printed wiring board composed of a single wiring layer may be used.
【0051】また、多層プリント配線基板4の全ての配
線層20に関して、電気銅メッキ層34上に電気ニッケ
ルメッキ層35を形成する必要はなく、少なくとも、プ
リント配線基板の表面側の配線層について電気ニッケル
メッキ層が形成されていれば良い。Further, it is not necessary to form the electric nickel plating layer 35 on the electric copper plating layer 34 with respect to all the wiring layers 20 of the multilayer printed wiring board 4, and at least the electric wiring layer on the surface side of the printed wiring board is not required. It is sufficient that a nickel plating layer is formed.
【0052】すなわち、下層の基板については、従来の
サブトラクティブ法やフルアディティブ法を用いて、コ
ア材30に所定のパターンを有する配線を形成し、上述
の工程を経て形成される配線及び電極上に電気ニッケル
メッキ層が形成された基板と貼り合わせても良い。That is, with respect to the lower substrate, a wiring having a predetermined pattern is formed on the core material 30 by using a conventional subtractive method or a full additive method, and the wiring and electrodes formed through the above-described steps are formed. May be bonded to a substrate on which an electric nickel plating layer is formed.
【0053】また、上述の実施例では、配線及び電極を
電気銅メッキ層34によって形成したが、予めメッキレ
ジスト33を形成した状態で無電解銅メッキを行って所
定の厚さを有する無電解銅メッキ層を形成して、これを
配線及び電極として用いても良い。この場合、無電解銅
メッキ層に電圧を印加しつつ、電気ニッケルメッキが施
されることになる。さらに、予めコア材に銅箔を張り付
け、その銅箔を所定のパターンにエッチングすることに
よって電極及び配線を形成し、その上に電気ニッケルメ
ッキ層を形成しても良い。In the above-described embodiment, the wirings and electrodes are formed by the electroplated copper layer 34. However, the electroless copper plating having a predetermined thickness is performed by performing electroless copper plating with the plating resist 33 formed in advance. A plated layer may be formed and used as a wiring and an electrode. In this case, the electric nickel plating is performed while applying a voltage to the electroless copper plating layer. Further, a copper foil may be pasted on the core material in advance, the copper foil may be etched into a predetermined pattern to form electrodes and wirings, and an electric nickel plating layer may be formed thereon.
【0054】さらに、上述の実施例では、無電解銅メッ
キを施してコア材30の全面に無電解銅メッキ層32を
形成した。しかしながら、この無電解銅メッキ層32は
その後に行われる電気銅メッキの電極として機能すれば
良いものであり、他の導電性物質によりコア材30に導
電性を付与しても良い。つまり、パラジウム等の導電性
金属、炭素等の導電性有機物をコア材にコーティングし
て、電気銅メッキのダイレクトプレーティングを行って
も良い。なお、導電性金属、有機物のコア材へのコーテ
ィングは、例えばマイナスに帯電した界面活性剤を介し
てコア材表面に塗布することにより行うことができる。Further, in the above-described embodiment, the electroless copper plating is performed to form the electroless copper plating layer 32 on the entire surface of the core material 30. However, the electroless copper plating layer 32 only needs to function as an electrode for subsequent electrolytic copper plating, and conductivity may be imparted to the core material 30 with another conductive material. That is, a conductive metal such as palladium or a conductive organic substance such as carbon may be coated on the core material, and direct plating of electrolytic copper plating may be performed. The core material can be coated with a conductive metal or an organic substance by, for example, applying it to the surface of the core material via a negatively charged surfactant.
【0055】また、上述の実施例では、電気銅メッキ層
34の全面に電気ニッケルメッキ層35を形成したが、
電極3となる銅ランド上に電気ニッケルメッキ及び無電
解もしくは電気金メッキを形成しても良い。この場合、
電極3部分に開口部を有するソルダレジスト22が形成
された後に、電極3に電圧を印加しつつ電気ニッケルメ
ッキ及び無電解あるいは電気金メッキを行えば良い。In the above-described embodiment, the electric nickel plating layer 35 is formed on the entire surface of the electric copper plating layer 34.
Electro nickel plating and electroless or electro gold plating may be formed on the copper lands to be the electrodes 3. in this case,
After the solder resist 22 having an opening in the electrode 3 is formed, electric nickel plating and electroless or electric gold plating may be performed while applying a voltage to the electrode 3.
【0056】さらに、上述の実施例では、電極3及び配
線を形成する導体金属として銅を用いたが、基板となる
コア材がセラミックからなる場合、導体金属としてタン
グステン、銀、パラジウムも使用することができる。Further, in the above-described embodiment, copper is used as the conductive metal for forming the electrodes 3 and the wiring. However, when the core material to be the substrate is made of ceramic, tungsten, silver, and palladium may also be used as the conductive metal. Can be.
【図1】本発明の実施例によるプリント配線基板に素子
を実装した状態を示す実装図である。FIG. 1 is a mounting diagram showing a state where elements are mounted on a printed wiring board according to an embodiment of the present invention.
【図2】BGAパッケージ1のプリント配線基板4への
詳細な実装構造を示す断面図である。FIG. 2 is a sectional view showing a detailed mounting structure of the BGA package 1 on a printed wiring board 4;
【図3】プリント配線基板4に設けられた電極3の配列
パターンを示す模式図である。FIG. 3 is a schematic diagram showing an arrangement pattern of electrodes 3 provided on a printed wiring board 4;
【図4】プリント配線基板4の製造工程を示す製造工程
図である。FIG. 4 is a manufacturing process diagram showing a manufacturing process of the printed wiring board 4;
【図5】はんだボール9の接合状態を示す説明図であ
る。FIG. 5 is an explanatory view showing a bonding state of a solder ball 9;
【図6】従来のBGAパッケージ101のプリント配線
基板109への実装構造を示す断面図である。FIG. 6 is a cross-sectional view showing a mounting structure of a conventional BGA package 101 on a printed wiring board 109.
1…BGAパッケージ、2…QFP、3…電極、4…プ
リント配線基板、9…はんだボール、30…コア材、3
2…無電解銅メッキ層、34…電気銅メッキ層、35…
電気ニッケルメッキ層DESCRIPTION OF SYMBOLS 1 ... BGA package, 2 ... QFP, 3 ... Electrode, 4 ... Printed wiring board, 9 ... Solder ball, 30 ... Core material, 3
2 ... Electroless copper plating layer, 34 ... Electric copper plating layer, 35 ...
Electric nickel plating layer
───────────────────────────────────────────────────── フロントページの続き (72)発明者 水野 哲 愛知県刈谷市昭和町1丁目1番地 株式会 社デンソー内 Fターム(参考) 4E351 AA03 BB33 CC06 CC07 DD06 DD19 GG02 GG15 5E319 AA03 AB05 AC17 AC18 BB04 CC33 GG11 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Tetsu Mizuno 1-1-1 Showa-cho, Kariya-shi, Aichi F-term in Denso Corporation (reference) 4E351 AA03 BB33 CC06 CC07 DD06 DD19 GG02 GG15 5E319 AA03 AB05 AC17 AC18 BB04 CC33 GG11
Claims (13)
て、前記配線上に形成されるニッケルメッキ層と、 前記ニッケルメッキ層上の少なくとも一部に形成される
金メッキ層とを備え、 前記ニッケルメッキ層は電気ニッケルメッキによって形
成されることを特徴とする配線基板。An insulating substrate; a wiring made of a conductive metal formed on the insulating substrate; a nickel plating layer formed on the wiring at least at a location where the wiring is to be soldered; A wiring board, comprising: a gold plating layer formed on at least a part of a plating layer; wherein the nickel plating layer is formed by electric nickel plating.
て、前記配線上に形成されるニッケルメッキ層と、 前記ニッケルメッキ層上の少なくとも一部に形成される
金メッキ層とを備え、 前記配線の所定箇所にはんだ付けが行われたとき、前記
金メッキ層が前記はんだに溶け込むとともに、前記はん
だと前記ニッケルメッキ層が、ニッケルメッキ層に含ま
れる不純物の層を介さずに直接接合することを特徴とす
る配線基板。2. An insulating substrate; a wiring made of a conductive metal formed on the insulating substrate; a nickel plating layer formed on the wiring at least at a location where soldering is performed on the wiring; A gold plating layer formed on at least a part of the plating layer, and when soldering is performed on a predetermined portion of the wiring, the gold plating layer dissolves in the solder, and the solder and the nickel plating layer are A wiring substrate, which is directly bonded without passing through an impurity layer included in a nickel plating layer.
る請求項1又は2記載の配線基板。3. The wiring board according to claim 1, wherein the conductive metal is copper.
部品を搭載するマザーボードであることを特徴とする請
求項1又は2記載の配線基板。4. The wiring board according to claim 1, wherein the wiring board is a motherboard on which at least a package component is mounted.
電子素子を実装するために用いられることを特徴とする
請求項1又は2記載の配線基板。5. The wiring board according to claim 1, wherein the wiring board is used for mounting an electronic element used in a portable device.
ターンの配線を形成する配線形成工程と、 少なくとも前記配線にはんだ付けが行われる箇所におい
て、電気ニッケルメッキによって前記配線上にニッケル
メッキ層を形成するニッケルメッキ層形成工程と、 前記ニッケルメッキ層上の少なくとも一部に金メッキ層
を形成する金メッキ層形成工程とからなる配線基板の製
造方法。6. A wiring forming step of forming a wiring of a predetermined pattern made of a conductive metal on an insulating substrate, and forming a nickel plating layer on the wiring by electric nickel plating at least at a location where the wiring is to be soldered. A method of manufacturing a wiring board, comprising: a nickel plating layer forming step of forming; and a gold plating layer forming step of forming a gold plating layer on at least a part of the nickel plating layer.
記絶縁基板に導電性を付与する導電性付与工程と、 前記導電性付与工程によって形成された導体性物質を電
極として前記導体金属の電気メッキを行う電気メッキ工
程とからなることを特徴とする請求項6記載の配線基板
の製造方法。7. The wiring forming step includes: providing a conductive substance to the insulating substrate by forming a conductive substance on the surface of the insulating substrate; and providing a conductive property formed by the conductive providing step. 7. The method according to claim 6, further comprising an electroplating step of electroplating the conductive metal using a substance as an electrode.
基板に導電性を付与する導電性付与工程と、 前記所定のパターンの配線を形成するためのパターン有
するメッキレジストを前記導電性物質上に形成するメッ
キレジスト形成工程と、 前記導電性付与工程によって形成された導電性物質を電
極として、前記導体金属の電気メッキを行い、前記メッ
キレジストによって前記所定のパターンに前記導体金属
の電気メッキ層を形成する電気メッキ工程と、 前記メッキレジストを剥離する剥離工程と、 前記メッキレジスト直下の前記導電性物質をエッチング
するエッチング工程とからなることを特徴とする請求項
6記載の配線基板の製造方法。8. The wiring forming step includes: forming a conductive material on the entire surface of the insulating substrate to impart conductivity to the insulating substrate; and forming the wiring of the predetermined pattern. A plating resist forming step of forming a plating resist having a pattern on the conductive substance, and using the conductive substance formed in the conductivity providing step as an electrode, performing electroplating of the conductive metal, and performing the plating with the plating resist. An electroplating step of forming an electroplating layer of the conductive metal in a predetermined pattern; a stripping step of stripping the plating resist; and an etching step of etching the conductive material immediately below the plating resist. The method for manufacturing a wiring board according to claim 6.
体金属の厚さは、前記導電性付与工程により形成される
導電性物質の厚さよりも厚いことを特徴とする請求項7
又は8記載の配線基板の製造方法。9. The conductive metal formed in the electroplating step is thicker than the conductive material formed in the conductivity providing step.
Or the method for manufacturing a wiring board according to 8.
によって前記導体金属を前記絶縁基板表面に形成する無
電解メッキ工程であることを特徴とする請求項7乃至9
記載の配線基板の製造方法。10. The electroconductive plating step of forming the conductive metal on the surface of the insulating substrate by electroless plating.
The method for manufacturing the wiring board according to the above.
記電気メッキ工程と前記剥離工程との間に実行され、前
記メッキレジストが、前記導体金属の電気メッキと前記
ニッケルの電気メッキとで共用されることを特徴とする
請求項8記載の配線基板の製造方法。11. The nickel plating layer forming step is performed between the electroplating step and the stripping step, and the plating resist is shared by the electroplating of the conductive metal and the electroplating of nickel. 9. The method for manufacturing a wiring board according to claim 8, wherein:
ジ部品を搭載するマザーボードであることを特徴とする
請求項6乃至11記載の配線基板の製造方法。12. The method for manufacturing a wiring board according to claim 6, wherein the wiring board is a mother board on which at least a package component is mounted.
る電子素子を実装するために用いられることを特徴とす
る請求項6乃至11記載の配線基板の製造方法。13. The method of manufacturing a wiring board according to claim 6, wherein the wiring board is used for mounting an electronic element used in a portable device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11109113A JP2000299550A (en) | 1999-04-16 | 1999-04-16 | Wiring board and manufacture thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11109113A JP2000299550A (en) | 1999-04-16 | 1999-04-16 | Wiring board and manufacture thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000299550A true JP2000299550A (en) | 2000-10-24 |
Family
ID=14501902
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11109113A Pending JP2000299550A (en) | 1999-04-16 | 1999-04-16 | Wiring board and manufacture thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000299550A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002280728A (en) * | 2001-03-22 | 2002-09-27 | Hitachi Chem Co Ltd | Wiring board having solder balls and method of manufacturing the same |
| JP3507428B2 (en) | 2000-11-02 | 2004-03-15 | 松下電器産業株式会社 | Battery lead joining method |
-
1999
- 1999-04-16 JP JP11109113A patent/JP2000299550A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3507428B2 (en) | 2000-11-02 | 2004-03-15 | 松下電器産業株式会社 | Battery lead joining method |
| JP2002280728A (en) * | 2001-03-22 | 2002-09-27 | Hitachi Chem Co Ltd | Wiring board having solder balls and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4993148A (en) | Method of manufacturing a circuit board | |
| US8146243B2 (en) | Method of manufacturing a device incorporated substrate and method of manufacturing a printed circuit board | |
| KR100300922B1 (en) | Semiconductor device | |
| US20090260853A1 (en) | Wiring substrate and method for manufacturing the same | |
| JP2001036253A (en) | Multilayer wiring circuit board and method of manufacturing the same | |
| JPH07193166A (en) | Semiconductor device with solder bumps and method of manufacturing the same | |
| US20120122278A1 (en) | Method Of Manufacturing Semiconductor Package Board | |
| JP2000299550A (en) | Wiring board and manufacture thereof | |
| JP3582111B2 (en) | Manufacturing method of printed wiring board | |
| JP3279225B2 (en) | Electronic component having bump and its mounting structure | |
| JPH10335388A (en) | Ball grid array | |
| JP3692810B2 (en) | Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus | |
| JP3619358B2 (en) | Conversion module | |
| JPH0758244A (en) | Semiconductor package and method of manufacturing semiconductor package | |
| JP2819321B2 (en) | Electronic component mounting substrate and method of manufacturing the electronic component mounting substrate | |
| JP2006222257A (en) | WIRING BOARD, MANUFACTURING METHOD THEREOF, AND SEMICONDUCTOR DEVICE USING THE SAME | |
| CN115497888A (en) | Package and preparation method thereof | |
| JP2000307212A (en) | Wiring board and its manufacture | |
| JPH02252251A (en) | Film carrier tape | |
| JP2001291800A (en) | Package for electronic components | |
| JP3888210B2 (en) | Film carrier manufacturing method | |
| JP2001176937A (en) | Double-sided wiring type TAB tape and BGA type semiconductor device | |
| CN115274467A (en) | Chip packaging method and packaging mechanism | |
| JP2002353394A (en) | Wiring board with pins and electronic device using the same | |
| JP2002171041A (en) | Printed wiring board, electronic component and method for manufacturing them |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050627 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080304 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080909 |