JP2000299550A - 配線基板及びその製造方法 - Google Patents

配線基板及びその製造方法

Info

Publication number
JP2000299550A
JP2000299550A JP11109113A JP10911399A JP2000299550A JP 2000299550 A JP2000299550 A JP 2000299550A JP 11109113 A JP11109113 A JP 11109113A JP 10911399 A JP10911399 A JP 10911399A JP 2000299550 A JP2000299550 A JP 2000299550A
Authority
JP
Japan
Prior art keywords
plating layer
wiring
wiring board
forming
nickel plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11109113A
Other languages
English (en)
Inventor
Koji Kondo
宏司 近藤
Masayuki Aoyama
雅之 青山
Satoru Mizuno
哲 水野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP11109113A priority Critical patent/JP2000299550A/ja
Publication of JP2000299550A publication Critical patent/JP2000299550A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】 はんだと電極との間にクラックが発生するこ
とを防止して、両者の接続信頼性を向上すること。 【解決手段】 配線基板4は、絶縁基板上に形成される
銅メッキ層からなる配線と、その配線にはんだ付けが行
われる箇所において、配線上に形成されるニッケルメッ
キ層と、ニッケルメッキ層上に形成される金メッキ層と
を備える。そして、ニッケルメッキ層が電気ニッケルメ
ッキによって形成される。これにより、金メッキ層及び
ニッケルメッキ層によって被覆された配線に対してはん
だ付けが行われた場合に、はんだとニッケルメッキ層と
の密着力を向上することができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、プリント配線基板
及びその製造方法に関するものである。本発明によるプ
リント配線基板は、特に携帯機器に搭載される電子素子
の実装に用いて好適である。
【0002】
【従来の技術】従来の電子素子の基板への実装構造を図
6に示す。図6では、パッケージ部品としてボールグリ
ッドアレイ(以下、BGA)パッケージ101を多層プ
リント配線基板109に実装した構造を示している。
【0003】BGAパッケージ101は、回路配線10
2が形成されたインターポーザ103上に接着剤104
a等を介して半導体チップ104を搭載し、回路配線1
02と半導体チップ104とをAuワイヤ105等で電
気的に接続した後、封止樹脂106で半導体チップ10
4及びAuワイヤ105を封止することによって構成さ
れる。インターポーザ103の裏面にはアレイ状に穴1
03aが形成されている。この穴103aを介してイン
ターポーザ103にはんだ付けされたはんだボール10
7によって、半導体チップ104と多層プリント配線基
板109に形成された配線との電気的接続が可能となっ
ている。
【0004】このように構成されたBGAパッケージ1
01を、はんだボール107が配線パターン内に設けら
れた複数の電極108と接するように、多層プリント配
線基板109上に搭載して、はんだボール107を溶融
する。これにより、はんだボール107と電極108と
が接合し、BGAパッケージ101の多層プリント配線
基板109上への実装がなされる。
【0005】ここで、多層プリント配線基板109にお
ける配線は、一般的に銅(Cu)メッキによって形成さ
れるが、その配線の電極108は、はんだ濡れ性を向上
する等の理由から金(Au)メッキ処理が施される場合
がある。
【0006】しかしながら、金メッキ層と銅メッキ層と
は一般的に密着力が弱いと言われており、通常、銅メッ
キ層の上にニッケル(Ni)メッキ層を形成し、そのニ
ッケルメッキ層上に金メッキ層が形成される。この際、
銅メッキ層及びニッケルメッキ層は無電解メッキによっ
て、プリント配線基板109に形成される。
【0007】
【発明が解決しようとする課題】上記のようにBGAパ
ッケージ101を多層プリント配線基板109上に実装
して携帯機器内に搭載した場合、例えば携帯機器が落下
等により衝撃を受けたとき、プリント配線基板109に
は反り等の応力がかかる。この応力により、はんだボー
ル107と電極108との界面にクラックが入り、はん
だボール107と電極108との間で接触不良が生じる
場合がある。
【0008】この問題の原因を解明するため、本発明者
が鋭意研究を行った結果、次のような事実が初めて明ら
かとなった。
【0009】上述したように、銅メッキ層上に形成され
るニッケルメッキ層は無電解メッキによって形成され
る。この無電解ニッケルメッキにおいては、ニッケルメ
ッキを施すべき箇所のみを露出した状態で、プリント配
線基板109をニッケルメッキ溶液に含浸することによ
って行われる。このニッケルメッキ溶液中には、触媒と
して次亜リン酸が含まれている。このため、無電解ニッ
ケルメッキによってプリント配線基板109に形成され
るニッケルメッキ層は、主にニッケルとリン(P)を含
むものとなる。
【0010】はんだボール107を溶解して電極108
と接合する際、ニッケルメッキ層上に形成された金メッ
キ層は、はんだに溶け込む。このため、溶解したはんだ
はニッケルメッキ層に達することになる。溶解したはん
だがニッケルメッキ層に達すると、ニッケルメッキ層中
のニッケルが金と同様に溶解したはんだに溶け込む。こ
の結果、ニッケルメッキ層の表層部分には、リンのみが
残ってリンの濃化層が形成されることになる。
【0011】このリンの濃化層は、はんだボール107
に比較して熱膨張率が大きい。このため、使用される環
境温度の変動等に起因してリン濃化層が伸縮することに
よって、リン濃化層とはんだボール107との密着力が
弱まり、その界面にクラックが発生し易くなってしまう
のである。
【0012】本発明は上記の問題に鑑みてなされたもの
であり、はんだと電極との間にクラックが発生すること
を防止して、両者の接続信頼性を向上することが可能な
配線基板及びその製造方法を提供することを目的とす
る。
【0013】
【課題を解決するための手段】上記目的を達成するため
に、請求項1に記載された配線基板は、絶縁基板と、絶
縁基板上に形成される導体金属からなる配線と、少なく
とも配線にはんだ付けが行われる箇所において、配線上
に形成されるニッケルメッキ層と、ニッケルメッキ層上
に形成される金メッキ層とを備え、ニッケルメッキ層が
電気ニッケルメッキによって形成されることを特徴とす
る。
【0014】また、請求項2に記載された配線基板は、
絶縁基板と、絶縁基板上に形成される導体金属からなる
配線と、少なくとも配線にはんだ付けが行われる箇所に
おいて、配線上に形成されるニッケルメッキ層と、ニッ
ケルメッキ層上に形成される金メッキ層とを備え、配線
の所定箇所にはんだ付けが行われたとき、前記金メッキ
層は前記はんだに溶け込むとともに、当該はんだとニッ
ケルメッキ層はリン濃化層等の不純物層を介さずに直接
接合することを特徴とする。
【0015】上記のように、導体金属からなる配線上に
電気ニッケルメッキによってニッケルメッキ層を形成す
ると、そのニッケルメッキ層のリン等の不純物の含有率
は非常に小さくなる。このため、金メッキ層及びニッケ
ルメッキ層によって被覆された配線に対してはんだ付け
が行われた場合であっても、はんだとニッケルメッキ層
はリン等の不純物からなる層を介することなく直接接合
される。このため、はんだとニッケルメッキ層表層部と
の熱膨張率の相違に基づくクラックの発生を効果的に防
止することができる。
【0016】上記の配線基板は、請求項6に記載された
製造方法により製造することができる。すなわち、配線
基板の製造方法は、絶縁基板上に導体金属からなる所定
のパターンの配線を形成する配線形成工程と、少なくと
も配線にはんだ付けが行われる箇所において、電気ニッ
ケルメッキによって配線上にニッケルメッキ層を形成す
るニッケルメッキ層形成工程と、ニッケルメッキ層上の
少なくとも一部に金メッキ層を形成する金メッキ層形成
工程とからなる。
【0017】上記の配線形成工程は、請求項7に記載す
るように、導電性物質を前記絶縁基板表面に形成する導
電性付与工程と、導電性付与工程によって形成された導
電性物質を電極として導体金属の電気メッキを行う電気
メッキ工程とからなることが好ましい。
【0018】すなわち、電気メッキを行うための電極と
して利用するため、まず導電性物質を絶縁基板表面に形
成する。その後、配線として機能する導体金属を電気メ
ッキによって形成するのである。これにより、電気メッ
キによって形成される高品質な導体金属によって配線を
形成することが可能となる。
【0019】また、上記の配線形成工程は、請求項8に
記載するように、導電性物質を前記絶縁基板の全表面に
形成する導電性付与工程と、所定のパターンの配線を形
成するためのパターン有するメッキレジストを無電解メ
ッキ層上に形成するレジスト形成工程と、導電性付与工
程によって形成された導電性物質を電極として、導体金
属の電気メッキを行い、メッキレジストによって所定の
パターンに導体金属の電気メッキ層を形成する電気メッ
キ工程と、メッキレジストを剥離する剥離工程と、メッ
キレジスト直下の導電性物質をエッチングするエッチン
グ工程とを有しても良い。
【0020】上記の場合、高品質な導体金属によって配
線が形成可能であるとともに、メッキレジストを形成す
る以前に、導電性付与工程を行うので、基板の取り扱い
が容易になる。
【0021】請求項7又は8に記載の方法で配線を形成
する際には、請求項9に記載するように、電気メッキ工
程により形成される導体金属の厚さが、導電性付与工程
により形成される導電性物質の厚さよりも厚いことが好
ましい。つまり、導電性付与工程により形成される導電
性物質は電気メッキを行う際の電極として機能すれば十
分であり、不要に厚い導電性物質の形成はコストアップ
につながるため避けるべきである。
【0022】なお、導電性付与工程としては、請求項1
0に記載するように、無電解メッキによって導体金属を
絶縁基板表面に形成する無電解メッキ工程とすることが
できる。
【0023】請求項8に記載の方法で配線を形成する場
合には、請求項11に記載するように、ニッケルメッキ
層形成工程が、電気メッキ工程と剥離工程との間に実行
されることが好ましい。すなわち、電気メッキ工程によ
って形成された所定のパターンを有する導体金属が電極
として利用しつつ、メッキレジストを、導体金属を形成
するための電気メッキとニッケルメッキ層を形成するた
めの電気メッキとで共用することができる。
【0024】
【発明の実施の形態】以下、本発明の実施の形態を図に
基づいて説明する。
【0025】図1に、パッケージ部品としてBGAパッ
ケージ1及び4方向フラットパッケージ(以下、QFP
という)2を電極(銅ランド)3を備えたプリント配線
基板4に実装したときの模式図を示す。図1に示すよう
に、BGAパッケージ1はその底面に、接続端子として
機能するはんだボール9が設けられている。また、QF
P2に関しては、各辺から接続ピン10が伸びている。
BGAパッケージ1のはんだボール9及びQFP2の接
続ピン10を、プリント配線基板4に形成された電極3
にはんだ付けすることにより、各パッケージ部品のプリ
ント配線基板4への実装がなされる。
【0026】プリント配線基板4上には、上記の電極3
に加え、銅配線が所定のパターンに形成されており、プ
リント配線基板4に実装されるパッケージ部品等と外部
との電気的接続等を可能にしている。
【0027】図2に、BGAパッケージ1のプリント配
線基板4への実装構造の詳細図を示す。図2に示すよう
に、本実施例のプリント配線基板4は、複数の電子素子
を高密度に実装すべく、多層に形成されている。
【0028】図3に、BGAパッケージ1のはんだボー
ル9に対応してプリント配線基板4に設けられた電極3
の配列パターンを示す。なお、図3は、電極3の配列パ
ターンを簡略化して表したものであり、斜線部で示され
る円形の電極3がアレイ上に配置されることを示してい
る。
【0029】ここで、BGAパッケージ1の製造方法に
ついて説明する。
【0030】まず、半導体チップ14を搭載するための
インターポーザ15を用意する。このインターポーザ1
5の片面(表面)に銅の薄膜を接着剤等を用いて貼り付
けた後、この銅の薄膜をパターンエッチングして回路配
線16を形成する。この後、回路配線16が成形されて
いないインターポーザ15の裏面側に、レーザ加工によ
り、アレイ状の配列をなす穴15aをインターポーザ1
5を貫通するように形成する。この穴15aを通じて、
インターポーザ15の裏面側から回路配線16との電気
的接続をとることができる。
【0031】そして、インターポーザ15の表面に形成
された回路配線16を電極として電気ニッケルメッキを
行い、回路配線16上に電気ニッケルメッキ層を形成す
る。このとき、インターポーザ15の裏面側から形成さ
れた穴15aを介して、回路配線16の裏面側にも電気
ニッケルメッキ層が形成される。その後、金の無電解メ
ッキ処理或いは電気メッキ処理を行い、電気ニッケルメ
ッキ層上に金メッキ層を形成する。この金メッキによ
り、半導体チップ14との電気的接続をワイヤボンディ
ング等によって行う際に、接触抵抗の低減を図ることが
できる。
【0032】次に、インターポーザ15上に接着剤等を
介して半導体チップ14を搭載し、回路配線16と半導
体チップ14とをAuワイヤ17等を用いたワイヤボン
ディングによって電気的に接続する。その後、半導体チ
ップ14及びAuワイヤ17は、エポキシ樹脂等の封止
樹脂18で樹脂封止される。
【0033】次に、インターポーザ15にアレイ状に形
成された穴15aのそれぞれに少なくともスズ(Sn)
を含むはんだボール9を配置する。これらのはんだボー
ル9を溶融し、回路基板16と接合することにより、裏
面にアレイ状に配置されたはんだボール9を有するBG
Aパッケージ1が完成する。
【0034】多層プリント配線基板4は、多数の配線層
20を積層して形成される。これら配線層20の最表層
側の配線層においては、図3に示すようなパターンで配
置された電極3が形成されている。この電極3の配置パ
ターンは、はんだボール9の配列と対応している。従っ
て、実装時に、それぞれ対応するBGAパッケージ1の
はんだボール9と多層プリント配線基板4の電極3とが
はんだにより接合される。
【0035】以下、多層プリント配線基板の製造方法に
ついて説明する。なお、本実施例では、4層の配線層2
0からなる多層プリント配線基板4の製造方法について
説明するが、その配線層20の数は任意に増減可能であ
る。
【0036】まず、図4(a)に示すようなコア材30
を用意し、次いで図4(b)に示すように、コア材30
の所定の位置にドリルで穴を空けてスルーホール(ブラ
インドビアホール)31を形成する。そして、図4
(c)に示すように、このコア材30の表面、裏面及び
スルーホール31の内面を含む全面に、無電解銅メッキ
を施して、無電解銅メッキ層32を形成する。具体的に
は、スルーホール31が形成されたコア材30をホルマ
リンを触媒として含む銅メッキ溶液に含浸して、コア材
30の全面に無電解銅メッキ層32を形成する。この無
電解銅メッキ層32は、後に行われる電気銅メッキにお
ける電極として機能するものである。従って、単に導電
性を有すれば良いので、例えば1μm以下の非常に薄い
膜として形成される。
【0037】その後、図4(d)に示すように、電極3
及び所定のパターンの配線を形成するべく、メッキレジ
スト33が無電解銅メッキ層上に形成される。図4
(e)に示すように、このメッキレジスト33をマスク
とし、かつ無電解銅メッキ層32を電極として、電気銅
メッキを施すことにより、電極3及び所定のパターンを
有する配線が電気銅メッキ層34によって形成され、ス
ルーホール31の内面にも電気銅メッキ層34が形成さ
れる。このとき形成される電気銅メッキ層34の厚さ
は、約20μmである。この電気銅メッキ層34は、無
電解銅メッキに比較して銅の純度が高く、高品質な電極
3及び配線パターンを形成することができる。
【0038】その後、図4(f)に示すように、同じメ
ッキレジスト33をマスクとし、かつ電気銅メッキ層3
4を電極として電気ニッケルメッキを施すことにより、
電気銅メッキ層34上に電気ニッケルメッキ層35が形
成される。このとき形成される電気ニッケルメッキ層3
5の厚さは、約2μmである。
【0039】次いで、図4(g)に示すように、メッキ
レジスト33を剥離し、さらに、図4(h)に示すよう
に、メッキレジスト33直下に形成された無電解銅メッ
キ層32をエッチング除去すべく、ソフトエッチングを
行う。これにより、電極3及び配線間相互の絶縁性が確
保される。
【0040】次に、上述のような工程を経て、電極、配
線パターン等が形成された基板を2枚用意する。そし
て、エポキシ樹脂にガラスクロスを含有させたプリプレ
グを2枚の基板間に挟み込んだ状態で加熱プレス処理を
行い、2枚の基板を貼り合わせる。
【0041】そして、所定の位置に4層の配線層全てを
貫通するようにドリルで穴を空けてスルーホールを形成
し、無電解銅メッキ及び必要に応じて電気銅メッキを行
って、4層に分かれた配線層が電気的に導通するように
する。この後、BGAパッケージ1等を実装する側、つ
まり多層プリント配線基板4の表面となる側にソルダレ
ジスト22を印刷形成する。このソルダレジスト22
は、プリント配線基板4の表面に形成された配線を保護
するとともに、電極3が配置された部位において開口し
たものである。
【0042】この後、ソルダレジスト22をマスクとし
て、無電解金メッキ或いは電気金メッキを施すことによ
り、電極3部分の電気ニッケルメッキ層上に金メッキ層
を形成する。これにより、電極3のはんだ濡れ性を向上
することができる。
【0043】このような工程を経て完成された多層プリ
ント配線基板4上に、BGAパッケージ1及びQFP2
等を位置決めして搭載した後、はんだボール9及びQF
P2の接続ピン10に設けられたはんだを溶融する。こ
れにより、BGAパッケージ1及びQFP2等が多層プ
リント配線基板4上に実装される。
【0044】このときのはんだボール9と電極3及びイ
ンターポーザ15の回路配線16との接合状態を図5に
示す。上述したように、はんだボール9が溶融して接合
される電極3及び回路配線16には、銅ランド上に電気
ニッケルメッキ層及び金メッキ層が形成されている。金
メッキ層は、はんだ溶融時の濡れ性を向上するものであ
るが、徐々に溶融したはんだに溶け込んでしまう。この
ため、溶融したはんだは、電気ニッケルメッキ層35に
達することになる。このとき、金と同様に、電気ニッケ
ルメッキ層35に含まれるニッケルは、溶融したはんだ
に溶け込んで、はんだに含まれるスズとNi−Sn合金
を形成する。
【0045】しかしながら、電気ニッケルメッキ層35
には、無電解ニッケルメッキ層のように多量のリンが含
有されていないので、ニッケルが溶融はんだに溶け込ん
だとしても、その表層部にリンの濃化層のような不純物
層が形成されることはない。
【0046】このため、本プリント配線基板4を搭載し
た機器が使用される環境温度の変動等があっても、はん
だボール9と電極3及び回路配線16との密着力が弱ま
ることはない。従って、プリント配線基板4が反る等し
て、はんだボール9と電極3或いは回路配線16との間
に応力が生じても、それらの接合界面にクラックが生じ
ることを防止できる。この結果、はんだボール9と電極
3及び回路配線16との接合信頼性を非常に向上するこ
とができ、それらの間の接触不良を防止することが可能
となる。
【0047】なお、QFP2の接続ピン10の電極3へ
のはんだ付けに関しても、上述のはんだボール9と電極
3及び回路配線16とのはんだ付け接合の場合と同様で
あり、接続ピン10に設けられたはんだと電極3とが強
固に接合される。
【0048】上述のように本実施例におけるプリント配
線基板4は、はんだ接合により搭載される素子との接触
不良を効果的に防止することができるので、落下等によ
り衝撃を受けやすい携帯機器、例えば携帯電話等に用い
ると、特に効果が大きい。
【0049】なお、本発明は上述の実施例に制限される
ものではなく、発明の主旨を逸脱しない範囲で種々変形
可能である。
【0050】例えば、プリント配線基板として、多層の
配線層を有する多層プリント配線基板4について説明し
たが、一層の配線層からなる単層のプリント配線基板を
用いることもできる。
【0051】また、多層プリント配線基板4の全ての配
線層20に関して、電気銅メッキ層34上に電気ニッケ
ルメッキ層35を形成する必要はなく、少なくとも、プ
リント配線基板の表面側の配線層について電気ニッケル
メッキ層が形成されていれば良い。
【0052】すなわち、下層の基板については、従来の
サブトラクティブ法やフルアディティブ法を用いて、コ
ア材30に所定のパターンを有する配線を形成し、上述
の工程を経て形成される配線及び電極上に電気ニッケル
メッキ層が形成された基板と貼り合わせても良い。
【0053】また、上述の実施例では、配線及び電極を
電気銅メッキ層34によって形成したが、予めメッキレ
ジスト33を形成した状態で無電解銅メッキを行って所
定の厚さを有する無電解銅メッキ層を形成して、これを
配線及び電極として用いても良い。この場合、無電解銅
メッキ層に電圧を印加しつつ、電気ニッケルメッキが施
されることになる。さらに、予めコア材に銅箔を張り付
け、その銅箔を所定のパターンにエッチングすることに
よって電極及び配線を形成し、その上に電気ニッケルメ
ッキ層を形成しても良い。
【0054】さらに、上述の実施例では、無電解銅メッ
キを施してコア材30の全面に無電解銅メッキ層32を
形成した。しかしながら、この無電解銅メッキ層32は
その後に行われる電気銅メッキの電極として機能すれば
良いものであり、他の導電性物質によりコア材30に導
電性を付与しても良い。つまり、パラジウム等の導電性
金属、炭素等の導電性有機物をコア材にコーティングし
て、電気銅メッキのダイレクトプレーティングを行って
も良い。なお、導電性金属、有機物のコア材へのコーテ
ィングは、例えばマイナスに帯電した界面活性剤を介し
てコア材表面に塗布することにより行うことができる。
【0055】また、上述の実施例では、電気銅メッキ層
34の全面に電気ニッケルメッキ層35を形成したが、
電極3となる銅ランド上に電気ニッケルメッキ及び無電
解もしくは電気金メッキを形成しても良い。この場合、
電極3部分に開口部を有するソルダレジスト22が形成
された後に、電極3に電圧を印加しつつ電気ニッケルメ
ッキ及び無電解あるいは電気金メッキを行えば良い。
【0056】さらに、上述の実施例では、電極3及び配
線を形成する導体金属として銅を用いたが、基板となる
コア材がセラミックからなる場合、導体金属としてタン
グステン、銀、パラジウムも使用することができる。
【図面の簡単な説明】
【図1】本発明の実施例によるプリント配線基板に素子
を実装した状態を示す実装図である。
【図2】BGAパッケージ1のプリント配線基板4への
詳細な実装構造を示す断面図である。
【図3】プリント配線基板4に設けられた電極3の配列
パターンを示す模式図である。
【図4】プリント配線基板4の製造工程を示す製造工程
図である。
【図5】はんだボール9の接合状態を示す説明図であ
る。
【図6】従来のBGAパッケージ101のプリント配線
基板109への実装構造を示す断面図である。
【符号の説明】
1…BGAパッケージ、2…QFP、3…電極、4…プ
リント配線基板、9…はんだボール、30…コア材、3
2…無電解銅メッキ層、34…電気銅メッキ層、35…
電気ニッケルメッキ層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 水野 哲 愛知県刈谷市昭和町1丁目1番地 株式会 社デンソー内 Fターム(参考) 4E351 AA03 BB33 CC06 CC07 DD06 DD19 GG02 GG15 5E319 AA03 AB05 AC17 AC18 BB04 CC33 GG11

Claims (13)

    【特許請求の範囲】
  1. 【請求項1】 絶縁基板と、 前記絶縁基板上に形成される導体金属からなる配線と、 少なくとも前記配線にはんだ付けが行われる箇所におい
    て、前記配線上に形成されるニッケルメッキ層と、 前記ニッケルメッキ層上の少なくとも一部に形成される
    金メッキ層とを備え、 前記ニッケルメッキ層は電気ニッケルメッキによって形
    成されることを特徴とする配線基板。
  2. 【請求項2】 絶縁基板と、 前記絶縁基板上に形成される導体金属からなる配線と、 少なくとも前記配線にはんだ付けが行われる箇所におい
    て、前記配線上に形成されるニッケルメッキ層と、 前記ニッケルメッキ層上の少なくとも一部に形成される
    金メッキ層とを備え、 前記配線の所定箇所にはんだ付けが行われたとき、前記
    金メッキ層が前記はんだに溶け込むとともに、前記はん
    だと前記ニッケルメッキ層が、ニッケルメッキ層に含ま
    れる不純物の層を介さずに直接接合することを特徴とす
    る配線基板。
  3. 【請求項3】 前記導体金属は銅であることを特徴とす
    る請求項1又は2記載の配線基板。
  4. 【請求項4】 前記配線基板は、少なくともパッケージ
    部品を搭載するマザーボードであることを特徴とする請
    求項1又は2記載の配線基板。
  5. 【請求項5】 前記配線基板は、携帯機器に使用される
    電子素子を実装するために用いられることを特徴とする
    請求項1又は2記載の配線基板。
  6. 【請求項6】 絶縁基板上に導体金属からなる所定のパ
    ターンの配線を形成する配線形成工程と、 少なくとも前記配線にはんだ付けが行われる箇所におい
    て、電気ニッケルメッキによって前記配線上にニッケル
    メッキ層を形成するニッケルメッキ層形成工程と、 前記ニッケルメッキ層上の少なくとも一部に金メッキ層
    を形成する金メッキ層形成工程とからなる配線基板の製
    造方法。
  7. 【請求項7】 前記配線形成工程は、 導電性物質を前記絶縁基板表面に形成することにより前
    記絶縁基板に導電性を付与する導電性付与工程と、 前記導電性付与工程によって形成された導体性物質を電
    極として前記導体金属の電気メッキを行う電気メッキ工
    程とからなることを特徴とする請求項6記載の配線基板
    の製造方法。
  8. 【請求項8】 前記配線形成工程は、 導電性物質を前記絶縁基板の全表面に形成して前記絶縁
    基板に導電性を付与する導電性付与工程と、 前記所定のパターンの配線を形成するためのパターン有
    するメッキレジストを前記導電性物質上に形成するメッ
    キレジスト形成工程と、 前記導電性付与工程によって形成された導電性物質を電
    極として、前記導体金属の電気メッキを行い、前記メッ
    キレジストによって前記所定のパターンに前記導体金属
    の電気メッキ層を形成する電気メッキ工程と、 前記メッキレジストを剥離する剥離工程と、 前記メッキレジスト直下の前記導電性物質をエッチング
    するエッチング工程とからなることを特徴とする請求項
    6記載の配線基板の製造方法。
  9. 【請求項9】 前記電気メッキ工程により形成される導
    体金属の厚さは、前記導電性付与工程により形成される
    導電性物質の厚さよりも厚いことを特徴とする請求項7
    又は8記載の配線基板の製造方法。
  10. 【請求項10】 前記導電性付与工程は、無電解メッキ
    によって前記導体金属を前記絶縁基板表面に形成する無
    電解メッキ工程であることを特徴とする請求項7乃至9
    記載の配線基板の製造方法。
  11. 【請求項11】 前記ニッケルメッキ層形成工程は、前
    記電気メッキ工程と前記剥離工程との間に実行され、前
    記メッキレジストが、前記導体金属の電気メッキと前記
    ニッケルの電気メッキとで共用されることを特徴とする
    請求項8記載の配線基板の製造方法。
  12. 【請求項12】 前記配線基板は、少なくともパッケー
    ジ部品を搭載するマザーボードであることを特徴とする
    請求項6乃至11記載の配線基板の製造方法。
  13. 【請求項13】 前記配線基板は、携帯機器に使用され
    る電子素子を実装するために用いられることを特徴とす
    る請求項6乃至11記載の配線基板の製造方法。
JP11109113A 1999-04-16 1999-04-16 配線基板及びその製造方法 Pending JP2000299550A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11109113A JP2000299550A (ja) 1999-04-16 1999-04-16 配線基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11109113A JP2000299550A (ja) 1999-04-16 1999-04-16 配線基板及びその製造方法

Publications (1)

Publication Number Publication Date
JP2000299550A true JP2000299550A (ja) 2000-10-24

Family

ID=14501902

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11109113A Pending JP2000299550A (ja) 1999-04-16 1999-04-16 配線基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP2000299550A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002280728A (ja) * 2001-03-22 2002-09-27 Hitachi Chem Co Ltd はんだボールを有する配線板とその製造方法
JP3507428B2 (ja) 2000-11-02 2004-03-15 松下電器産業株式会社 電池リード接合方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3507428B2 (ja) 2000-11-02 2004-03-15 松下電器産業株式会社 電池リード接合方法
JP2002280728A (ja) * 2001-03-22 2002-09-27 Hitachi Chem Co Ltd はんだボールを有する配線板とその製造方法

Similar Documents

Publication Publication Date Title
US4993148A (en) Method of manufacturing a circuit board
US8146243B2 (en) Method of manufacturing a device incorporated substrate and method of manufacturing a printed circuit board
KR100300922B1 (ko) 반도체장치
US20090260853A1 (en) Wiring substrate and method for manufacturing the same
JP2001036253A (ja) 多層配線回路基板及びその製造方法
JPH07193166A (ja) 半田バンプ付き半導体装置及びその製造方法
US20120122278A1 (en) Method Of Manufacturing Semiconductor Package Board
JP2000299550A (ja) 配線基板及びその製造方法
JP3582111B2 (ja) プリント配線板の製造方法
JP3279225B2 (ja) バンプを有する電子部品及びその実装構造
JPH10335388A (ja) ボールグリッドアレイ
JP3692810B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3619358B2 (ja) 変換モジュール
JPH0758244A (ja) 半導体パッケージ及び半導体パッケージの製造方法
JP2819321B2 (ja) 電子部品搭載用基板及びこの電子部品搭載用基板の製造方法
JP2006222257A (ja) 配線基板とその製造方法、およびそれを用いた半導体装置
CN115497888A (zh) 一种封装体及其制备方法
JP2000307212A (ja) 配線基板及びその製造方法
JPH02252251A (ja) フィルムキャリヤーテープ
JP2001291800A (ja) 電子部品用パッケージ
JP3888210B2 (ja) フィルムキャリアの製造方法
JP2001176937A (ja) 両面配線型tabテープおよびbga型半導体装置
CN115274467A (zh) 芯片的封装方法以及封装机构
JP2002353394A (ja) ピン付き配線基板およびこれを用いた電子装置
JP2002171041A (ja) プリント配線板および電子部品およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050627

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080304

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080909