JP2000299630A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JP2000299630A
JP2000299630A JP2000035995A JP2000035995A JP2000299630A JP 2000299630 A JP2000299630 A JP 2000299630A JP 2000035995 A JP2000035995 A JP 2000035995A JP 2000035995 A JP2000035995 A JP 2000035995A JP 2000299630 A JP2000299630 A JP 2000299630A
Authority
JP
Japan
Prior art keywords
semiconductor element
power supply
semiconductor
voltage
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000035995A
Other languages
Japanese (ja)
Other versions
JP3660186B2 (en
Inventor
Shunzo Oshima
俊藏 大島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yazaki Corp
Original Assignee
Yazaki Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yazaki Corp filed Critical Yazaki Corp
Priority to JP2000035995A priority Critical patent/JP3660186B2/en
Priority to US09/619,646 priority patent/US6441679B1/en
Priority to EP00115020A priority patent/EP1126610A3/en
Publication of JP2000299630A publication Critical patent/JP2000299630A/en
Application granted granted Critical
Publication of JP3660186B2 publication Critical patent/JP3660186B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Emergency Protection Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 シャント抵抗が不要で、不完全短絡発生時の
異常電流に対し高速応答が可能な高電圧条件対応の半導
体装置を提供する。 【解決手段】 第1及び第2の半導体素子QA,QB
と、この第1及び第2の半導体素子QA,QBの電圧を
比較する比較器CMP1と、比較器CMP1の出力に応
じて、第1の半導体素子QA及び第2の半導体素子QB
の制御電極にそれぞれ制御電圧を供給する駆動回路11
1と、第1の入力端子と低位電源端子N間に抵抗R2
8を介して接続された第1のダイオードD21と、第2
の入力端子と低位電源端子N間に接続された第2のダ
イオードD22とから少なくとも構成されている。そし
て、異常電流発生時には第1の半導体素子QAをオン/
オフ制御して電流振動を生成し、この電流振動により、
外部入力端子Tと第1の外部出力端子T間の導通状
態を遮断する。
(57) [Problem] To provide a semiconductor device that does not require a shunt resistor and that can respond to an abnormal current when an incomplete short circuit occurs and that can respond at high speed to a high voltage condition. SOLUTION: First and second semiconductor elements QA and QB
And a comparator CMP1 for comparing the voltages of the first and second semiconductor elements QA and QB, and a first semiconductor element QA and a second semiconductor element QB according to the output of the comparator CMP1.
Drive circuit 11 for supplying a control voltage to each control electrode
1 and a resistor R2 between the first input terminal and the lower power supply terminal NL.
8, a first diode D21 connected through
, And a second diode D22 connected between the low-level power supply terminal NL . When an abnormal current occurs, the first semiconductor element QA is turned on / off.
Off control generates a current oscillation, and by this current oscillation,
Blocking an external input terminal T 1 of the conductive state between the first external output terminal T 3.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置に係
り、特に高電圧電源供給制御装置に好適な半導体装置に
関する。
The present invention relates to a semiconductor device, and more particularly to a semiconductor device suitable for a high-voltage power supply control device.

【0002】[0002]

【従来の技術】従来の電源供給制御装置に用いる半導体
装置(電力用半導体装置)としては、例えば図5に示す
ようなものがある。図5に示す電源供給制御装置は、自
動車においてバッテリからの電源を選択的に各負荷に供
給して、負荷への電力供給を主半導体素子QAにより制
御する装置である。主半導体素子QAは、温度センサ内
蔵トランジスタQAである。出力電圧VBを供給する電
源101に主半導体素子QAQAのドレイン端子Dが接
続され、主半導体素子QAのソース端子SAには負荷1
02が接続されている。ここで、負荷102としては、
自動車のヘッドライト、テールライト、ワイパーモータ
ー、パワウインドモーターなど、自動車で使用される負
荷が該当する。
2. Description of the Related Art As a semiconductor device (power semiconductor device) used in a conventional power supply control device, there is, for example, one shown in FIG. The power supply control device shown in FIG. 5 is a device that selectively supplies power from a battery to each load in an automobile and controls power supply to the load by the main semiconductor element QA. The main semiconductor element QA is a transistor QA with a built-in temperature sensor. The drain terminal D of the main semiconductor element QAQA is connected to a power supply 101 that supplies the output voltage VB, and the load 1 is connected to the source terminal SA of the main semiconductor element QA.
02 is connected. Here, as the load 102,
Loads used in automobiles, such as automobile headlights, taillights, wiper motors, and power window motors, are applicable.

【0003】図5に示す電源供給装置は過電流検出・保
護機能を備えている。主半導体素子QAには、端子T
を介して負荷102が接続されている。更に、この主半
導体素子QAに並列に基準半導体素子(基準MOSトラ
ンジスタ)QBが接続され、基準半導体素子QBには、
端子Tを介して抵抗Rrが接続されている。図5に示
す回路構成においては、負荷電流が主半導体素子QAを
流れることにより発生する主半導体素子QAのドレイン
〜ソース間電圧と、抵抗Rrによって決まる基準半導体
素子QBのドレイン〜ソース間電圧を比較器CMP1で
比較することにより、あらかじめ設定された過電流判定
値を超える過電流が流れたかどうかを常時チェックして
いる。そして、過電流が流れた場合は、駆動回路111
を制御して主半導体素子QA、基準半導体素子QBをオ
ン/オフ動作させ、オン/オフ動作が一定時間継続する
と主半導体素子QAを遮断する。これにより、過電流に
よる配線及び半導体デバイスの焼損を防止する構造にな
っている。
The power supply shown in FIG. 5 has an overcurrent detection / protection function. The main semiconductor element QA has a terminal T S
The load 102 is connected via the. Further, a reference semiconductor element (reference MOS transistor) QB is connected in parallel with the main semiconductor element QA.
Via the terminal T R the resistor Rr is connected. In the circuit configuration shown in FIG. 5, the voltage between the drain and source of the main semiconductor element QA, which is generated when a load current flows through the main semiconductor element QA, and the voltage between the drain and source of the reference semiconductor element QB determined by the resistance Rr are compared. It is constantly checked whether or not an overcurrent exceeding a preset overcurrent determination value has flowed by comparison in the device CMP1. When an overcurrent flows, the driving circuit 111
To turn on / off the main semiconductor element QA and the reference semiconductor element QB, and shut off the main semiconductor element QA when the on / off operation continues for a certain period of time. Thus, the wiring and the semiconductor device are prevented from being damaged by overcurrent.

【0004】図5に示される電源供給装置について以下
に詳細に説明する。主半導体素子QA及び基準半導体素
子QBは同一特性、構造を持つnMOSトランジスタか
らなるユニット素子をそれぞれ複数個並列接続して構成
されている。主半導体素子QA及び基準半導体素子QB
のユニット素子の個数をそれぞれN1、N2とするとN
1≫N2となるように構成する。この例ではN1:N2
=1000:1とする。主半導体素子QAのドレイン電
極D及び基準半導体素子QBのドレイン電極DBは互い
に接続され、ゲート電極も互いに接続されている。基準
半導体素子QBのソースSBと接地電位GND間には、
端子Tを介して、抵抗Rrが接続されている。抵抗R
rの代わりに定電流回路、又は定電流回路と抵抗を並列
接続した回路が接続されることもあるが、図5では抵抗
Rrが接続された例について説明する。
The power supply shown in FIG. 5 will be described in detail below. The main semiconductor element QA and the reference semiconductor element QB are configured by connecting a plurality of unit elements each formed of an nMOS transistor having the same characteristics and structure in parallel. Main semiconductor element QA and reference semiconductor element QB
Let N1 and N2 be the numbers of unit elements of
The configuration is such that 1≫N2. In this example, N1: N2
= 1000: 1. The drain electrode D of the main semiconductor element QA and the drain electrode DB of the reference semiconductor element QB are connected to each other, and the gate electrodes are also connected to each other. Between the source SB of the reference semiconductor element QB and the ground potential GND,
Via the terminal T R, the resistor Rr is connected. Resistance R
A constant current circuit or a circuit in which a constant current circuit and a resistor are connected in parallel may be connected instead of r. FIG. 5 illustrates an example in which the resistor Rr is connected.

【0005】図5の点線で囲った範囲の回路は、通常同
一半導体チップ110上に集積され、パワーICとし
て、モノリシックに集積化されている。半導体チップ1
10の外部に、一端を抵抗R10に接続し他端を接地電
位GNDに接続したスイッチSW1があり、抵抗R10
の他端は電源VBに接続されている。抵抗R10とスイ
ッチSW1の接続点の電位が、端子Tを介して、半導
体チップ110の内部の駆動回路111に加えられ、S
W1がオンすると駆動回路111は主半導体素子QA及
び基準半導体素子QBのゲートに図示されていないチャ
ージポンプ回路で昇圧された電圧VPを印加して、主半
導体素子QA及び基準半導体素子QBをオンさせる。例
えば、電源電圧をVBとするとVP=VB+10Vであ
る。
The circuits enclosed by the dotted line in FIG. 5 are usually integrated on the same semiconductor chip 110 and monolithically integrated as a power IC. Semiconductor chip 1
A switch SW1 having one end connected to the resistor R10 and the other end connected to the ground potential GND is provided outside the resistor R10.
Is connected to a power supply VB. The potential at the connection point between the resistor R10 and the switch SW1 is applied to the drive circuit 111 inside the semiconductor chip 110 via the terminal TG ,
When W1 is turned on, the drive circuit 111 applies a voltage VP boosted by a charge pump circuit (not shown) to the gates of the main semiconductor element QA and the reference semiconductor element QB to turn on the main semiconductor element QA and the reference semiconductor element QB. . For example, when the power supply voltage is VB, VP = VB + 10V.

【0006】主半導体素子QA、基準半導体素子QBを
構成するMOSトランジスタのユニット素子1個当たり
のオン抵抗をRfetとし、主半導体素子QA、基準半
導体素子QBのオン抵抗をそれぞれRonA、RonB
とすると主半導体素子QA及び基準半導体素子QBが完
全にオンしている場合、即ちオーミック領域では、 RonA=Rfet/N1 …(1) RonB=Rfet/N2…(2) RonA=RonB(N2/N1)=RonB/1000…(3) となる。主半導体素子QAのオン抵抗RonAは通常3
0[mΩ]位である。このとき、基準半導体素子QBの
オン抵抗RonB=30[Ω]となる。
The on-resistance per unit element of the MOS transistor constituting the main semiconductor element QA and the reference semiconductor element QB is R fet, and the on-resistances of the main semiconductor element QA and the reference semiconductor element QB are R onA and R onB , respectively.
If the main semiconductor element QA and the reference semiconductor element QB are completely turned on, that is, in the ohmic region, R onA = R fet / N1 (1) R onB = R fet / N2 (2) R onA = R onB (N2 / N1) = R onB / 1000 (3) The on-resistance R onA of the main semiconductor element QA is usually 3
It is about 0 [mΩ]. At this time, the ON resistance R onB of the reference semiconductor element QB is 30 [Ω].

【0007】基準抵抗Rr=2.4[kΩ]とする。主
半導体素子QA及び基準半導体素子QBのドレイン電流
をそれぞれIDA及びIDBとし、電源電圧VB=12
[V]とすると、 となる。主半導体素子QA及び基準半導体素子QBのド
レイン〜ソース間電圧をそれぞれVDSA及びVDSB
とすると、 VDSB=RonB×IDB =30[Ω]×5[mA]=0.15[V]…(5) VDSA=RonA×IDA=30[mΩ]×IDA…(6) VDSA−VDSB=30[mΩ](IDA−5[A]) …(7) となる。IDA=5[A]のときVDSB=VDSA
なり、IDA<5[A]ではVDSA<VDSBとな
り、IDA>5[A]ではVDSA>VDSBとなる。
The reference resistance Rr is set to 2.4 [kΩ]. The drain currents of the main semiconductor element QA and the reference semiconductor element QB are respectively IDA and IDB , and the power supply voltage VB = 12
[V], Becomes The drain-source voltages of the main semiconductor element QA and the reference semiconductor element QB are V DSA and V DSB , respectively.
Then, V DSB = R onB × I DB = 30 [Ω] × 5 [mA] = 0.15 [V] (5) V DSA = R onA × I DA = 30 [mΩ] × I DA (( 6) V DSA -V DSB = 30 [mΩ] (I DA -5 [a]) ... a (7). When I DA = 5 [A], V DSB = V DSA , when I DA <5 [A], V DSA <V DSB , and when I DA > 5 [A], V DSA > V DSB .

【0008】電源電圧VBを基準にして比較器CMP1
の(+)及び(−)入力端子電圧を考える。CMP1の
(−)入力端子には基準半導体素子QBのドレイン〜ソ
ース間電圧VDSBが加えられる。一方、CMP1の
(+)入力端子には主半導体素子QAのドレイン〜ソー
ス間電圧を抵抗R1とR2で分圧した電圧が加えられ
る。即ち抵抗R1の電圧降下をVR1とすると、 VR1=VDSA×(R1/(R1+R2)) …(8) で決定される電圧VR1がCMP1の(+)入力端子に
加えられる。VR1=V DSBとなるVDSAをV
DSAthとすると、 VDSB=VDSAth×(R1/(R1+R2)) …(9) VDSAth−VDSB=(R2/R1)×VDSB…(10) となる。この例では(1)式より、IDA=5[A]の
ときにVDSA=VDS となり、(8)式よりV
DSA>VR1となるから、この状態ではVR1<V
DSBとなる。
The comparator CMP1 is based on the power supply voltage VB.
(+) And (-) input terminal voltages are considered. CMP1
(-) The input terminal is connected between the drain and the source of the reference semiconductor device QB.
Source voltage VDSBIs added. On the other hand, CMP1
(+) The input terminal is the drain to source of the main semiconductor device QA.
Voltage divided by resistors R1 and R2 is applied.
You. That is, assuming that the voltage drop of the resistor R1 is VR1, VR1= VDSA× (R1 / (R1 + R2)) voltage V determined by (8)R1To the (+) input terminal of CMP1
Added. VR1= V DSBVDSATo V
DSAthThen, VDSB= VDSAth× (R1 / (R1 + R2))… (9) VDSAth-VDSB= (R2 / R1) × VDSB... (10) In this example, from equation (1), IDA= 5 [A]
Sometimes VDSA= VDS BAnd from equation (8), V
DSA> VR1In this state, VR1<V
DSBBecomes

【0009】VR1<VDSBのときCMP1の出力は
“H”となり駆動回路111内のソーストランジスタQ
5がオンし、シンクトランジスタQ6がオフして主半導
体素子QA及び基準半導体素子QBのゲートにはチャー
ジポンプ電圧VPが印加され、主半導体素子QA及び基
準半導体素子QBはオンする。
When V R1 <V DSB , the output of CMP 1 becomes “H” and the source transistor Q in the drive circuit 111
5 turns on, the sink transistor Q6 turns off, the charge pump voltage VP is applied to the gates of the main semiconductor element QA and the reference semiconductor element QB, and the main semiconductor element QA and the reference semiconductor element QB turn on.

【0010】VDSAがVDSBより大きくなり、(1
0)式で示されるVDSAthより大きくなるとVR1
>VDSBとなる。このとき、IDAは5[A]より大
きくなっているので、いわゆる過電流の状態にある。C
MP1の出力は“L”となり、駆動回路111内のソー
ストランジスタQ5はオフし、シンクトランジスタQ6
がオンして主半導体素子QA及び基準半導体素子QBの
ゲート回路が接地されるので、主半導体素子QA及び基
準半導体素子QBはオフ動作に入る。オフ動作に入ると
DSA及びVDSBは増大し、IDA及びIDBは減
少する。そのためVDSAとVDSBの差が少なくな
り、一方、(10)式から判るように、V DSBが大き
くなるにつれて、VDSAth−VDSBはどんどん大
きくなる。従って、VDSA及びVDSBが大きくなる
につれて、VR1<VDSBが再度成立し、CMP1の
出力は“H”となり、主半導体素子QA及び基準半導体
素子QBはオンする。即ち、過電流の状態では主半導体
素子QA及び基準半導体素子QBはオン/オフ動作を行
うことになる。オン/オフ動作が継続すると素子に内蔵
した温度センサによる過熱遮断機能により主半導体素子
QAを遮断する。或いは、オン/オフ継続時間をタイマ
ーで計測することにより、主半導体素子QAを遮断す
る。このようにして図5に示す電力供給装置は主半導体
素子QAを流れる負荷電流が所定値以下であれば、オン
動作を継続して負荷に電力を供給し、所定値を超える過
電流が流れると一定時間後に主半導体素子QAを遮断し
て過電流による配線及び電力供給装置自身の焼損を防止
している。
VDSAIs VDSBLarger, (1
V shown by equation (0)DSAthWhen it becomes larger, VR1
> VDSBBecomes At this time, IDAIs greater than 5 [A]
It is in a so-called over-current state because it is getting sharper. C
The output of MP1 becomes “L”, and the
Transistor Q5 is turned off and sink transistor Q6
Turns on and the main semiconductor element QA and the reference semiconductor element QB
Since the gate circuit is grounded, the main semiconductor element QA and the base
The quasi-semiconductor element QB enters an off operation. When entering off operation
VDSAAnd VDSBIncreases and IDAAnd IDBIs reduced
Less. Therefore VDSAAnd VDSBThe difference between
On the other hand, as can be seen from equation (10), V DSBIs large
VDSAth-VDSBSteadily large
It will be good. Therefore, VDSAAnd VDSBGrows larger
As VR1<VDSBIs established again, and CMP1
The output becomes “H”, and the main semiconductor element QA and the reference semiconductor
The element QB turns on. In other words, the main semiconductor
The element QA and the reference semiconductor element QB perform on / off operation.
It will be. Built-in element when on / off operation continues
Main semiconductor element by overheating cutoff function by the temperature sensor
Turn off QA. Alternatively, timer for ON / OFF duration
To shut off the main semiconductor device QA.
You. Thus, the power supply shown in FIG.
If the load current flowing through element QA is equal to or less than a predetermined value,
Continue to supply power to the load, and
When a current flows, the main semiconductor device QA is shut off after a certain time.
To prevent burnout of wiring and power supply itself due to overcurrent
are doing.

【0011】[0011]

【発明が解決しようとする課題】しかしながら、従来の
電源供給装置にあっては、電流検出を行うために、主半
導体素子QAのソース電位と基準半導体素子QBのソー
ス電位を比較器CMP1で比較している。比較器CMP
1の(+)及び(−)入力端子には、主半導体素子QA
及び基準半導体素子QBのソース電位が入力されるが、
主半導体素子QA及び基準半導体素子QBのソース電位
は電源電圧VBの範囲で変化する。主半導体素子QAの
ソース電位については負荷電流が流れる配線のインダク
タンスにより電源電圧範囲VBを超えて変化することも
起こり得る。従って、CMP1及びこのCMP1の
(+)、(−)入力端子は、電源電圧VB以上の耐圧を
有するものでなければならない。一方、自動車の電源系
は現状では12V系が主体で、その場合には電源電圧V
Bの最大値は18V程度を考えていれば良い。しかし、
最近では負荷電流による電力損失を低減するため、電源
電圧の昇圧が検討され、42V系の電源が具体的に検討
され初めている。この場合には、主半導体素子QA及び
基準半導体素子QBとその駆動回路は42V電源系に必
要な耐圧まで耐圧を向上させねばならない。
However, in the conventional power supply device, the comparator CMP1 compares the source potential of the main semiconductor element QA with the source potential of the reference semiconductor element QB in order to detect current. ing. Comparator CMP
The (+) and (-) input terminals of the main semiconductor element QA
And the source potential of the reference semiconductor element QB are input,
The source potentials of the main semiconductor element QA and the reference semiconductor element QB change within the range of the power supply voltage VB. The source potential of the main semiconductor element QA may change beyond the power supply voltage range VB due to the inductance of the wiring through which the load current flows. Therefore, the CMP1 and the (+) and (-) input terminals of the CMP1 must have a withstand voltage equal to or higher than the power supply voltage VB. On the other hand, the power supply system of an automobile is currently mainly 12 V system, in which case the power supply voltage V
The maximum value of B may be about 18V. But,
Recently, in order to reduce power loss due to load current, boosting of a power supply voltage has been studied, and a 42V power supply has been specifically studied. In this case, the main semiconductor element QA, the reference semiconductor element QB, and the drive circuit thereof must be improved in breakdown voltage to a breakdown voltage required for a 42 V power supply system.

【0012】このとき従来の方式では比較器CMP1に
ついても同様に耐圧アップが必要となる。比較器CMP
1等の制御回路はCMOSプロセス又はBiCMOSプ
ロセスで製造されるが、素子構造の高耐圧化や、これに
伴うプロセスの改善が必要となる。高耐圧化の手法は、
同じ耐圧を有する素子の数を増やす方法や、ゲート絶縁
膜の厚さを厚くする、ガードリングやフィールドプレー
トを形成する等により、素子そのものの耐圧を向上させ
る等の手法がある。しかし、素子の数を増やす方法で
は、チップ面積の増大、プロセス工程の複雑化等が必要
となり、部品コストの増大をもたらす。高耐圧化のため
に、ゲート絶縁膜の厚さを厚くすれば、素子の変換コン
ダクタンスg等の性能(電気的特性)は低下する。又
高耐圧の環境下で素子を使用することは、素子の信頼性
低下の要因にもなる。
At this time, in the conventional method, the breakdown voltage of the comparator CMP1 also needs to be increased. Comparator CMP
Control circuits such as 1 are manufactured by a CMOS process or a BiCMOS process. However, it is necessary to increase the breakdown voltage of the element structure and to improve the process accordingly. The method of increasing the breakdown voltage is
There are a method of increasing the number of elements having the same withstand voltage, a method of increasing the thickness of the gate insulating film, and a method of improving the withstand voltage of the element itself by forming a guard ring or a field plate. However, the method of increasing the number of elements requires an increase in a chip area, a complicated process, and the like, resulting in an increase in component costs. For higher breakdown voltage, if increasing the thickness of the gate insulating film, the performance (electrical characteristics) such as transconductance g m of the device is reduced. Also, using the element in an environment with a high withstand voltage may cause a reduction in the reliability of the element.

【0013】電源電圧が高電圧化されても、制御回路は
従来の耐圧の素子を使用することが出来れば、部品コス
トの増大を防ぐことが出来、又素子の信頼性確保の面か
らも好ましいことである。
Even if the power supply voltage is increased, if the control circuit can use a conventional withstand voltage element, it is possible to prevent an increase in parts cost and to secure the reliability of the element. That is.

【0014】本発明の目的は、上記従来の問題点や事情
を解決することにあり、電源電圧が従来の12V系か
ら、例えば42V系のような高電圧電源系に移行した場
合でも、第1及び第2の半導体素子の半導体素子の第2
の主電極間の電位を比較する比較器として、従来の12
V系の素子を使用することが可能な半導体装置を提供す
ることである。
An object of the present invention is to solve the above-mentioned conventional problems and circumstances. Even when the power supply voltage shifts from a conventional 12V system to a high-voltage power system such as a 42V system, the first embodiment can be used. And the second of the semiconductor elements of the second semiconductor element
As a comparator for comparing the potential between the main electrodes
An object of the present invention is to provide a semiconductor device which can use a V-type element.

【0015】本発明の他の目的は、制御回路に用いてい
る比較器の高耐圧化を不要とし、高耐圧化に伴うコスト
アップを回避することが出来る半導体装置を提供するこ
とである。
Another object of the present invention is to provide a semiconductor device which does not require a high withstand voltage of a comparator used in a control circuit and can avoid an increase in cost accompanying the high withstand voltage.

【0016】本発明の更に他の目的は、制御回路に用い
ている比較器の高電圧環境下での使用を避けることによ
る信頼性の向上が可能になる半導体装置を提供すること
である。
Still another object of the present invention is to provide a semiconductor device capable of improving reliability by avoiding use of a comparator used in a control circuit under a high voltage environment.

【0017】[0017]

【課題を解決するための手段】本発明の第1の特徴は、
直流電源に接続した第1の主電極、負荷に接続した第2
の主電極及び制御電極とを有する第1の半導体素子と、
第1の半導体素子の第1の主電極に接続した第1の主電
極、基準回路に接続した第2の主電極及び第1の半導体
素子の制御電極に接続した制御電極とを有する第2の半
導体素子と、高位電源端子と低位電源端子とを具備し、
第1の半導体素子の第2の主電極に第1の入力端子を接
続し、第2の半導体素子の第2の主電極に第2の入力端
子を接続した比較器と、この比較器の出力に応じて、第
1及び第2の半導体素子の制御電極にそれぞれ制御電圧
を供給する駆動回路と、第1の入力端子と低位電源端子
間に接続した第1のダイオードと、第2の入力端子と低
位電源端子間に抵抗を介して接続した第2のダイオード
とから少なくともなる半導体装置であることである。そ
して、基準回路で決まる所定電流値を上回る過電流が第
1の半導体素子を流れたときは、第1の半導体素子をオ
ン/オフ制御して電流振動を生成し、この電流振動によ
り、第1の半導体素子の導通状態を遮断する。ここで、
「基準回路」とは、基準抵抗の他に、定電流源、抵抗と
定電流源との並列回路等の種々の回路が含まれる。そし
て、高位電源端子は系の電源電圧に保持され、高位電源
端子と低位電源端子との間の電圧は系の電源電圧より小
さい電圧に保持されている。又、第1及び第2の半導体
素子としては、MOS電界効果トランジスタ(FE
T)、MOS静電誘導トランジスタ(SIT)等のMO
Sトランジスタ、絶縁ゲート型バイポーラトランジスタ
(IGBT)等の絶縁ゲート型パワーデバイスが使用可
能である。或いはエミッタ・スイッチド・サイリスタ
(EST)等の種々のMOS複合型デバイスでもかまわ
ない。これらの半導体素子はnチャネル型でもpチャネ
ル型でもかまわない。又「第1の主電極」とは、IGB
Tにおいてはエミッタ電極又はコレクタ電極のいずれか
一方、MOSトランジスタ等の絶縁ゲート型トランジス
タにおいてはソース電極又はドレイン電極のいずれか一
方を意味する。「第2の主電極」とは、IGBTにおい
ては上記第1の主電極とはならないエミッタ電極又はコ
レクタ電極のいずれか一方、絶縁ゲート型トランジスタ
においては上記第1の主電極とはならないソース電極又
はドレイン電極のいずれか一方を意味する。即ち、第1
の主電極が、エミッタ電極であれば、第2の主電極はコ
レクタ電極であり、第1の主電極がソース電極であれ
ば、第2の主電極はドレイン電極である。又、「制御電
極」とはIGBT及び絶縁ゲート型トランジスタのゲー
ト電極を意味することは勿論である。
A first feature of the present invention is as follows.
A first main electrode connected to a DC power supply, a second main electrode connected to a load
A first semiconductor element having a main electrode and a control electrode of
A second main electrode having a first main electrode connected to a first main electrode of the first semiconductor element, a second main electrode connected to a reference circuit, and a control electrode connected to a control electrode of the first semiconductor element; Comprising a semiconductor element, a high power supply terminal and a low power supply terminal,
A comparator having a first input terminal connected to the second main electrode of the first semiconductor element and a second input terminal connected to the second main electrode of the second semiconductor element; A drive circuit for supplying a control voltage to each of the control electrodes of the first and second semiconductor elements, a first diode connected between the first input terminal and the lower power supply terminal, and a second input terminal. And a second diode connected between the lower power supply terminal via a resistor. Then, when an overcurrent exceeding a predetermined current value determined by the reference circuit flows through the first semiconductor element, on / off control of the first semiconductor element is performed to generate a current oscillation. The conduction state of the semiconductor element is cut off. here,
The “reference circuit” includes various circuits such as a constant current source and a parallel circuit of a resistor and a constant current source, in addition to the reference resistor. The high power supply terminal is maintained at the system power supply voltage, and the voltage between the high power supply terminal and the low power supply terminal is maintained at a voltage lower than the system power supply voltage. The first and second semiconductor elements are MOS field effect transistors (FE).
T), MO such as MOS static induction transistor (SIT)
An insulated gate power device such as an S transistor and an insulated gate bipolar transistor (IGBT) can be used. Alternatively, various MOS composite devices such as an emitter switched thyristor (EST) may be used. These semiconductor elements may be of an n-channel type or a p-channel type. The “first main electrode” is an IGB
T means one of an emitter electrode and a collector electrode, and T means one of a source electrode and a drain electrode in an insulated gate transistor such as a MOS transistor. The “second main electrode” is one of the emitter electrode and the collector electrode that does not become the first main electrode in the IGBT, the source electrode or the collector electrode that does not become the first main electrode in the insulated gate transistor. It means any one of the drain electrodes. That is, the first
If the main electrode is an emitter electrode, the second main electrode is a collector electrode, and if the first main electrode is a source electrode, the second main electrode is a drain electrode. The “control electrode” means, of course, the gate electrode of the IGBT and the insulated gate transistor.

【0018】特に、比較器の第1の入力端子と低位電源
端子間に第1のダイオードを、第2の入力端子と低位電
源端子間に第2のダイオードを接続することにより、こ
れらのダイオードの順方向降下電圧により、比較器の入
力電圧をクランプすることが出来る。更に、比較器の高
位電源端子と低位電源端子間にツェナーダイオード等の
定電圧ダイオードを接続すれば、比較器を高電圧から保
護出来る。又、直流電源と高位電源端子間に第3の半導
体素子を接続することが好ましい。又、特に、第2の半
導体素子の電流容量が第1及び第2の半導体素子の電流
容量よりも小さくなるように、それぞれの半導体素子を
構成するユニット素子数の比を決定すれば良い。このよ
うなユニット素子数の選択を行って、パワーICの平面
パターンのレイアウトを設定することにより、第2の半
導体素子の回路構成を小型化出来、更に半導体チップの
面積を縮小出来るとともに、高電圧条件対応の半導体装
置の製造コストを大幅に削減出来る。
In particular, by connecting a first diode between the first input terminal and the lower power supply terminal of the comparator and a second diode between the second input terminal and the lower power supply terminal, The input voltage of the comparator can be clamped by the forward drop voltage. Furthermore, if a constant voltage diode such as a Zener diode is connected between the high power supply terminal and the low power supply terminal of the comparator, the comparator can be protected from high voltage. Preferably, a third semiconductor element is connected between the DC power supply and the higher power supply terminal. In particular, the ratio of the number of unit elements forming each semiconductor element may be determined so that the current capacity of the second semiconductor element is smaller than the current capacity of the first and second semiconductor elements. By selecting the number of unit elements as described above and setting the layout of the planar pattern of the power IC, the circuit configuration of the second semiconductor element can be reduced in size, the area of the semiconductor chip can be further reduced, and high voltage The manufacturing cost of a semiconductor device that meets conditions can be significantly reduced.

【0019】[0019]

【発明の実施の形態】次に、図面を参照して、本発明の
実施の形態を説明する。以下の図面の記載において、同
一又は類似の部分には同一又は類似の符号を付してい
る。
Next, an embodiment of the present invention will be described with reference to the drawings. In the following description of the drawings, the same or similar parts are denoted by the same or similar reference numerals.

【0020】本発明の実施の形態に係る高電圧用電流振
動型遮断機能付き半導体装置は、図1に示すように、外
部入力端子Tに接続された第1の主電極DA、第1の
外部出力端子Tに接続された第2の主電極SA及び制
御電極GAとを有する第1の半導体素子QAと、外部入
力端子Tに接続された第1の主電極DBと、第2の外
部出力端子Tに接続した第2の主電極SB及び第1の
半導体素子QAの制御電極GAに接続した制御電極GB
とを有する第2の半導体素子QBと、第2の半導体素子
QBの第2の主電極SBと第2の外部出力端子Tを経
由して接続された基準回路としての基準抵抗Rrと、高
位電源端子Nと低位電源端子Nとを具備し、第1の
半導体素子QAの第2の主電極に第1の入力端子を接続
し、第2の半導体素子QBの第2の主電極に第2の入力
端子を接続した比較器CMP1と、比較器CMP1の出
力に応じて、第1の半導体素子QA及び第2の半導体素
子QBの制御電極GA,GBにそれぞれ制御電圧を供給
する駆動回路111と、第1の入力端子と低位電源端子
間に接続された第1のダイオードD21と、第2の
入力端子と低位電源端子N間に抵抗R28を介して接
続された第2のダイオードD22とから少なくとも構成
されている。そして、第1の外部出力端子T に接続さ
れる負荷102に流れる電流が、基準回路(基準抵抗)
Rrで決まる所定の電流値を上回ったときには、第1の
半導体素子QAをオン/オフ制御して電流振動を生成
し、この電流振動により、外部入力端子Tと第1の外
部出力端子T間の導通状態を遮断する。
A high-voltage current oscillator according to an embodiment of the present invention
As shown in FIG. 1, a semiconductor device with a dynamic shut-off function
Section input terminal T1The first main electrode DA connected to the first
External output terminal T3The second main electrode SA connected to
A first semiconductor element QA having a control electrode GA;
Force terminal T1The first main electrode DB connected to the
Output terminal T3To the second main electrode SB connected to the first
Control electrode GB connected to control electrode GA of semiconductor device QA
Semiconductor device QB having the following, and a second semiconductor device
QB second main electrode SB and second external output terminal T3Through
The reference resistor Rr as a reference circuit connected through
Power supply terminal NHAnd the lower power supply terminal NLAnd the first
Connect the first input terminal to the second main electrode of the semiconductor device QA
And a second input to the second main electrode of the second semiconductor element QB.
The comparator CMP1 with the connected terminal and the output of the comparator CMP1
The first semiconductor element QA and the second semiconductor element
Supply control voltage to control electrodes GA and GB of child QB
Drive circuit 111, a first input terminal and a lower power supply terminal
NLA first diode D21 connected between
Input terminal and low power supply terminal NLConnected via a resistor R28
At least comprising a second diode D22 connected
Have been. Then, the first external output terminal T 3Connected to
The current flowing through the load 102 is a reference circuit (reference resistance).
When the current value exceeds a predetermined current value determined by Rr, the first
On / off control of semiconductor device QA to generate current oscillation
However, due to this current oscillation, the external input terminal T1And the first outside
Output terminal T3The conduction between them is cut off.

【0021】なお、この例では、「基準回路」として基
準抵抗Rrを用いたが、基準抵抗Rrの他に、定電流源
(定電流回路)、或いは抵抗と定電流回路との並列回路
等を使用することが可能である。基準回路として基準抵
抗Rrを用いる場合は、基準抵抗Rを電流容量比n(こ
の例ではn=1000)で割った値、即ちRr/n=R
r/1000と負荷抵抗の大小関係を比較して、負荷抵
抗がRr/nより小さくなったら、第1の半導体素子Q
Aをオン/オフ動作させる。一方、基準回路として定電
流源Irefを用いる場合は、Irefを電流容量比倍
した電流値、即ちn×Iref=1000×Iref
負荷電流の大小関係を比較して、n×I refより負荷
電流が大きくなったら、第1の半導体素子QAをオン/
オフ動作させる。基準回路として抵抗と定電流源との並
列回路で構成した場合は、抵抗基準と電流基準の合成さ
れた特性となる。これらの基準回路は、負荷側の異常状
態を何により判定するかで使い分けるのが好ましい。
In this example, the reference circuit is used as a "reference circuit".
Although the quasi-resistance Rr was used, in addition to the reference resistance Rr, a constant current source
(Constant current circuit) or parallel circuit of resistor and constant current circuit
Etc. can be used. As a reference circuit
When the anti-Rr is used, the reference resistance R is set to the current capacity ratio n (this
N = 1000), that is, Rr / n = R
By comparing the magnitude relationship between r / 1000 and the load resistance,
When the resistance becomes smaller than Rr / n, the first semiconductor element Q
A is turned on / off. On the other hand, a constant current
Source IrefWhen usingrefThe current capacity ratio
Current value, that is, n × Iref= 1000 × IrefWhen
By comparing the magnitude relationship of the load currents, n × I refMore load
When the current increases, the first semiconductor element QA is turned on /
Turn off. A resistor and a constant current source
When configured as a column circuit, the combined resistance reference and current reference
Characteristics. These reference circuits are used to detect abnormalities on the load side.
It is preferable to use differently depending on what state is determined.

【0022】図2に示すように、第1の半導体素子QA
のゲート電極GAとソース電極SAとの間には、加熱遮
断回路120を接続することが好ましい(なお、電流振
動の振動の回数を計測する方式を採用すれば、加熱遮断
回路120による感熱遮断機能は必須ではない。)。図
2に示す加熱遮断回路120は、第1の半導体素子QA
のゲート電極GAに接続された過熱遮断用MOSトラン
ジスタQSと、この過熱遮断用MOSトランジスタQS
のゲート電極に信号を入力するラッチ回路122と、ラ
ッチ回路122の状態を制御する温度センサ121等か
ら構成されている。つまり、半導体チップ110の表面
温度が規定以上の温度まで上昇したことが温度センサ1
21によって検出された場合には、温度センサ121か
らの検出情報により、ラッチ回路122の状態が遷移
し、この状態がラッチ回路122に保持される。この結
果、過熱遮断用MOSトランジスタQSがオン動作とな
り、第1の半導体素子QAのゲート電極GAとソース電
極SA間を短絡し、第1の半導体素子QAを強制的にオ
フ制御する。
As shown in FIG. 2, the first semiconductor device QA
It is preferable to connect a heating cutoff circuit 120 between the gate electrode GA and the source electrode SA. (If a method of measuring the number of current vibrations is adopted, the heat cutoff function of the heating cutoff circuit 120 may be used.) Is not required.) The heating cutoff circuit 120 shown in FIG.
MOS transistor QS connected to the gate electrode GA, and the MOS transistor QS
And a temperature sensor 121 that controls the state of the latch circuit 122. In other words, the temperature sensor 1 indicates that the surface temperature of the semiconductor chip 110 has risen to a temperature equal to or higher than the specified temperature.
When the detection is performed by the detection circuit 21, the state of the latch circuit 122 changes according to the detection information from the temperature sensor 121, and this state is held by the latch circuit 122. As a result, the overheat cutoff MOS transistor QS is turned on, short-circuiting the gate electrode GA and the source electrode SA of the first semiconductor element QA, and forcibly turning off the first semiconductor element QA.

【0023】ここで、温度センサ121はポリシリコン
等で構成した4個のダイオードが直列接続されてなり、
温度センサ121は第1の半導体素子QAの近傍に集積
化されている。第1の半導体素子QAの接合温度が上昇
するにつれて、半導体チップの表面温度が上昇し、温度
センサ121の4個のダイオードの順方向降下電圧が次
第に低下する。そして、4個のダイオードの順方向降下
電圧の総和が、nMOSトランジスタQ51のゲート電
位が“L”レベルとされる電位まで下がると、nMOS
トランジスタQ51がオン状態からターンオフする。こ
れにより、nMOSトランジスタQ54のゲート電位
が、第1の半導体素子QAのゲート制御端子Gの電位に
プルアップされ、nMOSトランジスタQ54がターン
オンする。このため、nMOSトランジスタQ53がタ
ーンオフし、nMOSトランジスタQ52がオフ状態か
らターンオンして、ラッチ回路122に“1”がラッチ
されることとなる。このとき、ラッチ回路122の出力
が“H”レベルとなって、過熱遮断用素子QSがオフ状
態からターンオンする。この結果、第1の半導体素子Q
Aの真のゲートTGと第2主電極(ソース電極)SA間
が短絡されて、第1の半導体素子QAがオン状態からタ
ーンオフして、過熱遮断されることとなる。
Here, the temperature sensor 121 has four diodes made of polysilicon or the like connected in series.
The temperature sensor 121 is integrated near the first semiconductor element QA. As the junction temperature of the first semiconductor element QA increases, the surface temperature of the semiconductor chip increases, and the forward voltage drops of the four diodes of the temperature sensor 121 gradually decrease. When the sum of the forward drop voltages of the four diodes decreases to a potential at which the gate potential of the nMOS transistor Q51 is set to the “L” level, the nMOS
The transistor Q51 turns off from the on state. As a result, the gate potential of the nMOS transistor Q54 is pulled up to the potential of the gate control terminal G of the first semiconductor element QA, and the nMOS transistor Q54 is turned on. Therefore, the nMOS transistor Q53 is turned off, the nMOS transistor Q52 is turned on from the off state, and "1" is latched by the latch circuit 122. At this time, the output of the latch circuit 122 becomes “H” level, and the overheat cutoff element QS is turned on from the off state. As a result, the first semiconductor element Q
The true gate TG of A and the second main electrode (source electrode) SA are short-circuited, the first semiconductor element QA is turned off from the on state, and overheat is cut off.

【0024】本発明の高電圧条件に用いる半導体装置
は、図1に示すように、第1の半導体素子QAとこの第
1の半導体素子の制御回路とを同一基板上に集積化した
半導体集積回路(パワーIC)である。制御回路は、第
1の半導体素子QAに接続された負荷102中を流れる
電流を検知して、異常電流発生時には第1の半導体素子
QAとをオン/オフ制御して電流振動を生成し、この電
流振動により、第1の半導体素子QAを遮断する機能を
有する。パワーICを構成する基板として、セラミッ
ク、ガラスエポキシ等の絶縁性基板や絶縁金属基板等を
用い、ハイブリッドICの形態でも良い。しかし、より
好ましくは、同一半導体基板(同一チップ)上にモノリ
シックに集積化した「モノリシックパワーIC」とすべ
きである。
As shown in FIG. 1, the semiconductor device used in the high voltage condition according to the present invention is a semiconductor integrated circuit in which a first semiconductor element QA and a control circuit for the first semiconductor element are integrated on the same substrate. (Power IC). The control circuit detects a current flowing in the load 102 connected to the first semiconductor element QA, and when an abnormal current occurs, on / off controls the first semiconductor element QA to generate a current oscillation. It has a function of interrupting the first semiconductor element QA by current oscillation. As a substrate constituting the power IC, an insulating substrate such as ceramic or glass epoxy, an insulated metal substrate, or the like may be used, and a hybrid IC may be used. However, more preferably, it should be a “monolithic power IC” monolithically integrated on the same semiconductor substrate (same chip).

【0025】第1の半導体素子QAとしては、例えば、
DMOS構造、VMOS構造、或いはUMOS構造のパ
ワーMOSトランジスタやこれらと類似な構造のMOS
SITが使用可能である。又、EST、MOS制御サイ
リスタ(MCT)等のMOS複合型デバイスでも良い。
更に、IGBT等の他の絶縁ゲート型パワーデバイスが
使用可能である。更に、常にゲートを逆バイアスで使う
のであれば、接合型MOSトランジスタ、接合型SIT
や静電誘導サイリスタ(SIサイリスタ)等も使用可能
である。この高電圧用パワーICに用いる第1の半導体
素子QAはnチャネル型でもpチャネル型でもかまわな
い。即ち、本発明の半導体装置は、nチャネル型及びp
チャネル型の両方が存在する。以下の説明においては、
nチャネル型の半導体装置をハイサイド(High-Side)素
子として用いた場合について説明する。
As the first semiconductor element QA, for example,
Power MOS transistor of DMOS structure, VMOS structure or UMOS structure or MOS of similar structure
SIT is available. Further, a MOS composite device such as an EST or a MOS control thyristor (MCT) may be used.
Further, other insulated gate power devices such as IGBTs can be used. Furthermore, if the gate is always used with a reverse bias, a junction type MOS transistor, a junction type SIT
And an electrostatic induction thyristor (SI thyristor) can also be used. The first semiconductor element QA used for the high-voltage power IC may be an n-channel type or a p-channel type. That is, the semiconductor device of the present invention has an n-channel type and a p-type.
There are both channel types. In the following description,
A case in which an n-channel semiconductor device is used as a high-side (High-Side) element will be described.

【0026】この第1の半導体素子QAは、例えば、複
数個のユニット素子(単位セル)が並列接続されたマル
チ・チャネル構造のパワーデバイスを採用すれば良い。
そして、この第1の半導体素子QAに並列接続されるよ
うに、第2の半導体素子QBが、第1の半導体素子QA
に隣接する位置に配置されている。この第2の半導体素
子QBには、加熱遮断回路120は必須ではない。第2
の半導体素子QBが、第1の半導体素子QAと同一プロ
セスで、隣接位置に配置されているので、温度ドリフト
やロット間の不均一性の影響による互いの電気的特性の
バラツキを除去(削減)できる。第2の半導体素子QB
の電流容量が第1の半導体素子QAの電流容量よりも小
さくなるように、第2の半導体素子QBを構成する並列
接続のユニット素子数を調整している。例えば、第2の
半導体素子QBのユニット素子数1に対して、第1の半
導体素子QAのユニット素子数を1000となるように
構成することにより、第2の半導体素子QBと第1の半
導体素子QAのチャネル幅Wの比を1:1000として
いる。又、温度センサ121は、第2の半導体素子QB
及び第1の半導体素子QAの上部に形成された層間絶縁
膜の上部に堆積されたポリシリコン薄膜等で構成した複
数個のダイオードが直列接続により構成され、温度セン
サ121を第1の半導体素子QAのチャネル領域の近傍
の位置に集積化している。
As the first semiconductor element QA, for example, a power device having a multi-channel structure in which a plurality of unit elements (unit cells) are connected in parallel may be used.
The second semiconductor element QB is connected to the first semiconductor element QA so as to be connected in parallel to the first semiconductor element QA.
It is arranged at a position adjacent to. The heating cutoff circuit 120 is not essential for the second semiconductor element QB. Second
Are arranged at adjacent positions in the same process as the first semiconductor element QA, so that variations in electrical characteristics due to the influence of temperature drift and non-uniformity among lots are eliminated (reduced). it can. Second semiconductor element QB
Is adjusted so that the current capacity of the first semiconductor element QA becomes smaller than the current capacity of the first semiconductor element QA. For example, by configuring the number of unit elements of the first semiconductor element QA to be 1000 with respect to the number of unit elements of the second semiconductor element QB being 1, the second semiconductor element QB and the first semiconductor element The ratio of the channel width W of QA is set to 1: 1000. Further, the temperature sensor 121 is connected to the second semiconductor element QB
And a plurality of diodes composed of a polysilicon thin film or the like deposited on an interlayer insulating film formed on the first semiconductor element QA, which are connected in series, and the temperature sensor 121 is connected to the first semiconductor element QA. Are integrated at positions near the channel region.

【0027】図1に基づいて本発明の半導体装置の動作
を説明する。半導体チップ110の外部にある作動スイ
ッチSW1をオンすると外部入力端子T2を経由してオ
ン信号が駆動回路111に入力され、図示されていない
チャージポンプ回路で昇圧された電圧VPが抵抗R8,
R7を経由して第1及び第2の半導体素子QA,QBの
ゲートTGに加えられ、第1の半導体素子QA及び第2
の半導体素子QBはオンする。電圧VPの値は、例えば
電源電圧をVBとするとVB+10Vである。
The operation of the semiconductor device of the present invention will be described with reference to FIG. When the operation switch SW1 provided outside the semiconductor chip 110 is turned on, an ON signal is input to the drive circuit 111 via the external input terminal T2, and the voltage VP boosted by a charge pump circuit (not shown) is supplied to the resistor R8,
R7 is applied to the gates TG of the first and second semiconductor devices QA and QB via the first semiconductor device QA and the second semiconductor device QA.
Semiconductor element QB is turned on. The value of the voltage VP is, for example, VB + 10 V when the power supply voltage is VB.

【0028】第1の半導体素子QA,第2の半導体素子
QBを構成するMOSトランジスタユニット素子1個当
たりのオン抵抗をRfetとし、第1の半導体素子Q
A,第2の半導体素子QBのオン抵抗をそれぞれR
onA,RonBとすると第1の半導体素子QA及び第
2の半導体素子QBが完全にオンしている場合、即ちオ
ーミック領域では、上述した(1)式から(3)式が成
立する。RonAは通常30[mΩ]位である。このとき
onB=30[Ω]となる。ここで、Rr=8.4[k
Ω]とする。第1の半導体素子QA及び第2の半導体素
子QBのドレイン電流をそれぞれIDA及びIDB
し、電源電圧VB=42[V]とすると、 となる。第1の半導体素子QA及び第2の半導体素子Q
Bのドレイン〜ソース間電圧をそれぞれVDSA及びV
DSBとすると、前述した(5)式〜(7)式が成立す
る。
The ON resistance per MOS transistor unit element constituting the first semiconductor element QA and the second semiconductor element QB is R fet, and the first semiconductor element QA
A, and the on-resistance of the second semiconductor element QB is R
Assuming that onA and RonB , when the first semiconductor element QA and the second semiconductor element QB are completely turned on, that is, in the ohmic region, the above equations (1) to (3) are satisfied. R onA is usually about 30 [mΩ]. At this time, R onB = 30 [Ω]. Here, Rr = 8.4 [k
Ω]. When the drain current of the first semiconductor element QA and the second semiconductor element QB and I DA and I DB, respectively, and power supply voltage VB = 42 [V], Becomes First semiconductor element QA and second semiconductor element Q
The drain-source voltage of B is V DSA and V
If DSB is used, the above-described equations (5) to (7) hold.

【0029】IDA=5[A]のときVDSB=V
DSAとなり、IDA<5[A]ではV SA<V
DSBとなり、IDA > 5[A]ではVDSA>V
DSBとなる。
When I DA = 5 [A], V DSB = V
DSA next, I DA <5 [A] in V D SA <V
DSB next, I DA> 5 [A] in the V DSA> V
DSB .

【0030】スイッチSW1がオンするとpnpトラン
ジスタQ11がオンし、比較器CMP1の高位電源端子
に電源電圧が印加される。比較器CMP1の低位電
源端子Nは抵抗R27を介して接地され、NとN
の間はツェナーダイオードZD2が接続されているの
で、ZD2のツェナー電圧を12[V]とするとCMP
1の高位電源端子と低位電源端子間の電圧は12[V]
となり、電源電圧VB=42[V]より小さい電圧に保
持されることになる。CMP1の低位電源端子N の電
位VNLは、 に保たれる。
When the switch SW1 is turned on, the pnp transformer
The transistor Q11 turns on, and the high-order power supply terminal of the comparator CMP1
NHIs supplied with a power supply voltage. Low voltage of comparator CMP1
Source terminal NLIs grounded via a resistor R27, and NHAnd NL
The Zener diode ZD2 is connected between
Assuming that the Zener voltage of ZD2 is 12 [V], CMP
The voltage between the high power supply terminal and the low power supply terminal of No. 1 is 12 [V].
And the voltage is kept lower than the power supply voltage VB = 42 [V].
Will be held. Low power supply terminal N of CMP1 LNo electricity
Rank VNLIsIs kept.

【0031】第1の半導体素子QAのドレイン電流I
DAが5[A]以下のとき、VDSA<VDSBとなる
ため比較器CMP1の出力は“H”となり、pnpトラ
ンジスタQ12はオフして、駆動回路111は第1の半
導体素子QA及び第2の半導体素子QBをオンし続け
る。一方、第1の半導体素子QAのドレイン電流IDA
が5[A]を超えるとVDSA>VDSBとなるため比
較器CMP1の出力“L”となり、pnpトランジスタ
Q12がオンする。このため、駆動回路111のソース
トランジスタQ5がオフし、シンクトランジスタQ6が
オンして第1の半導体素子QA、第2の半導体素子QB
のゲートは抵抗R7、R8を介して接地される。このた
め、第1の半導体素子QA、第2の半導体素子QBはオ
フ動作に入る。即ち、5[A]が電源電圧VB=42
[V]のときの過電流判定値となる。このときの負荷抵
抗は42[V]/5[A]=8.4[Ω]で、これはn
×Rr=1000×8.4[mΩ]に等しい。即ち、
8.4[Ω]が過負荷判定値となり、負荷抵抗が8.4
[Ω]以下になると第1の半導体素子QA、第2の半導
体素子QBはオフ動作に入る。過負荷判定値8.4
[Ω]は電源電圧VBに関わらず一定である。これは基
準回路として抵抗を用いているからであり、基準回路と
して定電流回路を用いれば、過電流判定値は電源電圧V
Bに関わらず一定になる。
The drain current I of the first semiconductor element QA
When DA is less than or equal to 5 [A], the output of the comparator CMP1 becomes “H” because V DSA <V DSB , the pnp transistor Q12 is turned off, and the drive circuit 111 causes the first semiconductor element QA and the second Of the semiconductor element QB is kept on. On the other hand, the drain current I DA of the first semiconductor element QA
Exceeds 5 [A], V DSA > V DSB , the output of the comparator CMP1 becomes “L”, and the pnp transistor Q12 turns on. Therefore, the source transistor Q5 of the drive circuit 111 is turned off, the sink transistor Q6 is turned on, and the first semiconductor element QA and the second semiconductor element QB are turned on.
Is grounded via resistors R7 and R8. Therefore, the first semiconductor element QA and the second semiconductor element QB enter an off operation. That is, 5 [A] is the power supply voltage VB = 42.
This is the overcurrent determination value at the time of [V]. The load resistance at this time is 42 [V] / 5 [A] = 8.4 [Ω], which is n
× Rr = 1000 × 8.4 [mΩ]. That is,
8.4 [Ω] is the overload determination value, and the load resistance is 8.4.
When the resistance becomes [Ω] or less, the first semiconductor element QA and the second semiconductor element QB enter an off operation. Overload judgment value 8.4
[Ω] is constant regardless of the power supply voltage VB. This is because a resistor is used as the reference circuit. If a constant current circuit is used as the reference circuit, the overcurrent determination value becomes equal to the power supply voltage V
It is constant regardless of B.

【0032】第1の半導体素子QA、第2の半導体素子
QBがオフ動作に入ると第1の半導体素子QA、第2の
半導体素子QBのドイン〜ソース間電圧VDSA、V
DSBは増大する。第1の半導体素子QA、第2の半導
体素子QBのソース電位をV 、VSBとするとV
SA、VSBは接地電位GNDに向かって低下して行
く。駆動回路111のシンクトランジスタQ6がオンす
るため第1の半導体素子QAのソース→抵抗R81→抵
抗R26→ダイオードD1→抵抗R8→シンクトランジ
スタQ6→GNDの経路で電流が流れ、CMP1の
(+)入力端子電位を低下させるヒステリシス効果が発
生し、CMP1の出力は安定して “L”を維持する。
CMP1の入力端子電位も VSA、VSBの低下に伴
って低下して行くが、CMP1(+)入力端子電位はC
MP1低位電源端子の電位VNLとダイオードD21に
よりクランプされ、VNL−0.7[V](D21の順
方向電圧降下)以下には下がらない。VNL=VB−1
2.3[V]だから、CMP1(+)入力端子電位はV
B−13[V]以下には下がらない。一方、CMP1の
(−)入力端子もダイオードD22によりクランプされ
るが、抵抗R28を介してクランプされるため、CMP
1の(−)入力端子電圧はR28の電圧降下分だけ、
(+)入力端子電位より低い電位にクランプされる。即
ち(−)入力端子のクランプ電位はVB−13[V]−
(R28電圧降下分)となる。このためVSA、V SB
の電位が低下してクランプ電圧がCMP1に入力される
ようになるとCMP1の出力は負荷側の状態に関わら
ず、“H”となり、駆動回路111は再び第1の半導体
素子QA、第2の半導体素子QBをオンさせる。
SA、VSBがクランプ電圧を下回ると制御回路及び
MOSトランジスタの遅れ時間後に第1の半導体素子Q
A、第2の半導体素子QBはオンし、VSA、VSB
クランプ電圧を上回ると制御回路及びMOSトランジス
タの遅れ時間後に第1の半導体素子QA、第2の半導体
素子QBはオフするため、オン/オフ動作を続けること
になる。オン/オフ動作が一定時間継続すると第1の半
導体素子QAの過熱遮断により、又はタイマー処理によ
り第1の半導体素子QA及び第2の半導体素子QBを遮
断する。
First semiconductor device QA, second semiconductor device
When the QB enters the off operation, the first semiconductor element QA and the second
Voltage V between doin and source of semiconductor device QBDSA, V
DSBIncreases. First semiconductor device QA, second semiconductor
The source potential of the body element QB is VS A, VSBThen V
SA, VSBIs lowered toward the ground potential GND.
Good. The sink transistor Q6 of the drive circuit 111 turns on.
Therefore, the source of the first semiconductor element QA → the resistor R81 → the resistor
Anti-R26 → diode D1 → resistor R8 → sink transistor
A current flows through the path of the star Q6 → GND, and the
(+) Hysteresis effect that lowers the input terminal potential
And the output of CMP1 stably maintains “L”.
The input terminal potential of CMP1 is also VSA, VSBAlong with the decline
The CMP1 (+) input terminal potential is C
MP1 potential V of low power supply terminalNLAnd the diode D21
More clamped, VNL-0.7 [V] (in the order of D21
Direction voltage drop). VNL= VB-1
Since 2.3 [V], the potential of the CMP1 (+) input terminal is V
It does not drop below B-13 [V]. On the other hand, CMP1
(-) Input terminal is also clamped by diode D22.
However, since it is clamped via the resistor R28, the CMP
The (-) input terminal voltage of 1 is the voltage drop of R28,
(+) Clamped to a potential lower than the input terminal potential. Immediately
(−) The clamp potential of the input terminal is VB-13 [V]-
(R28 voltage drop). Therefore VSA, V SB
Is lowered and the clamp voltage is input to CMP1.
The output of CMP1 is not related to the state of the load side.
Instead, the driving circuit 111 again outputs the first semiconductor
The element QA and the second semiconductor element QB are turned on.
VSA, VSBIs lower than the clamp voltage, the control circuit and
After the delay time of the MOS transistor, the first semiconductor element Q
A, the second semiconductor element QB is turned on, and VSA, VSBBut
Control circuit and MOS transistor when clamp voltage is exceeded
After the delay time of the first semiconductor device QA and the second semiconductor device
Since the element QB is turned off, the on / off operation must be continued.
become. When the on / off operation continues for a certain period of time, the first half
Due to overheating of the conductor element QA or by timer processing
Block the first semiconductor element QA and the second semiconductor element QB.
Refuse.

【0033】(他の実施の形態)上記の実施の形態によ
る開示の一部を成す論述及び図面はこの発明を限定する
ものであると理解すべきではない。この開示から当業者
には様々な代替実施の形態、実施例及び運用技術が明ら
かとなろう。
(Other Embodiments) It should not be understood that the description and drawings which form part of the disclosure of the above embodiment limit the present invention. From this disclosure, various alternative embodiments, examples, and operation techniques will be apparent to those skilled in the art.

【0034】例えば、図1はnチャネルのハイサイドの
回路を示したが、図3に示すようなpチャネルのハイサ
イドの回路も、pチャネル・第1の半導体素子QA
(p)を用いれば、ほぼ同様な回路構成で実現可能であ
る。
For example, while FIG. 1 shows an n-channel high-side circuit, a p-channel high-side circuit as shown in FIG.
If (p) is used, it can be realized with a substantially similar circuit configuration.

【0035】又、一定の場合は、図4に示すように図1
に示したツェナーダイオードZD2を省略した構成でも
良い。
In a certain case, as shown in FIG.
A configuration in which the Zener diode ZD2 shown in FIG.

【0036】このように、本発明はここでは記載してい
ない様々な実施の形態等を含むことは勿論である。従っ
て、本発明の技術的範囲は上記の説明から妥当な特許請
求の範囲に係る発明特定事項によってのみ定められるも
のである。
As described above, the present invention naturally includes various embodiments and the like not described herein. Therefore, the technical scope of the present invention is determined only by the invention specifying matters according to the claims that are appropriate from the above description.

【0037】[0037]

【発明の効果】本発明の半導体装置によれば、電源電圧
が従来の12V系から、例えば42V系のような高電圧
電源系に移行した場合でも、第1及び第2の半導体素子
の半導体素子の第2の主電極間の電位を比較する比較器
として、従来の12V系の素子を使用することが可能と
なる。これにより、比較器の高耐圧化が不要となり、高
耐圧化に伴うコストアップを回避することが出来る。
According to the semiconductor device of the present invention, even when the power supply voltage shifts from a conventional 12V system to a high voltage power system such as a 42V system, the semiconductor elements of the first and second semiconductor elements can be used. As a comparator for comparing the potential between the second main electrodes, a conventional 12 V-based element can be used. Accordingly, it is not necessary to increase the breakdown voltage of the comparator, and it is possible to avoid an increase in cost due to the increase in breakdown voltage.

【0038】更に、本発明の半導体装置によれば、比較
器の高電圧環境下での使用を避けることによる信頼性の
向上が可能になる。
Further, according to the semiconductor device of the present invention, it is possible to improve reliability by avoiding use of the comparator under a high voltage environment.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態に係る高電圧用の半導体装
置の回路構成図である(nチャネルの場合)。
FIG. 1 is a circuit configuration diagram of a high-voltage semiconductor device according to an embodiment of the present invention (in the case of n-channel).

【図2】本発明の実施の形態に係る半導体装置に集積化
する加熱遮断回路の回路構成図である。
FIG. 2 is a circuit configuration diagram of a heating cutoff circuit integrated with the semiconductor device according to the embodiment of the present invention;

【図3】本発明の他の実施の形態に係る高電圧用の半導
体装置の回路構成図である(pチャネルの場合)。
FIG. 3 is a circuit configuration diagram of a high-voltage semiconductor device according to another embodiment of the present invention (in the case of a p-channel).

【図4】本発明の更に他の実施の形態に係る高電圧用の
半導体装置の回路構成図である(pチャネルの場合)。
FIG. 4 is a circuit configuration diagram of a high-voltage semiconductor device according to still another embodiment of the present invention (p-channel case).

【図5】従来の電源供給制御装置の回路構成図である。FIG. 5 is a circuit configuration diagram of a conventional power supply control device.

【符号の説明】[Explanation of symbols]

101 低電圧電源 102 負荷 110、118,121,122 半導体チップ 111 駆動回路 120 加熱遮断回路 191 高電圧電源 CMP1 比較器 D1,D21,D22 ダイオード QA 第1の半導体素子 QB 第2の半導体素子 Q71,Q72,Q131,Q221,Q311,Q3
12 MOSトランジスタ RG ゲート抵抗 R1,R2,R5,R7,R8,R10,R21,R2
2,R81,R82抵抗 Rr 基準抵抗 T,T,T,T 入出力端子 ZD1,ZD2 ツェナーダイオード
101 Low voltage power supply 102 Load 110, 118, 121, 122 Semiconductor chip 111 Drive circuit 120 Heat cutoff circuit 191 High voltage power supply CMP1 Comparator D1, D21, D22 Diode QA First semiconductor element QB Second semiconductor element Q71, Q72 , Q131, Q221, Q311, Q3
12 MOS transistor RG Gate resistance R1, R2, R5, R7, R8, R10, R21, R2
2, R81, R82 resistor Rr reference resistor T 1, T 2, T 3 , T 4 output terminals ZD1, ZD2 a Zener diode

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H03K 17/04 H01L 27/08 102J 17/10 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H03K 17/04 H01L 27/08 102J 17/10

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 直流電源に接続した第1の主電極、負荷
に接続した第2の主電極及び制御電極とを有する第1の
半導体素子と、 前記第1の半導体素子の第1の主電極に接続した第1の
主電極、基準回路に接続した第2の主電極及び前記第1
の半導体素子の制御電極に接続した制御電極とを有する
第2の半導体素子と、 高位電源端子と低位電源端子とを具備し、前記高位電源
端子は系の電源電圧に保持され、前記高位電源端子と前
記低位電源端子との間の電圧は系の電源電圧より小さい
電圧に保持され、前記第1の半導体素子の第2の主電極
に第1の入力端子を接続し、前記第2の半導体素子の第
2の主電極に第2の入力端子を接続した比較器と、 前記比較器の出力に応じて、前記第1及び第2の半導体
素子の制御電極にそれぞれ制御電圧を供給する駆動回路
と、 前記第1の入力端子と前記低位電源端子間に接続した第
1のダイオードと、 前記第2の入力端子と前記低位電源端子間に抵抗を介し
て接続した第2のダイオードとから少なくともなり、前
記基準回路で決まる所定電流値を上回る過電流が前記第
1の半導体素子を流れたときは、前記第1の半導体素子
をオン/オフ制御して電流振動を生成し、この電流振動
により、前記第1の半導体素子の導通状態を遮断するこ
とを特徴とする半導体装置。
1. A first semiconductor element having a first main electrode connected to a DC power supply, a second main electrode connected to a load, and a control electrode, and a first main electrode of the first semiconductor element. A first main electrode connected to a reference circuit, a second main electrode connected to a reference circuit, and the first main electrode.
A second semiconductor element having a control electrode connected to a control electrode of the semiconductor element, and a high power supply terminal and a low power supply terminal, wherein the high power supply terminal is held at a system power supply voltage, and the high power supply terminal A second input terminal connected to a second main electrode of the first semiconductor device, wherein a voltage between the second power supply terminal and the lower power supply terminal is maintained at a voltage lower than a system power supply voltage; A comparator in which a second input terminal is connected to a second main electrode, and a drive circuit that supplies a control voltage to control electrodes of the first and second semiconductor elements in accordance with an output of the comparator. A first diode connected between the first input terminal and the lower power supply terminal, and a second diode connected via a resistor between the second input terminal and the lower power supply terminal; Predetermined current determined by the reference circuit When an overcurrent exceeding the value flows through the first semiconductor element, the first semiconductor element is turned on / off to generate a current oscillation, and the current oscillation causes the first semiconductor element to conduct. A semiconductor device, wherein a state is interrupted.
【請求項2】前記第1の半導体素子はN1個のユニット
素子から構成され、前記第2の半導体素子は、N2個の
前記のユニット素子から構成され、N1≫N2であるこ
とを特徴とする請求項1記載の半導体装置。
2. The semiconductor device according to claim 1, wherein the first semiconductor element is composed of N1 unit elements, and the second semiconductor element is composed of N2 unit elements, wherein N1≫N2. The semiconductor device according to claim 1.
【請求項3】前記高位電源端子と前記低位電源端子間に
定電圧ダイオードを接続したことを特徴とする請求項1
又は2記載の半導体装置。
3. A constant voltage diode is connected between the high power supply terminal and the low power supply terminal.
Or the semiconductor device according to 2.
【請求項4】前記直流電源と前記高位電源端子間に第3
の半導体素子を接続したことを特徴とする請求項1乃至
3のいずれか1項記載の半導体装置。
4. A third power supply between the DC power supply and the high power supply terminal.
The semiconductor device according to claim 1, wherein the semiconductor device is connected to the semiconductor device.
【請求項5】前記第1及び第2の半導体素子、前記比較
器、前記駆動回路及び前記第1及び第2のダイオードが
同一半導体基板上に集積化されていることを特徴とする
請求項1乃至4のいずれか1項記載の半導体装置。
5. The semiconductor device according to claim 1, wherein said first and second semiconductor elements, said comparator, said driving circuit, and said first and second diodes are integrated on a same semiconductor substrate. The semiconductor device according to any one of claims 4 to 4.
JP2000035995A 1999-02-14 2000-02-14 Semiconductor device Expired - Fee Related JP3660186B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2000035995A JP3660186B2 (en) 1999-02-14 2000-02-14 Semiconductor device
US09/619,646 US6441679B1 (en) 2000-02-14 2000-07-19 Semiconductor active fuse operating at higher supply voltage employing current oscillation
EP00115020A EP1126610A3 (en) 2000-02-14 2000-07-24 Semiconductor active fuse operating at high supply voltage employing current oscillation

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP11-74267 1999-02-14
JP7426799 1999-02-14
JP2000035995A JP3660186B2 (en) 1999-02-14 2000-02-14 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2000299630A true JP2000299630A (en) 2000-10-24
JP3660186B2 JP3660186B2 (en) 2005-06-15

Family

ID=26415408

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000035995A Expired - Fee Related JP3660186B2 (en) 1999-02-14 2000-02-14 Semiconductor device

Country Status (1)

Country Link
JP (1) JP3660186B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004080778A (en) * 2002-08-09 2004-03-11 Semikron Elektron Gmbh Circuit device for driving power semiconductor transistor
JP2010110093A (en) * 2008-10-29 2010-05-13 Fuji Electric Systems Co Ltd Semiconductor device
JP2010220394A (en) * 2009-03-17 2010-09-30 Ricoh Co Ltd Overcurrent protective device
CN109792241A (en) * 2016-09-01 2019-05-21 法雷奥西门子新能源汽车(德国)有限公司 Running semiconductor switch is being connected in control
JP2019196132A (en) * 2018-05-11 2019-11-14 ヤマハ発動機株式会社 Outboard engine
JP2021511715A (en) * 2018-08-13 2021-05-06 エルジー・ケム・リミテッド Switch controller

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004080778A (en) * 2002-08-09 2004-03-11 Semikron Elektron Gmbh Circuit device for driving power semiconductor transistor
JP2010110093A (en) * 2008-10-29 2010-05-13 Fuji Electric Systems Co Ltd Semiconductor device
JP2010220394A (en) * 2009-03-17 2010-09-30 Ricoh Co Ltd Overcurrent protective device
CN109792241A (en) * 2016-09-01 2019-05-21 法雷奥西门子新能源汽车(德国)有限公司 Running semiconductor switch is being connected in control
JP2019196132A (en) * 2018-05-11 2019-11-14 ヤマハ発動機株式会社 Outboard engine
JP7105604B2 (en) 2018-05-11 2022-07-25 ヤマハ発動機株式会社 Outboard motor
JP2021511715A (en) * 2018-08-13 2021-05-06 エルジー・ケム・リミテッド Switch controller

Also Published As

Publication number Publication date
JP3660186B2 (en) 2005-06-15

Similar Documents

Publication Publication Date Title
CN110289842B (en) Semiconductor device with a semiconductor device having a plurality of semiconductor chips
JP3008924B2 (en) Power element drive circuit
EP1028511A2 (en) Power supply system having semiconductor active fuse
US20100001785A1 (en) Semiconductor component and method of determining temperature
US6181186B1 (en) Power transistor with over-current protection controller
JPH02266712A (en) Semiconductor device
US6441679B1 (en) Semiconductor active fuse operating at higher supply voltage employing current oscillation
JP2000299625A (en) Microcurrent detector
CN114270205A (en) Method and device for short-circuit detection by saturation detection in power semiconductor switches
CN111030431A (en) Semiconductor device with a plurality of semiconductor chips
EP3723289B1 (en) Load drive circuit
JP4256476B2 (en) Power device with short circuit detector
CN102640419A (en) Semiconductor device
JP3660186B2 (en) Semiconductor device
US20180269865A1 (en) Overvoltage Protection
JP3631933B2 (en) Switching device
JP3679297B2 (en) Power supply system
CN117121383A (en) Switchgear, electronic equipment and vehicles
KR102219433B1 (en) Over current detection circuit for power semiconductor
CN118174260B (en) Grounding system and control method thereof, chip and chip package
KR100237896B1 (en) Semiconductor device with power MOS transistor with parasitic transistor
US10879691B2 (en) Unlockable switch inhibitor
JP3676168B2 (en) Power supply control device
JP2000235424A (en) Current mirror circuit, current sensor, switching circuit having the same, and switching device
JPH0918004A (en) Semiconductor integrated circuit

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041101

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050316

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080325

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090325

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090325

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100325

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100325

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110325

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees