JP2000304830A - パターン生成装置及びパターン生成装置における制御方法 - Google Patents
パターン生成装置及びパターン生成装置における制御方法Info
- Publication number
- JP2000304830A JP2000304830A JP11114080A JP11408099A JP2000304830A JP 2000304830 A JP2000304830 A JP 2000304830A JP 11114080 A JP11114080 A JP 11114080A JP 11408099 A JP11408099 A JP 11408099A JP 2000304830 A JP2000304830 A JP 2000304830A
- Authority
- JP
- Japan
- Prior art keywords
- pin
- information
- pattern
- setting
- selector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 17
- 238000012360 testing method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 230000006870 function Effects 0.000 description 3
- 238000005259 measurement Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000001020 rhythmical effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【課題】 本発明の課題は、アルゴリズミックパターン
の入力に基づいて、シーケンシャルパターンを自動生成
するパターン生成装置及びパターン生成装置における制
御方法を提供することである。 【解決手段】 ピン名情報設定部１１は、シーケンシャ
ルパターンの発生に必要なピン情報として、表示される
デバイスピン名、テスタピンナンバ、ファイル出力時の
パターン順位等を設定し、それらの情報を記憶する。ピ
ンセレクタ設定部１２は、アルゴリズミックシミュレー
タ２から時系列に取得される複数のデータをピン名情報
設定部１１で選択されたデバイスピンと対応付けてピン
セレクタの設定を行う。これにより、パターン生成装置
１は、アドレス、データレジスタ、コントロールレジス
タ等をデバイスピンのデータ取得の対象として認識する
ことが可能となる。
の入力に基づいて、シーケンシャルパターンを自動生成
するパターン生成装置及びパターン生成装置における制
御方法を提供することである。 【解決手段】 ピン名情報設定部１１は、シーケンシャ
ルパターンの発生に必要なピン情報として、表示される
デバイスピン名、テスタピンナンバ、ファイル出力時の
パターン順位等を設定し、それらの情報を記憶する。ピ
ンセレクタ設定部１２は、アルゴリズミックシミュレー
タ２から時系列に取得される複数のデータをピン名情報
設定部１１で選択されたデバイスピンと対応付けてピン
セレクタの設定を行う。これにより、パターン生成装置
１は、アドレス、データレジスタ、コントロールレジス
タ等をデバイスピンのデータ取得の対象として認識する
ことが可能となる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路を
試験するＩＣ試験装置等に用いられ、アルゴリズミック
パターンの入力に基づいてシーケンシャルパターンを生
成するパターン生成装置及びパターン生成装置における
制御方法に関するものである。
試験するＩＣ試験装置等に用いられ、アルゴリズミック
パターンの入力に基づいてシーケンシャルパターンを生
成するパターン生成装置及びパターン生成装置における
制御方法に関するものである。
【０００２】
【従来の技術】近年、様々な電子機器に用いられる回路
のＩＣ（Integrated Circuit：集積回路）化が急速に進
められてきた。ＩＣ、ＬＳＩ（Large Scale Integrated
circuit）等は、抵抗、コンデンサ、トランジスタ等の
各素子の働きを、印刷、蒸着等の方法により形成した回
路によって実現するが、大量生産されるそれぞれの製品
間には多少の特性のばらつきが生じる。このようなＩＣ
やＬＳＩの特性が、所定の規格を満たしているか否かを
試験する装置としてＩＣ試験装置が利用されている。
のＩＣ（Integrated Circuit：集積回路）化が急速に進
められてきた。ＩＣ、ＬＳＩ（Large Scale Integrated
circuit）等は、抵抗、コンデンサ、トランジスタ等の
各素子の働きを、印刷、蒸着等の方法により形成した回
路によって実現するが、大量生産されるそれぞれの製品
間には多少の特性のばらつきが生じる。このようなＩＣ
やＬＳＩの特性が、所定の規格を満たしているか否かを
試験する装置としてＩＣ試験装置が利用されている。
【０００３】このＩＣ試験において試験対象となるＤＲ
ＡＭ（Dynamic RAM）などのメモリＩＣは、年々大容量
化、高速化、多機能化が進んでおり、それに比例するよ
うにして、メモリＩＣを電気的機能試験により測定、評
価するメモリテスタにもより複雑なテスト内容を実行す
ることが要求されている。
ＡＭ（Dynamic RAM）などのメモリＩＣは、年々大容量
化、高速化、多機能化が進んでおり、それに比例するよ
うにして、メモリＩＣを電気的機能試験により測定、評
価するメモリテスタにもより複雑なテスト内容を実行す
ることが要求されている。
【０００４】ここで、メモリテスタとは、形成されたメ
モリ領域を構成するメモリセル単位の動作が正常に実行
されるかを試験することを目的にして、メモリセルに対
するデータの書き込み手順、読み出し手順、アドレスの
進め方及び、読み出しデータと期待値との比較等を行う
手順であるアルゴリズミックパターンがプログラムファ
イルとして記録されており、当該パターンを試験対象の
メモリＩＣに対して実行することにより、所期の特性が
得られるか否かをテストするものである。
モリ領域を構成するメモリセル単位の動作が正常に実行
されるかを試験することを目的にして、メモリセルに対
するデータの書き込み手順、読み出し手順、アドレスの
進め方及び、読み出しデータと期待値との比較等を行う
手順であるアルゴリズミックパターンがプログラムファ
イルとして記録されており、当該パターンを試験対象の
メモリＩＣに対して実行することにより、所期の特性が
得られるか否かをテストするものである。
【０００５】これに対し、シーケンシャルパターンを生
成する方法としては、ＣＡＤ（Computer-Aided Desig
n）データをトランスレートすることにより生成する方
法と、エディタ等を用いて手作業で生成する方法が利用
されている。
成する方法としては、ＣＡＤ（Computer-Aided Desig
n）データをトランスレートすることにより生成する方
法と、エディタ等を用いて手作業で生成する方法が利用
されている。
【０００６】
【発明が解決しようとする課題】しかしながら、従来の
パターン生成装置及びパターン生成装置における制御方
法では、以下の様な問題点があった。シーケンシャルパ
ターンを手作業で生成する場合、作成するパターン数に
比例してパターン作成に要する時間が増大する。また、
プログラムミス等の発生原因となるだけでなく、発生し
たプログラムミスの発見にも時間がかかる。
パターン生成装置及びパターン生成装置における制御方
法では、以下の様な問題点があった。シーケンシャルパ
ターンを手作業で生成する場合、作成するパターン数に
比例してパターン作成に要する時間が増大する。また、
プログラムミス等の発生原因となるだけでなく、発生し
たプログラムミスの発見にも時間がかかる。
【０００７】本発明の課題は、アルゴリズミックパター
ンの入力に基づいて、シーケンシャルパターンを自動生
成するパターン生成装置及びパターン生成装置における
制御方法を提供することである。
ンの入力に基づいて、シーケンシャルパターンを自動生
成するパターン生成装置及びパターン生成装置における
制御方法を提供することである。
【０００８】
【課題を解決するための手段】請求項１記載の発明は、
シーケンシャルパターンの生成に必要なデバイスピン情
報を設定するピン情報設定手段（例えば、ピン名情報設
定部１１）と、アルゴリズミックシミュレータから時系
列に取得される複数のデータと前記ピン情報設定手段に
より設定されたデバイスピン情報とを対応付けてピンセ
レクタの設定を行うピンセレクタ設定手段（例えば、ピ
ンセレクタ設定部１２）と、このピンセレクタ設定手段
により取得されたアルゴリズミックシミュレータの入力
に従って、デバイスピンごとにパターンを発生するパタ
ーン発生手段（例えば、シーケンシャルパターン発生部
１４）と、を備えたことを特徴としている。
シーケンシャルパターンの生成に必要なデバイスピン情
報を設定するピン情報設定手段（例えば、ピン名情報設
定部１１）と、アルゴリズミックシミュレータから時系
列に取得される複数のデータと前記ピン情報設定手段に
より設定されたデバイスピン情報とを対応付けてピンセ
レクタの設定を行うピンセレクタ設定手段（例えば、ピ
ンセレクタ設定部１２）と、このピンセレクタ設定手段
により取得されたアルゴリズミックシミュレータの入力
に従って、デバイスピンごとにパターンを発生するパタ
ーン発生手段（例えば、シーケンシャルパターン発生部
１４）と、を備えたことを特徴としている。
【０００９】請求項１記載の発明によれば、ピン情報設
定手段は、シーケンシャルパターンの生成に必要なデバ
イスピン情報を設定し、ピンセレクタ設定手段は、アル
ゴリズミックシミュレータから時系列に取得される複数
のデータと前記ピン情報設定手段により設定されたデバ
イスピン情報とを対応付けてピンセレクタの設定を行
い、パターン発生手段は、このピンセレクタ設定手段に
より取得されたアルゴリズミックシミュレータの入力に
従って、デバイスピンごとにパターンを発生する。
定手段は、シーケンシャルパターンの生成に必要なデバ
イスピン情報を設定し、ピンセレクタ設定手段は、アル
ゴリズミックシミュレータから時系列に取得される複数
のデータと前記ピン情報設定手段により設定されたデバ
イスピン情報とを対応付けてピンセレクタの設定を行
い、パターン発生手段は、このピンセレクタ設定手段に
より取得されたアルゴリズミックシミュレータの入力に
従って、デバイスピンごとにパターンを発生する。
【００１０】請求項２記載の発明は、請求項１記載の発
明において、前記ピンセレクタ設定手段（例えば、ピン
セレクタ設定部１２）は、前記ピン情報設定手段により
取得されたデバイスピン情報に従って、アルゴリズミッ
クシミュレータから時系列に取得されるデータのビット
情報に対応するピンセレクタを前記デバイスピンごとに
設定することを特徴としている。
明において、前記ピンセレクタ設定手段（例えば、ピン
セレクタ設定部１２）は、前記ピン情報設定手段により
取得されたデバイスピン情報に従って、アルゴリズミッ
クシミュレータから時系列に取得されるデータのビット
情報に対応するピンセレクタを前記デバイスピンごとに
設定することを特徴としている。
【００１１】請求項２記載の発明によれば、前記ピンセ
レクタ設定手段は、前記ピン情報設定手段により取得さ
れたデバイスピン情報に従って、アルゴリズミックシミ
ュレータから時系列に取得されるデータのビット情報に
対応するピンセレクタを前記デバイスピンごとに設定す
る。
レクタ設定手段は、前記ピン情報設定手段により取得さ
れたデバイスピン情報に従って、アルゴリズミックシミ
ュレータから時系列に取得されるデータのビット情報に
対応するピンセレクタを前記デバイスピンごとに設定す
る。
【００１２】請求項３記載の発明は、請求項１または２
記載の発明において、前記ピンセレクタ設定手段により
取得されたデータを変化させるピン波形設定手段（例え
ば、ピン波形設定部１３）、を更に備えたことを特徴と
している。
記載の発明において、前記ピンセレクタ設定手段により
取得されたデータを変化させるピン波形設定手段（例え
ば、ピン波形設定部１３）、を更に備えたことを特徴と
している。
【００１３】請求項３記載の発明によれば、ピン波形設
定手段は、前記ピンセレクタ設定手段により取得された
データを変化させる。
定手段は、前記ピンセレクタ設定手段により取得された
データを変化させる。
【００１４】請求項４記載の発明は、請求項１または２
記載の発明において、前記ピンセレクタ設定手段により
設定されたピンセレクタ情報と、各種データからシーケ
ンシャルパターンとして表示される文字列情報とを、前
記デバイスピンごとに対応付けて設定するファイルデー
タ設定手段（例えば、ファイルデータ設定部１５）、を
更に備えたことを特徴としている。
記載の発明において、前記ピンセレクタ設定手段により
設定されたピンセレクタ情報と、各種データからシーケ
ンシャルパターンとして表示される文字列情報とを、前
記デバイスピンごとに対応付けて設定するファイルデー
タ設定手段（例えば、ファイルデータ設定部１５）、を
更に備えたことを特徴としている。
【００１５】請求項４記載の発明によれば、ファイルデ
ータ設定手段は、前記ピンセレクタ設定手段により設定
されたピンセレクタ情報と、各種データからシーケンシ
ャルパターンとして表示される文字列情報とを、前記デ
バイスピンごとに対応付けて設定する。
ータ設定手段は、前記ピンセレクタ設定手段により設定
されたピンセレクタ情報と、各種データからシーケンシ
ャルパターンとして表示される文字列情報とを、前記デ
バイスピンごとに対応付けて設定する。
【００１６】請求項５記載の発明は、請求項１または２
記載の発明において、前記パターン発生手段より発生し
たシーケンシャルパターンに基づいて、対応するデバイ
スピン名情報、デバイスピン情報を当該デバイスピンの
表示順位情報と対応付けて出力する出力手段（例えば、
出力部１６）、を更に備えたことを特徴としている。
記載の発明において、前記パターン発生手段より発生し
たシーケンシャルパターンに基づいて、対応するデバイ
スピン名情報、デバイスピン情報を当該デバイスピンの
表示順位情報と対応付けて出力する出力手段（例えば、
出力部１６）、を更に備えたことを特徴としている。
【００１７】請求項５記載の発明によれば、出力手段
は、前記パターン発生手段より発生したシーケンシャル
パターンに基づいて、対応するデバイスピン名情報、デ
バイスピン情報を当該デバイスピンの表示順位情報と対
応付けて出力する。
は、前記パターン発生手段より発生したシーケンシャル
パターンに基づいて、対応するデバイスピン名情報、デ
バイスピン情報を当該デバイスピンの表示順位情報と対
応付けて出力する。
【００１８】請求項６記載の発明は、シーケンシャルパ
ターンの生成に必要なデバイスピン情報を設定するピン
情報設定工程（例えば、ピン名情報設定部１１）と、ア
ルゴリズミックシミュレータから時系列に取得される複
数のデータと前記ピン情報設定工程により設定されたデ
バイスピン情報とを対応付けてピンセレクタの設定を行
うピンセレクタ設定工程（例えば、ピンセレクタ設定部
１２）と、このピンセレクタ設定工程により取得された
アルゴリズミックシミュレータの入力に従って、デバイ
スピンごとにパターンを発生するパターン発生工程（例
えば、シーケンシャルパターン発生部１４）と、を含む
ことを特徴としている。
ターンの生成に必要なデバイスピン情報を設定するピン
情報設定工程（例えば、ピン名情報設定部１１）と、ア
ルゴリズミックシミュレータから時系列に取得される複
数のデータと前記ピン情報設定工程により設定されたデ
バイスピン情報とを対応付けてピンセレクタの設定を行
うピンセレクタ設定工程（例えば、ピンセレクタ設定部
１２）と、このピンセレクタ設定工程により取得された
アルゴリズミックシミュレータの入力に従って、デバイ
スピンごとにパターンを発生するパターン発生工程（例
えば、シーケンシャルパターン発生部１４）と、を含む
ことを特徴としている。
【００１９】請求項６記載の発明によれば、ピン情報設
定工程は、シーケンシャルパターンの生成に必要なデバ
イスピン情報を設定し、ピンセレクタ設定工程は、アル
ゴリズミックシミュレータから時系列に取得される複数
のデータと前記ピン情報設定工程にて設定されたデバイ
スピン情報とを対応付けてピンセレクタの設定を行い、
パターン発生工程は、このピンセレクタ設定工程にて取
得されたアルゴリズミックシミュレータの入力に従っ
て、デバイスピンごとにパターンを発生する。
定工程は、シーケンシャルパターンの生成に必要なデバ
イスピン情報を設定し、ピンセレクタ設定工程は、アル
ゴリズミックシミュレータから時系列に取得される複数
のデータと前記ピン情報設定工程にて設定されたデバイ
スピン情報とを対応付けてピンセレクタの設定を行い、
パターン発生工程は、このピンセレクタ設定工程にて取
得されたアルゴリズミックシミュレータの入力に従っ
て、デバイスピンごとにパターンを発生する。
【００２０】請求項７記載の発明は、請求項６記載の発
明において、前記ピンセレクタ設定工程（例えば、ピン
セレクタ設定部１２）は、前記ピン情報設定工程にて取
得されたデバイスピン情報に従って、アルゴリズミック
シミュレータから時系列に取得されるデータのビット情
報に対応するピンセレクタを前記デバイスピンごとに設
定することを特徴としている。
明において、前記ピンセレクタ設定工程（例えば、ピン
セレクタ設定部１２）は、前記ピン情報設定工程にて取
得されたデバイスピン情報に従って、アルゴリズミック
シミュレータから時系列に取得されるデータのビット情
報に対応するピンセレクタを前記デバイスピンごとに設
定することを特徴としている。
【００２１】請求項７記載の発明によれば、前記ピンセ
レクタ設定工程は、前記ピン情報設定工程にて取得され
たデバイスピン情報に従って、アルゴリズミックシミュ
レータから時系列に取得されるデータのビット情報に対
応するピンセレクタを前記デバイスピンごとに設定す
る。
レクタ設定工程は、前記ピン情報設定工程にて取得され
たデバイスピン情報に従って、アルゴリズミックシミュ
レータから時系列に取得されるデータのビット情報に対
応するピンセレクタを前記デバイスピンごとに設定す
る。
【００２２】請求項８記載の発明は、請求項６または７
記載の発明において、前記ピンセレクタ設定工程にて取
得されたデータを変化させるピン波形設定工程（例え
ば、ピン波形設定部１３）、を更に含むことを特徴とし
ている。
記載の発明において、前記ピンセレクタ設定工程にて取
得されたデータを変化させるピン波形設定工程（例え
ば、ピン波形設定部１３）、を更に含むことを特徴とし
ている。
【００２３】請求項８記載の発明によれば、ピン波形設
定工程は、前記ピンセレクタ設定工程にて取得されたデ
ータを変化させる。
定工程は、前記ピンセレクタ設定工程にて取得されたデ
ータを変化させる。
【００２４】請求項９記載の発明は、請求項６または７
記載の発明において、前記ピンセレクタ設定工程にて設
定されたピンセレクタ情報と、各種データからシーケン
シャルパターンとして表示される文字列情報とを、前記
デバイスピンごとに対応付けて設定するファイルデータ
設定工程（例えば、ファイルデータ設定部１５）、を更
に含むことを特徴としている。
記載の発明において、前記ピンセレクタ設定工程にて設
定されたピンセレクタ情報と、各種データからシーケン
シャルパターンとして表示される文字列情報とを、前記
デバイスピンごとに対応付けて設定するファイルデータ
設定工程（例えば、ファイルデータ設定部１５）、を更
に含むことを特徴としている。
【００２５】請求項９記載の発明によれば、ファイルデ
ータ設定工程は、前記ピンセレクタ設定工程にて設定さ
れたピンセレクタ情報と、各種データからシーケンシャ
ルパターンとして表示される文字列情報とを、前記デバ
イスピンごとに対応付けて設定する。
ータ設定工程は、前記ピンセレクタ設定工程にて設定さ
れたピンセレクタ情報と、各種データからシーケンシャ
ルパターンとして表示される文字列情報とを、前記デバ
イスピンごとに対応付けて設定する。
【００２６】請求項１０記載の発明は、請求項６または
７記載の発明において、前記パターン発生工程にて発生
したシーケンシャルパターンに基づいて、対応するデバ
イスピン名情報、デバイスピン情報を当該デバイスピン
の表示順位情報と対応付けて出力する出力工程（例え
ば、出力部１６）、を更に含むことを特徴としている。
７記載の発明において、前記パターン発生工程にて発生
したシーケンシャルパターンに基づいて、対応するデバ
イスピン名情報、デバイスピン情報を当該デバイスピン
の表示順位情報と対応付けて出力する出力工程（例え
ば、出力部１６）、を更に含むことを特徴としている。
【００２７】請求項１０記載の発明によれば、出力工程
は、前記パターン発生工程にて発生したシーケンシャル
パターンに基づいて、対応するデバイスピン名情報、デ
バイスピン情報を当該デバイスピンの表示順位情報と対
応付けて出力する。
は、前記パターン発生工程にて発生したシーケンシャル
パターンに基づいて、対応するデバイスピン名情報、デ
バイスピン情報を当該デバイスピンの表示順位情報と対
応付けて出力する。
【００２８】したがって、予めアドレス、データを考慮
してアルゴリズミックパターンを記述することによって
シーケンシャルパターンを作成することが可能となり、
手作業により作成する場合に比べて、パターン作成に要
する時間、作業工数を大幅に減らすことができる。ま
た、デバッグに要する時間を短縮させることができる。
してアルゴリズミックパターンを記述することによって
シーケンシャルパターンを作成することが可能となり、
手作業により作成する場合に比べて、パターン作成に要
する時間、作業工数を大幅に減らすことができる。ま
た、デバッグに要する時間を短縮させることができる。
【００２９】
【発明の実施の形態】最初に、図１を参照してパターン
生成装置１の構成について説明する。
生成装置１の構成について説明する。
【００３０】図１は、本実施の形態におけるパターン生
成装置１の要部構成を示すブロック図である。パターン
生成装置１は、ピン名情報設定部１１、ピンセレクタ設
定部１２、ピン波形設定部１３、シーケンシャルパター
ン発生部１４、ファイルデータ設定部１５、出力部１６
より構成されている。
成装置１の要部構成を示すブロック図である。パターン
生成装置１は、ピン名情報設定部１１、ピンセレクタ設
定部１２、ピン波形設定部１３、シーケンシャルパター
ン発生部１４、ファイルデータ設定部１５、出力部１６
より構成されている。
【００３１】ピン名情報設定部１１は、図２のピン名設
定情報１１ａに例示するようにシーケンシャルパターン
の発生に必要なピン情報として、表示されるデバイスピ
ン名、テスタピンナンバ、ファイル出力時のパターン順
位等を設定し、それらの情報を記憶する。
定情報１１ａに例示するようにシーケンシャルパターン
の発生に必要なピン情報として、表示されるデバイスピ
ン名、テスタピンナンバ、ファイル出力時のパターン順
位等を設定し、それらの情報を記憶する。
【００３２】ピンセレクタ設定部１２は、図３（ａ）に
示す様にアルゴリズミックシミュレータ２から時系列に
取得される複数のデータをピン名情報設定部１１で選択
されたデバイスピンと対応付けてピンセレクタの設定を
行う。これにより、パターン生成装置１は、アドレス、
データレジスタ、コントロールレジスタ等をデバイスピ
ンのデータ取得の対象として認識することが可能とな
る。
示す様にアルゴリズミックシミュレータ２から時系列に
取得される複数のデータをピン名情報設定部１１で選択
されたデバイスピンと対応付けてピンセレクタの設定を
行う。これにより、パターン生成装置１は、アドレス、
データレジスタ、コントロールレジスタ等をデバイスピ
ンのデータ取得の対象として認識することが可能とな
る。
【００３３】ピン波形設定部１３は、一定の規則に従っ
て取得されたピンごとのデータ波形を反転若しくは非反
転する。また、シーケンシャルパターン発生部１４は、
ピンセレクタ設定部１２及びピン波形設定部１３により
編集されたデータをアルゴリズミックパターンの取得に
合わせてデバイスピンごとに時系列に発生する。
て取得されたピンごとのデータ波形を反転若しくは非反
転する。また、シーケンシャルパターン発生部１４は、
ピンセレクタ設定部１２及びピン波形設定部１３により
編集されたデータをアルゴリズミックパターンの取得に
合わせてデバイスピンごとに時系列に発生する。
【００３４】ファイルデータ設定部１５は、ファイルへ
の出力を行う場合に、表示文字列の設定機能により設定
された条件に従ってピンごとに取得したデータを
“０”、“１”、“Ｈ”、“Ｌ”、“Ｘ”等の対応する
文字列形式（図４参照）に変更させ、この情報を用いて
ファイルを作成する。そして、出力部１６は、ファイル
データ設定部１５で作成されたファイルデータを出力す
る。
の出力を行う場合に、表示文字列の設定機能により設定
された条件に従ってピンごとに取得したデータを
“０”、“１”、“Ｈ”、“Ｌ”、“Ｘ”等の対応する
文字列形式（図４参照）に変更させ、この情報を用いて
ファイルを作成する。そして、出力部１６は、ファイル
データ設定部１５で作成されたファイルデータを出力す
る。
【００３５】次に、動作を説明する。ピンセレクタ設定
部１２は、ピン名情報設定部１１で設定されたデバイス
ピン名ごとに、対応付ける番号や選択されるレジスタの
ビット名を設定する。この時、ピンセレクタ設定部１２
が、アルゴリズミックシミュレータ２より時系列に取得
したＸ、Ｙなどのアドレスレジスタ情報等のデータと、
そのデータとデバイスピン名とを対応付けるピンセレク
タナンバとを取得することにより、ピン情報とレジスタ
ビット情報との対応が明確になる。ここで、図３（ａ）
のアルゴリズミックシミュレータ２から出力されたパタ
ーン情報１２ａによって対応付けられた選択情報例１２
ｂを図３（ｂ）に示す。
部１２は、ピン名情報設定部１１で設定されたデバイス
ピン名ごとに、対応付ける番号や選択されるレジスタの
ビット名を設定する。この時、ピンセレクタ設定部１２
が、アルゴリズミックシミュレータ２より時系列に取得
したＸ、Ｙなどのアドレスレジスタ情報等のデータと、
そのデータとデバイスピン名とを対応付けるピンセレク
タナンバとを取得することにより、ピン情報とレジスタ
ビット情報との対応が明確になる。ここで、図３（ａ）
のアルゴリズミックシミュレータ２から出力されたパタ
ーン情報１２ａによって対応付けられた選択情報例１２
ｂを図３（ｂ）に示す。
【００３６】次に、ピン波形設定部１３では、ピンセレ
クタ設定部１２によって設定されたデータに基づくピン
波形を所定の情報に従って反転若しくは非反転する。そ
して、ファイルデータ設定部１５は、シーケンシャルパ
ターン発生部１４で発生されたパターンを元に表示文字
列を設定する。
クタ設定部１２によって設定されたデータに基づくピン
波形を所定の情報に従って反転若しくは非反転する。そ
して、ファイルデータ設定部１５は、シーケンシャルパ
ターン発生部１４で発生されたパターンを元に表示文字
列を設定する。
【００３７】即ち、ファイルデータ設定部１５は、アル
ゴリズミックシミュレータ２から入力される情報によ
り、シーケンシャルパターンとして表示するデータの表
示方法をリードモード、ライトモード等の情報により設
定内容に合わせて表示情報を変更し、ファイルとして出
力する。ここで、指定される代表的な文字列の例を図４
に示す。そして、このデータファイルを元に出力部１６
でシーケンシャルパターンファイルを作成する。
ゴリズミックシミュレータ２から入力される情報によ
り、シーケンシャルパターンとして表示するデータの表
示方法をリードモード、ライトモード等の情報により設
定内容に合わせて表示情報を変更し、ファイルとして出
力する。ここで、指定される代表的な文字列の例を図４
に示す。そして、このデータファイルを元に出力部１６
でシーケンシャルパターンファイルを作成する。
【００３８】上述のように、パターン生成装置１は、メ
モリＩＣの測定等に利用されているアルゴリズミックシ
ミュレータ２のパターン記述を用いてシーケンシャルパ
ターンを生成することにより、従来より短時間でシーケ
ンシャルパターンを作成することができる。また、シミ
ュレートを行ってプログラムの可否を判定することによ
り、プログラムミスを減らし、プログラムの完成度を高
めることができる。
モリＩＣの測定等に利用されているアルゴリズミックシ
ミュレータ２のパターン記述を用いてシーケンシャルパ
ターンを生成することにより、従来より短時間でシーケ
ンシャルパターンを作成することができる。また、シミ
ュレートを行ってプログラムの可否を判定することによ
り、プログラムミスを減らし、プログラムの完成度を高
めることができる。
【００３９】また、パターン生成装置１から出力される
ファイル形式をメモリ試験装置等のアルゴリズミックシ
ミュレータから発生される時系列データを元に生成する
ことにより、アドレスやデータを意識したシーケンシャ
ルプログラムパターンの生成が可能となり、メモリＩＣ
測定等のシーケンシャルパターンの作成時間、デバッグ
時間の短縮を図ることができる。更に、この機能を用い
てアルゴリズミックシミュレータのパターン発生波形表
示のシミュレートを行うことも可能となる。
ファイル形式をメモリ試験装置等のアルゴリズミックシ
ミュレータから発生される時系列データを元に生成する
ことにより、アドレスやデータを意識したシーケンシャ
ルプログラムパターンの生成が可能となり、メモリＩＣ
測定等のシーケンシャルパターンの作成時間、デバッグ
時間の短縮を図ることができる。更に、この機能を用い
てアルゴリズミックシミュレータのパターン発生波形表
示のシミュレートを行うことも可能となる。
【００４０】
【発明の効果】本発明によれば、予めアドレス、データ
を考慮してアルゴリズミックパターンを記述することに
よってシーケンシャルパターンを作成することが可能と
なり、手作業により作成する場合に比べて、パターン作
成に要する時間、作業工数を大幅に減らすことができ
る。また、デバッグに要する時間を短縮させることがで
きる。
を考慮してアルゴリズミックパターンを記述することに
よってシーケンシャルパターンを作成することが可能と
なり、手作業により作成する場合に比べて、パターン作
成に要する時間、作業工数を大幅に減らすことができ
る。また、デバッグに要する時間を短縮させることがで
きる。
【図１】パターン生成装置１の全体構成を示す図であ
る。
る。
【図２】ピン名情報設定部１１におけるピン名情報の設
定例を示す図である。
定例を示す図である。
【図３】デバイスピンの対応付けを示す図であり、
（ａ）は、アルゴリズミックシミュレータ２から出力さ
れるパターンの一例を示す図であり、（ｂ）は、データ
とデバイスピン名との対応付けの一例を示す図である。
（ａ）は、アルゴリズミックシミュレータ２から出力さ
れるパターンの一例を示す図であり、（ｂ）は、データ
とデバイスピン名との対応付けの一例を示す図である。
【図４】表示文字列の条件設定の一例を示す図である。
１ パターン生成装置 ２ アルゴリズミックシミュレータ １１ ピン名情報設定部 １２ ピンセレクタ設定部 １３ ピン波形設定部 １４ シーケンシャルパターン発生部 １５ ファイルデータ設定部 １６ 出力部 １１ａ ピン名設定情報 １２ａ 出力されたパターン情報 １２ｂ 選択情報例 １５ａ 表示文字列の条件設定例
Claims (10)
- 【請求項１】シーケンシャルパターンの生成に必要なデ
バイスピン情報を設定するピン情報設定手段と、 アルゴリズミックシミュレータから時系列に取得される
複数のデータと前記ピン情報設定手段により設定された
デバイスピン情報とを対応付けてピンセレクタの設定を
行うピンセレクタ設定手段と、 このピンセレクタ設定手段により取得されたアルゴリズ
ミックシミュレータの入力に従って、デバイスピンごと
にパターンを発生するパターン発生手段と、 を備えたことを特徴とするパターン生成装置。 - 【請求項２】前記ピンセレクタ設定手段は、前記ピン情
報設定手段により取得されたデバイスピン情報に従っ
て、アルゴリズミックシミュレータから時系列に取得さ
れるデータのビット情報に対応するピンセレクタを前記
デバイスピンごとに設定することを特徴とする請求項１
記載のパターン生成装置。 - 【請求項３】前記ピンセレクタ設定手段により取得され
たデータを変化させるピン波形設定手段、 を更に備えたことを特徴とする請求項１または２記載の
パターン生成装置。 - 【請求項４】前記ピンセレクタ設定手段により設定され
たピンセレクタ情報と、各種データからシーケンシャル
パターンとして表示される文字列情報とを、前記デバイ
スピンごとに対応付けて設定するファイルデータ設定手
段、 を更に備えたことを特徴とする請求項１または２記載の
パターン生成装置。 - 【請求項５】前記パターン発生手段より発生したシーケ
ンシャルパターンに基づいて、対応するデバイスピン名
情報、デバイスピン情報を当該デバイスピンの表示順位
情報と対応付けて出力する出力手段、 を更に備えたことを特徴とする請求項１または２記載の
パターン生成装置。 - 【請求項６】シーケンシャルパターンの生成に必要なデ
バイスピン情報を設定するピン情報設定工程と、 アルゴリズミックシミュレータから時系列に取得される
複数のデータと前記ピン情報設定工程にて設定されたデ
バイスピン情報とを対応付けてピンセレクタの設定を行
うピンセレクタ設定工程と、 このピンセレクタ設定工程にて取得されたアルゴリズミ
ックシミュレータの入力に従って、デバイスピンごとに
パターンを発生するパターン発生工程と、 を含むことを特徴とするパターン生成装置における制御
方法。 - 【請求項７】前記ピンセレクタ設定工程は、前記ピン情
報設定工程にて取得されたデバイスピン情報に従って、
アルゴリズミックシミュレータから時系列に取得される
データのビット情報に対応するピンセレクタを前記デバ
イスピンごとに設定することを特徴とする請求項６記載
のパターン生成装置における制御方法。 - 【請求項８】前記ピンセレクタ設定工程にて取得された
データを変化させるピン波形設定工程、 を更に含むことを特徴とする請求項６または７記載のパ
ターン生成装置における制御方法。 - 【請求項９】前記ピンセレクタ設定工程にて設定された
ピンセレクタ情報と、各種データからシーケンシャルパ
ターンとして表示される文字列情報とを、前記デバイス
ピンごとに対応付けて設定するファイルデータ設定工
程、 を更に含むことを特徴とする請求項６または７記載のパ
ターン生成装置における制御方法。 - 【請求項１０】前記パターン発生工程にて発生されたシ
ーケンシャルパターンに基づいて、対応するデバイスピ
ン名情報、デバイスピン情報を当該デバイスピンの表示
順位情報と対応付けて出力する出力工程、 を更に含むことを特徴とする請求項６または７記載のパ
ターン生成装置における制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11114080A JP2000304830A (ja) | 1999-04-21 | 1999-04-21 | パターン生成装置及びパターン生成装置における制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11114080A JP2000304830A (ja) | 1999-04-21 | 1999-04-21 | パターン生成装置及びパターン生成装置における制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000304830A true JP2000304830A (ja) | 2000-11-02 |
Family
ID=14628571
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11114080A Pending JP2000304830A (ja) | 1999-04-21 | 1999-04-21 | パターン生成装置及びパターン生成装置における制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000304830A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008057991A (ja) * | 2006-08-29 | 2008-03-13 | Yokogawa Electric Corp | デバイス試験システム、設定状態表示装置および設定状態表示方法 |
-
1999
- 1999-04-21 JP JP11114080A patent/JP2000304830A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008057991A (ja) * | 2006-08-29 | 2008-03-13 | Yokogawa Electric Corp | デバイス試験システム、設定状態表示装置および設定状態表示方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6871331B1 (en) | Combined waveform and data entry apparatus and method for facilitating fast behavioral verification of digital hardware designs | |
| US6295623B1 (en) | System for testing real and simulated versions of an integrated circuit | |
| TWI221614B (en) | Tester architecture construction data generating method, tester architecture constructing method and test circuit | |
| CN109524055B (zh) | 基于soc ate定位存储器失效位的方法及测试系统 | |
| US7478346B2 (en) | Debugging system for gate level IC designs | |
| CN111523284A (zh) | 转换芯片eda仿真配置的方法、装置及应用 | |
| JP2000082094A (ja) | 半導体集積回路設計検証システム | |
| JP4500338B2 (ja) | テストパターン評価方法及びテストパターン評価装置 | |
| CN112444731A (zh) | 芯片测试方法、装置、处理器芯片及服务器 | |
| US6370493B1 (en) | Simulation format creation system and method | |
| KR100506769B1 (ko) | 고속 테스트 패턴 평가 장치 | |
| US6810508B1 (en) | Method for automatically-remapping an HDL netlist to provide compatibility with pre-synthesis behavioral test benches | |
| KR20030039378A (ko) | 논리적 하드웨어 테스트 패턴의 자동 생성 방법 및 자동패턴 생성 및 분석용 시스템 | |
| JP2000304830A (ja) | パターン生成装置及びパターン生成装置における制御方法 | |
| EP0507535A2 (en) | A system for determining the operations of an integrated circuit and processor for use therein | |
| JP4072884B2 (ja) | 回路シミュレーション装置および回路シミュレーション方法、並びにその手順を記憶させた記憶媒体 | |
| JP2943521B2 (ja) | テストベクトル生成方法およびテストベクトル生成装置 | |
| TW556202B (en) | Method to descramble the data mapping in memory circuits | |
| JP3228126B2 (ja) | 試験システム | |
| JP2924222B2 (ja) | 論理シミュレータ | |
| JP2715928B2 (ja) | プローブ情報生成装置 | |
| JP2908201B2 (ja) | 波形データ変換方式 | |
| JP2001243086A (ja) | テストプログラム開発装置 | |
| CN118095191A (zh) | 一种门级波形文件生成方法及装置 | |
| JP2004118301A (ja) | 展開型試験プログラムツールの生成方法及び装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20041001 |