JP2908201B2 - 波形データ変換方式 - Google Patents
波形データ変換方式Info
- Publication number
- JP2908201B2 JP2908201B2 JP5277213A JP27721393A JP2908201B2 JP 2908201 B2 JP2908201 B2 JP 2908201B2 JP 5277213 A JP5277213 A JP 5277213A JP 27721393 A JP27721393 A JP 27721393A JP 2908201 B2 JP2908201 B2 JP 2908201B2
- Authority
- JP
- Japan
- Prior art keywords
- waveform
- waveform data
- pattern
- character
- converted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は、論理シミュレーション
における波形データの変換方式に関し、特に波形データ
を自動的に圧縮して変換する波形データ変換方式に関す
る。
における波形データの変換方式に関し、特に波形データ
を自動的に圧縮して変換する波形データ変換方式に関す
る。
【０００２】
【従来の技術】論理回路をシミュレーションする場合、
シミュレーション用の波形パターンが必要になるが、こ
の波形パターンは、レイアウト後の実配線遅延時間を計
算した後で再シミュレーションを行うような場合は、そ
の都度作成することが必要になり非常に手間と時間がか
かる作業であった。
シミュレーション用の波形パターンが必要になるが、こ
の波形パターンは、レイアウト後の実配線遅延時間を計
算した後で再シミュレーションを行うような場合は、そ
の都度作成することが必要になり非常に手間と時間がか
かる作業であった。
【０００３】そのため従来は、他の論理シミュレータの
出力波形、もしくは他のパーソナルコンピュータや端末
で生成した波形データを、波形データ変換装置で変換し
シミュレータで用いることが行われている。
出力波形、もしくは他のパーソナルコンピュータや端末
で生成した波形データを、波形データ変換装置で変換し
シミュレータで用いることが行われている。
【０００４】この波形データは、そのままフォーマット
を変えるのみでは、大規模な波形パターンの場合ファイ
ル容量が極めて大きくなため、特開平３−１８０９７３
号明細書に示すように、波形データ変換装置でフォーマ
ット変換する際に、繰り返しパターンを予め人手で指定
しておき、波形データの圧縮を図る方法も用いられてい
た。
を変えるのみでは、大規模な波形パターンの場合ファイ
ル容量が極めて大きくなため、特開平３−１８０９７３
号明細書に示すように、波形データ変換装置でフォーマ
ット変換する際に、繰り返しパターンを予め人手で指定
しておき、波形データの圧縮を図る方法も用いられてい
た。
【０００５】
【発明が解決しようとする課題】上述した従来の波形デ
ータ変換装置では、そのままフォーマットを変えるのみ
では、ファイルが極めて大きくなり、ディスク容量の圧
迫、また遅いＩ／Ｏアクセスを多く行うことによる変換
速度の低下、更に大量の波形パターンでシミュレーショ
ンを行うことによるシミュレーション速度の低下を招く
欠点があり、一方、波形データの圧縮を図る方法では、
繰り返しパターンを予め人手で指定する必要があり、効
率が悪いという欠点がある。
ータ変換装置では、そのままフォーマットを変えるのみ
では、ファイルが極めて大きくなり、ディスク容量の圧
迫、また遅いＩ／Ｏアクセスを多く行うことによる変換
速度の低下、更に大量の波形パターンでシミュレーショ
ンを行うことによるシミュレーション速度の低下を招く
欠点があり、一方、波形データの圧縮を図る方法では、
繰り返しパターンを予め人手で指定する必要があり、効
率が悪いという欠点がある。
【０００６】本発明の目的は上記問題点を解決し、大き
な波形パターンでも、人手に頼らずに比較的小さなファ
イルとして処理することができ、ディスク容量を節約
し、また遅いＩ／Ｏアクセス回数を減らすことで、波形
データ変換速度の高速化とシミュレーション速度の高速
化をはかることができる波形データ変換方式を提供する
ことにある。
な波形パターンでも、人手に頼らずに比較的小さなファ
イルとして処理することができ、ディスク容量を節約
し、また遅いＩ／Ｏアクセス回数を減らすことで、波形
データ変換速度の高速化とシミュレーション速度の高速
化をはかることができる波形データ変換方式を提供する
ことにある。
【０００７】
【課題を解決するための手段】第１の発明は、シミュレ
ーション対象の回路図に対する第１の論理シミュレータ
の出力波形データもしくは第２のパーソナルコンピュー
タで生成した第１の波形データを第３の論理シミュレー
タのゲート及びマクロシンボルの入力となる第２の波形
データに変換する場合の波形データ変換方式において、
予め用意された変換前波形データファイルから読み出し
た前記第１の波形データで示された波形パターンを時系
列に最初から解析し、前記波形パターンが予め決められ
た回数変化するまでを１つの繰り返しパターンとして予
め決められた文字に変換し、更に前記同じ文字が続く場
合は前記連続した同じ文字を他の１文字に変換し変換さ
れた前記文字を予め用意された変換後波形データファイ
ルに格納する波形変換装置を有することを特徴とする。
ーション対象の回路図に対する第１の論理シミュレータ
の出力波形データもしくは第２のパーソナルコンピュー
タで生成した第１の波形データを第３の論理シミュレー
タのゲート及びマクロシンボルの入力となる第２の波形
データに変換する場合の波形データ変換方式において、
予め用意された変換前波形データファイルから読み出し
た前記第１の波形データで示された波形パターンを時系
列に最初から解析し、前記波形パターンが予め決められ
た回数変化するまでを１つの繰り返しパターンとして予
め決められた文字に変換し、更に前記同じ文字が続く場
合は前記連続した同じ文字を他の１文字に変換し変換さ
れた前記文字を予め用意された変換後波形データファイ
ルに格納する波形変換装置を有することを特徴とする。
【０００８】
【０００９】
【実施例】以下に本発明の実施例について図面を用いて
詳細に説明する。
詳細に説明する。
【００１０】図１は本発明の一実施例を示すブロック
図、図２（ａ）は本実施例におけるＡＮＤ回路図、図２
（ｂ）は図２（ａ）の回路をテストする波形パターン
図、図３（ａ）は波形エディタにより生成された変換前
波形パターン図、図３（ｂ）は本実施例における変換後
波形パターンの一例を示す図、図３（ｃ）は本実施例に
おける圧縮した変換後波形パターンの一例を示す図、図
４は、本実施例の波形パターン変換処理の一例を示すフ
ローチャート、図５は、本実施例の動作説明図である。
図、図２（ａ）は本実施例におけるＡＮＤ回路図、図２
（ｂ）は図２（ａ）の回路をテストする波形パターン
図、図３（ａ）は波形エディタにより生成された変換前
波形パターン図、図３（ｂ）は本実施例における変換後
波形パターンの一例を示す図、図３（ｃ）は本実施例に
おける圧縮した変換後波形パターンの一例を示す図、図
４は、本実施例の波形パターン変換処理の一例を示すフ
ローチャート、図５は、本実施例の動作説明図である。
【００１１】図１において、１はパーソナルコンピュー
タ上のＣＡＤ、もしくは他のワークステーション上で作
成された論理シミュレータ入力用の回路図またはネット
リストの出力ファイル、２は回路図データファイル１を
テストするために他のパーソナルコンピュータや他のワ
ークステーション上のＣＡＤやシミュレータで作成され
た変換前波形データファイル、３は本発明の波形データ
変換装置、４は波形データ変換装置で変換された波形パ
ターンデータを格納する変換後波形データファイル、５
は論理シミュレータである。
タ上のＣＡＤ、もしくは他のワークステーション上で作
成された論理シミュレータ入力用の回路図またはネット
リストの出力ファイル、２は回路図データファイル１を
テストするために他のパーソナルコンピュータや他のワ
ークステーション上のＣＡＤやシミュレータで作成され
た変換前波形データファイル、３は本発明の波形データ
変換装置、４は波形データ変換装置で変換された波形パ
ターンデータを格納する変換後波形データファイル、５
は論理シミュレータである。
【００１２】図２（ａ）は１個の２入力ＡＮＤ回路の例
で、６はＡＮＤゲート、ＩＮＡ、ＩＮＢはそれぞれＡＮ
Ｄ回路の入力端子、ＯＵＴは出力端子で、ＩＮＢとＡＮ
Ｄゲートの間には１個のバッファ７が置かれている。
で、６はＡＮＤゲート、ＩＮＡ、ＩＮＢはそれぞれＡＮ
Ｄ回路の入力端子、ＯＵＴは出力端子で、ＩＮＢとＡＮ
Ｄゲートの間には１個のバッファ７が置かれている。
【００１３】図２（ｂ）は図２（ａ）の回路図を論理シ
ミュレータでテストするための波形パターンで、図の上
部にはパターン数、またその下には（ａ）の回路図の各
々の端子に対応する波形パターンが示され、ＩＮＡ、Ｉ
ＮＢの入力端子に対するテスト波形パターン、ＯＵＴ端
子に出力される期待値の波形パターンである。波形パタ
ーンは右にいくほど時間が経過していることを示し、パ
ターン数にシミュレーション基準時間（例えば２０ｍ
ｓ）を乗じた値がシミュレーション上の実時間である。
ミュレータでテストするための波形パターンで、図の上
部にはパターン数、またその下には（ａ）の回路図の各
々の端子に対応する波形パターンが示され、ＩＮＡ、Ｉ
ＮＢの入力端子に対するテスト波形パターン、ＯＵＴ端
子に出力される期待値の波形パターンである。波形パタ
ーンは右にいくほど時間が経過していることを示し、パ
ターン数にシミュレーション基準時間（例えば２０ｍ
ｓ）を乗じた値がシミュレーション上の実時間である。
【００１４】図３（ａ）は図２（ｂ）の変換前波形パタ
ーンデータのフォーマットの例で、ＴＥＲＭの行は端子
の並び、＃０から＃２８までの行は経過したシミュレー
タ時間における端子の値の変化を示し、＃ＦＩＮＩＳＨ
の行はデータの終わりを示す識別子を示している。例え
ば、シミュレーション時間＃４ではＩＮＡが１、ＩＮＢ
が１、ＯＵＴが１になることを示している。
ーンデータのフォーマットの例で、ＴＥＲＭの行は端子
の並び、＃０から＃２８までの行は経過したシミュレー
タ時間における端子の値の変化を示し、＃ＦＩＮＩＳＨ
の行はデータの終わりを示す識別子を示している。例え
ば、シミュレーション時間＃４ではＩＮＡが１、ＩＮＢ
が１、ＯＵＴが１になることを示している。
【００１５】図３（ｂ）は、変換後波形パターンフォー
マットの一例を示しており、端子名の後に、端子がいつ
どの値に変化したかが並べられている。シミュレータ時
間に８０の値を乗じた値がシミュレーション上の実時間
とすると、ＩＮＡ端子の場合、初期値が０で、８０ｎｓ
後に１に変化し、１６０ｎｓに０，２４０ｎｓに１，３
２０ｎｓに０，４００ｎｓに１，４８０ｎｓに０，５６
０ｎｓに１に変化したことを示している。
マットの一例を示しており、端子名の後に、端子がいつ
どの値に変化したかが並べられている。シミュレータ時
間に８０の値を乗じた値がシミュレーション上の実時間
とすると、ＩＮＡ端子の場合、初期値が０で、８０ｎｓ
後に１に変化し、１６０ｎｓに０，２４０ｎｓに１，３
２０ｎｓに０，４００ｎｓに１，４８０ｎｓに０，５６
０ｎｓに１に変化したことを示している。
【００１６】図３（ｃ）は（ｂ）のフォーマットにリピ
ートパターンがある場合で、／ＲＥＰＥＡＴの後にＡ−
Ｖまでの大文字が続きその後に再帰が可能なパターンが
続く形で示され、この場合図３（ｃ）は図３（ｂ）の同
じ波形パターンを圧縮した形で示している。
ートパターンがある場合で、／ＲＥＰＥＡＴの後にＡ−
Ｖまでの大文字が続きその後に再帰が可能なパターンが
続く形で示され、この場合図３（ｃ）は図３（ｂ）の同
じ波形パターンを圧縮した形で示している。
【００１７】次に図４のフローチャートにより図３
（ａ）の波形パターンから図３（ｃ）の波形パターンに
変換する処理の流れを詳細に述べる。図４（ａ）は波形
パターン変換装置３の処理の大きな流れを示し、開始よ
り始まり、波形パターン読み込み・テーブル作成部２０
１による波形パターン読み込み・テーブル作成処理（ス
テップ４５）、波形圧縮部２０２による波形圧縮処理
（ステップ４６）、波形出力部２０３による出力処理
（ステップ４７）で終了する。波形パターン読み込み・
テーブル作成処理でファイルオープン処理、テーブル作
成処理が行われる。テーブルは端子基準で、端子名を先
頭とし、変化した時間と値がポインタでつながったリス
ト構造で作成される。本実施例では、テーブルはコンピ
ュータのメモリ上に存在しかつ、テーブルを端子を基準
としたリスト構造で表現することにしているが、波形フ
ォーマットの種類やデータの規模によってはテーブルデ
ータを一時ファイルとして外部記憶装置に書き出した
り、時間基準のリスト構造にしてもよい。
（ａ）の波形パターンから図３（ｃ）の波形パターンに
変換する処理の流れを詳細に述べる。図４（ａ）は波形
パターン変換装置３の処理の大きな流れを示し、開始よ
り始まり、波形パターン読み込み・テーブル作成部２０
１による波形パターン読み込み・テーブル作成処理（ス
テップ４５）、波形圧縮部２０２による波形圧縮処理
（ステップ４６）、波形出力部２０３による出力処理
（ステップ４７）で終了する。波形パターン読み込み・
テーブル作成処理でファイルオープン処理、テーブル作
成処理が行われる。テーブルは端子基準で、端子名を先
頭とし、変化した時間と値がポインタでつながったリス
ト構造で作成される。本実施例では、テーブルはコンピ
ュータのメモリ上に存在しかつ、テーブルを端子を基準
としたリスト構造で表現することにしているが、波形フ
ォーマットの種類やデータの規模によってはテーブルデ
ータを一時ファイルとして外部記憶装置に書き出した
り、時間基準のリスト構造にしてもよい。
【００１８】図４（ｂ）は波形圧縮部２０２による波形
圧縮処理（ステップ４６）の詳細フローチャートであ
る。波形パターン展開処理（ステップ４９）でテーブル
上のデータをシミュレーション単位時間で展開し、次に
パターン記録処理（ステップ５０）で波形パターンが２
回変化するまでを１回の繰り返しパターンとして記録
し、照合・登録処理（ステップ５２）でこのパターンが
以前に記録されていたかどうか照合し、もしなかった
ら、繰り返しパターンを文字として登録し（ステップ５
３）、更に文字パターンの並びを再帰的に登録する（ス
テップ５２〜ステップ５５）。すなわちＩＮＡの端子で
は時間＃０から＃７までの時間の変化パターン“０００
０１１１１”を１つめのパターンＡとし、更に文字の並
びが変化する位置として、＃８から＃１５、＃１６から
＃２３、＃２４から＃３２をそれぞれ同パターンＡと
し、更に再帰的に文字パターン“ＡＡＡＡ”をＢとして
記録する。
圧縮処理（ステップ４６）の詳細フローチャートであ
る。波形パターン展開処理（ステップ４９）でテーブル
上のデータをシミュレーション単位時間で展開し、次に
パターン記録処理（ステップ５０）で波形パターンが２
回変化するまでを１回の繰り返しパターンとして記録
し、照合・登録処理（ステップ５２）でこのパターンが
以前に記録されていたかどうか照合し、もしなかった
ら、繰り返しパターンを文字として登録し（ステップ５
３）、更に文字パターンの並びを再帰的に登録する（ス
テップ５２〜ステップ５５）。すなわちＩＮＡの端子で
は時間＃０から＃７までの時間の変化パターン“０００
０１１１１”を１つめのパターンＡとし、更に文字の並
びが変化する位置として、＃８から＃１５、＃１６から
＃２３、＃２４から＃３２をそれぞれ同パターンＡと
し、更に再帰的に文字パターン“ＡＡＡＡ”をＢとして
記録する。
【００１９】ここでの信号変化回数は２回としたが、こ
の値は特に決まったものではなく、データの種類やシミ
ュレーションの内容によって適宜変更してもよく、また
１パターンを２回パターンが変化するまででなく、一定
のシミュレーション時間単位としてパターン登録しても
よい。
の値は特に決まったものではなく、データの種類やシミ
ュレーションの内容によって適宜変更してもよく、また
１パターンを２回パターンが変化するまででなく、一定
のシミュレーション時間単位としてパターン登録しても
よい。
【００２０】次に端子ＩＮＢについての処理を図３、図
４（ｂ）、図５を用いて説明する。図３の＃０から＃５
までをＣ（ステップ５１）、＃６から＃１３までのＤと
して変換する（ステップ５２）が、＃１４から＃２１は
繰り返しパターンがＡとして登録されているので該パタ
ーンを登録されている文字で置き換え（ステップ５
３）、最後に＃２２から＃３２をＥとして置き換える
（ステップ５５）。ＣＤや、ＤＡ、ＡＥなどの２文字変
化を登録しないのは効率の低下を防ぐためである。以下
同様な処理をテーブルのデータの最後まで繰り返す。
４（ｂ）、図５を用いて説明する。図３の＃０から＃５
までをＣ（ステップ５１）、＃６から＃１３までのＤと
して変換する（ステップ５２）が、＃１４から＃２１は
繰り返しパターンがＡとして登録されているので該パタ
ーンを登録されている文字で置き換え（ステップ５
３）、最後に＃２２から＃３２をＥとして置き換える
（ステップ５５）。ＣＤや、ＤＡ、ＡＥなどの２文字変
化を登録しないのは効率の低下を防ぐためである。以下
同様な処理をテーブルのデータの最後まで繰り返す。
【００２１】最後に変換したテーブルを変換後波形パタ
ーンとして出力するが、この出力前に数字と文字の混在
しているテーブルをスライド辞書法等の文字列圧縮アル
ゴリズムで圧縮し、出力時に辞書部分を繰り返しパター
ンに置き換えて出力する処理を行ってもよい。
ーンとして出力するが、この出力前に数字と文字の混在
しているテーブルをスライド辞書法等の文字列圧縮アル
ゴリズムで圧縮し、出力時に辞書部分を繰り返しパター
ンに置き換えて出力する処理を行ってもよい。
【００２２】波形圧縮処理を行った後には、図３（ｃ）
に示すように、まず繰り返しパターンとしてＡ〜Ｇのパ
ターンを出力し、次に各端子の圧縮された波形フォーマ
ットを出力する。
に示すように、まず繰り返しパターンとしてＡ〜Ｇのパ
ターンを出力し、次に各端子の圧縮された波形フォーマ
ットを出力する。
【００２３】
【発明の効果】本発明によれば、論理シミュレーション
の波形データが、自動検出した繰り返しパターンにより
圧縮されて出力されるので、大きな波形パターンでも人
手に頼らずに比較的小さなファイルとして処理すること
ができ、ディスク容量を節約し、また遅いＩ／Ｏアクセ
ス回数を減らすことができるので、波形変換速度の高速
化とシミュレーション速度の高速化に効果がある。
の波形データが、自動検出した繰り返しパターンにより
圧縮されて出力されるので、大きな波形パターンでも人
手に頼らずに比較的小さなファイルとして処理すること
ができ、ディスク容量を節約し、また遅いＩ／Ｏアクセ
ス回数を減らすことができるので、波形変換速度の高速
化とシミュレーション速度の高速化に効果がある。
【図１】本発明の一実施例を示すブロック図である。
【図２】（ａ）は本実施例におけるＡＮＤ回路図、
（ｂ）は（ａ）の回路をテストする波形パターン図であ
る。
（ｂ）は（ａ）の回路をテストする波形パターン図であ
る。
【図３】（ａ）は波形エディタにより生成された変換前
波形パターン図、（ｂ）は本実施例における変換後波形
パターンの一例を示す図、（ｃ）は本実施例における圧
縮した変換後波形パターンの一例を示す図である。
波形パターン図、（ｂ）は本実施例における変換後波形
パターンの一例を示す図、（ｃ）は本実施例における圧
縮した変換後波形パターンの一例を示す図である。
【図４】本実施例の波形パターン変換処理の一例を示す
フローチャート図である。
フローチャート図である。
【図５】本実施例の圧縮過程を示す動作説明図である。
１ 回路図データファイル ２ 変換前波形データファイル ３ 波形データ変換装置 ４ 変換後波形データファイル ５ 論理シミュレータ ６ ＡＮＤゲート ７ バッファ ２０１ パターン読み込み・テーブル作成部 ２０２ 波形圧縮部 ２０３ 波形出力部
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−180973（ＪＰ，Ａ) 特開 平１−295345（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) G06F 17/50 G06F 5/00
Claims (1)
- 【請求項１】シミュレーション対象の回路図に対する第
１の論理シミュレータの出力波形データもしくは第２の
パーソナルコンピュータで生成した第１の波形データを
第３の論理シミュレータのゲート及びマクロシンボルの
入力となる第２の波形データに変換する場合の波形デー
タ変換方式において、予め用意された変換前波形データ
ファイルから読み出した前記第１の波形データで示され
た波形パターンを時系列に最初から解析し、前記波形パ
ターンが予め決められた回数変化するまでを１つの繰り
返しパターンとして予め決められた文字に変換し、更に
前記同じ文字が続く場合は前記連続した同じ文字を他の
１文字に変換し変換された前記文字を予め用意された変
換後波形データファイルに格納する波形変換装置を有す
ることを特徴とする波形データ変換方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5277213A JP2908201B2 (ja) | 1993-11-08 | 1993-11-08 | 波形データ変換方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5277213A JP2908201B2 (ja) | 1993-11-08 | 1993-11-08 | 波形データ変換方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07129631A JPH07129631A (ja) | 1995-05-19 |
| JP2908201B2 true JP2908201B2 (ja) | 1999-06-21 |
Family
ID=17580392
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5277213A Expired - Fee Related JP2908201B2 (ja) | 1993-11-08 | 1993-11-08 | 波形データ変換方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2908201B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3191857B2 (ja) * | 1996-07-02 | 2001-07-23 | 日本電気株式会社 | シミュレーション実行装置及びそのデータ圧縮方法 |
-
1993
- 1993-11-08 JP JP5277213A patent/JP2908201B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07129631A (ja) | 1995-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3027009B2 (ja) | 設計取り込みシステム | |
| US8468475B2 (en) | Conversion of circuit description to an abstract model of the circuit | |
| US5539680A (en) | Method and apparatus for analyzing finite state machines | |
| US5517432A (en) | Finite state machine transition analyzer | |
| JPH06506309A (ja) | 回路シミュレーションインターフェース方法 | |
| KR100404065B1 (ko) | Ｅｍｉ 시뮬레이션용 반도체 집적 회로 전원 모델의 작성 방법 및 장치 | |
| US6181320B1 (en) | Method for converting timing diagram into timing graph and vice versa | |
| CN114818598B (zh) | 一种基于电路翻转行为的vcd矢量压缩方法及装置 | |
| JP2908201B2 (ja) | 波形データ変換方式 | |
| CN118363715A (zh) | 一种参考模型的集成方法、装置、电子设备及存储介质 | |
| JP4355930B2 (ja) | 半導体集積回路電源モデル作成方法、プログラムおよび情報処理装置 | |
| US20030018460A1 (en) | Method to preserve comments of circuit simulation text file | |
| US20050166165A1 (en) | Verilog to C++ language translator | |
| JP3186535B2 (ja) | シミュレーション装置 | |
| JP2800742B2 (ja) | 回路図生成装置 | |
| JP3083349B2 (ja) | Ｌｓｉマスクデータの記録装置 | |
| JP2539049B2 (ja) | 諭理シミュレ―ション装置 | |
| JPH1049555A (ja) | 回路設計におけるタイミング解析方法 | |
| JP2000215220A (ja) | 論理セルキャラクタライズ装置 | |
| JP3199036B2 (ja) | Ｉ／ｏ部分回路自動生成システム及びその方法ならびにｉ／ｏ部分回路自動生成プログラムを格納した記憶媒体 | |
| JPH02220144A (ja) | 機能検証回路シミュレータ | |
| US6618838B1 (en) | Method and apparatus for processing an output of a design tool | |
| JP2000020562A (ja) | シミュレーションテストベンチ生成方法およびその生成装置 | |
| JPH04675A (ja) | 回路図処理装置 | |
| JPH029939U (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990223 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080402 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100402 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110402 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |