JP2000305517A - プラズマディスプレイパネルの駆動方法 - Google Patents
プラズマディスプレイパネルの駆動方法Info
- Publication number
- JP2000305517A JP2000305517A JP11114963A JP11496399A JP2000305517A JP 2000305517 A JP2000305517 A JP 2000305517A JP 11114963 A JP11114963 A JP 11114963A JP 11496399 A JP11496399 A JP 11496399A JP 2000305517 A JP2000305517 A JP 2000305517A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- discharge
- sustain
- maintenance
- row electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 29
- 238000012423 maintenance Methods 0.000 abstract description 8
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 230000008030 elimination Effects 0.000 abstract 1
- 238000003379 elimination reaction Methods 0.000 abstract 1
- 238000004904 shortening Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- 230000002542 deteriorative effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 230000002459 sustained effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000037452 priming Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
(57)【要約】
【課題】 選択消去放電後に過剰な壁電荷が形成されて
しまう不良な放電セルがプラズマディスプレイパネル内
に存在していても、表示品質を低下させること無くこの
プラズマディスプレイパネルを駆動することが出来るプ
ラズマディスプレイパネルの駆動方法を提供することを
目的とする。 【解決手段】 発光維持行程において印加する複数の維
持パルスの内の初期の維持パルスのパルス幅をそれ以降
に印加する維持パルスのパルス幅よりも短くする。
しまう不良な放電セルがプラズマディスプレイパネル内
に存在していても、表示品質を低下させること無くこの
プラズマディスプレイパネルを駆動することが出来るプ
ラズマディスプレイパネルの駆動方法を提供することを
目的とする。 【解決手段】 発光維持行程において印加する複数の維
持パルスの内の初期の維持パルスのパルス幅をそれ以降
に印加する維持パルスのパルス幅よりも短くする。
Description
【０００１】
【発明が属する技術分野】本発明は、マトリクス表示方
式のプラズマディスプレイパネルの駆動方法に関する。
式のプラズマディスプレイパネルの駆動方法に関する。
【０００２】
【従来の技術】近年、表示装置の大型化に伴い、薄型の
表示装置が要求され、各種の薄型表示装置が実用化され
ている。ＡＣ（交流放電）型のプラズマディスプレイパ
ネル(以下、ＰＤＰと称する)は、かかる薄型表示装置の
１つとして着目されている。図１は、かかるＰＤＰを用
いて画像表示を行うプラズマディスプレイ装置の概略構
成を示す図である。
表示装置が要求され、各種の薄型表示装置が実用化され
ている。ＡＣ（交流放電）型のプラズマディスプレイパ
ネル(以下、ＰＤＰと称する)は、かかる薄型表示装置の
１つとして着目されている。図１は、かかるＰＤＰを用
いて画像表示を行うプラズマディスプレイ装置の概略構
成を示す図である。
【０００３】プラズマディスプレイパネルとしてのＰＤ
Ｐ１０は、アドレス電極としてのｍ個の列電極Ｄ1〜Ｄm
と、これら列電極各々と交叉して配列されている夫々ｎ
個の行電極Ｘ1〜Ｘn及び行電極Ｙ1〜Ｙnを備えている。
この際、行電極Ｘ及び行電極Ｙは、これら一対にてＰＤ
Ｐ１０における１行分を形成している。列電極Ｄ、行電
極Ｘ及びＹは、放電空間に対して誘電体層で被覆されて
おり、各行電極対と列電極との交点にて１画素に対応し
た放電セルが形成される構造となっている。
Ｐ１０は、アドレス電極としてのｍ個の列電極Ｄ1〜Ｄm
と、これら列電極各々と交叉して配列されている夫々ｎ
個の行電極Ｘ1〜Ｘn及び行電極Ｙ1〜Ｙnを備えている。
この際、行電極Ｘ及び行電極Ｙは、これら一対にてＰＤ
Ｐ１０における１行分を形成している。列電極Ｄ、行電
極Ｘ及びＹは、放電空間に対して誘電体層で被覆されて
おり、各行電極対と列電極との交点にて１画素に対応し
た放電セルが形成される構造となっている。
【０００４】この際、各放電セルは、その放電セル内に
おいて放電が生起されるか否かにより、"発光"及び"非
発光"の２つの状態しかもたない。すなわち、最低輝度
(非発光状態)、及び最高輝度(発光状態)の２階調分の輝
度しか表現出来ないのである。そこで、このような発光
素子を有するＰＤＰ１０に対して、入力された映像信号
に対応した中間調の輝度を得るべく、駆動装置１００
は、サブフィールド法を用いた階調駆動を実施する。
おいて放電が生起されるか否かにより、"発光"及び"非
発光"の２つの状態しかもたない。すなわち、最低輝度
(非発光状態)、及び最高輝度(発光状態)の２階調分の輝
度しか表現出来ないのである。そこで、このような発光
素子を有するＰＤＰ１０に対して、入力された映像信号
に対応した中間調の輝度を得るべく、駆動装置１００
は、サブフィールド法を用いた階調駆動を実施する。
【０００５】サブフィールド法では、入力された映像信
号を各画素毎に対応したＮビットの画素データに変換
し、このＮビットのビット桁各々に対応させて、１フィ
ールドの表示期間をＮ個のサブフィールドに分割する。
各サブフィールドには、そのサブフィールドの重み付け
に対応した放電実行回数が夫々割り当ててあり、映像信
号に応じたサブフィールドにおいてのみでこの放電を選
択的に生起させる。この際、各サブフィールドで生起さ
れた放電回数の合計(１フィールド表示期間内での)によ
り、映像信号に対応した中間調の輝度が得られるのであ
る。
号を各画素毎に対応したＮビットの画素データに変換
し、このＮビットのビット桁各々に対応させて、１フィ
ールドの表示期間をＮ個のサブフィールドに分割する。
各サブフィールドには、そのサブフィールドの重み付け
に対応した放電実行回数が夫々割り当ててあり、映像信
号に応じたサブフィールドにおいてのみでこの放電を選
択的に生起させる。この際、各サブフィールドで生起さ
れた放電回数の合計(１フィールド表示期間内での)によ
り、映像信号に対応した中間調の輝度が得られるのであ
る。
【０００６】尚、かかるサブフィールド法を利用して実
際にＰＤＰを階調駆動する方法として、選択消去アドレ
ス法が知られている。図２は、かかる選択消去アドレス
法に基づく階調駆動を実施する際に、駆動装置１００
が、１サブフィールド内においてＰＤＰ１０の列電極及
び行電極に印加する各種駆動パルスの印加タイミングを
示す図である。
際にＰＤＰを階調駆動する方法として、選択消去アドレ
ス法が知られている。図２は、かかる選択消去アドレス
法に基づく階調駆動を実施する際に、駆動装置１００
が、１サブフィールド内においてＰＤＰ１０の列電極及
び行電極に印加する各種駆動パルスの印加タイミングを
示す図である。
【０００７】先ず、駆動装置１００は、負極性のリセッ
トパルスＲＰxを行電極Ｘ1〜Ｘn、更に正極性のリセッ
トパルスＲＰYを行電極Ｙ1〜Ｙn各々に同時に印加する
(一斉リセット行程Ｒｃ)。これらリセットパルスＲＰx
及びＲＰYの印加に応じて、ＰＤＰ１０中の全ての放電
セルがリセット放電されて、各放電セル内には一様に所
定量の壁電荷が形成される。これにより、全ての放電セ
ルは一旦、"発光セル"に初期設定される。
トパルスＲＰxを行電極Ｘ1〜Ｘn、更に正極性のリセッ
トパルスＲＰYを行電極Ｙ1〜Ｙn各々に同時に印加する
(一斉リセット行程Ｒｃ)。これらリセットパルスＲＰx
及びＲＰYの印加に応じて、ＰＤＰ１０中の全ての放電
セルがリセット放電されて、各放電セル内には一様に所
定量の壁電荷が形成される。これにより、全ての放電セ
ルは一旦、"発光セル"に初期設定される。
【０００８】次に、駆動装置１００は、入力された映像
信号に対応した１行分毎の画素データパルス群ＤＰ1〜
ＤＰnを順次、列電極Ｄ1-mに印加して行くと共に、各画
素データパルス群ＤＰの印加タイミングで走査パルスＳ
Ｐを発生し、これを行電極Ｙ 1〜Ｙnへと順次印加して行
く(画素データ書込行程Ｗｃ)。この際、走査パルスＳＰ
が印加された"行"と、高電圧の画素データパルスが印加
された"列"との交差部の放電セルにのみ放電（選択消去
放電）が生じ、その放電セル内に残存していた壁電荷が
選択的に消去される。これにより、上記一斉リセット行
程Ｒｃにおいて"発光セル"の状態に初期化された放電セ
ルは、"非発光セル"に推移する。一方、走査パルスＳＰ
が印加されたものの、低電圧の画素データパルスが印加
された"行"及び"列"に交叉して形成されている放電セル
には前述した如き選択消去放電は生起されず、上記一斉
リセット行程Ｒｃにて初期化された状態、つまり"発光
セル"の状態が保持される。
信号に対応した１行分毎の画素データパルス群ＤＰ1〜
ＤＰnを順次、列電極Ｄ1-mに印加して行くと共に、各画
素データパルス群ＤＰの印加タイミングで走査パルスＳ
Ｐを発生し、これを行電極Ｙ 1〜Ｙnへと順次印加して行
く(画素データ書込行程Ｗｃ)。この際、走査パルスＳＰ
が印加された"行"と、高電圧の画素データパルスが印加
された"列"との交差部の放電セルにのみ放電（選択消去
放電）が生じ、その放電セル内に残存していた壁電荷が
選択的に消去される。これにより、上記一斉リセット行
程Ｒｃにおいて"発光セル"の状態に初期化された放電セ
ルは、"非発光セル"に推移する。一方、走査パルスＳＰ
が印加されたものの、低電圧の画素データパルスが印加
された"行"及び"列"に交叉して形成されている放電セル
には前述した如き選択消去放電は生起されず、上記一斉
リセット行程Ｒｃにて初期化された状態、つまり"発光
セル"の状態が保持される。
【０００９】次に、駆動装置１００は、図２に示される
が如き正極性の維持パルスＩＰXを繰り返し行電極Ｘ1〜
Ｘnに印加すると共に、この維持パルスＩＰXが行電極Ｘ
1〜Ｘnに印加されていない期間中に、図２に示されるが
如き正極性の維持パルスＩＰYを繰り返し行電極Ｙ1〜Ｙ
nに印加する(発光維持行程Ｉｃ)。尚、これら維持パル
スＩＰX及びＩＰYが印加される回数は、各サブフィール
ド毎の重み付けに応じて予め設定されている回数であ
る。ここで、壁電荷が残留したままとなっている放電セ
ル、すなわち"発光セル"のみが、これら維持パルスＩＰ
X及びＩＰYが交互に印加される度に放電(維持放電)す
る。つまり、上記画素データ書込行程Ｗｃにおいて"発
光セル"に設定された放電セルのみが、このサブフィー
ルドの重み付けに対応した回数分だけ維持放電に伴う発
光を繰り返し、その発光状態を維持するのである。
が如き正極性の維持パルスＩＰXを繰り返し行電極Ｘ1〜
Ｘnに印加すると共に、この維持パルスＩＰXが行電極Ｘ
1〜Ｘnに印加されていない期間中に、図２に示されるが
如き正極性の維持パルスＩＰYを繰り返し行電極Ｙ1〜Ｙ
nに印加する(発光維持行程Ｉｃ)。尚、これら維持パル
スＩＰX及びＩＰYが印加される回数は、各サブフィール
ド毎の重み付けに応じて予め設定されている回数であ
る。ここで、壁電荷が残留したままとなっている放電セ
ル、すなわち"発光セル"のみが、これら維持パルスＩＰ
X及びＩＰYが交互に印加される度に放電(維持放電)す
る。つまり、上記画素データ書込行程Ｗｃにおいて"発
光セル"に設定された放電セルのみが、このサブフィー
ルドの重み付けに対応した回数分だけ維持放電に伴う発
光を繰り返し、その発光状態を維持するのである。
【００１０】次に、駆動装置１００は、図２に示される
が如き消去パルスＥＰを行電極Ｘ1〜Ｘnに印加する(消
去行程Ｅ)。これにより、全放電セルを一斉に消去放電
せしめ、各放電セル内に残留している壁電荷を消滅させ
る。このように、選択消去アドレス法を採用して階調駆
動を実施する場合には、先ず、全ての放電セル内に壁電
荷を形成し(一斉リセット行程Ｒｃ)、次に、映像信号に
応じた放電セルに対してのみ選択消去放電を生起させて
上記壁電荷を選択的に消去する(画素データ書込行程Ｗ
ｃ)。かかる一連の動作により、各放電セルを映像信号
に応じた状態("発光セル"又は"非発光セル")に設定
し、"発光セル"のみをサブフィールドの重み付けに対応
した回数分だけ維持放電させて、その発光を状態を維持
させるのである(発光維持行程Ｉｃ)。
が如き消去パルスＥＰを行電極Ｘ1〜Ｘnに印加する(消
去行程Ｅ)。これにより、全放電セルを一斉に消去放電
せしめ、各放電セル内に残留している壁電荷を消滅させ
る。このように、選択消去アドレス法を採用して階調駆
動を実施する場合には、先ず、全ての放電セル内に壁電
荷を形成し(一斉リセット行程Ｒｃ)、次に、映像信号に
応じた放電セルに対してのみ選択消去放電を生起させて
上記壁電荷を選択的に消去する(画素データ書込行程Ｗ
ｃ)。かかる一連の動作により、各放電セルを映像信号
に応じた状態("発光セル"又は"非発光セル")に設定
し、"発光セル"のみをサブフィールドの重み付けに対応
した回数分だけ維持放電させて、その発光を状態を維持
させるのである(発光維持行程Ｉｃ)。
【００１１】しかしながら、ＰＤＰ１０の製造上におけ
る品質のバラツキにより上記選択消去放電が所定よりも
強く生起されてしまう放電セルが存在する場合がある。
この際、例え、この放電セルで上記選択消去放電が生起
されても、行電極Ｘ及びＹの一方に逆極性の壁電荷が過
剰電荷として形成されてしまう。すなわち、本来、消去
すべき壁電荷が残留したままとなるのである。このよう
に過剰電荷が形成された放電セルは、上記発光維持行程
Ｉｃにおいて誤って維持放電発光する恐れがある為、表
示品質を低下させるという問題があった。
る品質のバラツキにより上記選択消去放電が所定よりも
強く生起されてしまう放電セルが存在する場合がある。
この際、例え、この放電セルで上記選択消去放電が生起
されても、行電極Ｘ及びＹの一方に逆極性の壁電荷が過
剰電荷として形成されてしまう。すなわち、本来、消去
すべき壁電荷が残留したままとなるのである。このよう
に過剰電荷が形成された放電セルは、上記発光維持行程
Ｉｃにおいて誤って維持放電発光する恐れがある為、表
示品質を低下させるという問題があった。
【００１２】
【発明が解決しようとする課題】本発明は、かかる問題
を解決せんとして為されたものであり、例え選択消去放
電後に過剰な壁電荷が形成されてしまう不良な放電セル
がＰＤＰ内に存在していても、表示品質を低下させるこ
と無くこのＰＤＰを駆動することが出来るプラズマディ
スプレイパネルの駆動方法を提供することを目的とす
る。
を解決せんとして為されたものであり、例え選択消去放
電後に過剰な壁電荷が形成されてしまう不良な放電セル
がＰＤＰ内に存在していても、表示品質を低下させるこ
と無くこのＰＤＰを駆動することが出来るプラズマディ
スプレイパネルの駆動方法を提供することを目的とす
る。
【００１３】
【課題を解決するための手段】本発明によるプラズマデ
ィスプレイパネルの駆動方法は、走査ライン毎に配列さ
れた複数の行電極対と前記行電極対に交叉して配列され
た複数の列電極との各交点にて１画素に対応した放電セ
ルを形成しているプラズマディスプレイパネルの駆動方
法であって、前記行電極対の各々にリセットパルスを印
加することにより前記放電セルの各々をリセット放電せ
しめて前記放電セル内に壁電荷を形成するリセット行程
と、画素データに応じた画素データパルスを前記列電極
に印加すると同時に前記行電極対の一方に走査パルスを
印加することにより前記放電セル各々を選択的に消去放
電せしめて前記壁電荷を消去する画素データ書込行程
と、前記行電極対の各々に交互に複数の維持パルスを印
加することにより前記壁電荷が残存している前記放電セ
ルにのみ維持放電発光を繰り返し生起させる発光維持行
程とを実行し、前記発光維持行程において最初に印加さ
れる前記維持パルスのパルス幅をそれ以降に印加する前
記維持パルスのパルス幅よりも短くする。
ィスプレイパネルの駆動方法は、走査ライン毎に配列さ
れた複数の行電極対と前記行電極対に交叉して配列され
た複数の列電極との各交点にて１画素に対応した放電セ
ルを形成しているプラズマディスプレイパネルの駆動方
法であって、前記行電極対の各々にリセットパルスを印
加することにより前記放電セルの各々をリセット放電せ
しめて前記放電セル内に壁電荷を形成するリセット行程
と、画素データに応じた画素データパルスを前記列電極
に印加すると同時に前記行電極対の一方に走査パルスを
印加することにより前記放電セル各々を選択的に消去放
電せしめて前記壁電荷を消去する画素データ書込行程
と、前記行電極対の各々に交互に複数の維持パルスを印
加することにより前記壁電荷が残存している前記放電セ
ルにのみ維持放電発光を繰り返し生起させる発光維持行
程とを実行し、前記発光維持行程において最初に印加さ
れる前記維持パルスのパルス幅をそれ以降に印加する前
記維持パルスのパルス幅よりも短くする。
【００１４】
【発明の実施の形態】以下、本発明の実施例を図を参照
しつつ説明する。図３は、本発明による駆動方法に基づ
いてプラズマディスプレイパネルを駆動するプラズマデ
ィスプレイ装置の概略構成を示す図である。図３に示さ
れるように、かかるプラズマディスプレイ装置は、プラ
ズマディスプレイパネルとしてのＰＤＰ１０と、Ａ／Ｄ
変換器１、駆動制御回路２、メモリ４、アドレスドライ
バ６、第１サスティンドライバ７及び第２サスティンド
ライバ８からなる駆動部と、から構成されている。
しつつ説明する。図３は、本発明による駆動方法に基づ
いてプラズマディスプレイパネルを駆動するプラズマデ
ィスプレイ装置の概略構成を示す図である。図３に示さ
れるように、かかるプラズマディスプレイ装置は、プラ
ズマディスプレイパネルとしてのＰＤＰ１０と、Ａ／Ｄ
変換器１、駆動制御回路２、メモリ４、アドレスドライ
バ６、第１サスティンドライバ７及び第２サスティンド
ライバ８からなる駆動部と、から構成されている。
【００１５】ＰＤＰ１０は、アドレス電極としてのｍ個
の列電極Ｄ1〜Ｄmと、これら列電極各々と交叉して配列
されている夫々ｎ個の行電極Ｘ1〜Ｘn及び行電極Ｙ1〜
Ｙnを備えている。この際、行電極Ｘ及び行電極Ｙの一
対にて、ＰＤＰ１０における１行分に対応した行電極を
形成している。列電極Ｄ、行電極Ｘ及びＹは放電空間に
対して誘電体層で被覆されており、各行電極対と列電極
との交点にて１画素に対応した放電セルが形成される構
造となっている。
の列電極Ｄ1〜Ｄmと、これら列電極各々と交叉して配列
されている夫々ｎ個の行電極Ｘ1〜Ｘn及び行電極Ｙ1〜
Ｙnを備えている。この際、行電極Ｘ及び行電極Ｙの一
対にて、ＰＤＰ１０における１行分に対応した行電極を
形成している。列電極Ｄ、行電極Ｘ及びＹは放電空間に
対して誘電体層で被覆されており、各行電極対と列電極
との交点にて１画素に対応した放電セルが形成される構
造となっている。
【００１６】Ａ／Ｄ変換器１は、駆動制御回路２から供
給されるクロック信号に応じて、入力されたアナログの
入力映像信号をサンプリングしてこれを１画素毎に対応
したＮビットの画素データＤに変換し、これをメモリ４
に供給する。メモリ４は、駆動制御回路２から供給され
た書込信号に従って上記画素データＤを順次書き込む。
かかる書込動作によりＰＤＰ１０における１画面（ｎ
行、ｍ列）分の書き込みが終了すると、メモリ４は、駆
動制御回路２から供給された読出信号に応じてこの１画
面分の画素データＤ11-nmを各ビット桁毎に分割し、か
つ第１行から第ｎ行へと１行分毎に読み出したものを駆
動画素データビット群ＤＢ1〜ＤＢnとして順次、アドレ
スドライバ６に供給する。
給されるクロック信号に応じて、入力されたアナログの
入力映像信号をサンプリングしてこれを１画素毎に対応
したＮビットの画素データＤに変換し、これをメモリ４
に供給する。メモリ４は、駆動制御回路２から供給され
た書込信号に従って上記画素データＤを順次書き込む。
かかる書込動作によりＰＤＰ１０における１画面（ｎ
行、ｍ列）分の書き込みが終了すると、メモリ４は、駆
動制御回路２から供給された読出信号に応じてこの１画
面分の画素データＤ11-nmを各ビット桁毎に分割し、か
つ第１行から第ｎ行へと１行分毎に読み出したものを駆
動画素データビット群ＤＢ1〜ＤＢnとして順次、アドレ
スドライバ６に供給する。
【００１７】駆動制御回路２は、上記入力映像信号中に
おける水平同期信号及び垂直同期信号に応じて、上記Ａ
／Ｄ変換器１に対するクロック信号、及びメモリ４に対
する書込及び読出信号を発生する。更に、駆動制御回路
２は、上記入力映像信号における１フィールド期間をＮ
個のサブフィールドに分割し、各サブフィールド内にお
いて図４に示されるが如き各種駆動パルスをＰＤＰ１０
に印加すべきタイミング信号をアドレスドライバ６、第
１サスティンドライバ７及び第２サスティンドライバ８
の各々に供給する。
おける水平同期信号及び垂直同期信号に応じて、上記Ａ
／Ｄ変換器１に対するクロック信号、及びメモリ４に対
する書込及び読出信号を発生する。更に、駆動制御回路
２は、上記入力映像信号における１フィールド期間をＮ
個のサブフィールドに分割し、各サブフィールド内にお
いて図４に示されるが如き各種駆動パルスをＰＤＰ１０
に印加すべきタイミング信号をアドレスドライバ６、第
１サスティンドライバ７及び第２サスティンドライバ８
の各々に供給する。
【００１８】図４において、先ず、一斉リセット行程Ｒ
ｃでは、第１サスティンドライバ７が、負極性のリセッ
トパルスＲＰxを行電極Ｘ1〜Ｘnに印加する。かかるリ
セットパルスＲＰxの印加と同時に、第２サスティンド
ライバ８が正極性のリセットパルスＲＰYを行電極Ｙ1〜
Ｙnに印加する。これらリセットパルスＲＰx及びＲＰ Y
の印加に応じて、ＰＤＰ１０における全ての放電セルが
リセット放電される。かかるリセット放電の終了後、放
電セル内の行電極Ｘ及びＹ側には、図５(Ａ)に示される
ように、夫々所定量の壁電荷Ｑ+及び壁電荷Ｑ-が形成さ
れる。これにより、放電セルは"発光セル"の状態に初期
設定される。
ｃでは、第１サスティンドライバ７が、負極性のリセッ
トパルスＲＰxを行電極Ｘ1〜Ｘnに印加する。かかるリ
セットパルスＲＰxの印加と同時に、第２サスティンド
ライバ８が正極性のリセットパルスＲＰYを行電極Ｙ1〜
Ｙnに印加する。これらリセットパルスＲＰx及びＲＰ Y
の印加に応じて、ＰＤＰ１０における全ての放電セルが
リセット放電される。かかるリセット放電の終了後、放
電セル内の行電極Ｘ及びＹ側には、図５(Ａ)に示される
ように、夫々所定量の壁電荷Ｑ+及び壁電荷Ｑ-が形成さ
れる。これにより、放電セルは"発光セル"の状態に初期
設定される。
【００１９】次の画素データ書込行程Ｗｃでは、アドレ
スドライバ６が、上記メモリ４から順次読み出された駆
動画素データビット群ＤＢ1〜ＤＢn各々に対応した画素
データパルス群ＤＰ1〜ＤＰnを発生し、これらを順次、
列電極Ｄ1-mに印加して行く。尚、アドレスドライバ６
は、駆動画素データビット群ＤＢ中における１データビ
ットが例えば論理レベル"０"である場合には高電圧の画
素データパルスを発生する一方、論理レベル"１"である
場合には低電圧(０ボルト)の画素データパルスを発生し
て列電極Ｄ1-mに印加する。すなわち、アドレスドライ
バ６は、この画素データパルスの１行分(ｍ個)を上記画
素データパルス群ＤＰとして列電極Ｄ1- mに印加するの
である。又、この画素データ書込行程Ｗｃでは、第２サ
スティンドライバ８は、上記画素データパルス群ＤＰの
印加タイミングに同期して図４に示されるが如き走査パ
ルスＳＰを発生し、これを行電極Ｙ1〜Ｙnへと順次印加
して行く。
スドライバ６が、上記メモリ４から順次読み出された駆
動画素データビット群ＤＢ1〜ＤＢn各々に対応した画素
データパルス群ＤＰ1〜ＤＰnを発生し、これらを順次、
列電極Ｄ1-mに印加して行く。尚、アドレスドライバ６
は、駆動画素データビット群ＤＢ中における１データビ
ットが例えば論理レベル"０"である場合には高電圧の画
素データパルスを発生する一方、論理レベル"１"である
場合には低電圧(０ボルト)の画素データパルスを発生し
て列電極Ｄ1-mに印加する。すなわち、アドレスドライ
バ６は、この画素データパルスの１行分(ｍ個)を上記画
素データパルス群ＤＰとして列電極Ｄ1- mに印加するの
である。又、この画素データ書込行程Ｗｃでは、第２サ
スティンドライバ８は、上記画素データパルス群ＤＰの
印加タイミングに同期して図４に示されるが如き走査パ
ルスＳＰを発生し、これを行電極Ｙ1〜Ｙnへと順次印加
して行く。
【００２０】この際、走査パルスＳＰが印加された"行"
と、高電圧の画素データパルスが印加された"列"との交
差部の放電セルにのみ図５(Ｂ0)に示されるが如き選択
消去放電が生起されてその放電セル内に残存していた壁
電荷が消滅する。つまり、この放電セルは、"非発光セ
ル"の状態に推移するのである。ところが、製造上にお
ける品質のバラツキにより上記選択消去放電が所定より
も強く生起されてしまう放電セルでは、上記選択消去放
電の終了後、行電極Ｙ側に、図５(Ｃ0)に示されるが如
き過剰電荷としての壁電荷Ｑ+が形成されてしまう。
と、高電圧の画素データパルスが印加された"列"との交
差部の放電セルにのみ図５(Ｂ0)に示されるが如き選択
消去放電が生起されてその放電セル内に残存していた壁
電荷が消滅する。つまり、この放電セルは、"非発光セ
ル"の状態に推移するのである。ところが、製造上にお
ける品質のバラツキにより上記選択消去放電が所定より
も強く生起されてしまう放電セルでは、上記選択消去放
電の終了後、行電極Ｙ側に、図５(Ｃ0)に示されるが如
き過剰電荷としての壁電荷Ｑ+が形成されてしまう。
【００２１】一方、走査パルスＳＰが印加されたもの
の、低電圧の画素データパルスが印加された放電セルで
は、図５(Ｂ1)に示されるように選択消去放電は生起さ
れないので、この画素データ書込行程Ｗｃの実行期間中
に亘り、図５(Ａ)の状態を保持する。つまり、図５
(Ｂ1)及び図５(Ｃ1)に示されるように、図５(Ａ)に示さ
れるが如き"発光セル"の状態をそのまま保持するのであ
る。
の、低電圧の画素データパルスが印加された放電セルで
は、図５(Ｂ1)に示されるように選択消去放電は生起さ
れないので、この画素データ書込行程Ｗｃの実行期間中
に亘り、図５(Ａ)の状態を保持する。つまり、図５
(Ｂ1)及び図５(Ｃ1)に示されるように、図５(Ａ)に示さ
れるが如き"発光セル"の状態をそのまま保持するのであ
る。
【００２２】次に、発光維持行程Ｉｃでは、第２サステ
ィンドライバ８は、図４に示されるが如きｊ個分の正極
性の維持パルスＩＰY1〜ＩＰYjを順次ＰＤＰ１０の行電
極Ｘ 1-nに印加して行く。更に、これら維持パルスＩＰ
Y1〜ＩＰYj各々の非印加期間中に、第１サスティンドラ
イバ７は、図４に示されるが如きｊ個分の正極性の維持
パルスＩＰX1〜ＩＰXjを順次ＰＤＰ１０の行電極Ｘ1-n
に印加して行く。尚、維持パルスＩＰX及びＩＰYの印加
回数(２ｊ個)は、このサブフィールドの重み付けに応じ
て予め設定されたものである。
ィンドライバ８は、図４に示されるが如きｊ個分の正極
性の維持パルスＩＰY1〜ＩＰYjを順次ＰＤＰ１０の行電
極Ｘ 1-nに印加して行く。更に、これら維持パルスＩＰ
Y1〜ＩＰYj各々の非印加期間中に、第１サスティンドラ
イバ７は、図４に示されるが如きｊ個分の正極性の維持
パルスＩＰX1〜ＩＰXjを順次ＰＤＰ１０の行電極Ｘ1-n
に印加して行く。尚、維持パルスＩＰX及びＩＰYの印加
回数(２ｊ個)は、このサブフィールドの重み付けに応じ
て予め設定されたものである。
【００２３】ここで、かかる発光維持行程Ｉｃにおい
て、行電極対Ｘ、Ｙに対して最初に印加する維持パルス
ＩＰY1は比較的短パルス幅であり、そのパルス幅Ｗ１
は、それ以降に印加する維持パルスＩＰX1のパルス幅Ｗ
２、及び維持パルスＩＰY2〜ＩＰ Yj、維持パルスＩＰX2
〜ＩＰXj各々のパルス幅Ｗ３よりも短くしてある。又、
行電極対Ｘ、Ｙに対して第２番目に印加する維持パルス
ＩＰX1は比較的長パルス幅であり、そのパルス幅Ｗ２
は、それ以降に印加する維持パルスＩＰX2〜ＩＰXj、維
持パルスＩＰY2〜ＩＰYj各々のパルス幅Ｗ３よりも長く
してある。
て、行電極対Ｘ、Ｙに対して最初に印加する維持パルス
ＩＰY1は比較的短パルス幅であり、そのパルス幅Ｗ１
は、それ以降に印加する維持パルスＩＰX1のパルス幅Ｗ
２、及び維持パルスＩＰY2〜ＩＰ Yj、維持パルスＩＰX2
〜ＩＰXj各々のパルス幅Ｗ３よりも短くしてある。又、
行電極対Ｘ、Ｙに対して第２番目に印加する維持パルス
ＩＰX1は比較的長パルス幅であり、そのパルス幅Ｗ２
は、それ以降に印加する維持パルスＩＰX2〜ＩＰXj、維
持パルスＩＰY2〜ＩＰYj各々のパルス幅Ｗ３よりも長く
してある。
【００２４】この際、本来、"非発光セル"状態(壁電荷
が存在しない状態)にあるべきものの、図５(Ｃ0)に示さ
れるが如き過剰電荷が形成されてしまった放電セルで
は、かかる維持パルスＩＰY1の印加により、図５(Ｄ0)
に示されるように、行電極Ｘ及びＹ間に消去放電が生起
される。かかる消去放電の後、図５(Ｅ0)に示されるよ
うに上記過剰電荷は消滅する。よって、この放電セル
は、過剰電荷の存在しない良好な"非発光セル"に推移す
るのである。
が存在しない状態)にあるべきものの、図５(Ｃ0)に示さ
れるが如き過剰電荷が形成されてしまった放電セルで
は、かかる維持パルスＩＰY1の印加により、図５(Ｄ0)
に示されるように、行電極Ｘ及びＹ間に消去放電が生起
される。かかる消去放電の後、図５(Ｅ0)に示されるよ
うに上記過剰電荷は消滅する。よって、この放電セル
は、過剰電荷の存在しない良好な"非発光セル"に推移す
るのである。
【００２５】一方、図５(Ｃ1)に示されるが如き"発光セ
ル"状態にある放電セルでは、行電極Ｙに上記維持パル
スＩＰY1が印加されても図５(Ｄ1)に示されるように、
維持放電は生起されない。これは、維持パルスＩＰY1の
極性が、行電極Ｙ上に残留する壁電荷の極性と逆にな
り、結果として、行電極Ｘ、Ｙ間の電位差が放電開始電
圧以下となる為である。しかしながら、図４に示される
ように、行電極Ｘに２番目の維持パルスＩＰX1が印加さ
れると、図５(Ｅ1)に示されるが如く、壁電荷による電
圧値に維持パルスＩＰX1の電圧が加算されて行電極Ｘ、
Ｙ間の電位差が放電開始電圧以上となり、行電極Ｘ及び
Ｙ間に最初の維持放電が生起される。それ以降、維持パ
ルスＩＰY2、ＩＰX2、・・・・・、ＩＰYj、ＩＰXjの如く、
維持パルスＩＰY及び維持パルスＩＰXが交互に印加され
る度に維持放電が生起され、その維持放電に伴う発光を
繰り返す。
ル"状態にある放電セルでは、行電極Ｙに上記維持パル
スＩＰY1が印加されても図５(Ｄ1)に示されるように、
維持放電は生起されない。これは、維持パルスＩＰY1の
極性が、行電極Ｙ上に残留する壁電荷の極性と逆にな
り、結果として、行電極Ｘ、Ｙ間の電位差が放電開始電
圧以下となる為である。しかしながら、図４に示される
ように、行電極Ｘに２番目の維持パルスＩＰX1が印加さ
れると、図５(Ｅ1)に示されるが如く、壁電荷による電
圧値に維持パルスＩＰX1の電圧が加算されて行電極Ｘ、
Ｙ間の電位差が放電開始電圧以上となり、行電極Ｘ及び
Ｙ間に最初の維持放電が生起される。それ以降、維持パ
ルスＩＰY2、ＩＰX2、・・・・・、ＩＰYj、ＩＰXjの如く、
維持パルスＩＰY及び維持パルスＩＰXが交互に印加され
る度に維持放電が生起され、その維持放電に伴う発光を
繰り返す。
【００２６】尚、維持パルスＩＰX1のパルス幅Ｗ２を、
それ以降に印加する維持パルスＩＰ X2〜ＩＰXj各々のパ
ルス幅Ｗ３よりも長くする理由は、以下の如きである。
維持放電を迅速に生起させる為には、所定量のプライミ
ング粒子が放電セル内に残存している必要がある。かか
るプライミング粒子は、上記一斉リセット行程Ｒｃでの
リセット放電によって放電セル内に生成されるが、その
量は時間経過と共に減少する為、維持パルスＩＰX1が印
加されてから維持放電が生起されるまでには遅延が生じ
る。この際、維持放電が生起された後も、所定期間に亘
って維持パルスＩＰX1を印加しつづけておこないと放電
セル内の壁電荷を良好に保持することが出来ない。そこ
で、発光維持行程Ｉｃにおいて、行電極Ｘに対して最初
に印加する維持パルスＩＰX1のパルス幅を長くしたので
ある。
それ以降に印加する維持パルスＩＰ X2〜ＩＰXj各々のパ
ルス幅Ｗ３よりも長くする理由は、以下の如きである。
維持放電を迅速に生起させる為には、所定量のプライミ
ング粒子が放電セル内に残存している必要がある。かか
るプライミング粒子は、上記一斉リセット行程Ｒｃでの
リセット放電によって放電セル内に生成されるが、その
量は時間経過と共に減少する為、維持パルスＩＰX1が印
加されてから維持放電が生起されるまでには遅延が生じ
る。この際、維持放電が生起された後も、所定期間に亘
って維持パルスＩＰX1を印加しつづけておこないと放電
セル内の壁電荷を良好に保持することが出来ない。そこ
で、発光維持行程Ｉｃにおいて、行電極Ｘに対して最初
に印加する維持パルスＩＰX1のパルス幅を長くしたので
ある。
【００２７】最後に、消去行程Ｅでは、第２サスティン
ドライバ８が、消去パルスＥＰを発生してこれを行電極
Ｙ1〜Ｙn各々に印加する。かかる消去パルスＥＰの印加
により、ＰＤＰ１０における全放電セル内において消去
放電が生起され、全ての放電セル内に残存している壁電
荷が消滅する。すなわち、かかる消去放電により、ＰＤ
Ｐ１０における全ての放電セルが"非発光セル"になるの
である。
ドライバ８が、消去パルスＥＰを発生してこれを行電極
Ｙ1〜Ｙn各々に印加する。かかる消去パルスＥＰの印加
により、ＰＤＰ１０における全放電セル内において消去
放電が生起され、全ての放電セル内に残存している壁電
荷が消滅する。すなわち、かかる消去放電により、ＰＤ
Ｐ１０における全ての放電セルが"非発光セル"になるの
である。
【００２８】以上の如き一連の動作を各サブフィールド
において実施することにより、ＰＤＰ１０の画面上で
は、入力された映像信号に応じた輝度を有する画像表示
が為される。
において実施することにより、ＰＤＰ１０の画面上で
は、入力された映像信号に応じた輝度を有する画像表示
が為される。
【００２９】
【発明の効果】以上詳述した如く、本発明においては、
発光維持行程において最初に印加する維持パルスのパル
ス幅をそれ以降に印加する維持パルスのパルス幅よりも
短くしている。よって、例え、選択消去放電後に過剰な
壁電荷が形成されてしまう放電セルがプラズマディスプ
レイパネル内に存在していても、上記第１番目に印加さ
れる維持パルスにより、この過剰な壁電荷が消去される
ので、所定の表示品質を維持することが出来るのであ
る。
発光維持行程において最初に印加する維持パルスのパル
ス幅をそれ以降に印加する維持パルスのパルス幅よりも
短くしている。よって、例え、選択消去放電後に過剰な
壁電荷が形成されてしまう放電セルがプラズマディスプ
レイパネル内に存在していても、上記第１番目に印加さ
れる維持パルスにより、この過剰な壁電荷が消去される
ので、所定の表示品質を維持することが出来るのであ
る。
【図１】プラズマディスプレイ装置の概略構成を示す図
である。
である。
【図２】１サブフィールド内においてＰＤＰ１０の列電
極及び行電極に印加する各種駆動パルスの印加タイミン
グを示す図である。
極及び行電極に印加する各種駆動パルスの印加タイミン
グを示す図である。
【図３】本発明によるプラズマディスプレイ装置の概略
構成を示す図である。
構成を示す図である。
【図４】本発明による駆動方法に基づいてＰＤＰ１０の
列電極及び行電極に印加する各種駆動パルスの印加タイ
ミングを示す図である。
列電極及び行電極に印加する各種駆動パルスの印加タイ
ミングを示す図である。
【図５】放電セル内の状態推移を示す図である。
２ 駆動制御回路 ６ アドレスドライバ ７ 第１サスティンドライバ ８ 第２サスティンドライバ １０ ＰＤＰ
Claims (2)
- 【請求項１】 走査ライン毎に配列された複数の行電極
対と前記行電極対に交叉して配列された複数の列電極と
の各交点にて１画素に対応した放電セルを形成している
プラズマディスプレイパネルの駆動方法であって、 前記行電極対の各々にリセットパルスを印加することに
より前記放電セルの各々をリセット放電せしめて前記放
電セル内に壁電荷を形成するリセット行程と、 画素データに応じた画素データパルスを前記列電極に印
加すると同時に前記行電極対の一方に走査パルスを印加
することにより前記放電セル各々を選択的に消去放電せ
しめて前記壁電荷を消去する画素データ書込行程と、 前記行電極対の各々に交互に複数の維持パルスを印加す
ることにより前記壁電荷が残存している前記放電セルに
のみ維持放電発光を繰り返し生起させる発光維持行程
と、を実行し、 前記発光維持行程において最初に印加される前記維持パ
ルスのパルス幅をそれ以降に印加する前記維持パルスの
パルス幅よりも短くしたことを特徴とするプラズマディ
スプレイパネルの駆動方法。 - 【請求項２】 前記発光維持行程において第２番目に印
加する前記維持パルスのパルス幅をそれ以降に印加する
前記維持パルスのパルス幅よりも長くしたことを特徴と
する請求項１記載のプラズマディスプレイパネルの駆動
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11114963A JP2000305517A (ja) | 1999-04-22 | 1999-04-22 | プラズマディスプレイパネルの駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11114963A JP2000305517A (ja) | 1999-04-22 | 1999-04-22 | プラズマディスプレイパネルの駆動方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000305517A true JP2000305517A (ja) | 2000-11-02 |
Family
ID=14650977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11114963A Pending JP2000305517A (ja) | 1999-04-22 | 1999-04-22 | プラズマディスプレイパネルの駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000305517A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002229508A (ja) * | 2001-02-05 | 2002-08-16 | Fujitsu Hitachi Plasma Display Ltd | プラズマディスプレイパネルの駆動方法 |
| JP2003280571A (ja) * | 2002-03-20 | 2003-10-02 | Fujitsu Hitachi Plasma Display Ltd | 表示装置およびその駆動方法 |
| KR100484674B1 (ko) * | 2002-10-04 | 2005-04-20 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널의 구동 방법 |
| KR100708691B1 (ko) | 2005-06-11 | 2007-04-17 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널의 구동 방법 및 그 구동 방법에의해 구동되는 플라즈마 디스플레이 패널 |
| CN100346379C (zh) * | 2004-06-24 | 2007-10-31 | 友达光电股份有限公司 | 等离子显示面板及其驱动方法及装置 |
| KR100802819B1 (ko) * | 2000-11-02 | 2008-02-12 | 후지츠 히다찌 플라즈마 디스플레이 리미티드 | 플라즈마 디스플레이의 구동 방법 |
| JP2009003462A (ja) * | 2008-07-22 | 2009-01-08 | Hitachi Plasma Display Ltd | 表示装置及びその駆動方法 |
| JP2010079306A (ja) * | 2009-11-25 | 2010-04-08 | Hitachi Plasma Display Ltd | プラズマディスプレイパネルの駆動方法 |
| US7911417B2 (en) | 2001-01-18 | 2011-03-22 | Lg Electronics Inc. | Method and apparatus for expressing gray levels in a plasma display panel |
-
1999
- 1999-04-22 JP JP11114963A patent/JP2000305517A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100802819B1 (ko) * | 2000-11-02 | 2008-02-12 | 후지츠 히다찌 플라즈마 디스플레이 리미티드 | 플라즈마 디스플레이의 구동 방법 |
| US7911417B2 (en) | 2001-01-18 | 2011-03-22 | Lg Electronics Inc. | Method and apparatus for expressing gray levels in a plasma display panel |
| JP2002229508A (ja) * | 2001-02-05 | 2002-08-16 | Fujitsu Hitachi Plasma Display Ltd | プラズマディスプレイパネルの駆動方法 |
| JP2003280571A (ja) * | 2002-03-20 | 2003-10-02 | Fujitsu Hitachi Plasma Display Ltd | 表示装置およびその駆動方法 |
| KR100484674B1 (ko) * | 2002-10-04 | 2005-04-20 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널의 구동 방법 |
| CN100346379C (zh) * | 2004-06-24 | 2007-10-31 | 友达光电股份有限公司 | 等离子显示面板及其驱动方法及装置 |
| KR100708691B1 (ko) | 2005-06-11 | 2007-04-17 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널의 구동 방법 및 그 구동 방법에의해 구동되는 플라즈마 디스플레이 패널 |
| JP2009003462A (ja) * | 2008-07-22 | 2009-01-08 | Hitachi Plasma Display Ltd | 表示装置及びその駆動方法 |
| JP2010079306A (ja) * | 2009-11-25 | 2010-04-08 | Hitachi Plasma Display Ltd | プラズマディスプレイパネルの駆動方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7375702B2 (en) | Method for driving plasma display panel | |
| US6448960B1 (en) | Driving method of plasma display panel | |
| JP3736671B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| JPH1195721A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP3708754B2 (ja) | プラズマディスプレイパネルの駆動装置 | |
| JP2003015583A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP2002006803A (ja) | プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置 | |
| JP2000214823A5 (ja) | ||
| US20020012075A1 (en) | Plasma display panel driving method | |
| JP4146129B2 (ja) | プラズマディスプレイパネルの駆動方法及び駆動装置 | |
| JP2000305517A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP2000347619A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP2002023689A (ja) | プラズマディスプレイ装置 | |
| JP4385117B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| US6472825B2 (en) | Method for driving a plasma display panel | |
| JPH11265163A (ja) | Ａｃ型ｐｄｐの駆動方法 | |
| JP4689314B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP4576139B2 (ja) | 表示パネルの駆動方法 | |
| JP2001236035A (ja) | プラズマディスプレイ装置 | |
| KR20000003386A (ko) | 플라즈마 디스플레이 패널의 구동방법 | |
| KR100612385B1 (ko) | 플라즈마 표시 패널 및 그 구동 방법 | |
| US20050280608A1 (en) | Driving method of plasma display panel | |
| JP4848124B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| KR100738818B1 (ko) | 플라즈마 디스플레이 장치 및 그의 구동방법 | |
| JP2005055804A (ja) | プラズマディスプレイ装置の駆動方法 |